TWI540618B - Silicon wafer and its manufacturing method - Google Patents

Silicon wafer and its manufacturing method Download PDF

Info

Publication number
TWI540618B
TWI540618B TW103129306A TW103129306A TWI540618B TW I540618 B TWI540618 B TW I540618B TW 103129306 A TW103129306 A TW 103129306A TW 103129306 A TW103129306 A TW 103129306A TW I540618 B TWI540618 B TW I540618B
Authority
TW
Taiwan
Prior art keywords
wafer
hydrogen
epitaxial
layer
tantalum
Prior art date
Application number
TW103129306A
Other languages
English (en)
Other versions
TW201515069A (zh
Inventor
Yoshihiro Koga
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201515069A publication Critical patent/TW201515069A/zh
Application granted granted Critical
Publication of TWI540618B publication Critical patent/TWI540618B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

矽晶圓及其製造方法
本發明係有關於一種矽晶圓及其製造方法。又，本發明係有關於使用該矽晶圓之磊晶晶圓及其製造方法。又，本發明係有關於一種使用該矽晶圓之貼合晶圓及其製造方法。
就使半導體裝置的特性劣化之主要原因而言，可舉出金屬污染。金屬混入半導體晶圓，主要是在半導體晶圓的製造步驟及裝置製造步驟產生。例如，作為半導體晶圓之磊晶晶圓，係能夠藉由在矽晶圓上形成磊晶層而得到。在此，磊晶層係與基板的矽晶圓之單晶連續而成的單晶層，且能夠製造與基板不同的不純物濃度之層。藉由將該磊晶層作為裝置區域，磊晶晶圓係能夠使用在記憶體系元件、邏輯系元件、攝像元件等廣泛的用途。
就在磊晶晶圓的製造步驟之金屬污染而言，能夠認為係來自磊晶成長爐的構成材料之重金屬微粒所引起者。或者亦能夠認為是磊晶成長時因為使用氯系氣體作為爐內氣體，其配管材料金屬腐蝕而產生的重金屬微粒所造成之金屬污染。例如，在晶圓中混入有銅、鎳之重金屬時，係對裝置特性造成停頓時間(pause time)不良、滯留(retention)不良、接合洩漏不良、及氧化膜的絕緣破壞之顯著的不良影響。
又，在高集積CMOS元件、高耐壓元件、以及影像感測器領域，具有SOI(絕緣層上覆矽；Silicon oNinsulator)構造之SOI晶圓，係作為半導體晶圓而受到注目。該SOI晶圓係具有在支撐基板上，依序形成有氧化矽(SiO2)等的絕緣膜及被使用作為裝置活性層的單晶矽層之構造者。相較於使用通常的矽晶圓作為基板時，因為能夠減低在元件與基板之間所產生的寄生電容(parasitic capacitance)，所以SOI晶圓係能夠實現裝置的高速化、高耐壓化、低消耗電力化等。
該SOI晶圓係例如能夠藉由貼合法來得到。該貼合法係藉由在支撐基板用晶圓及活性層用晶圓的至少一方形成氧化膜(SiO2)等的絕緣膜，其次，將該等晶圓透過絕緣膜而貼合之後，在1200℃左右的高溫施行熱處理，來製造SOI晶圓之方法(以下，將藉由貼合法而製成的SOI晶圓稱為「貼合晶圓」)。
如此進行而得到的貼合晶圓，就電特性的觀點而言，係具有能夠形成均質的矽層等之優點，另一方面，金屬污染係成為使半導體裝置的特性劣化之主要原因。
就在貼合晶圓的製造步驟之金屬污染而言，能夠認為在貼合後的熱處理之來自熱處理裝置的構成材料之重金屬微粒所引起者，及為了將貼合晶圓的厚度薄膜化而進行磨削．研磨時所引起的金屬污染等。
又，除了在半導體晶圓的製造步驟之金屬污染以外，例如在攝像元件、高集積CMOS元件等的裝置製造步驟，在離子植入、擴散及氧化熱處理等的各處理中，係擔心半導體 晶圓的重金屬污染。
因此，在矽晶圓、磊晶晶圓及貼合晶圓，通常係形成用以捕集金屬之吸附點，來避免在裝置形成面產生金屬污染。
作為形成吸附點之方法，已知本徵吸附(intrinsic gettering)(IG)法，其係在半導體晶圓的內部形成結晶缺陷之氧析出物(矽氧化物析出物的俗稱，亦稱為BMD(表體微缺陷；Bulk Micro Defect))和差排(dislocation)。又，通常亦有非本徵吸附(extrinsic gettering)(EG)法，其係在半導體晶圓的背面形成吸附點(gettering sink)。
在此，作為重金屬的吸附法之一種手法，有揭示一種技術，其係藉由在至半導體晶圓中植入碳離子來形成吸附位置之技術。在專利文獻1，係記載一種從矽晶圓的一面將碳離子植入而形成碳離子植入區域之後，在該表面形成矽磊晶層而作為矽磊晶晶圓之製造方法。在該技術，碳離子植入區域係具有作為吸附位置之功能，通常認為其劑量係以5×1013~5×1015atoms/cm2為適合。
先前技術文獻 專利文獻
[專利文獻1]日本特開平6-338507號公報
如在專利文獻上所記載，先前在矽晶圓的碳離子植入，就適合的劑量而言，通常認為5×1013~5×1015atoms/cm2 係適合的。但是，預料今後被要求更高品質的矽晶圓，且被要求具有更強力的吸附能力之矽晶圓。
因此，為了得到具有更強力的吸附能力之矽晶圓。本發明者在進行碳離子植入時，在將碳離子的劑量設為5.0×1014atoms/cm2以上時，能夠確認植入後的矽晶圓係具有充分的吸附能力。以下，在本說明書，將矽晶圓表面之中，將離子植入側的面稱為矽晶圓的「表面」，且將其相反側的面稱為矽晶圓的「背面」。
使用該矽晶圓在矽晶圓表面形成磊晶層，來製造磊晶晶圓時，能夠確認該磊晶晶圓係可以維持充分的吸附能力。又，將該矽晶圓作為活性層用晶圓，且將該活性層用晶圓與具有絕緣膜之支撐基板用晶圓透過絕緣膜而貼合來製造貼合晶圓時，能夠確認該貼合晶圓亦可以維持充分的吸附能力。又，在上述貼合晶圓，碳離子植入側的表面係位於絕緣膜側。
可是，在如此進行而得到的磊晶晶圓及貼合晶圓，過剩地植入碳之結果，顯然在碳植入區域會過剩地產生氧氣供體(oxygen donor)。其結果顯示，相較於磊晶層及矽晶圓之各自的電阻率，在磊晶晶圓之磊晶層與基底基板亦即矽晶圓的界面附近，係產生電阻率顯著變低之區域(參照在實施例詳細地後述之第11圖(B)、(C))。如此的區域，在以低濃度植入碳離子的情況之磊晶晶圓、和不植入碳離子而只在矽晶圓形成磊晶層之磊晶晶圓係不存在(參照在實施例詳細地後述之第11圖(C))且先前係沒有問題。又，顯示在貼合晶圓，相較於活性層用晶圓及絕緣膜的電阻率，在活性層用晶圓與絕緣膜的界面 附近係產生電阻率顯著變低之區域。以下，在本說明書，將電阻率係如此地在界面附近產生顯著變低的區域(簡稱為「電阻變動區域」)稱為「電阻變動」。
因此，本發明之目的係提供一種具有吸附能力之矽晶圓，而且提供一種製造矽晶圓之方法，使用該矽晶圓而製造磊晶晶圓或貼合晶圓時，在維持吸附能力之同時，不產生電阻變動。
鑒於上述的課題，本發明者專心研討即便在矽晶圓進行高濃度的離子植入，亦能夠得到在維持吸附能力之同時，不使磊晶晶圓及貼合晶圓產生電阻變動的矽晶圓之方法。其結果，本發明者係著眼植入以往作為用以賦予吸附能力之植入元素完全未受到注目之原子半徑小的氫離子，來代替植入先前所使用之原子半徑大的碳離子。因為本發明者發現植入氫離子時，即便高濃度地進行離子植入，在當作吸附位置之氫植入區域係不捕集氧，所以不產生氧氣供體。並且發現植入氫離子亦能夠對矽晶圓賦予充分的吸附能力。而且，本發明者發現在矽晶圓植入氫離子且在該矽晶圓形成磊晶層來製造磊晶晶圓時，能夠得到在維持吸附能力之同時，不產生電阻變動之磊晶晶圓。又，本發明者發現即便製造將該矽晶圓作為活性層用晶圓之貼合晶圓，亦能夠得到仍然可維持吸附能力，同時不產生電阻變動之貼合晶圓。
亦即，本發明的要旨構成係如以下。
依照本發明之矽晶圓的製造方法，其特徵在於： 從矽晶圓表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之吸附層。
又，在依照本發明之矽晶圓的製造方法，較佳是以在前述矽晶圓的深度方向之前述氫濃度輪廓的尖峰係位於從前述表面起算小於1.0μm的範圍內之方式，植入前述氫離子。
而且，依照本發明之磊晶晶圓的製造方法，其特徵在於：在使用上述方法所得到之矽晶圓的前述表面形成磊晶層。
又，依照本發明之貼合晶圓的製造方法，其特徵在於：將使用上述方法所得到的矽晶圓的前述表面，透過絕緣膜而與支撐基板用晶圓貼合。
此時，較佳是在前述貼合之前，在前述支撐基板用晶圓形成前述絕緣膜。
而且，依照本發明之矽晶圓，係在矽晶圓表面側所形成的該矽晶圓中，具有氫固溶而成的吸附層之矽晶圓，其特徵在於：在前述矽晶圓的深度方向之前述氫濃度輪廓的尖峰濃度為1.0×1018~1.0×1021atoms/cm3。
又，依照本發明之矽晶圓，較佳是前述氫濃度輪廓的尖峰係位於從前述矽晶圓表面起算的深度為1.0μm以下的範圍內。
而且，依照本發明之磊晶晶圓，係在上述矽晶圓的前述表面上形成磊晶層而成之磊晶晶圓，其特徵在於： 在形成前述磊晶層之後，前述氫濃度輪廓的尖峰濃度為7.0×1017atoms/cm3以下，且在前述吸附層內具有捕集金屬不純物之結晶缺陷。
又，依照本發明之貼合晶圓，係將上述矽晶圓的前述表面透過絕緣膜而與支撐基板用晶圓貼合而成之貼合晶圓，其特徵在於：在前述貼合後，前述氫濃度輪廓的尖峰濃度為7.0×1017atoms/cm3以下，且在前述吸附層內具有金屬不純物之結晶缺陷。
依照本發明，因為在矽晶圓植入氫離子，所以係一種具有吸附(gettering)能力之矽晶圓，而且使用該矽晶圓而製造磊晶晶圓或貼合晶圓，亦能夠製造在維持吸附能力之同時，不產生電阻變動之矽晶圓。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓表面
10B‧‧‧矽晶圓的背面
11‧‧‧吸附層
12‧‧‧磊晶層
20‧‧‧氫離子
30‧‧‧支撐基板用晶圓
31‧‧‧絕緣膜(矽氧化膜)
50‧‧‧電漿離子植入裝置
51‧‧‧電漿處理室
52‧‧‧氣體導入口
53‧‧‧真空幫浦
54‧‧‧脈衝電壓施加手段
55‧‧‧晶圓固定台
100‧‧‧矽晶圓
200‧‧‧磊晶晶圓
300、300’‧‧‧貼合晶圓
第1圖係說明依照本發明的第1實施形態之矽晶圓的製造方法之示意剖面圖。
第2圖係本發明的實施形態所使用的電漿離子照射裝置之示意圖。
第3圖係說明依照本發明的第2實施形態之磊晶晶圓的製造方法之示意剖面圖。
第4圖係說明依照本發明的第3實施形態之貼合晶圓的製造方法之示意剖面圖。
第5圖係顯示在實施例1之矽晶圓的深度方向的濃度輪廓之圖表，(A)係發明例1-1的圖表，(B)係比較例1-1的圖表。
第6圖係評價在實施例2之磊晶晶圓的吸附能力之圖表，(A)係發明例2-1的圖表，(B)係比較例2-1的圖表。
第7圖係磊晶晶圓的磊晶層表面之光學顯微鏡照片，(A)係發明例2-1的顯微鏡照片，(B)係比較例2-1的顯微鏡照片，(C)係先前例的顯微鏡照片。
第8圖係藉由DLTS法評價發明例2-1之磊晶晶圓的結晶缺陷之圖表。
第9圖係藉由CL光譜法評價發明例2-1之磊晶晶圓的結晶缺陷之圖表。
第10圖係顯示磊晶晶圓的表面缺陷之LPD圖。
第11圖係顯示在顯示磊晶晶圓的深度方向之電阻率分布之圖表，(A)係發明例2-1的圖表，(B)係比較例2-1的圖表，(C)係先前例的圖表。
用以實施發明之形態
以下，參照圖式而具體地說明本發明。又，在第1圖~第4圖，係為了方便說明，與實際上的厚度比例係不同且誇張地顯示晶圓厚度及層厚度。又，相同的元件係原則上附加相同的元件符號且將說明省略。
(第1實施形態：矽晶圓的製造方法)
首先，使用第1圖且詳細地說明依照本發明的第1實施形態之矽晶圓的製造方法。依照本發明的第1實施形態之矽晶圓 的製造方法，其特徵在於：將從矽晶圓10的表面10A以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子20且形成固溶氫離子20而成之吸附層11。第1圖(C)係該製造方法的結果所得到的矽晶圓100之示意剖面圖。
首先，如在第1圖(A)所示，準備矽晶圓10。作為矽晶圓10，係使用由單晶矽所構成之單晶矽晶圓。單晶矽晶圓係能夠使用將藉由切克勞斯基法(CZ法；Czochralski method)和浮動區熔融法(FZ法；Floating Zone method)所培育而成的單晶矽晶錠使用鋼絲鋸等切片而成者。又，亦可以添加任意不純物摻雜元素而成為n型或p型。
其次，如在第1圖(B)所示，從矽晶圓10的表面10A以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子20。藉由以此範圍的劑量植入氫離子20，如在第1圖(C)所示，在矽晶圓10形成固溶氫離子20而成之吸附層11而可以製造具有吸附層11之矽晶圓100。又，藉由以此範圍的劑量進行氫離子20的植入，能夠將在矽晶圓100的厚度方向之氫濃度輪廓的尖峰濃度設為1.0×1018~1.0×1021atoms/cm3。
在此，將氫離子20的劑量設為1.0×1013~3.0×1016atoms/cm2，係基於以下的理由。亦即，劑量為1.0×1013atoms/cm2以上時，矽晶圓100係具有充分的吸附能力。另一方面，劑量為3.0×1016atoms/cm2以下時，能夠抑制矽晶圓表面10A之結晶性產生混亂。又，亦能夠防止矽晶圓100的翹曲量變得太大。又，氫離子的劑量為3.0×1016atoms/cm2以下時，能夠使用該矽晶圓100而製造後述的磊晶晶圓及貼合晶圓。就該點而言， 劑量係例如大於5.0×1016atoms/cm2時，在矽晶圓內形成微小氣泡層(脆化區域)，由於在隨後的磊晶層的製造過程或貼合晶圓的製造過程所施行的熱處理，矽晶圓的表層部係以微小氣泡層作為分離面而剝離掉，而變得無法製造磊晶晶圓和貼合晶圓的製品本身。
又，為了得到更高的吸附能力，係以將劑量設為5.0×1014~3.0×1016atoms/cm2為佳，以設為5.0×1015~3.0×1016atoms/cm2為更佳。
如此進行而得到的矽晶圓100，因為在表面10A側的表層部具有吸附層11，所以能夠具有吸附能力。又，此矽晶圓100係適合作為在磊晶晶圓之基底基板用的矽晶圓，細節容後在以下的第2實施形態敘述。又，該矽晶圓100亦適合作為在貼合晶圓之活性層用晶圓，細節容後在以下的第3實施形態敘述。使用該矽晶圓100所製成的磊晶晶圓及貼合晶圓，係在維持吸附能力之同時，不會產生電阻變動。
在此，在矽晶圓10植入氫離子20時，能夠使用任意的離子植入法。例如藉由使用先前習知的離子植入裝置之單體離子植入法，能夠將氫離子20植入矽晶圓10。此時，氫離子的加速電壓設為10~300keV/atom左右而進行離子植入時，係依存於氫離子的加速電壓而決定吸附層11之從表面10A起算的深度位置。
又，所謂「單體離子」，係與下述的「簇群離子」不同，係指單獨的原子或分子離子化而成之離子。所謂「簇群離子」，係意味著對原子或分子係複數個集合而成塊之簇群， 供給正電荷或負電荷且離子化而成者。簇群係複數(通常2~2000個左右)個原子或分子互相結合而成之塊狀集團。
在本實施形態，從吸附層11的表面10A起算的深度位置，係能夠適當地決定設為能夠防止對裝置形成面產生重金屬污染之深度位置。作為吸附層11的表面10A起算的深度位置之指標，係使用在矽晶圓100的深度方向之氫濃度輪廓的尖峰位置。從矽晶圓100的表面10A起算的深度，係在上述範圍內適當地設定離子氫離子20的加速電壓，使氫濃度輪廓的尖峰係位於例如3μm以下的範圍內即可。
但是，以氫濃度輪廓的尖峰係位於從矽晶圓10的表面10A起算的深度為小於1.0μm的範圍內之方式，植入氫離子20為較佳。這是因為將表面10A側當作裝置形成區域時，藉由在較接近表面10A的位置形成吸附層11，而提高吸附金屬不純物之能力。從表面10A起算的深度為小於0.5μm的範圍內時，較能夠得到上述效果，小於0.3μm的範圍內時，更能夠得到上述效果。
又，在此第1實施形態，在以二次離子質量分析法(SIMS：Secondary Ion Mass Spectrometry)測定在矽晶圓的深度方向之氫濃度輪廓時，吸附層11係能夠被特定為氫被檢測出多於背景值的範圍。
氫離子植入亦可使用簇群離子植入法來進行。如前述，所謂簇群離子，係複數個原子或分子互相結合而成之塊狀集團。植入簇群離子時，相較於植入單體離子，矽晶圓10的表面10A側之表層部之中，能夠在較接近表面10A之側形 成吸附層11。又，亦能夠較局部且高濃度地植入氫。藉由植入簇群離子時，因為能夠減小每1原子或1分子的能量而植入，所以加速電壓係0.1~100KeV/Cluster左右，且能夠以在吸附層11之氫的深度方向的濃度輪廓的尖峰，係位於從矽晶圓10的表面10A起算的深度為1.0μm以下的範圍內之方式植入氫離子20。而且，因為以低能量照射簇群離子，所以亦能夠抑制矽晶圓100的表面10A之結晶性的混亂。
植入氫的簇群離子時，係能夠使用例如在以下的文獻所記載之習知的方法來生成簇群離子。作為氣體簇群射束的生成法，有(1)日本特開平9-41138號公報、(2)日本特開平4-354865號公報；作為離子射束的生成法，有(1)荷電粒子射束工程學：石川順三：ISBN978-4-339-00734-3：Corona公司、(2)電子．離子射束工程學：電氣學會：ISBN4-88686-217-9：OHM公司、及(3)簇群離子射束基礎及應用：ISBN4-526-05765-7：日刊工業新聞公司。又，通常產生正電荷的簇群離子，係能夠採用Nielsen型離子源或Kaufman型離子源；產生負電荷的簇群離子，係能夠採用使用體積生成法之大電流負離子源。
又，作為依照本發明之實施形態，亦可使用電漿離子植入法來植入氫離子20。電漿離子植入法，可使用例如在第2圖所示的電漿離子植入裝置50而進行。此電漿離子植入裝置50係例如具備電漿處理室51、氣體導入口52、真空幫浦53、脈衝電壓施加手段54、及晶圓固定台55。藉由電漿離子植入裝置50，在生成含有氫的氣體電漿之同時，能夠將在所生成的電漿含有的氫離子植入設置於晶圓固定台55的矽晶圓 10。
又，含有氫的氣體電漿的生成，具體而言係能夠如以下進行。首先，使用真空幫浦53將電漿處理室51內減壓而成為真空；其次，將氫氣從氣體導入口52導入至處理室51內，且藉由脈衝電壓施加手段54脈衝式地對晶圓固定台55(矽晶圓10)施加負電壓，而能夠生成含有氫的電漿。脈衝電壓的頻率係10Hz~10kHz左右，脈衝電壓的脈衝幅度係在1μsec~1000μsec左右適當地決定即可。氣體導入後之電漿處理室51內的真空度係設為1.0×10-1Pa以下用以維持電漿狀態即可。如此進行而生成的氫離子係成為單體離子與簇群離子的混合物。
使用電漿離子植入法將氫離子20植入矽晶圓10時，相較使用前述的單體離子植入法及簇群離子植入法之離子植入，能夠使吸附層11的深度位置在較靠近表面10A側。吸附層11的深度位置係依存於所施加的脈衝電壓之大小且在20V~20kV左右的範圍適當地決定即可。可以採取氫濃度輪廓的尖峰係位於從矽晶圓10的表面10A起算的深度為小於0.1μm的範圍內之方式植入氫離子20。又，使用電漿離子植入法時，有些脈衝電壓會有使氫的最大濃度出現的位置為矽晶圓10的表面10A側的最表面之情形。此種情況，嚴格來說與所謂「尖峰」不同，但是在本說明書係將矽晶圓10的最表面設作氫濃度的尖峰位置。此時，植入深度為0，但是如前述，氫被檢測出多於背景值的範圍為吸附層11。
(第2實施形態：磊晶晶圓的製造方法)
其次，使用第3圖而說明依照本發明的第2實施形態之磊晶晶圓200的製造方法。磊晶晶圓200的製造方法，其特徵在於：在依照第1實施形態所得到的矽晶圓100的表面10A形成磊晶層12。
首先，如第3圖(A)所示，使用在第1實施形態之前述的方法，來製造矽晶圓100。此矽晶圓100係具有前述的吸附層11。
接著，如第3圖(B)所示，一旦在矽晶圓100的表面10A形成磊晶層12，則得到磊晶晶圓200。作為在矽晶圓100的表面10A上所形成之磊晶層12，可舉出矽磊晶層且能夠使用通常的條件來形成。例如，以氫作為載氣而將二氯矽烷、三氯矽烷等的源氣體(source gas)導入至處理室內，依使用的源氣體而成長溫度會有不同，可以在大致1000~1200℃溫度範圍的溫度下，藉由CVD法使其在矽晶圓100上磊晶成長。磊晶層12的厚度係能夠設為1~15μm左右，以設為4~8μm左右為較佳。
在此，例如在以5.0×1014atoms/cm3以上之高濃度的劑量進行碳離子植入而形成有吸附層之矽晶圓，形成磊晶層而製造磊晶晶圓之時，雖然該磊晶晶圓係具有吸附能力，但是產生如前述的電阻變動(例如，參照後述之第1圖1(B))。相對於此，本發明者發現在具有依照本發明的第2實施形態且藉由氫離子植入所形成的吸附層11之矽晶圓100，形成磊晶層12而成之磊晶晶圓200，係在維持矽晶圓100的吸附能力之同時，不會產生電阻變動(例如，參照後述之第11圖(A))。
在具有氫離子固溶而成的吸附層11之矽晶圓100形成磊晶層12而製成磊晶晶圓200時，在磊晶晶圓200不產生電阻變動之理由，本發明者認為是如下所述。
將氫離子以1.0×1013~3.0×1016atoms/cm2的劑量植入矽晶圓10之後，藉由SIMS對形成磊晶層12之前的矽晶圓100測定氫濃度時，顯示以下的情形。亦即，矽晶圓100係在測定矽晶圓的深度方向之氫濃度輪廓時，存在氫被檢測出多於背景值的範圍，以此區域為吸附層11(例如，後述之5圖(A))。在此，在本說明書，在氫濃度輪廓係將7.0×1017atoms/cm3設作藉由SIMS之氫的檢出界限。
另一方面，在此矽晶圓100形成磊晶層12而製造磊晶晶圓200之後，藉由SIMS對該磊晶晶圓200測定氫濃度時，顯示以下的情形。亦即，在矽晶圓100之吸附層11的區域內，係不存在氫被檢測出多於背景值的範圍。但是，能夠確認該磊晶晶圓200係具有吸附能力(在實施例2詳細地後述)。本發明者進一步研討之結果，使用DLTS法分析該磊晶晶圓時，會顯示以下的情形。亦即，藉由使用DLTS法之分析時，能夠確認在磊晶晶圓200的吸附層12，係產生被推定是起因於空孔及氧的缺陷(V-O)之結晶缺陷(參照在實施例詳細地後述之第8圖)。根據此結果，認為在磊晶晶圓200，係在氫離子植入區域亦即吸附層11以高密度存在空孔且該空孔係具有作為吸附點之功能。認為在磊晶層形成時，在氫離子植入區域，氫係將與矽(Si)的鍵結解離且進行外方擴散之結果，殘留空孔。因此，磊晶晶圓200係能夠具有吸附能力。而且，與碳離子植入不同， 氫離子植入時能夠抑制在成為吸附層之氫植入區域產生氧氣供體，而且以氧氣供體作為起因之電阻變動係幾乎不產生。推測這是因為在矽晶圓100內所植入的氫係在磊晶層形成時進行外方擴散，而成為在植入區域，氧係難以存在之狀況。
本發明係不受到理論束縛，依照本發明的第2實施形態，係達成能夠得到具有吸附能力，而且不會產生電阻變動之磊晶晶圓200之顯著的效果。
又，在本實施形態，在矽晶圓10植入氫離子20，係以使用單體離子植入法或簇群離子植入法為佳。從近接吸附之觀點而言，氫濃度尖峰位置係以盡可能接近最表面為佳。但是就使磊晶層12的形成容易之觀點而言，係以使氫的尖峰位置在比最表面更深層側(0.1μm~1μm左右)為佳。
又，如前述，在此第2實施形態，在磊晶層12形成後之磊晶晶圓200的吸附層11之氫濃度，係在藉由SIMS測定之檢出界限以下。因此，在本實施形態，係以成為滿足以下的(1)且(2)之條件，特定在磊晶晶圓200之吸附層11。
(1)藉由SIMS之氫濃度係檢出界限以下(氫濃度為7.0×1017atoms/cm3以下)。
(2)在形成磊晶層12前之吸附層11所在位置的部分，存在捕集金屬不純物之結晶缺陷。
(第3實施形態：貼合晶圓的製造方法)
其次，使用第4圖而說明依照本發明的第3實施形態之貼合晶圓300的製造方法。貼合晶圓300的製造方法，其特徵在於：將依照第1實施形態所得到的矽晶圓100的表面10A透過 絕緣膜31而與支撐基板用晶圓30貼合。
首先，如第4圖(A)所示，使用在第1實施形態之前述的方法而製造矽晶圓100。此矽晶圓100係具有前述的吸附層11。又，如後述，此矽晶圓100係在貼合晶圓300成為活性層且被使用作為SOI晶圓的裝置區域。
又，除了上述矽晶圓100以外，如第4圖(B)所示，還另外準備支撐基板用晶圓30。支撐基板用晶圓30係被利用作為貼合晶圓300的支撐基板之晶圓，作為該支撐基板用晶圓30，係能夠使用任意的晶圓。
其次，如第4圖(C)所示，藉由例如在氧化環境下的熱處理等，在支撐基板用晶圓30形成絕緣膜31。亦可在支撐基板用晶圓30的雙面、亦可只在貼合側的面，形成絕緣膜31。第4圖(C)係在支撐基板用晶圓30的雙面形成絕緣膜31的情況之圖。
接著，如第4圖(D)所示，藉由將矽晶圓100的表面10A，透過絕緣膜31而與支撐基板用晶圓30貼合而得到貼合晶圓300。此貼合係能夠使用任意的晶圓貼合裝置而進行。在此貼合晶圓300，矽晶圓100係成為活性層(SOI層)。更具體地，矽晶圓100的背面10B係被使用作為裝置區域。
此貼合晶圓300係與在第2實施形態之磊晶晶圓200同樣地，是具有吸附能力且不會產生電阻變動之貼合晶圓。
在此，在上述實施形態，係如第4圖(C)所示，在支撐基板用晶圓30形成絕緣膜31。這是因為相較於在矽晶圓100形成絕緣膜之情況，因為能夠抑制對矽晶圓100吸附層11 加熱機會及加熱時間，能夠容易地維持貼合晶圓300的吸附能力。作為此種絕緣膜31者，可設為例如氧化膜(SiO2)，而可以使用通常被使用的熱氧化膜製造裝置來製造。絕緣膜31的厚度，在能夠以矽晶圓100作為在貼合晶圓之SOI之範圍可適當地設定。以下並無限定的意圖，矽晶圓100與支撐基板用晶圓30之間的絕緣膜厚度，例如能夠設為0.1~10μm，亦能夠設為10~30μm。
但是，亦可在矽晶圓100的表面10A形成絕緣膜31。此時，可在形成吸附層11之前形成絕緣膜31，亦可在形成吸附層11之後形成絕緣膜31。不過，從抑制對矽晶圓100的吸附層11之加熱機會及加熱時間之觀點而言，以在形成吸附層11之前形成絕緣膜31為佳。
又，在第4圖(D)之矽晶圓100與支撐基板用晶圓30貼合之後，為了將此貼合強化，亦可施行熱處理而使矽晶圓100與支撐基板用晶圓30之間的貼合面之接合強化。又，該貼合強化熱處理，係例如能夠在氧化性氣體或惰性氣體環境中，在800℃以上且1200℃以下、10分鐘以上且6小時以下的條件下進行。
又，如第4圖(E)所示，亦可藉由施行薄膜化處理，將當作活性層(SOI)區域的矽晶圓100之厚度薄膜化。藉此，能夠得到具有所需要厚度的活性層(SOI)之貼合晶圓300’。該薄膜化步驟係可適用例如眾所皆知的平面磨削及鏡面研磨法。又，亦可使用眾所皆知的SMART CUT(註冊商標)法等其他的薄膜化技術而進行薄膜化處理。而且，亦可將支撐基板用 晶圓30薄膜化，且在此薄膜化時亦可將貼合面以外的面之絕緣膜進行磨削．研磨。
與第2實施形態同樣地，在此第3實施形態，在貼合晶圓300吸附層11之氫濃度，係成為以SIMS測定之檢出界限以下。因此，在本實施形態，係將在貼合晶圓300之吸附層11，特定為滿足其次的(1)且(2)者。
(1)藉由SIMS之氫濃度係檢出界限以下(氫濃度為7.0×1017atoms/cm3以下)。
(2)在貼合前之吸附層11所在位置的部分，存在捕集金屬不純物之結晶缺陷。
其次，針對依照上述第1、第2及第3實施形態之製造方法所得到的矽晶圓100、磊晶晶圓200及貼合晶圓300，各自進行說明。
(矽晶圓)
如第1圖(C)所示，依照本發明之矽晶圓100，係具有形成在矽晶圓10的表面10A側且係氫在矽晶圓10中固溶而成之吸附層11之矽晶圓100，其特徵在於：在矽晶圓的深度方向之氫濃度輪廓的尖峰濃度為1.0×1018~1.0×1021atoms/cm3。
亦即，使用依照前述本發明的第1實施形態之矽晶圓的製造方法，矽晶圓100係能夠具有吸附能力。又，此矽晶圓100係適合作為在磊晶晶圓之基底基板用的矽晶圓。又，此矽晶圓100亦適合作為在貼合晶圓之活性層用晶圓。這是因為使用此矽晶圓100而製成之磊晶晶圓及貼合晶圓，係在維持吸附能力之同時，不會產生電阻變動。
又，為了得到更高的吸附能力，以將氫濃度輪廓的尖峰濃度設為1.0×1019~1.0×1021atoms/cm3為佳，以設為1.0×1020~1.0×1021atoms/cm3為更佳。
而且，為了得到更高的吸附能力，以在矽晶圓10的表面附近形成吸附層11為佳，以氫濃度輪廓的尖峰係位於從矽晶圓10的表面10A起算的深度為小於1.0μm的範圍內為佳。
(磊晶晶圓)
將依照本發明之磊晶晶圓200顯示在第3圖(B)。此磊晶晶圓200係在前述矽晶圓100的表面10A上形成磊晶層12而成之磊晶晶圓，其特徵在於：在形成磊晶層12之後，在矽晶圓100的深度方向之氫濃度輪廓的尖峰濃度為7.0×1017atoms/cm3以下，且在吸附層11內具有捕集金屬不純物之結晶缺陷。
此磊晶晶圓200係具有吸附能力，而且具有不會產生電阻變動之顯著的特徵。
又，藉由使氫濃度輪廓的尖峰位於從矽晶圓表面10A起算的深度為1.0μm以下的範圍內，連Co等擴散速度比較慢的金屬不純物都可以充分地吸附，乃是較佳。
(貼合晶圓)
將依照本發明之貼合晶圓300顯示在第4圖(D)。該貼合晶圓300係將前述矽晶圓100的表面10A透過絕緣膜31而與支撐基板用晶圓30貼合而成之貼合晶圓，其特徵在於：在前述貼合後後，在矽晶圓的深度方向之氫濃度輪廓的尖峰濃度為 7.0×1017atoms/cm3以下，且在吸附層11內具有捕集金屬不純物之結晶缺陷。
此貼合晶圓300係具有吸附能力，而且具有不會產生電阻變動之顯著的特徵。
以下，使用實施例而更詳細地說明本發明，但是本發明係不被以下的實施例任何限定。
[實施例1] (矽晶圓；發明例1-1)
準備從CZ單晶得到的n型矽晶圓(直徑：300mm、厚度：775μm、摻雜劑種類：磷、電阻率：15©．cm、氧濃度：1.2×1018atoms/cm3)。其次，使用大電流型離子植入裝置且以劑量：5.0×1015atoms/cm2、加速電壓：17keV/atom，將氫的單體離子植入矽晶圓表面，來製造矽晶圓。
(比較例1-1)
除了以加速電壓：60keV/atom進行碳離子植入來代替氫離子植入以外，係與發明例1-1同樣地進行而製造矽晶圓。
(評價1-1：SIMS測定)
針對發明例1-1及比較例1-1的矽晶圓進行SIMS測定而各自得到氫及碳的濃度輪廓。將結果各自顯示在第5圖(A)、(B)。又，橫軸的深度係將矽晶圓表面(離子植入側的面)設為0。從第5圖(A)、(B)，得知在發明例1-1及比較例1-1，植入離子的尖峰濃度係在約0.2μm的深度位置產生。
(評價T-2：吸附能力評價)
採用Ni污染液(1.0×1013/cm2)且使用旋轉塗布污染法而故 意地污染發明例1-1及比較例1-1的矽晶圓表面，其次，在氮環境中於900℃施行熱處理30分鐘。
隨後，藉由SIMS測定矽晶圓中的Ni濃度而評價各矽晶圓的吸附性能時，發明例1-1及比較例1-1的矽晶圓係同時能夠觀察到1.0×1017atoms/cm3以上之Ni的尖峰濃度且能夠確認具有充分的吸附能力。
[實施例2] (磊晶晶圓；發明例2-1)
使用與上述實施例1的發明例1-1相同方法而製造矽晶圓作為磊晶晶圓的基底基板。接著，將該矽晶圓搬運至磊晶成長裝置(APPLIED MATERIALS公司製)內，且在裝置內於1120℃的溫度施行氫烘烤處理30秒之後，以氫作為載氣，以三氯矽烷作為源氣體，以膦作為摻雜氣體，藉由CVD法在1000~1150℃的成長溫度下使矽的磊晶層(目標厚度；8μm、摻雜劑種類：磷、目標電阻率：65Ω．cm)磊晶成長在矽晶圓上，且依照本發明而製造磊晶晶圓。
(比較例2-1)
除了以加速電壓：60keV/atom進行碳離子植入矽晶圓來代替氫離子植入以外，係與發明例2-1同樣地進行而製造磊晶晶圓。
(先前例)
除了不對矽晶圓植入氫離子以外，係與發明例2-1同樣地進行而製造磊晶晶圓。亦即，先前例的磊晶晶圓係不形成離子植入區域。
(評價2-1：藉由SIMS測定來評價吸附能力)
使用Ni污染液(1.0×1013/cm2)且藉由旋轉塗布污染法而故意地污染發明例2-1及比較例2-1的磊晶晶圓之磊晶層的表面；其次，在氮環境中於900℃施行熱處理30分鐘。隨後，藉由SIMS測定磊晶晶圓中的Ni濃度而評價各磊晶晶圓的吸附性能。將結果各自顯示在第6圖(A)、(B)。又，橫軸的深度係將磊晶層表面設為0。
(評價2-2：藉由光學顯微鏡來評價吸附能力)
對在發明例2-1、比較例2-1及先前例所製成之磊晶晶圓進行在上述評價2-1所進行之Ni的故意污染，且在賴特氏液(Wright's solution)浸泡3分鐘之後，使用光學顯微鏡觀察故意污染後的磊晶層表面且調查在磊晶層表面有無產生能夠觀察到的凹坑(起因於鎳矽化物之表面凹坑：Ni凹坑)，將結果各自顯示在第7圖(A)~(C)。
(評價2-3：藉由SIMS測定來評價基底基板)
針對發明例2-1及比較例2-1的磊晶晶圓進行SIMS測定且各自測定基底基板的氫濃度及碳濃度的輪廓。
在發明例2-1，矽基板的氫濃度係檢出界限(7.0×1017at oms/cm3)以下且在氫離子植入區域無法測定氫濃度。另一方面，在比較例2-1，在矽基板之植入有碳離子的區域，能夠確認存在碳濃度的尖峰且碳的尖峰濃度為3.0×1020atoms/cm3。
(評價2-4：藉由DLTS法來評價吸附層)
對在發明例2-1所製成之磊晶晶圓進行DLTS測定(Deep Level Transient Spectroscopy；深能階暫態頻譜法)。作為測定 條件，係將通電壓設為4V，將脈衝電壓設為8V而測定從磊晶層與矽晶圓表面的界面起算於矽基板側的深度方向約0~1μm的區域。將結果顯示在第8圖。
又，所謂DLTS測定，係對肖特基(Schottky)接合或pn接合施加逆向電壓而將接合部的空乏層(depletion layer)擴大，且測定使施加電壓變化時的靜電容量(capacitance)變化之方法。基於靜電容量變化的溫度依存性，能夠測定深位準(陷阱)，其結果，能夠測定結晶缺陷。
(評價2-5：藉由CL法來評價吸附層)
對於將在發明例2-1所製成的磊晶晶圓進行傾斜研磨加工而成之試樣，從剖面方向進行CL(Cathode Luminescence；陰極發光)法且取得CL光譜。作為測定條件，係在33K下以20keV照射電子射線。將結果顯示在第9圖。又，所謂CL法，係檢測對試料照射電子射線時所放出的光線之手法，且係檢測從傳導帶的底部附近往價電子帶的頂上附近之躍遷而測定結晶缺陷之方法。
(評價2-6：表面缺陷評價)
針對在發明例2-1、比較例2-1及先前例所製成之磊晶晶圓，使用晶圓表面檢查裝置(KLA-TENCOR公司製、SP-1)而進行評價在磊晶層表面所觀察到之大小0.16μm以上的表面缺陷(光點缺陷：Light Point Defect；LPD)。將所檢測的LPD圖顯示在第10圖。
(評價2-7：電阻率的評價)
使用電阻率測定裝置(型號：SSM2000、日本SSM股份公 司製)且藉由擴大電阻法(SR法；Spreading Resistance Analysis)，來測定在發明例2-1、比較例2-1及先前例所製成之磊晶晶圓在深度方向之電阻率的分布。將結果各自顯示在第11圖(A)~(C)。又，第11圖之橫軸的深度係將磊晶層表面設為0。
(評價結果)
首先，從基於評價2-1之第6圖(A)、(B)，發明例2-1的磊晶晶圓、比較例2-1的磊晶晶圓均是在磊晶層形成後，在基底基板的矽晶圓內能夠觀察到高濃度之Ni的尖峰濃度，得知能夠維持對Ni之充分的吸附能力。又，從基於評價2-2之第7圖(A)、(B)亦能夠得知，在發明例2-1及比較例2-1均無法觀察到Ni凹坑，得知任一者均具有充分的吸附能力。另一方面，從第7圖(C)能夠得知，在先前例係能夠觀察到許多Ni凹坑，得知吸附能力低。
如評價2-3前述，在發明例2-1的磊晶晶圓，在檢出界限7.0×1017atoms/cm3的SIMS測定，係無法觀測到作為吸附點之氫植入區域。另一方面，從基於評價2-4之第8圖，發明例2-1係在相當於空孔及氧引起的缺陷(V-O)所產生的位準之位置(90K)、及相當於空孔及磷引起的缺陷(V-P)所產生的位準之位置(220K)，各自能夠觀察到濃度尖峰且能夠觀察到可推定是缺陷(V-O)之結晶缺陷及可推定是缺陷(P-O)之結晶缺陷。又，從基於評價2-5之第9圖，亦能夠確認在氫離子植入區域，在波長域1400~1500nm存在結晶缺陷。從這些結果，認為在發明例2-1的磊晶晶圓，在基底基板的氫離子植入區域，空孔係以 高密度存在且該空孔係具有作為吸附點之功能。在磊晶層形成前係存在氫的固溶區域(氫離子植入區域)，雖然磊晶層形成後係無法檢測出氫，但是存在空孔及氧引起的缺陷、及空孔及磷引起的缺陷(V-P)。考慮該情形時，認為在磊晶層形成時之氫離子植入區域，氫與矽(Si)的鍵結解離而進行外方擴散之結果，殘留有空孔。
又，從基於評價2-6之第10圖，相較於比較例2-1及先前例，植入氫離子之發明例2-1的磊晶晶圓的磊晶層表面之表面缺陷(LPD)，係與比較例2-1及先前例相同程度。亦即，無法觀察到氫離子植入對引起磊晶層產生表面缺陷之影響。
而且，從基於評價2-7之第1第1圖(A)、(C)，顯然在發明例2-1及先前例之深度方向之電阻率分布係顯示同樣的分布。在磊晶層與矽基板的界面附近區域之電阻率，係從矽基板的電阻率朝向磊晶層的目標電阻率慢慢地增加。如此，發明例2-1及先前例係在磊晶層與矽基板之界面附近，係不存在電阻率顯著變低的區域(電阻變動區域)。亦即，發明例2-1及先前例係不產生電阻變動。另一方面，根據第11圖(B)，明確顯示植入有高濃度的碳離子之比較例2-1係在磊晶層與矽基板的界面附近區域，產生電阻率陡峭地接近0之區域。此種區域係從矽基板的電阻率：15Ω．cm及磊晶層的目標電阻率：65Ω．cm顯著地偏離之區域，乃是電阻變動區域。從這些結果，得知發明例2-1及先前例的磊晶晶圓不產生電阻變動，但是比較例2-1的磊晶晶圓係產生電阻變動。
從以上情形，得知發明例2-1的磊晶晶圓係與碳離 子植入之比較例2-1具有同程度的吸附能力。除此以外，得知儘管以5.0×1015atoms/cm2之高濃度的劑量植入碳離子之比較例2、1，產生電阻變動係不可避免，但是植入氫離子之發明例2-1的磊晶晶圓係不產生電阻變動。亦即，發明例2-10磊晶晶圓係具有高吸附能力之同時，不產生電阻變動。
[實施例3] (磊晶晶圓)
而且，為了確認因植入離子種類及劑量的變化所致之影響，除了將對矽晶圓離子植入條件設為在表1所記載的條件以外，係在與實施例之發明例2-1相同條件下，製造發明例2-2、2-3及比較例2-2~2-6之磊晶晶圓。將在發明例2-1及比較例2-1所製成之磊晶晶圓同時顯示在表1。
(評價3-1：藉由SIMS測定來評價吸附能力)
與評價2、1同樣地進行，而且進行評價發明例2-2、2-3及比較例2-2~2-4的磊晶晶圓之對1×1013atoms/cm2的Ni故意 污染之吸附能力。將結果顯示在表1。又，顯示前述的第6圖(A)、(B)作為代表例。針對發明例2-2、2-3及比較例2-2~2-4，係將Ni的濃度輪廓的尖峰濃度如以下地各自分類而作為評價基準。
◎：1.0×1017atoms/cm3以上
○：1.0×1016atoms/cm3以上~小於1.0×1017atoms/cm3
×：小於1.0×1016atms/cm3
在此，捕集到1×1011atoms/cm2的Ni時，Ni的尖峰濃度係成為1.0×1016atoms/cm3，磊晶晶圓可說是具有充分的吸附能力。
(評價3-2：表面缺陷評價)
與評價2-6同樣地進行而評價發明例2-2、2-3及比較例2-2~2-4之磊晶晶圓的表面缺陷(LPD)時，任一磊晶晶圓均為5個以下且無法觀察到起因於離子植入之LPD數的增加。
(評價3-3：電阻率的評價)
與評價2-7同樣地進行且藉由擴大電阻法進一步評價在發明例2-2、2-3及比較例2-2~2-4之磊晶晶圓的深度方向的電阻率分布。將結果顯示在表1。又，顯示前述的第11圖(A)、(B)作為代表例。針對發明例2-2、2-3及比較例2-2~2-4，在磊晶層與基底基板的矽晶圓的界面之電阻率，係將磊晶層的目標電阻率：從65Ω．cm變動之比率(亦即，電阻變動率)如以下地各自分類且設為評價基準。
◎：70%以下
○：大於70%~80%以下
×：大於80%
又，在本實施例，80%以下的電阻變動率時，能夠判定係不產生電阻變動。
又，在比較例2-5及比較例2-6，晶圓植入層區域係在磊晶層形成中產生晶圓剝離，致使無法製造磊晶晶圓。因此，在上述評價3-1~3-3之評價係使用“-”(無法評價)的記號且記載在表1。
(評價結果)
從表1能夠得知，滿足本發明條件之實施例2-1~2-3之磊晶晶圓，係任一者均具有吸附能力且不產生電阻變動。另一方面，不滿足本發明條件至少1種以上的比較例2-1~2-4之磊晶晶圓，係無法兼具吸附能力、及不產生電阻變動。又，比較例2-5、2-6的離子植入條件，係在植入層區域產生晶圓剝離致使無法製造磊晶晶圓。
[實施例4] (磊晶晶圓)
而且，為了確認植入深度及劑量的變化所產生的影響，除了將在矽晶圓的氫離子植入條件設為在表2所記載的條件以外，係使用與在實施例2之發明例2-1相同條件來製造發明例2-4~2-6之磊晶晶圓。又，植入深度係磊晶層形成前之氫濃度的尖峰位置(將矽晶圓表面設為0)。與在發明例2-1所製造的磊晶晶圓同時顯示在表2。
(評價3：藉由SIMS測定來評價吸附能力)
與評價2-1同樣地進行而評價發明例2-4~2-6之磊晶晶圓對Ni之吸附能力。評價基準係與評價2-1相同，將結果顯示在表2。
而且，為了確認Ni以外的金屬元素之吸附效果，係使用Co污染液且以發明例2-1及2-4~2-6之磊晶晶圓的磊晶層的表面成為1.0×1012atoms/cm2的濃度之方式藉由旋轉塗布污染法故意地污染，其次，在氮環境中於1000℃施行30分鐘的熱處理。隨後，藉由SIMS測定磊晶晶圓中的Co的濃度且評價各磊晶晶圓對Co之吸附性能。又，除了CO污染液以外，另外使用Fe污染液且以發明例2-1及2-4~2-6之磊晶晶圓的磊晶層的表面成為1.0×1012atoms/cm2的濃度之方式藉由旋轉塗布污染法故意地污染，同樣地施行熱處理之後，藉由SIMS測定磊晶晶圓中的Fe的濃度而評價各磊晶晶圓對Fe之吸附性能。將結果顯示在表2。又，將藉由SIMS測定所得到的Co及Fe的濃度輪廓之尖峰濃度如以下地各自分類且設為評價基準。
◎：1.0×1017atoms/cm3以上
○：1.0×1016atoms/cm3以上~小於1.0×1017atoms/cm3
×：小於1.0×1016atoms/cm3
而且，將表2中之吸附能力的綜合評價如下述地評價。將結果顯示在表2。
◎：能夠將Ni、Fe、Co的全部吸附。
○：能夠將擴散速度快的Ni吸附。
×：Ni、Fe、Co的任一者均無法吸附。
在此，所謂「能夠吸附」，係意味著對Ni、Fe、Co之各自的金屬之評價水準為◎或○，所謂「無法吸附」係意味著評價水準為×。
(評價結果)
從表2，得知藉由將氫離子植入在小於1.0μm、例如0.2μm的深度位置，磊晶晶圓係對Fe、Co等的重金屬亦能夠具有充分的吸附能力。
[實施例5] (貼合晶圓；發明例3-1)
準備從依照CZ法所得到的單晶矽晶錠所採取的n型矽晶圓(直徑：200mm、厚度：725μm、氧濃度：3.0×1017atoms/cm3、摻雜劑種類：磷、目標電阻率：65Ω．cm、摻雜劑濃度：6.6×1013atoms/cm3)作為活性層用晶圓。又，準備從CZ法所得到的單晶矽晶錠所採取的p型矽晶圓(直徑：200mm、厚度：725μm、氧濃度：1.2×1018atoms/cm3、摻雜劑種類：硼、目標電阻率：1.5Ω．cm、摻雜劑濃度：1.0×1016atoms/cm3)作為支撐基板用晶圓。
其次，使用與實施例1相同的離子植入裝置且在劑量：5.0×1015atoms/cm2、加速電壓：17keV/atom將氫的單體離子植 入矽晶圓表面。將支撐基板用晶圓導入至熱氧化膜製造裝置且在氫及氧混合氣體環境下，於1050℃進行氧化膜形成處理而在支撐基板用晶圓形成厚度2.5μm的矽氧化膜。
在將經施行以上的處理之活性層用晶圓與支撐基板用晶圓貼合時，將活性層用晶圓之植入有氫離子的側之面(表面)與支撐基板用晶圓的氧化膜側貼合。其次，將貼合後的晶圓搬運至設為氧氣環境下之縱型熱處理裝置內，將裝置內升溫至800℃且保持2小時之後，升溫至1000℃且保持1小時，來施行強化貼合之熱處理而成為1片貼合晶圓。
隨後，從在貼合晶圓之活性層用晶圓表面側(植入有氫離子之相反側的面)施行磨削處理而將活性層用晶圓的厚度薄膜化之後，將其表面鏡面研磨而製成具有厚度6μm的活性層之貼合晶圓。
(發明例3-2~3-3及比較例3.1~3-7)
而且，為了確認植入離子種類及劑量的變化所產生的影響，除了將在活性層用晶圓的離子植入條件設為在表3所記載的條件以外，係在與發明例3-1的相同條件下，製造發明例3-2~3-3及比較例3-1~3-7之貼合晶圓。與發明例3-1同時顯示在表3。
(評價5-1：電阻率的評價)
與評價2-7同樣地進行且藉由擴大電阻法，來評價在發明例3-1~3-3及比較例3-1~3-4之貼合晶圓的深度方向之電阻率分布。將結果顯示在表3。將在活性層與矽氧化膜(BOX層)的界面之電阻率係從活性層用晶圓的目標電阻率：65Ω．cm變動之比率(亦即、電阻變動率)如以下地各自分類且設作評價基準。
◎：5%以下
○：大於5%~10%以下
×：大於10%
又，在本實施例，10%以下的電阻變動率時，能夠判定不產生電阻變動。
(評價5-2：藉由SIMS測定來評價吸附能力)
與評價2-1同樣地進行而評價發明例3-1~3-3及比較例3-1~3-4之貼合晶圓對Ni之吸附能力。又，對貼合晶圓的活性 層表面進行Ni故意污染，來代替在評價2-1之磊晶層表面的Ni故意污染。將結果顯示在表3。評價基準係與評價2-1相同。
又，在比較例3-5~3-7，在將活性層用晶圓與支撐基板用晶圓貼合時所進行之接合強化熱處理時，晶圓在活性層用晶圓內的植入區域產生剝離，致使無法製造貼合晶圓。因此，在上記評價5-1、5-2之評價係使用“-”(無法評價)的記號而記載在表3。
(評價結果)
從表3能夠得知，滿足本發明條件之實施例3-1~3-3之貼合晶圓，係任一者均具有吸附能力且不產生電阻變動。另一方面，不滿足本發明條件至少1種以上的比較例比較例3-1~3-4之貼合晶圓，係無法兼具吸附能力、及不產生電阻變動。又，比較例3-5~3-7的離子植入條件，係在植入層區域產生晶圓剝離致使無法製造貼合晶圓。
產業上之可利用性
依照本發明，因為在矽晶圓植入氫離子，所以具有吸附能力之矽晶圓，使用該矽晶圓而製造磊晶晶圓或貼合晶圓，亦能夠製造在吸附能力之同時，不產生電阻變動之矽晶圓。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓表面
10B‧‧‧矽晶圓的背面
11‧‧‧吸附層
20‧‧‧氫離子
100‧‧‧矽晶圓

Claims (13)

  1. 一種矽晶圓的製造方法，其特徵在於：從矽晶圓表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之氫植入區域，接下來施以熱處理，使在前述氫植入區域的前述氫解離，形成含空孔的吸附層。
  2. 如申請專利範圍第1項所述之矽晶圓的製造方法，其中以前述矽晶圓的深度方向之前述氫濃度輪廓的尖峰係位於從前述表面起算小於1.0μm的範圍內之方式植入前述氫離子。
  3. 一種磊晶晶圓的製造方法，其特徵在於：從矽晶圓表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之氫植入區域，接下來在前述矽晶圓的前述表面形成磊晶層的同時，使在前述氫植入區域的前述氫解離，形成含空孔的吸附層。
  4. 一種貼合晶圓的製造方法，其特徵在於：從矽晶圓表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之氫植入區域，接下來將前述矽晶圓的前述表面，透過絕緣膜而施以與支撐基板用晶圓貼合之貼合強化熱處理的同時，使在前述氫植入區域的前述氫解離，形成含空孔的吸附層。
  5. 如申請專利範圍第4項所述之貼合晶圓的製造方法，其中在前述貼合之前，在前述支撐基板用晶圓形成前述絕緣膜。
  6. 一種磊晶晶圓，係在矽晶圓的表面上形成磊晶層而成之磊晶晶圓，其特徵在於：在前述矽晶圓的前述表面側的表層部，具有含空孔的吸附 層。
  7. 一種貼合晶圓，係將矽晶圓的表面透過絕緣膜而與支撐基板用晶圓貼合而成之貼合晶圓，其特徵在於：在前述矽晶圓的前述表面側的表層部，具有含空孔的吸附層。
  8. 如申請專利範圍第6項所述之磊晶晶圓，其中在前述吸附層，在空孔及氧引起的缺陷所產生的位準、與在空孔及磷引起的缺陷所產生的位準，藉由DLTS法觀察到濃度尖峰。
  9. 如申請專利範圍第6或8項所述之磊晶晶圓，其中在前述吸附層，藉由CL法在波長域1400~1500nm檢測出尖峰。
  10. 如申請專利範圍第6或8項所述之磊晶晶圓，其中藉由從前述矽晶圓的前述表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之氫植入區域，接下來在前述矽晶圓的前述表面形成磊晶層的同時，使在前述氫植入區域的前述氫解離，形成前述含空孔的吸附層。
  11. 如申請專利範圍第7項所述之貼合晶圓，其中在前述吸附層，在空孔及氧引起的缺陷所產生的位準、與在空孔及磷引起的缺陷所產生的位準，藉由DLTS法觀察到濃度尖峰。
  12. 如申請專利範圍第7或11項所述之貼合晶圓，其中在前述吸附層，藉由CL法在波長域1400~1500nm檢測出尖峰。
  13. 如申請專利範圍第7或11項所述之貼合晶圓，其中藉由從前述矽晶圓表面以1.0×1013~3.0×1016atoms/cm2的劑量植入氫離子來形成前述氫離子固溶而成之氫植入區域，接下來將前述矽晶圓的前述表面，透過絕緣膜而施以與支撐基板 用晶圓貼合之貼合強化熱處理的同時，使在前述氫植入區域的前述氫解離，形成前述含空孔的吸附層。
TW103129306A 2013-09-04 2014-08-26 Silicon wafer and its manufacturing method TWI540618B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013183149A JP6516957B2 (ja) 2013-09-04 2013-09-04 エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201515069A TW201515069A (zh) 2015-04-16
TWI540618B true TWI540618B (zh) 2016-07-01

Family

ID=52628534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129306A TWI540618B (zh) 2013-09-04 2014-08-26 Silicon wafer and its manufacturing method

Country Status (5)

Country Link
JP (1) JP6516957B2 (zh)
KR (3) KR20150027711A (zh)
CN (2) CN105659367A (zh)
TW (1) TWI540618B (zh)
WO (1) WO2015034075A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN105742243A (zh) * 2016-02-26 2016-07-06 上海华力微电子有限公司 三维集成电路切割方法以及三维集成电路结构
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6485406B2 (ja) * 2016-05-31 2019-03-20 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6792412B2 (ja) * 2016-10-28 2020-11-25 太平洋セメント株式会社 炭化珪素粉末の製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
JP6812962B2 (ja) 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6451881B1 (ja) * 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN109559982A (zh) * 2018-10-23 2019-04-02 开封大学 一种n型晶体硅太阳电池的硼扩散工艺
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111785729B (zh) * 2020-06-11 2021-10-26 长江存储科技有限责任公司 一种三维存储器的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
JPS63271942A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd シリコン表面の欠陥低減方法
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH1167682A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP4599724B2 (ja) * 2001-02-15 2010-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2004282093A (ja) * 2004-05-17 2004-10-07 Yamaha Corp 半導体ウエハの欠陥低減法
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
JP4910275B2 (ja) * 2004-09-21 2012-04-04 ソニー株式会社 固体撮像素子及びその製造方法
US8268705B2 (en) * 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP2010010578A (ja) * 2008-06-30 2010-01-14 Canon Inc 半導体装置及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5391651B2 (ja) * 2008-10-30 2014-01-15 信越半導体株式会社 半導体基板の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Also Published As

Publication number Publication date
TW201515069A (zh) 2015-04-16
CN111508819B (zh) 2024-06-14
CN111508819A (zh) 2020-08-07
KR20150027711A (ko) 2015-03-12
KR102082191B1 (ko) 2020-02-27
WO2015034075A1 (ja) 2015-03-12
JP6516957B2 (ja) 2019-05-22
KR20160030915A (ko) 2016-03-21
KR20170077099A (ko) 2017-07-05
CN105659367A (zh) 2016-06-08
JP2015050425A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
TWI540618B (zh) Silicon wafer and its manufacturing method
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101916931B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
WO2012157162A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175144A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees