TW201908543A - 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法 - Google Patents

半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法

Info

Publication number
TW201908543A
TW201908543A TW107122867A TW107122867A TW201908543A TW 201908543 A TW201908543 A TW 201908543A TW 107122867 A TW107122867 A TW 107122867A TW 107122867 A TW107122867 A TW 107122867A TW 201908543 A TW201908543 A TW 201908543A
Authority
TW
Taiwan
Prior art keywords
peak
hydrogen
wafer
semiconductor
epitaxial
Prior art date
Application number
TW107122867A
Other languages
English (en)
Other versions
TWI690628B (zh
Inventor
奥山亮輔
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201908543A publication Critical patent/TW201908543A/zh
Application granted granted Critical
Publication of TWI690628B publication Critical patent/TWI690628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種可於改質層內高濃度地保持氫且磊晶層的結晶性優異的半導體磊晶晶圓。本發明的半導體磊晶晶圓100具有：半導體晶圓10；改質層14，形成於所述半導體晶圓10的表面部且氫於所述半導體晶圓10中固溶；以及磊晶層18，形成於所述改質層14上，自所述磊晶層18的表面100A起的深度方向上的改質層14的氫的濃度分佈為包括所述深度方向上較淺的第1峰值及較深的第2峰值的雙峰型的濃度分佈。

Description

半導體磊晶晶圓及其製造方法以及固態攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法。
於以矽晶圓為代表例的半導體晶圓上形成有磊晶層的半導體磊晶晶圓被用作用以製作金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）、功率電晶體（power transistor）及背面照射型固體攝影元件等各種半導體裝置的裝置基板。
例如背面照射型固體攝影元件藉由將配線層等配置於較感測器部更靠下層的位置，而將來自外部的光直接引入至感測器中，於暗處等亦可拍攝更清晰的圖像或動畫。因此，背面照射型固體攝影元件近年來被廣泛地用於數位視訊攝影機（digital video camera）或智慧型手機（smartphone）等行動電話中。
近年來半導體裝置的微細化或高性能化愈發進步，於該狀況下，為了使裝置特性高品質化，期望被用作裝置基板的半導體磊晶晶圓的高品質化。
因此，本案申請人於專利文獻1中提出了一種半導體磊晶晶圓，其具有半導體晶圓、及形成於所述半導體晶圓的表面上的磊晶層，於半導體晶圓的表面部的改質層內存在高濃度的氫峰值。藉由專利文獻1判明了可實現一種使氫高濃度地存在於改質層內的半導體磊晶晶圓，且氫高濃度地存在所帶來的效果為如下所述。
即，於磊晶層形成後的半導體磊晶晶圓中，若氫局部存在於作為基底基板的半導體晶圓的表面部的改質層內，則與氫不局部存在的（至少無法檢測出氫的濃度峰值）半導體磊晶晶圓相比，磊晶層的結晶性綜合而言高。進而，關於局部存在於作為半導體磊晶晶圓的基底基板的半導體晶圓的表面部的氫，在將半導體磊晶晶圓供於相當於半導體裝置製造製程的熱處理中後，亦維持高結晶性。認為其原因在於：氫使磊晶層內的缺陷鈍化。因此，若將氫局部存在於所述作為基底基板的半導體晶圓的表面部的改質層內的半導體磊晶晶圓供於半導體裝置製造製程，則可期待裝置特性的提高。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-51729號公報
[發明所欲解決之課題] 近年來，日益追求半導體裝置的高性能化，為了應對於此，期望半導體磊晶晶圓的進一步的高品質化。藉由專利文獻1中記載的技術可獲得使氫高濃度地存在於改質層內的半導體磊晶晶圓，藉由所述半導體磊晶晶圓可使磊晶層的結晶性良好。然而，氫的高濃度化存在改良的餘地。
因此，本發明鑒於所述課題，目的在於提供一種可於改質層內高濃度地保持氫且磊晶層的結晶性優異的半導體磊晶晶圓。進而，本發明的目的在於提供一種所述半導體磊晶晶圓的製造方法以及使用所述半導體磊晶晶圓的固體攝影元件的製造方法。 [解決課題之手段]
本發明者為了解決所述諸課題而進行了潛心研究。而且，本發明者此次初次實現了一種具有如下改質層的半導體磊晶晶圓，所述改質層於自磊晶層表面起的深度方向上的氫的濃度分佈中呈現出包括較淺的第1峰值及較深的第2峰值的雙峰型的濃度分佈。本發明者發現所述半導體磊晶晶圓可於改質層內高濃度地保持氫，且磊晶層的結晶性極其優異，從而完成了本發明。即，本發明的主旨構成如下所述。
（1）一種半導體磊晶晶圓，其特徵在於具有： 半導體晶圓； 改質層，形成於所述半導體晶圓的表面部，且氫於所述半導體晶圓中固溶；以及 磊晶層，形成於所述改質層上， 自所述磊晶層的表面起的深度方向上的所述改質層的所述氫的濃度分佈為包括所述深度方向上較淺的第1峰值及較深的第2峰值的雙峰型的濃度分佈， 所述第1峰值及所述第2峰值的氫峰值濃度均為1.0×1017 atoms/cm3 以上， 所述第1峰值及所述第2峰值均位於所述深度方向上距離所述半導體晶圓與所述磊晶層的界面500 nm的範圍內。
（2）如所述（1）所述的半導體磊晶晶圓，其中所述第2峰值的氫峰值濃度高於所述第1峰值的氫峰值濃度。
（3）如所述（1）或（2）所述的半導體磊晶晶圓，其中所述深度方向上的所述第1峰值與所述第2峰值的峰值間距離為20 nm以上且60 nm以下。
（4）如所述（1）～（3）中任一項所述的磊晶晶圓，其中所述第2峰值的氫峰值濃度為1.0×1018 atoms/cm3 以上。
（5）如所述（1）～（4）中任一項所述的磊晶晶圓，其中所述半導體晶圓為矽晶圓。
（6）一種半導體磊晶晶圓的製造方法，其製造如所述（1）所述的半導體磊晶晶圓，且所述半導體磊晶晶圓的製造方法的特徵在於包括： 第1步驟，對半導體晶圓的表面照射以包含氫在內的三元素以上作為構成元素的簇離子，於所述半導體晶圓的表面部形成所述簇離子的構成元素固溶而成的改質層；以及 第2步驟，於所述第1步驟後，於所述半導體晶圓的所述改質層上形成磊晶層。
（7）如所述（6）所述的半導體磊晶晶圓的製造方法，其中於所述第1步驟中，將所述簇離子的射束電流值設為50 μA以上且5000 μA以下。
（8）如所述（6）或（7）所述的半導體磊晶晶圓的製造方法，其中所述簇離子的構成元素進一步包含碳及氧。
（9）如所述（6）～（8）中任一項所述的半導體磊晶晶圓的製造方法，其中所述半導體晶圓為矽晶圓。
（10）一種固體攝影元件的製造方法，其特徵在於：於如所述（1）～（5）中任一項所述的半導體磊晶晶圓或藉由如所述（6）～（9）中任一項所述的製造方法製造而成的半導體磊晶晶圓的磊晶層上，形成固體攝影元件。 [發明的效果]
根據本發明，可提供一種可於改質層內高濃度地保持氫且磊晶層的結晶性優異的半導體磊晶晶圓。另外，根據本發明，可提供一種所述半導體磊晶晶圓的製造方法以及使用所述半導體磊晶晶圓的固體攝影元件的製造方法。
以下，一方面參照圖式，一方面詳細說明本發明的實施形態。再者，對同一構成要素原則上附上相同的參照符號，並省略說明。另外，圖1、圖2中為了簡化圖式，關於半導體晶圓10、改質層14及磊晶層18的厚度，與實際的厚度的比例不同而誇張地示出。
（半導體磊晶晶圓） 如圖1所示，依據本發明的一實施形態的半導體磊晶晶圓100具有：半導體晶圓10；改質層14，形成於所述半導體晶圓10的表面部且氫於所述半導體晶圓10中固溶；以及磊晶層18，形成於所述改質層14上。此處，將半導體晶圓10與磊晶層18的界面（相當於半導體晶圓的表面10A）附近的、自磊晶層18的表面100A起的深度方向上的氫濃度分佈一併示於圖1的示意曲線圖中。本實施形態的半導體磊晶晶圓100中，自磊晶層18的表面（相當於半導體磊晶晶圓100的表面100A）起的深度方向上的改質層14的氫的濃度分佈為包括深度方向上較淺的第1峰值P1及較深的第2峰值P2的雙峰型的濃度分佈。而且，第1峰值P1及第2峰值P2的氫峰值濃度均為1.0×1017 atoms/cm3 以上，第1峰值P1及第2峰值P2均位於深度方向上距離半導體晶圓10與磊晶層18的界面500 nm的範圍內。再者，將本實施形態的氫的濃度分佈設為藉由二次離子質量分析法（SIMS：Secondary Iron Mass Spectrometry）所得者。以下，依次對各構成的詳情進行說明。
＜半導體晶圓＞ 半導體晶圓10例如可列舉包含矽、化合物半導體（GaAs、GaN、SiC等）且表面不具有磊晶層的塊狀的單晶晶圓。於製造背面照射型固體攝影元件的情況下，通常使用塊狀的單晶矽晶圓。例如，半導體晶圓10可使用利用線鋸（wire saw）等將藉由柴可斯基法（Czochralski，CZ法）或浮融區法（Floating Zone，FZ法）所成長的單晶矽錠切片（slice）所得的晶圓。另外，為了獲得更高的吸除能力，亦可於半導體晶圓10中添加碳及/或氮。進而，亦可於半導體晶圓10中添加既定濃度的任意的摻雜劑，製成所謂n+型或者p+型、或n-型或者p-型的基板。
＜磊晶層＞ 磊晶層18可列舉矽磊晶層，可藉由通常的條件而形成。例如可將氫作為載氣，將二氯矽烷、三氯矽烷等源氣體導入至腔室內，雖然成長溫度亦視所使用的源氣體而不同，但可大致於1000℃～1200℃的範圍的溫度下藉由化學氣相沈積（Chemical Vapor Deposition，CVD）法於半導體晶圓10上進行磊晶成長。再者，磊晶層18較佳為將厚度設為1 μm～15 μm的範圍內。其原因在於：於厚度小於1 μm的情況下，可能因摻雜劑自半導體晶圓10向外擴散而導致磊晶層18的電阻率變化，另外，於超過15 μm的情況下，有對固體攝影元件的分光感度特性產生影響之虞。
＜改質層＞ 此處，本實施形態的半導體磊晶晶圓100中，於半導體晶圓10的表面部設置有氫固溶而成的改質層14。再者，本說明書中，作為檢測出於深度方向上的利用SIMS而得的氫濃度分佈中濃度高於氫濃度的背景值（background）的區域來定義。而且，本實施形態的半導體磊晶晶圓100中，自磊晶層18的表面（半導體磊晶晶圓的表面100A）起的深度方向上的改質層14的氫的濃度分佈為包括深度方向上較淺的第1峰值P1及較深的第2峰值P2的雙峰型的濃度分佈。而且，第1峰值P1及第2峰值P2的氫峰值濃度均為1.0×1017 atoms/cm3 以上，第1峰值P1及第2峰值P2均位於深度方向上距離半導體晶圓10與磊晶層18的界面500 nm的範圍內。以下包含作用效果在內對採用所述構成的技術意義與作用效果進行說明。
首先於以單體離子（單原子離子）的形態在半導體晶圓中注入氫離子的情況下，其後於形成磊晶層的情況下，在深度方向的氫濃度分佈中觀察到氫的濃度峰值的半導體磊晶晶圓至今為止並不為人所知。其原因在於：由於氫為輕元素，因此藉由磊晶層形成時的加熱，於磊晶層形成後氫向外擴散，氫大部分不會殘存在於半導體晶圓中。另一方面，若以構成元素中包含氫的簇離子（分子離子）的形態注入氫離子，則即便於磊晶層形成後，於滿足既定條件的情況下亦觀察到氫的濃度峰值。專利文獻1中揭示了所述半導體磊晶晶圓中，磊晶層的結晶性良好。其中，先前公知的半導體磊晶晶圓中的氫濃度分佈的氫濃度峰值為單一峰值型。
將實施例中實驗事實的詳情後述，但本發明者想到對半導體晶圓10的表面照射以包含氫的三元素以上作為構成元素的簇離子而形成改質層14。而且，製作於所述改質層14上形成磊晶層18的半導體磊晶晶圓100。藉由SIMS測定所述半導體磊晶晶圓100的深度方向上的氫濃度分佈，結果判明有時觀察到雙峰型的氫濃度分佈。
因此，本發明者使用陰極發光（Cathode Luminescence，CL）法評價呈現出所述特有的氫濃度分佈的半導體磊晶晶圓100的磊晶層的結晶性。如此，於實驗上明確氫濃度分佈為雙峰型時的TO（Transverse Optical）線強度顯著大於單一峰值型時的TO（Transverse Optical）線強度。進而，若為依據本實施形態的半導體磊晶晶圓100，則亦確認到即便經過伴隨著半導體裝置製造製程的熱處理，亦可於改質層14內高濃度地保持氫。再者，所謂CL法，是指藉由對試樣照射電子束，而檢測自傳導帶的底部附近向價電子帶的頂部附近遷移時的激發光，測定結晶缺陷的方法。另外，所謂TO線，為藉由CL法所觀察到的相當於Si的帶隙的Si元素特有的光譜，TO線的強度越強，意味著Si的結晶性越高。
另外，實施例中以下事實亦判明。實施例的發明例1的磊晶矽晶圓中，氫濃度分佈的第1峰值P1所引起的氫脫離的活化能量Ea1 、與第2峰值P2所引起的氫脫離的活化能量Ea2 不同。更具體而言，第2峰值P2所引起的氫脫離的活化能量Ea2 大於第1峰值P1所引起的氫脫離的活化能量Ea1 。 由此亦認為於呈現出雙峰型的氫濃度分佈的半導體磊晶晶圓100中，於形成有磊晶層18時使缺陷鈍化的氫量增加，且於供於半導體裝置製造製程中時的熱處理時亦可長期間持續供給氫。因此，磊晶層18的結晶性變得更良好。
如此，藉由設置呈現出依據本實施形態的雙峰型的氫濃度分佈的改質層，可實現一種可於改質層內高濃度地保持氫且磊晶層的結晶性優異的半導體磊晶晶圓。
另外，為了更確實地獲得所述作用效果，較佳為於本實施形態的半導體磊晶晶圓100的深度方向上的氫濃度分佈中第2峰值P2的氫峰值濃度高於第1峰值P1的氫峰值濃度。更具體而言，較佳為第2峰值P2的氫峰值濃度為第1峰值P1的氫峰值濃度的1.2倍以上，較佳為1.5倍以上。
進而，為了更確實地獲得所述作用效果，較佳為於本實施形態的半導體磊晶晶圓100的深度方向上的氫濃度分佈中第1峰值P1與第2峰值P2的峰值間距離d為20 nm以上且60 nm以下，更佳為30 nm以上且50 nm以下。
進而，另外，為了更確實地獲得所述作用效果，較佳為於本實施形態的半導體磊晶晶圓100的深度方向上的氫濃度分佈中第2峰值P2的氫峰值濃度為1.0×1018 atoms/cm3 以上，更佳為第1峰值P1及第2峰值P2的氫峰值濃度均為1.0×1018 atoms/cm3 以上。
再者，如上所述，若第1峰值P1及第2峰值P2兩峰值存在於深度方向上距離半導體晶圓10與磊晶層18的界面500 nm的範圍內，則可獲得所述作用效果。為了更確實地獲得所述作用效果，較佳為兩峰值存在於300 nm的範圍內，更佳為兩峰值存在於150 nm的範圍內。再者，物理上無法使氫濃度分佈的峰值存在於界面位置，因此第1峰值P1存在於距離界面至少5 nm以上的深度位置。
另外，於改質層14中氫以外的元素亦可固溶。為了對半導體磊晶晶圓100賦予吸除（gettering）能力，較佳為於半導體晶圓的表面部碳固溶，較佳為氧進而固溶。藉由碳及氧固溶，可更確實地形成所述雙峰型的氫濃度分佈。
再者，半導體晶圓10亦可使用在塊狀的半導體晶圓表面上形成有磊晶層的磊晶晶圓。例如為於塊狀的矽晶圓的表面上形成有矽磊晶層的磊晶矽晶圓。所述矽磊晶層可藉由CVD法於通常的條件下形成。磊晶層較佳為將厚度設為0.1 μm～20 μm的範圍內，更佳為設為0.2 μm～10 μm的範圍內。所述情況下，半導體磊晶晶圓100具有包括磊晶層18與未圖示的半導體晶圓的磊晶層的多個磊晶層。
（半導體磊晶晶圓的製造方法） 其次，對至今為止說明的製造本發明的半導體磊晶晶圓100的方法的一實施形態進行說明。本發明的一實施形態的半導體磊晶晶圓100的製造方法如圖2所示包括：第1步驟，對半導體晶圓10的表面10A照射以包含氫在內的三元素以上作為構成元素的簇離子12（圖2步驟A），於所述半導體晶圓10的表面部形成簇離子12的構成元素固溶而成的改質層（圖2步驟B）；以及第2步驟，於所述第1步驟後，於所述半導體晶圓的所述改質層上形成磊晶層（圖2步驟C）。以下，依次對各步驟的詳情進行說明。
首先，準備半導體晶圓10。其次，對半導體晶圓10的表面10A照射以包含氫在內的三元素以上作為構成元素的簇離子12。於簇離子的構成元素為三元素以上的情況下，按照注入元素而形成有氫脫離的活化能量不同的缺陷，因此認為於形成磊晶層18後可形成雙峰型的氫濃度分佈。
此處，只要可形成所述雙峰型的氫濃度分佈，則簇離子12的構成元素除了必需氫以外，並無限制。然而，為了更確實地形成雙峰型的氫濃度分佈，更佳為除了氫以外包含碳及氧作為簇離子12的構成元素。為了更確實地形成雙峰型的氫濃度分佈，較佳為簇離子12的構成元素僅包含碳、氫及氧。以簇離子的形態注入的碳形成結晶晶格的收縮場（contraction field），而成為吸附晶格隙的雜質的吸除部位（gettering site）。另外，認為藉由注入與碳的原子量接近且稍大於碳的原子量的氧作為簇離子12的構成元素，而容易形成雙峰型的氫濃度分佈。
為了生成簇離子而進行離子化的化合物並無特別限定，可離子化的化合物例如可使用二乙醚（C4 H10 O）、乙醇（C2 H6 O）、二乙酮（C5 H10 O）等。尤其較佳為使用藉由二乙醚、乙醇等所生成的簇Cn Hm Ol （l、m、n相互獨立，1≦n≦16，1≦m≦16，1≦l≦16）。尤其較佳為簇離子的碳原子數為16個以下，且簇離子的氧原子數為16個以下。其原因在於容易控制小尺寸的簇離子射束。
另外，不排除其他構成元素包含於簇離子12中的情況。該些三元素以外的簇離子12的構成元素可例示硼、磷、砷等摻雜元素，只要根據目的適宜選擇即可。即，亦較佳為以簇離子的形態照射選自由硼、磷、砷及銻所組成的群組中的一種或兩種以上的摻雜元素作為構成元素。其原因在於：可有效率地吸除的雜質金屬的種類視固溶元素的種類而不同，因此藉由使多種元素固溶，可應對更廣泛的金屬污染。例如於碳的情況下，可有效率地吸除鎳（Ni），於硼的情況下，可有效率地吸除銅（Cu）、鐵（Fe）。再者，本說明書中，所謂摻雜元素，是指可於矽結晶的晶格位置進行置換、使矽結晶的導電性變化的於電氣上活性的元素。具體而言，p型摻雜劑可列舉硼，n型摻雜劑可列舉磷、砷、銻等。
簇尺寸可於2個～100個、較佳為60個以下、更佳為50個以下的範圍內適宜設定。簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時對燈絲（filament）施加的電壓等而進行。再者，簇尺寸可藉由以下方式求出：藉由利用四極高頻電場的質譜分析或飛行時間（time-of-flight）質譜分析而求出簇個數分佈，取簇個數的平均值。
再者，簇離子的加速電壓與簇尺寸一併對簇離子的構成元素的深度方向的濃度分佈的峰值位置造成影響。於本實施形態中，可將簇離子的加速電壓設為超過0 keV/Cluster且小於200 keV/Cluster，較佳為設為100 keV/Cluster以下，進而佳為設為80 keV/Cluster以下。再者，關於加速電壓的調整，通常採用（1）靜電加速、（2）高頻加速此兩種方法。前者的方法有等間隔地排列多個電極，於該些電極間施加相等的電壓，於軸方向上製作等加速電場的方法。後者的方法有一面使離子以直線狀行進一面使用高頻進行加速的線性直線加速器（linac）法。
另外，簇離子的摻雜量可藉由控制離子照射時間而調整。構成簇離子的各元素的摻雜量是由簇離子種類及簇離子的摻雜量（Cluster/cm2 ）來決定。本實施形態中，為了在第2步驟後亦可使氫高濃度地殘存，較佳為將氫的摻雜量設為1×1013 atoms/cm2 ～1×1016 atoms/cm2 ，更佳為設為5×1013 atoms/cm2 以上。其原因在於：於小於1×1013 atoms/cm2 的情況下，可能於形成磊晶層時氫擴散，於超過1×1016 atoms/cm2 的情況下，有對磊晶層18的表面造成大的損傷之虞。
另外，於簇離子的構成元素包含碳、氫及氧的情況下，氫及氧的摻雜量依據碳的摻雜量。於照射所述簇離子的情況下，較佳為將碳的摻雜量設為1×1013 atoms/cm2 ～1×1017 atoms/cm2 ，更佳為設為5×1013 atoms/cm2 以上且5×1016 atoms/cm2 以下。於碳的摻雜量小於1×1013 atoms/cm2 的情況下，有時無法獲得充分的吸除能力，於碳的摻雜量超過1×1016 atoms/cm2 的情況下，有對半導體晶圓10的表面10A造成的損傷變大且於第2步驟後於磊晶層18的表面形成有多個缺陷之虞。
此處，如上所述，氫離子為輕元素，因此因形成磊晶層18時等的熱處理而容易擴散，有難以停留於形成磊晶層後的半導體晶圓中的傾向。因此，較佳為除了藉由簇離子照射而使氫的析出區域為局部且高濃度以外，將簇離子12的射束電流值設為50 μA以上，以較短時間對半導體晶圓10的表面10A照射氫離子而使表層部的損傷增大。藉由將射束電流值設為50 μA以上而損傷增大，於後續的磊晶層18形成後，氫亦容易高濃度地殘存於半導體晶圓10的磊晶層18側的表層部。為了所述目的，較佳為將簇離子12的射束電流值設為100 μA以上，更佳為設為300 μA以上。另一方面，若射束電流值變得過大，則有於磊晶層18中過剩地產生磊晶缺陷之虞，因此較佳為將射束電流值設為5000 μA以下。再者，簇離子12的射束電流值例如可藉由變更離子源的原料氣體的分解條件而調整。
於所述第1步驟後，進行於半導體晶圓10的表面10A上形成磊晶層18的第2步驟。第2步驟中的磊晶層18為如上所述。
如此可製造依據本發明的半導體磊晶晶圓100。
此處，即便經過所述第1步驟，有時根據第2步驟的磊晶成長條件亦無法形成雙峰型的氫濃度分佈。並不意圖進行限定，但於在形成7 μm以上的厚度的磊晶層18時等的、在磊晶成長爐內長時間暴露於氫氣環境下的情況下，觀察到無法形成雙峰型的氫濃度分佈的傾向。
於所述情況下，藉由於第2步驟後進一步進行後退火步驟，可更確實地形成雙峰型的氫濃度分佈。推測原因在於：藉由進行後退火步驟，氫脫離行為的差異顯著地顯現。於後退火步驟中，較佳為於氮氣等惰性氣體環境下進行650℃～800℃、5分鐘以上且30分鐘以下的熱處理。
再者，亦較佳為於第1步驟之後、第2步驟之前，對半導體晶圓10進行用以恢復結晶性的恢復熱處理。關於所述情況的恢復熱處理，例如只要於氮氣或氬氣等環境下，於900℃以上且1100℃以下的溫度下，將半導體晶圓10保持10分鐘以上且60分鐘以下的期間即可。另外，亦可使用快速熱退火（Rapid Thermal Annealing，RTA）或快速熱氧化（Rapid Thermal Oxidation，RTO）等的與磊晶裝置不同的另外的急速升降溫熱處理裝置等來進行恢復熱處理。
另外，如上所述可將半導體晶圓10設為矽晶圓。
至今為止，對藉由照射以包含氫在內的三元素以上作為構成元素的簇離子而製造呈現出雙峰型的氫濃度分佈的半導體磊晶晶圓100的方法的一實施形態進行說明。然而，當然藉由其他製造方法亦可製造依據本發明的半導體磊晶晶圓100。
（固體攝影元件的製造方法） 本發明的實施形態的固體攝影元件的製造方法的特徵在於：在位於所述半導體磊晶晶圓或藉由所述製造方法所製造的半導體磊晶晶圓、即半導體磊晶晶圓100的表面的磊晶層18上，形成固體攝影元件。藉由所述製造方法所得的固體攝影元件與先前相比，可充分地抑制白痕缺陷的產生。 [實施例]
以下，使用實施例對本發明進行更詳細地說明，但本發明並不受以下實施例的任何限定。
（實驗例1） ＜發明例1＞ 準備由CZ單晶所得的n-型矽晶圓（直徑：300 mm，厚度：775 μm，摻雜劑種類：磷，電阻率：20 Ω·cm）。繼而，使用簇離子產生裝置（日新離子機器公司製造，型號：克瑞斯（CLARIS）），將使二乙醚（C4 H10 O）簇離子化而成的CH3 O的簇離子以加速電壓80 keV/Cluster（每一氫原子的加速電壓為2.58 keV/atom，每一碳原子的加速電壓為30.1 keV/atom，每一氧原子為41.3 keV/atom，氫的射程距離為60 nm，碳的射程距離為120 nm，氧的射程距離為125 nm）的照射條件照射於矽晶圓的表面。再者，將照射簇離子時的摻雜量設為1.0×1015 cluster/cm2 。若換算成氫原子數則為3.0×1015 atoms/cm2 ，若換算成碳原子數則為1.0×1015 atoms/cm2 ，若換算成氧原子數則為1.0×1015 atoms/cm2 。另外，將簇離子的射束電流值設為550 μA。
繼而，將簇離子照射後的矽晶圓搬送至單片式磊晶成長裝置（應用材料（Applied Materials）公司製造）內，於裝置內以1120℃的溫度實施30秒鐘的氫烘烤處理後，以氫作為載氣，以三氯矽烷作為源氣體，於1120℃下藉由CVD法於矽晶圓的形成有改質層之側的表面上使矽的磊晶層（厚度：5.0 μm，摻雜劑種類：磷，電阻率：10 Ω·cm）進行磊晶成長，製作發明例1的磊晶矽晶圓。
＜比較例1＞ 代替發明例1中照射進行了簇離子化的CH3 O，而以加速電壓80 keV/Cluster（每一氫原子的加速電壓為1.95 keV/atom，每一碳原子的加速電壓為23.4 keV/atom，氫的射程距離為40 nm，碳的射程距離為80 nm）的照射條件對矽晶圓的表面照射將環己烷（C6 H12 ）簇離子化而成的C3 H5 的簇離子，將每一碳原子的摻雜量設為與發明例1相同（即，碳摻雜量為1.0×1015 atoms/cm2 ，因此氫摻雜量為1.7×1015 atoms/cm2 ），除此以外，在與發明例1相同的條件下進行簇離子照射，且形成矽磊晶層，製作比較例1的磊晶矽晶圓。再者，每一氫原子的加速電壓2.96 keV/atom，每一碳原子的加速電壓為35.6 keV/atom，氫的射程距離為60 nm，碳的射程距離為120 nm，射束電流值與發明例1相同為550 μA。
＜比較例2＞ 除了不進行簇離子照射以外，在與發明例1、比較例1相同的條件下形成矽磊晶層，製作比較例2的磊晶矽晶圓。
＜評價1：利用四極型SIMS的氫濃度分佈評價＞ 關於發明例1及比較例1的磊晶矽晶圓，進行磁場型SIMS測定，並測定自矽磊晶層表面起的深度方向上的氫濃度分佈。將結果示於圖3中。另外，將比較例1的氫濃度分佈示於圖3中。此處，圖3的橫軸的深度是將磊晶矽晶圓的矽磊晶層表面設為零（zero）。直至深度5.0 μm為止相當於矽磊晶層（曲線圖中略記為磊晶層），深度5.0 μm以深相當於矽晶圓。
根據圖3，可確認到於進行了以碳、氫及氧三元素作為構成元素的簇離子照射的發明例1中形成有雙峰型的氫濃度分佈。另一方面，可確認到於進行了以碳及氫兩元素作為構成元素的簇離子照射的比較例1中形成有單一峰值型的氫濃度分佈。再者，於圖3的氫濃度分佈中，於深度方向上較淺的第1峰值的深度位置為5.03 μm（距離界面30 nm），較深的第2峰值的深度位置為5.07 μm（距離界面70 nm）。因此，峰值間距離d為40 nm。另外，第1峰值的氫峰值濃度及第2峰值的氫濃度均為1.0×1018 atoms/cm3 。
＜評價2：利用CL法的TO線強度評價＞ 對於發明例1、比較例1、比較例2的磊晶矽晶圓，模擬半導體裝置製造製程，實施溫度1100℃、30分鐘的熱處理。繼而，對於對各磊晶矽晶圓進行傾斜研磨加工而得的樣品，自剖面方向進行CL法，而分別獲取矽磊晶層的深度方向的CL光譜。作為測定條件，於33K下以20 keV照射電子束。將結果示於圖4中。
根據圖4，於發明例1及比較例1中，在氫的濃度峰值位置附近均觀察到TO線強度的峰值。認為其原因在於：藉由氫的鈍化效果，於氫的濃度峰值附近結晶性尤其優異。而且，若對發明例1、比較例1、比較例2進行比較，則確認到發明例1的TO線強度最大。因此，可以說發明例1的磊晶矽晶圓的結晶性最優異。根據圖3的利用SIMS的氫濃度分佈，推測發明例1的磊晶矽晶圓於改質層內高濃度地保持氫，因此發揮氫的鈍化效果。
（實驗例2） 為了對發明例1中觀察到的雙峰型的氫濃度分佈、與所述情況下可獲得具有優異的結晶性的矽磊晶層的原因的關係性進行更詳細地研究，而進行了以下實驗。
＜評價3：利用TEM剖面照片的觀察＞ 首先，對於發明例1及比較例1的各磊晶矽晶圓，利用TEM（Transmission Electron Microscope：穿透式電子顯微鏡）來觀察改質層周邊的剖面。將發明例1的TEM剖面圖示於圖5A中，將比較例1的TEM剖面圖示於圖5B中。
若對圖5A及圖5B進行比較，則可確認到於簇離子的構成元素包含碳、氫及氧的發明例1中，於改質層內形成有大小及深度位置不同的兩種黑點狀缺陷。所述兩種缺陷中，尤其於深部側觀察到的橢圓狀的長徑20 nm～70 nm左右的缺陷與圖5B中觀察到的缺陷明顯為不同性質。
相對於比較例1中的簇離子（C3 H5 ）的構成元素為碳及氫，發明例1中的簇離子（CH3 O）的構成元素進一步包含氧。若考慮圖5A、圖B中觀察到的缺陷的大小及深度位置，則認為由於簇離子的構成元素的差異而於發明例1中形成先前不存在的新種類的缺陷，所述缺陷形成是觀察到雙峰型的氫濃度分佈的原因之一。
＜評價4：氫脫離的活化能量的評價＞ 因此，為了驗證發明例1及比較例1中的氫擴散行為的差別，而進行以下實驗。
＜評價4-1：發明例1＞ 首先，如圖6所示，假定所述評價1中測定的發明例1的氫濃度分佈為兩個高斯分佈的峰值成分的合計。而且，藉由進行資料擬合，而將所述氫濃度分佈進行峰值分離為以深度位置5.03 μm為中心位置的高斯分佈的第1峰值成分（點線）及以5.07 μm為中心位置的高斯分佈的第2峰值成分（虛線）。
對於發明例1在氮氣環境下進行700℃的熱處理，將熱處理時間分別設為30分鐘、120分鐘、240分鐘並藉由SIMS測定熱處理後的氫濃度分佈。而且，根據所述第1峰值成分及第2峰值成分進行峰值分離，並求出熱處理後的各成分的峰值濃度的減少率。將第1峰值成分的結果示於圖7A中，將第2峰值成分的結果示於圖7B中。再者，作為各峰值成分的峰值濃度的減少率，將熱處理前的氫濃度設為C0 ，將熱處理後的氫濃度設為CH ，使用C0 相對於CH 的比CH /C0 。圖8A、圖8B亦相同。
對於發明例1，進而求出將熱處理溫度分別變為900℃及1100℃時的各成分的峰值濃度的減少率。將第1峰值成分的結果示於圖7A中，將第2峰值成分的結果示於圖7B中。根據該些結果，認為與第1峰值成分相比，第2峰值成分的氫脫離的反應速度慢。
因此，為了求出氫脫離的活化能量，而假定以下的反應模式。首先，假定第1峰值成分中僅產生氫的脫離的反應速度式（1）。 [數1]（1） 所述式（1）中，[HD ]表示自改質層脫離並擴散的氫的氫濃度，k0 表示第1峰值成分中的氫脫離的速度常數。再者，t是指時間。
另外，假定第2峰值成分中產生氫的脫離及作為逆反應的氫的吸附（捕捉）的反應速度式（2）。 [數2]（2） 所述式（2）中，[HA ]表示吸附於改質層上的氫濃度，[HD ]表示自改質層脫離並擴散的氫的氫濃度，k1 表示第2峰值成分中的氫脫離的速度常數，k2 表示第2峰值成分中的氫吸附的速度常數。再者，t是指時間。
所述式（2）中，若於初期條件（t=0）時設為[HD ]=C0 、[HA ]=0，於熱處理後設為[HD ]=CH ，則C0 相對於CH 的比為下述式（3）所示。 [數3]（3）
根據藉由圖7A、圖7B所得的各結果製成基於阿瑞尼氏的式子（k=exp（-Ea /kB T）；k為反應速度常數、Ea 為活化能量、kB 為波爾茲曼常數，T為熱處理溫度）的阿瑞尼氏圖。將結果示於圖8A、圖8B中。進行了資料擬合的結果為第1峰值成分下的氫脫離的活化能量為0.758 eV。另外，第2峰值成分下的氫脫離的活化能量為0.946 eV，氫吸附的活化能量為0.093 eV。
＜評價4-2：比較例1＞ 關於比較例1，亦與評價4-1同樣地進行熱處理，根據阿瑞尼氏圖求出氫脫離的活化能量。再者，比較例1中為單一峰值型的氫濃度峰值，因此假定與所述第1峰值成分同樣地僅產生氫脫離。進行了資料擬合的結果為氫脫離的活化能量為0.76 eV。
根據以上的評價4-1、評價4-2的結果而得出結論：發明例1中形成的第1峰值成分與比較例1中形成的氫濃度分佈的峰值成分為同種物質。另一方面，發明例1中形成的第1峰值成分的氫脫離的活化能量大，因此顯示出與該些不同性質的行為。而且，由於所述活化能量的差異，與比較例1相比，發明例1的磊晶矽晶圓即便受到高溫下的熱處理亦容易保持氫，並緩緩地釋放出氫。因此，發明例1中可期待氫的鈍化效果持續。另外，所述圖4所示的TO線強度的顯著的改善效果亦可能由所述活化能量的差異所引起。 [產業上的可利用性]
根據本發明，可提供一種可於改質層內高濃度地保持氫且磊晶層的結晶性優異的半導體磊晶晶圓。另外，根據本發明，可提供一種所述半導體磊晶晶圓的製造方法以及使用所述半導體磊晶晶圓的固體攝影元件的製造方法。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧簇離子
14‧‧‧改質層
18‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓
100A‧‧‧半導體磊晶晶圓的表面
d‧‧‧峰值間距離
P1‧‧‧第1峰值
P2‧‧‧第2峰值
圖1為對本發明的一實施形態的半導體磊晶晶圓進行說明的示意剖面圖及深度方向上的氫濃度分佈的示意曲線圖。 圖2為對本發明的一實施形態的半導體磊晶晶圓的製造方法進行說明的示意剖面圖。 圖3為表示發明例1及比較例1的磊晶矽晶圓的氫濃度分佈的曲線圖。 圖4為表示發明例1及比較例1、比較例2的磊晶矽晶圓的橫光（Transverse Optical，TO）線強度的曲線圖。 圖5A為發明例1的磊晶矽晶圓的矽晶圓及矽磊晶層的界面附近的穿透式電子顯微鏡（Transmission Electron Microscope，TEM）剖面圖。 圖5B為比較例1的磊晶矽晶圓的矽晶圓及矽磊晶層的界面附近的TEM剖面圖。 圖6為進行了發明例1的磊晶矽晶圓的氫濃度分佈的峰值分離的曲線圖。 圖7A為表示對發明例1的磊晶矽晶圓實施熱處理時的第1峰值的濃度減少的曲線圖。 圖7B為表示對發明例1的磊晶矽晶圓實施熱處理時的第2峰值的濃度減少的曲線圖。 圖8A為表示發明例1的磊晶矽晶圓的第1峰值成分的阿瑞尼氏圖（Arrhenius plot）的曲線圖。 圖8B為表示發明例1的磊晶矽晶圓的第2峰值成分的阿瑞尼氏圖的曲線圖。

Claims (10)

  1. 一種半導體磊晶晶圓，其特徵在於具有： 半導體晶圓； 改質層，形成於所述半導體晶圓的表面部且氫於所述半導體晶圓中固溶；以及 磊晶層，形成於所述改質層上， 自所述磊晶層的表面起的深度方向上的所述改質層的所述氫的濃度分佈為包括所述深度方向上較淺的第1峰值及較深的第2峰值的雙峰型的濃度分佈， 所述第1峰值及所述第2峰值的氫峰值濃度均為1.0×1017 atoms/cm3 以上， 所述第1峰值及所述第2峰值均位於所述深度方向上距離所述半導體晶圓與所述磊晶層的界面500 nm的範圍內。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓，其中所述第2峰值的氫峰值濃度高於所述第1峰值的氫峰值濃度。
  3. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓，其中所述深度方向上的所述第1峰值與所述第2峰值的峰值間距離為20 nm以上且60 nm以下。
  4. 如申請專利範圍第1項或第2項所述的磊晶晶圓，其中所述第2峰值的氫峰值濃度為1.0×1018 atoms/cm3 以上。
  5. 如申請專利範圍第1項或第2項所述的磊晶晶圓，其中所述半導體晶圓為矽晶圓。
  6. 一種半導體磊晶晶圓的製造方法，其製造如申請專利範圍第1項所述的半導體磊晶晶圓，且所述半導體磊晶晶圓的製造方法的特徵在於包括： 第1步驟，對半導體晶圓的表面照射以包含氫在內的三元素以上作為構成元素的簇離子，於所述半導體晶圓的表面部形成所述簇離子的構成元素固溶而成的改質層；以及 第2步驟，於所述第1步驟後，於所述半導體晶圓的所述改質層上形成磊晶層。
  7. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中於所述第1步驟中，將所述簇離子的射束電流值設為50 μA以上且5000 μA以下。
  8. 如申請專利範圍第6項或第7項所述的半導體磊晶晶圓的製造方法，其中所述簇離子的構成元素進一步包含碳及氧。
  9. 如申請專利範圍第6項或第7項所述的半導體磊晶晶圓的製造方法，其中所述半導體晶圓為矽晶圓。
  10. 一種固體攝影元件的製造方法，其特徵在於：於如申請專利範圍第1項至第5項中任一項所述的半導體磊晶晶圓或藉由如申請專利範圍第6項至第9項中任一項所述的製造方法製造而成的半導體磊晶晶圓的磊晶層上，形成固體攝影元件。
TW107122867A 2017-07-20 2018-07-03 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法 TWI690628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-141117 2017-07-20
JP2017141117A JP6787268B2 (ja) 2017-07-20 2017-07-20 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201908543A true TW201908543A (zh) 2019-03-01
TWI690628B TWI690628B (zh) 2020-04-11

Family

ID=65015867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122867A TWI690628B (zh) 2017-07-20 2018-07-03 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法

Country Status (7)

Country Link
US (3) US11107687B2 (zh)
JP (1) JP6787268B2 (zh)
KR (1) KR102259817B1 (zh)
CN (1) CN111108583B (zh)
DE (1) DE112018003702B4 (zh)
TW (1) TWI690628B (zh)
WO (1) WO2019017118A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020729B2 (ja) * 1992-05-12 2000-03-15 富士通株式会社 半導体装置の製造方法
JPH10311713A (ja) * 1997-05-13 1998-11-24 Canon Inc ボンディングワイヤ検査方法および装置
US6465370B1 (en) 1998-06-26 2002-10-15 Infineon Technologies Ag Low leakage, low capacitance isolation material
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
JP4093892B2 (ja) * 2003-03-25 2008-06-04 三洋電機株式会社 光起電力装置の製造方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5673811B2 (ja) 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6539959B2 (ja) 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2019021843A (ja) 2019-02-07
KR102259817B1 (ko) 2021-06-01
JP6787268B2 (ja) 2020-11-18
US11107687B2 (en) 2021-08-31
TWI690628B (zh) 2020-04-11
DE112018003702B4 (de) 2022-10-13
US11935745B2 (en) 2024-03-19
DE112018003702T5 (de) 2020-04-02
CN111108583A (zh) 2020-05-05
KR20200003153A (ko) 2020-01-08
US11640907B2 (en) 2023-05-02
US20210358755A1 (en) 2021-11-18
CN111108583B (zh) 2023-06-30
US20200126796A1 (en) 2020-04-23
WO2019017118A1 (ja) 2019-01-24
US20230215730A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
TWI567791B (zh) A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
WO2014076921A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
TW201937558A (zh) 半導體磊晶晶圓的製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
TWI726628B (zh) 半導體磊晶晶圓及其製造方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法