CN111108583A - 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片及其制造方法、以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN111108583A
CN111108583A CN201880048554.5A CN201880048554A CN111108583A CN 111108583 A CN111108583 A CN 111108583A CN 201880048554 A CN201880048554 A CN 201880048554A CN 111108583 A CN111108583 A CN 111108583A
Authority
CN
China
Prior art keywords
peak
hydrogen
wafer
semiconductor
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048554.5A
Other languages
English (en)
Other versions
CN111108583B (zh
Inventor
奥山亮辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN111108583A publication Critical patent/CN111108583A/zh
Application granted granted Critical
Publication of CN111108583B publication Critical patent/CN111108583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种能够在改性层内高浓度地保持氢且外延层的结晶性优异的半导体外延晶片。本发明的半导体外延晶片(100)具有：半导体晶片(10)；改性层(14)，形成于该半导体晶片(10)的表面部且在该半导体晶片(10)中固溶有氢；以及外延层(18)，形成于该改性层(14)上，从所述外延层(18)的表面(100A)起算的深度方向上的改性层(14)的氢的浓度分布为包括所述深度方向上较浅的第1峰及较深的第2峰的双峰型的浓度分布。

Description

半导体外延晶片及其制造方法、以及固体摄像元件的制造 方法
技术领域
本发明涉及一种半导体外延晶片及其制造方法、以及固体摄像元件的制造方法。
背景技术
在以硅晶片为代表例的半导体晶片上形成有外延层的半导体外延晶片被用作用以制作MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效晶体管)、DRAM(Dynamic Random Access Memory，动态随机存取存储器)、功率晶体管(power transistor)及背面照射型固体摄像元件等各种半导体器件的器件基板。
例如背面照射型固体摄像元件通过将布线层等配置于比传感器部更靠下层的位置，而将来自外部的光直接引入至传感器中，在暗处等也能够拍摄更清晰的图像或动画。因此，背面照射型固体摄像元件近年来被广泛地用于数码摄像机(digital video camera)或智能手机(smartphone)等移动电话中。
近年来半导体器件的微细化或高性能化愈发进步，在该状况下，为了使器件特性高品质化，期望被用作器件基板的半导体外延晶片的高品质化。
因此，本案申请人在专利文献1中提出了一种半导体外延晶片，其具有半导体晶片、及形成于该半导体晶片的表面上的外延层，在半导体晶片的表面部的改性层内存在高浓度的氢峰。通过专利文献1判断出可以实现一种使氢高浓度地存在于改性层内的半导体外延晶片，且氢高浓度地存在所带来的效果为如下所述。
即，在外延层形成后的半导体外延晶片中，若氢局部存在于作为基底基板的半导体晶片的表面部的改性层内，则与氢不局部存在的(至少无法检测出氢的浓度峰)半导体外延晶片相比，外延层的结晶性综合地更高。而且，关于局部存在于作为半导体外延晶片的基底基板的半导体晶片的表面部的氢，在将半导体外延晶片供于相当于半导体器件制造工艺的热处理中之后，也维持高结晶性。认为其原因在于：氢使外延层内的缺陷钝化。因此，若将氢局部存在于所述作为基底基板的半导体晶片的表面部的改性层内的半导体外延晶片供于半导体器件制造工艺，则能够期待器件特性的提高。
现有技术文献
专利文献
专利文献1：日本特开2016-51729号公报
发明内容
发明所要解决的技术问题
近年来，日益追求半导体器件的高性能化，为了应对于此，期望半导体外延晶片的进一步的高品质化。通过专利文献1中记载的技术能够获得使氢高浓度地存在于改性层内的半导体外延晶片，通过所述半导体外延晶片能够使外延层的结晶性良好。然而，氢的高浓度化存在改良的余地。
因此，鉴于所述技术问题，本发明的目的在于提供一种半导体外延晶片，其能够在改性层内高浓度地保持氢且外延层的结晶性优异。而且，本发明的目的在于提供一种该半导体外延晶片的制造方法以及使用该半导体外延晶片的固体摄像元件的制造方法。
用于解决技术问题的方案
本发明人为了解决上述各种技术问题而潜心研究。并且，本发明人此次初次实现了一种具有如下改性层的半导体外延晶片，该改性层在从外延层表面起算的深度方向上的氢的浓度分布中呈现出包括较浅的第1峰及较深的第2峰的双峰型的浓度分布。本发明人发现所述半导体外延晶片能够在改性层内高浓度地保持氢，且外延层的结晶性极其优异，从而完成了本发明。即，本发明的主旨方案为如下所述。
(1)一种半导体外延晶片，其特征在于，具有：
半导体晶片；
改性层，形成于该半导体晶片的表面部，且在该半导体晶片10中固溶有氢；以及
外延层，形成于该改性层上，
从所述外延层的表面起算的深度方向上的所述改性层的所述氢的浓度分布为包括所述深度方向上较浅的第1峰及较深的第2峰的双峰型的浓度分布，
所述第1峰及所述第2峰的氢峰浓度均为1.0×1017atoms/cm3以上，
所述第1峰及所述第2峰均位于所述深度方向上距离所述半导体晶片与所述外延层的界面500nm的范围内。
(2)如上述(1)所述的半导体外延晶片，其中，所述第2峰的氢峰浓度高于所述第1峰的氢峰浓度。
(3)如上述(1)或(2)所述的半导体外延晶片，其中，所述深度方向上的所述第1峰与所述第2峰的峰间距离为20nm以上且60nm以下。
(4)如上述(1)～(3)中任一项所述的外延晶片，其中，所述第2峰的氢峰浓度为1.0×1018atoms/cm3以上。
(5)如上述(1)～(4)中任一项所述的外延晶片，其中，所述半导体晶片为硅晶片。
(6)一种半导体外延晶片的制造方法，其制造上述(1)所述的半导体外延晶片，且所述半导体外延晶片的制造方法的特征在于，包括：
第1工序，对半导体晶片的表面照射以包含氢的三元素以上作为结构元素的簇离子，在该半导体晶片的表面部形成所述簇离子的结构元素固溶而成的改性层；以及
第2工序，在该第1工序之后，在所述半导体晶片的所述改性层上形成外延层。
(7)如上述(6)所述的半导体外延晶片的制造方法，其中，在所述第1工序中，将所述簇离子的束电流值设为50μA以上且5000μA以下。
(8)如上述(6)或(7)所述的半导体外延晶片的制造方法，其中，所述簇离子的结构元素还包含碳及氧。
(9)如上述(6)～(8)中任一项所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
(10)一种固体摄像元件的制造方法，其特征在于，在上述(1)～(5)中任一项所述的半导体外延晶片或通过所述(6)～(9)中任一项所述的制造方法制造而成的半导体外延晶片的外延层上，形成固体摄像元件。
发明效果
根据本发明，能够提供一种能够在改性层内高浓度地保持氢且外延层的结晶性优异的半导体外延晶片。并且，根据本发明，能够提供一种该半导体外延晶片的制造方法以及使用所述半导体外延晶片的固体摄像元件的制造方法。
附图说明
图1是说明本发明的一实施方式的半导体外延晶片的示意剖视图及深度方向上的氢浓度分布的示意曲线图。
图2是说明本发明的一实施方式的半导体外延晶片的制造方法的示意剖视图。
图3是表示发明例1及比较例1所涉及的外延硅晶片的氢浓度分布的曲线图。
图4是表示发明例1及比较例1、比较例2所涉及的外延硅晶片的TO线强度的曲线图。
图5A是发明例1所涉及的外延硅晶片的硅晶片及硅外延层的界面附近的TEM剖视图。
图5B是比较例1所涉及的外延硅晶片的硅晶片及硅外延层的界面附近的TEM剖视图。
图6是进行了发明例1所涉及的外延硅晶片的氢浓度分布的峰分离的曲线图。
图7A是表示对发明例1所涉及的外延硅晶片实施热处理时的第1峰的浓度减少的曲线图。
图7B是表示对发明例1所涉及的外延硅晶片实施热处理时的第2峰的浓度减少的曲线图。
图8A是表示发明例1所涉及的外延硅晶片的第1峰成分的阿伦尼乌斯图(Arrheniusplot)的曲线图。
图8B是表示发明例1所涉及的外延硅晶片的第2峰成分的阿伦尼乌斯图的曲线图。
具体实施方式
以下，一方面参考附图，一方面详细说明本发明的实施方式。另外，对同一构成要件原则上附上相同的参考编号，并省略说明。并且，图1、图2中为了简化附图，关于半导体晶片10、改性层14及外延层18的厚度，与实际的厚度之比例不同而夸大地示出。
(半导体外延晶片)
如图1所示，根据本发明的一实施方式的半导体外延晶片100具有：半导体晶片10；改性层14，形成于该半导体晶片10的表面部且在该半导体晶片10中固溶有氢；以及外延层18，形成于该改性层14上。在此，将半导体晶片10与外延层18的界面(相当于半导体晶片的表面10A)附近的、从外延层18的表面100A起算的深度方向上的氢浓度分布一并示于图1的示意曲线图中。本实施方式的半导体外延晶片100中，从外延层18的表面(相当于半导体外延晶片100的表面100A)起算的深度方向上的改性层14的氢的浓度分布为包括深度方向上较浅的第1峰P1及较深的第2峰P2的双峰型的浓度分布。并且，第1峰P1及第2峰P2的氢峰浓度均为1.0×1017atoms/cm3以上，第1峰P1及第2峰P2均位于深度方向上距离半导体晶片10与外延层18的界面500nm的范围内。另外，将本实施方式的氢的浓度分布设为通过二次离子质谱法(SIMS：Secondary Iron Mass Spectrometry)而得。以下，依次对各结构的详细内容进行说明。
<半导体晶片>
作为半导体晶片10，例如可以列举包含硅、化合物半导体(GaAs、GaN、SiC等)且表面不具有外延层的块状的单晶晶片。在制造背面照射型固体摄像元件的情况下，通常使用块状的单晶硅晶片。例如，作为半导体晶片10，能够使用利用线锯(wire saw)等将通过提拉法(Czochralski，CZ法)或悬浮区熔法(Floating Zone，FZ法)培育出的单晶硅锭切片(slice)而得的晶片。并且，为了获得更高的吸杂能力，还可以在半导体晶片10中添加碳和/或氮。而且，还可以在半导体晶片10中添加规定浓度的任意的掺杂剂，制成所谓n+型或者p+型、或n-型或者p-型的基板。
<外延层>
作为外延层18可以列举硅外延层，能够通过通常的条件而形成。例如可以将氢作为载气，将二氯硅烷、三氯硅烷等源气体导入至腔室内，虽然生长温度也根据所使用的源气体而不同，但是能够在大致1000℃～1200℃的范围的温度下通过CVD法在半导体晶片10上进行外延生长。另外，外延层18优选为将厚度设为1μm～15μm的范围内。其原因在于：在厚度小于1μm的情况下，可能因来自半导体晶片10的掺杂剂向外扩散而导致外延层18的电阻率变化，并且，在超过15μm的情况下，可能会对固体摄像元件的光谱灵敏度特性产生影响。
<改性层>
在此，本实施方式的半导体外延晶片100中，在半导体晶片10的表面部设置有氢固溶而成的改性层14。另外，本说明书中，关于在深度方向上的利用SIMS而得的氢浓度分布，定义为检测出高于氢浓度的背景值(background)的浓度的区域。并且，本实施方式的半导体外延晶片100中，从外延层18的表面(半导体外延晶片的表面100A)起算的深度方向上的改性层14的氢的浓度分布为包括深度方向上较浅的第1峰P1及较深的第2峰P2的双峰型的浓度分布。并且，第1峰P1及第2峰P2的氢峰浓度均为1.0×1017atoms/cm3以上，第1峰P1及第2峰P2均位于深度方向上距离半导体晶片10与外延层18的界面500nm的范围内。以下对包含作用效果在内的采用所述结构的技术意义进行说明。
首先，在以单体离子(单原子离子)的形态在半导体晶片中注入氢离子的情况下，其后在形成外延层的情况下，在深度方向的氢浓度分布中观察到氢的浓度峰的半导体外延晶片至今为止并不为人所知。其原因在于：由于氢为轻元素，因此通过外延层形成时的加热，在外延层形成后氢向外扩散，氢大部分不会残存在半导体晶片中。另一方面，若以结构元素中包含氢的簇离子(分子离子)的形态注入氢离子，则即使在外延层形成之后，在满足规定条件的情况下也可观察到氢的浓度峰。专利文献1中揭示了所述半导体外延晶片中，外延层的结晶性良好。其中，先前公知的半导体外延晶片中的氢浓度分布的氢浓度峰为单一峰型。
在实施例中对实验事实的详细内容进行后述，但是本发明人想到对半导体晶片10的表面照射以包含氢的三元素以上作为结构元素的簇离子而形成改性层14。并且，制作了在所述改性层14上形成外延层18的半导体外延晶片100。通过SIMS测定所述半导体外延晶片100的深度方向上的氢浓度分布，结果判断出有时观察到双峰型的氢浓度分布。
因此，本发明人使用CL(Cathode Luminescence，阴极发光)法评价了呈现出所述特有的氢浓度分布的半导体外延晶片100的外延层的结晶性。如此，在实验上明确氢浓度分布为双峰型时的TO(Transverse Optical，横向光)线强度明显大于单一峰型时的TO(Transverse Optical)线强度。而且，若为根据本实施方式的半导体外延晶片100，则也确认到即使经过伴随着半导体器件制造工艺的热处理，也能够在改性层14内高浓度地保持氢。另外，所谓CL法，是指通过对样品照射电子束，而检测从传导带的底部附近向价电子带的顶点附近跃迁时的激发光，测定结晶缺陷的方法。并且，所谓TO线，为通过CL法所观察到的相当于Si的带隙的Si元素特有的光谱，TO线的强度越强，意味着Si的结晶性越高。
并且，实施例中还判断出以下事实。根据实施例的发明例1的外延硅晶片中，氢浓度分布的第1峰P1所引起的氢脱离的活化能量Ea1、与第2峰P2所引起的氢脱离的活化能量Ea2不同。更具体而言，第2峰P2所引起的氢脱离的活化能量Ea2大于第1峰P1所引起的氢脱离的活化能量Ea1。由此也认为在呈现出双峰型的氢浓度分布的半导体外延晶片100中，在形成有外延层18时使缺陷钝化的氢量增加，且在供于半导体器件制造工艺中时的热处理时也能够长期间持续供给氢。因此，外延层18的结晶性变得更良好。
如此，通过设置呈现出根据本实施方式的双峰型的氢浓度分布的改性层，能够实现一种能够在改性层内高浓度地保持氢且外延层的结晶性优异的半导体外延晶片。
并且，为了更可靠地获得所述的作用效果，在本实施方式的半导体外延晶片100的深度方向上的氢浓度分布中，优选为第2峰P2的氢峰浓度高于第1峰P1的氢峰浓度。更具体而言，优选为第2峰P2的氢峰浓度为第1峰P1的氢峰浓度的1.2倍以上，优选为1.5倍以上。
而且，为了更可靠地获得所述作用效果，在本实施方式的半导体外延晶片100的深度方向上的氢浓度分布中，第1峰P1与第2峰P2的峰间距离d优选为20nm以上且60nm以下，更优选为30nm以上且50nm以下。
而且，为了更可靠地获得所述作用效果，在本实施方式的半导体外延晶片100的深度方向上的氢浓度分布中，优选第2峰P2的氢峰浓度为1.0×1018atoms/cm3以上，更优选为第1峰P1及第2峰P2的氢峰浓度均为1.0×1018atoms/cm3以上。
另外，如上所述，若第1峰P1及第2峰P2两峰存在于深度方向上距离半导体晶片10与外延层18的界面500nm的范围内，则可以获得所述作用效果。为了更可靠地获得所述作用效果，优选为两峰存在于300nm的范围内，更优选为两峰存在于150nm的范围内。另外，物理上无法使氢浓度分布的峰存在于界面位置，因此第1峰P1存在于距离界面至少5nm以上的深度位置。
并且，在改性层14中也可以固溶有氢以外的元素。为了对半导体外延晶片100赋予吸杂(gettering)能力，在半导体晶片的表面部优选固溶有碳，优选还固溶有氧。通过碳及氧固溶，能够更可靠地形成所述双峰型的氢浓度分布。
另外，作为半导体晶片10，也可以使用在块状的半导体晶片表面上形成有外延层的外延晶片。例如为在块状的硅晶片的表面上形成有硅外延层的外延硅晶片。所述硅外延层能够通过CVD法在通常的条件下形成。外延层优选将厚度设为0.1μm～20μm的范围内，更优选设为0.2μm～10μm的范围内。所述情况下，半导体外延晶片100具有包括外延层18与未图示的半导体晶片的外延层的多个外延层。
(半导体外延晶片的制造方法)
其次，对现在为止说明的制造本发明的半导体外延晶片100的方法的一实施方式进行说明。本发明的一实施方式的半导体外延晶片100的制造方法如图2所示包括：第1工序，对半导体晶片10的表面10A照射以包含氢的三元素以上作为结构元素的簇离子12(图2步骤A)，在该半导体晶片10的表面部形成簇离子12的结构元素固溶而成的改性层(图2步骤B)；以及第2工序，在该第1工序之后，在所述半导体晶片的所述改性层上形成外延层(图2步骤C)。以下，依次对各工序的详细内容进行说明。
首先，准备半导体晶片10。其次，对半导体晶片10的表面10A照射以包含氢的三元素以上作为结构元素的簇离子12。认为在簇离子的结构元素为三元素以上的情况下，按照注入元素而形成有氢脱离的活化能量不同的缺陷，因此在形成外延层18后能够形成双峰型的氢浓度分布。
在此，只要能够形成所述双峰型的氢浓度分布，则簇离子12的结构元素除了必需的氢以外，并无限制。然而，为了更可靠地形成双峰型的氢浓度分布，更优选为除了氢以外还包含碳及氧作为簇离子12的结构元素。为了更可靠地形成双峰型的氢浓度分布，优选为簇离子12的结构元素仅包含碳、氢及氧。以簇离子的形态注入的碳形成晶格的收缩场(contraction field)，而成为吸附晶格隙的杂质的吸杂位置(site)。并且，认为通过注入与碳的原子量接近且稍大于碳的原子量的氧作为簇离子12的结构元素，而容易形成双峰型的氢浓度分布。
为了生成簇离子而进行离子化的化合物并无特别限定，可离子化的化合物例如能够使用二乙醚(C4H10O)、乙醇(C2H6O)、二乙酮(C5H10O)等。尤其优选使用通过二乙醚、乙醇等所生成的簇CnHmO1(l、m、n相互独立，1≤n≤16，1≤m≤16，1≤1≤16)。尤其优选簇离子的碳原子数为16个以下且簇离子的氧原子数为16个以下。其原因在于容易控制小尺寸的簇离子束。
并且，不排除其他结构元素包含于簇离子12中的情况。作为这些三元素以外的簇离子12的结构元素，能够例示硼、磷、砷等掺杂元素，只要根据目的适宜选择即可。即，还优选将选自由硼、磷、砷及锑所组成的组中的一种或两种以上的掺杂元素作为结构元素并以簇离子的形态照射。其原因在于：可以有效率地吸杂的杂质金属的种类根据固溶元素的种类而不同，因此通过使多种元素固溶，能够应对更广泛的金属污染。例如为碳的情况下，能够有效率地吸杂镍(Ni)，为硼的情况下，能够有效率地吸杂铜(Cu)、铁(Fe)。另外，本说明书中，所谓掺杂元素是指，能够在硅晶的晶格位置进行置换、使硅晶的导电性变化的电活性元素。具体而言，作为p型掺杂剂可以列举硼，作为n型掺杂剂可以列举磷、砷、锑等。
簇尺寸能够在2个～100个、优选为60个以下、更优选为50个以下的范围内适宜设定。簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力及真空容器的压力、离子化时对细丝(filament)施加的电压等而进行。另外，簇尺寸能够通过以下方式求出：通过利用四极高频电场的质谱分析或飞行时间(time-of-flight)质谱分析而求出簇个数分布，取簇个数的平均值。
另外，簇离子的加速电压与簇尺寸一并对簇离子的结构元素的深度方向的浓度分布的峰位置造成影响。在本实施方式中，能够将簇离子的加速电压设为超过0keV/Cluster且小于200keV/Cluster，优选设为100keV/Cluster以下，进一步优选设为80keV/Cluster以下。另外，关于加速电压的调整，通常采用(1)静电加速、(2)高频加速这两种方法。作为前者的方法，有等间隔地排列多个电极，在这些电极间施加相等的电压，在轴方向上制作等加速电场的方法。作为后者的方法，有一面使离子以直线状行进一面使用高频进行加速的线性直线加速器(linac)法。
并且，簇离子的掺杂量能够通过控制离子照射时间而调整。构成簇离子的各元素的掺杂量由簇离子种类及簇离子的掺杂量(Cluster/cm2)来决定。本实施方式中，为了在第2工序后也可以使氢高浓度地残存，优选为将氢的掺杂量设为1×1013atoms/cm2～1×1016atoms/cm2，更优选设为5×1013atoms/cm2以上。其原因在于：在小于1×1013atoms/cm2的情况下，可能在形成外延层时导致氢扩散，在超过1×1016atoms/cm2的情况下，可能会对外延层18的表面造成大的损伤。
并且，在簇离子的结构元素包含碳、氢及氧的情况下，氢及氧的掺杂量决定于碳的掺杂量。在照射所述簇离子的情况下，优选为将碳的掺杂量设为1×1013atoms/cm2～1×1017atoms/cm2，更优选设为5×1013atoms/cm2以上且5×1016atoms/cm2以下。在碳的掺杂量小于1×1013atoms/cm2的情况下，有时无法获得充分的吸杂能力，在碳的掺杂量超过1×1016atoms/cm2的情况下，可能会对半导体晶片10的表面10A造成的损伤变大且在第2工序后在外延层18的表面形成有多个缺陷。
在此，如上所述，氢离子为轻元素，因此通过形成外延层18时等的热处理而容易扩散，有难以停留在形成外延层后的半导体晶片中的倾向。因此，优选除了通过簇离子照射而将氢的析出区域设为局部且高浓度以外，还将簇离子12的束电流值设为50μA以上，以较短时间对半导体晶片10的表面10A照射氢离子而使表层部的损伤增大。通过将束电流值设为50μA以上而损伤增大，在后续的外延层18形成之后，氢也容易高浓度地残存于半导体晶片10的外延层18侧的表层部。为了所述目的，优选将簇离子12的束电流值设为100μA以上，更优选设为300μA以上。另一方面，若束电流值变得过大，则可能会在外延层18中过剩地产生外延缺陷，因此优选将束电流值设为5000μA以下。另外，簇离子12的束电流值例如能够通过改变离子源的原料气体的分解条件而调整。
在所述第1工序之后，进行在半导体晶片10的表面10A上形成外延层18的第2工序。第2工序中的外延层18为如上所述。
如此，能够制造根据本发明的半导体外延晶片100。
在此，即使经过所述第1工序，也有时根据第2工序的外延生长条件而无法形成双峰型的氢浓度分布。并不意图进行限定，但是在形成7μm以上的厚度的外延层18时等的在外延生长炉内长时间暴露在氢气气氛下的情况下，观察到无法形成双峰型的氢浓度分布的倾向。
在所述情况下，通过在第2工序后进一步进行后退火工序，能够更可靠地形成双峰型的氢浓度分布。推测其原因在于：通过进行后退火工序，明显地显出氢脱离行为的差异。在后退火工序中，优选为在氮气等不活泼气体气氛下进行650℃～800℃、5分钟以上且30分钟以下的热处理。
另外，还优选为在第1工序之后、第2工序之前，对半导体晶片10进行用以恢复结晶性的恢复热处理。作为所述情况的恢复热处理，例如只要在氮气或氩气等气氛下，在900℃以上且1100℃以下的温度下，将半导体晶片10保持10分钟以上且60分钟以下即可。并且，还能够使用RTA(Rapid Thermal Annealing，快速热退火)或RTO(Rapid Thermal Oxidation，快速热氧化)等的与外延装置不同的另外的急速升降温热处理装置等来进行恢复热处理。
并且，如上所述，能够将半导体晶片10设为硅晶片。
现在为止，对通过照射以包含氢的三元素以上作为结构元素的簇离子而制造呈现出双峰型的氢浓度分布的半导体外延晶片100的方法的一实施方式进行说明。然而，当然也可以通过其他制造方法制造根据本发明的半导体外延晶片100。
(固体摄像元件的制造方法)
本发明的实施方式的固体摄像元件的制造方法的特征在于：在位于所述半导体外延晶片或通过所述制造方法所制造的半导体外延晶片，即半导体外延晶片100的表面的外延层18上，形成固体摄像元件。通过该制造方法所得的固体摄像元件与先前的固体摄像元件相比，能够充分地抑制白色损伤缺陷的产生。
实施例
以下，使用实施例对本发明进行更详细地说明，但是本发明并不受以下实施例的任何限定。
(实验例1)
<发明例1>
准备由CZ单晶所得的n-型硅晶片(直径：300mm，厚度：775μm，掺杂剂种类：磷，电阻率：20Ω·cm)。接着，使用簇离子产生装置(日新离子机器公司制，型号：CLARIS)，将使二乙醚(C4H10O)簇离子化而成的CH3O的簇离子以加速电压80keV/Cluster(平均一个氢原子的加速电压为2.58keV/atom，平均一个碳原子的加速电压为30.1keV/atom，平均一个氧原子为41.3keV/atom，氢的射程距离为60nm，碳的射程距离为120nm，氧的射程距离为125nm)的照射条件照射于硅晶片的表面。另外，将照射簇离子时的掺杂量设为1.0×1015cluster/cm2。若换算成氢原子数则为3.0×1015atoms/cm2，若换算成碳原子数则为1.0×1015atoms/cm2，若换算成氧原子数则为1.0×1015atoms/cm2。并且，将簇离子的束电流值设为550μA。
接着，将簇离子照射后的硅晶片搬送至单片式外延生长装置(应用材料(AppliedMaterials)公司制造)内，在装置内以1120℃的温度实施30秒钟的氢烘烤处理之后，以氢作为载气，以三氯硅烷作为源气体，在1120℃下通过CVD法在硅晶片的形成有改性层的侧的表面上使硅的外延层(厚度：5.0μm，掺杂剂种类：磷，电阻率：10Ω·cm)进行外延生长，制作了发明例1所涉及的外延硅晶片。
<比较例1>
代替发明例1中照射进行了簇离子化的CH3O，而以加速电压80keV/Cluster(平均一个氢原子的加速电压为1.95keV/atom，平均一个碳原子的加速电压为23.4keV/atom，氢的射程距离为40nm，碳的射程距离为80nm)的照射条件对硅晶片的表面照射将环己烷(C6H12)簇离子化而成的CaH5的簇离子，将平均一个碳原子的掺杂量设为与发明例1相同(即，碳掺杂量为1.0×1015atoms/cm2，因此氢掺杂量为1.7×1015atoms/cm2。)，除此以外，在与发明例1相同的条件下进行簇离子照射，且形成硅外延层，制作了比较例1所涉及的外延硅晶片。另外，平均一个氢原子的加速电压2.96keV/atom，平均一个碳原子的加速电压为35.6keV/atom，氢的射程距离为60nm，碳的射程距离为120nm，束电流值与发明例1相同，即为550μA。
<比较例2>
除了不进行簇离子照射以外，在与发明例1、比较例1相同的条件下形成硅外延层，制作了比较例2所涉及的外延硅晶片。
<评价1：利用四极型SIMS的氢浓度分布评价>
关于发明例1及比较例1所涉及的外延硅晶片，进行磁场型SIMS测定，并测定从硅外延层表面起算的深度方向上的氢浓度分布。将结果示于图3中。并且，将比较例1的氢浓度分布示于图3中。在此，图3的横轴的深度是将外延硅晶片的硅外延层表面设为零(zero)。直至深度5.0μm为止相当于硅外延层(曲线图中略记为外延层)，深度5.0μm以深相当于硅晶片。
根据图3，能够确认到在进行了以碳、氢及氧三元素作为结构元素的簇离子照射的发明例1中形成有双峰型的氢浓度分布。另一方面，能够确认到在进行了以碳及氢这两元素作为结构元素的簇离子照射之比较例1中形成有单一峰型的氢浓度分布。另外，在图3的氢浓度分布中，在深度方向上较浅的第1峰的深度位置为5.03μm(距离界面30nm)，较深的第2峰的深度位置为5.07μm(距离界面70nm)。因此，峰间距离d为40nm。并且，第1峰的氢峰浓度及第2峰的氢浓度均为1.0×1018atoms/cm3。
<评价2：利用CL法的TO线强度评价>
对于发明例1、比较例1、比较例2所涉及的外延硅晶片，模拟半导体器件制造工艺，实施了温度1100℃、30分钟的热处理。接着，对于对各外延硅晶片进行倾斜研磨加工而得的样品，从截面方向进行CL法，而分别获取了硅外延层的深度方向的CL光谱。作为测定条件，在33K下以20keV照射了电子束。将结果示于图4中。
根据图4，在发明例1及比较例1中，在氢的浓度峰位置附近均观察到TO线强度的峰。认为其原因在于：通过氢的钝化效果，在氢的浓度峰附近结晶性尤其优异。并且，若对发明例1、比较例1、比较例2进行比较，则确认到发明例1的TO线强度最大。因此，可以说发明例1所涉及的外延硅晶片的结晶性最优异。根据图3的利用SIMS的氢浓度分布，推测发明例1所涉及的外延硅晶片在改性层内高浓度地保持氢，因此发挥氢的钝化效果。
(实验例2)
为了对发明例1中观察到的双峰型的氢浓度分布、与所述情况下可以获得具有优异的结晶性的硅外延层的原因的关系性进行更详细地研究，而进行了以下实验。
<评价3：利用TEM截面照片的观察>
首先，对于发明例1及比较例1所涉及的各外延硅晶片，利用TEM(TransmissionElectron Microscope：透射型电子显微镜)来观察改性层周边的截面。将发明例1的TEM剖视图示于图5A中，将比较例1的TEM剖视图示于图5B中。
若对图5A及图5B进行比较，则能够确认到在簇离子的结构元素包含碳、氢及氧的发明例1中，在改性层内形成有大小及深度位置不同的两种黑点状缺陷。这两种缺陷中，尤其在深部侧观察到的椭圆状的长径20nm～70nm左右的缺陷与图5B中观察到的缺陷明显为不同性质。
相对于比较例1中的簇离子(C3H5)的结构元素为碳及氢，发明例1中的簇离子(CH3O)的结构元素还包含氧。若考虑图5A、图5B中观察到的缺陷的大小及深度位置，则认为由于簇离子的结构元素的差异而在发明例1中形成先前不存在的新种类的缺陷，所述缺陷形成是观察到双峰型的氢浓度分布的原因之一。
<评价4：氢脱离的活化能量的评价>
因此，为了验证发明例1及比较例1中的氢扩散行为的差别，而进行了以下实验。
<评价4-1：发明例1>
首先，如图6所示，假设所述评价1中测定的发明例1的氢浓度分布为两个高斯分布的峰成分的合计。并且，通过进行数据拟合，而将所述氢浓度分布进行峰分离为以深度位置5.03μm为主导位置的高斯分布的第1峰成分(点线)及以5.07μm为主导位置的高斯分布的第2峰成分(虚线)。
对于发明例1在氮气气氛下进行700℃的热处理，将热处理时间分别设为30分钟、120分钟、240分钟并通过SIMS测定热处理后的氢浓度分布。并且，根据所述第1峰成分及第2峰成分进行峰分离，并求出热处理后的各成分的峰浓度的减少率。将第1峰成分的结果示于图7A中，将第2峰成分的结果示于图7B中。另外，作为各峰成分的峰浓度的减少率，将热处理前的氢浓度设为C0，将热处理后的氢浓度设为CH，使用C0相对于CH之比CH/C0。图8A、图8B也相同。
对于发明例1，还求出了将热处理温度分别改变为900℃及1100℃时的各成分的峰浓度的减少率。将第1峰成分的结果示于图7A中，将第2峰成分的结果示于图7B中。根据这些结果，认为与第1峰成分相比，第2峰成分的氢脱离的反应速度更慢。
因此，为了求出氢脱离的活化能量，而假设以下的反应模式。首先，假设第1峰成分中仅产生氢的脱离的反应速度式(1)。
[数式1]
Figure BDA0002375523550000171
上述式(1)中，[HD]表示从改性层脱离并扩散的氢的氢浓度，k0表示第1峰成分中的氢脱离的速度常数。另外，t是指时间。
并且，假设第2峰成分中产生氢的脱离及作为逆反应的氢的吸附(捕捉)的反应速度式(2)。
[数式2]
Figure BDA0002375523550000181
所述式(2)中，[HA]表示吸附在改性层上的氢浓度，[HD]表示从改性层脱离并扩散的氢的氢浓度，k1表示第2峰成分中的氢脱离的速度常数，k2表示第2峰成分中的氢吸附的速度常数。另外，t是指时间。
所述式(2)中，若在初期条件(t＝0)时设为[HD]＝C0、[HA]＝0，在热处理后设为[HD]＝CH，则C0相对于CH之比为下述式(3)所示。
[数式3]
Figure BDA0002375523550000182
根据通过图7A、图7B所得的各结果制成基于阿伦尼乌斯的公式(k＝exp(-Ea/kBT)；k为反应速度常数、Ea为活化能量、kB为玻尔兹曼常数，T为热处理温度)的阿伦尼乌斯图。将结果示于图8A、图8B中。进行了数据拟合的结果，第1峰成分下的氢脱离的活化能量为0.758eV。并且，第2峰成分下的氢脱离的活化能量为0.946eV，氢吸附的活化能量为0.093eV。
<评价4-2：比较例1>
关于比较例1，也与评价4-1同样地进行热处理，根据阿伦尼乌斯图求出氢脱离的活化能量。另外，比较例1中为单一峰型的氢浓度峰，因此假设与所述第1峰成分同样地仅产生氢脱离。进行了数据拟合的结果为氢脱离的活化能量为0.76eV。
根据以上的评价4-1、评价4-2的结果而得出如下结论：发明例1中形成的第1峰成分与比较例1中形成的氢浓度分布的峰成分为同种物质。另一方面，发明例1中形成的第1峰成分的氢脱离的活化能量大，因此显示出与这些不同性质的行为。并且，由于所述活化能量的差异，与比较例1相比，发明例1的外延硅晶片即使受到高温下的热处理也容易保持氢，并缓慢地释放出氢。因此，发明例1中能够期待氢的钝化效果持续。并且，所述图4所示的TO线强度的明显的改善效果也可能由所述活化能量的差异所引起。
产业上的可利用性
根据本发明，能够提供一种能够在改性层内高浓度地保持氢且外延层的结晶性优异的半导体外延晶片。并且，根据本发明，能够提供一种所述半导体外延晶片的制造方法以及使用该半导体外延晶片的固体摄像元件的制造方法。
附图标记说明
10-半导体晶片，10A-半导体晶片的表面，12-簇离子，14-改性层，18-外延层，100-半导体外延晶片，100A-半导体外延晶片的表面。

Claims (10)

1.一种半导体外延晶片，其特征在于，具有：
半导体晶片；
改性层，形成于该半导体晶片的表面部且在该半导体晶片10中固溶有氢；以及
外延层，形成于该改性层上，
从所述外延层的表面起算的深度方向上的所述改性层的所述氢的浓度分布为包括所述深度方向上较浅的第1峰及较深的第2峰的双峰型的浓度分布，
所述第1峰及所述第2峰的氢峰浓度均为1.0×1017atoms/cm3以上，
所述第1峰及所述第2峰均位于所述深度方向上距离所述半导体晶片与所述外延层的界面500nm的范围内。
2.根据权利要求1所述的半导体外延晶片，其中，
所述第2峰的氢峰浓度高于所述第1峰的氢峰浓度。
3.根据权利要求1或2所述的半导体外延晶片，其中，
所述深度方向上的所述第1峰与所述第2峰的峰间距离为20nm以上且60nm以下。
4.根据权利要求1至3中任一项所述的外延晶片，其中，
所述第2峰的氢峰浓度为1.0×1018atoms/cm3以上。
5.根据权利要求1至4中任一项所述的外延晶片，其中，
所述半导体晶片为硅晶片。
6.一种半导体外延晶片的制造方法，其制造权利要求1所述的半导体外延晶片，所述半导体外延晶片的制造方法的特征在于，包括：
第1工序，对半导体晶片的表面照射以包含氢的三元素以上作为结构元素的簇离子，在该半导体晶片的表面部形成所述簇离子的结构元素固溶而成的改性层；以及
第2工序，在该第1工序之后，在所述半导体晶片的所述改性层上形成外延层。
7.根据权利要求6所述的半导体外延晶片的制造方法，其中，
在所述第1工序中，将所述簇离子的束电流值设为50μA以上且5000μA以下。
8.根据权利要求6或7所述的半导体外延晶片的制造方法，其中，
所述簇离子的结构元素还包含碳及氧。
9.根据权利要求6至8中任一项所述的半导体外延晶片的制造方法，其中，
所述半导体晶片为硅晶片。
10.一种固体摄像元件的制造方法，其特征在于，
在权利要求1至5中任一项所述的半导体外延晶片或通过权利要求6至9中任一项所述的制造方法制造而成的半导体外延晶片的外延层上，形成固体摄像元件。
CN201880048554.5A 2017-07-20 2018-06-12 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法 Active CN111108583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-141117 2017-07-20
JP2017141117A JP6787268B2 (ja) 2017-07-20 2017-07-20 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
PCT/JP2018/022448 WO2019017118A1 (ja) 2017-07-20 2018-06-12 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
CN111108583A true CN111108583A (zh) 2020-05-05
CN111108583B CN111108583B (zh) 2023-06-30

Family

ID=65015867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048554.5A Active CN111108583B (zh) 2017-07-20 2018-06-12 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (3) US11107687B2 (zh)
JP (1) JP6787268B2 (zh)
KR (1) KR102259817B1 (zh)
CN (1) CN111108583B (zh)
DE (1) DE112018003702B4 (zh)
TW (1) TWI690628B (zh)
WO (1) WO2019017118A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315358A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH10311713A (ja) * 1997-05-13 1998-11-24 Canon Inc ボンディングワイヤ検査方法および装置
US20030020118A1 (en) * 2001-07-17 2003-01-30 Masayuki Kajiwara Semiconductor device and manufacturing method
US20040058482A1 (en) * 2002-08-21 2004-03-25 Sharp Kabushiki Kaisha Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
JP2004289058A (ja) * 2003-03-25 2004-10-14 Sanyo Electric Co Ltd 光起電力装置の製造方法
CN101393860A (zh) * 2007-09-21 2009-03-25 株式会社半导体能源研究所 半导体片的制造方法
US20140246750A1 (en) * 2011-12-15 2014-09-04 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US20160181311A1 (en) * 2012-11-13 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP2017112181A (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465370B1 (en) 1998-06-26 2002-10-15 Infineon Technologies Ag Low leakage, low capacitance isolation material
WO2012157162A1 (ja) 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315358A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH10311713A (ja) * 1997-05-13 1998-11-24 Canon Inc ボンディングワイヤ検査方法および装置
US20030020118A1 (en) * 2001-07-17 2003-01-30 Masayuki Kajiwara Semiconductor device and manufacturing method
US20040058482A1 (en) * 2002-08-21 2004-03-25 Sharp Kabushiki Kaisha Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
JP2004289058A (ja) * 2003-03-25 2004-10-14 Sanyo Electric Co Ltd 光起電力装置の製造方法
CN101393860A (zh) * 2007-09-21 2009-03-25 株式会社半导体能源研究所 半导体片的制造方法
US20140246750A1 (en) * 2011-12-15 2014-09-04 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US20160181311A1 (en) * 2012-11-13 2016-06-23 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112181A (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Also Published As

Publication number Publication date
DE112018003702B4 (de) 2022-10-13
US11107687B2 (en) 2021-08-31
JP2019021843A (ja) 2019-02-07
TWI690628B (zh) 2020-04-11
US20230215730A1 (en) 2023-07-06
KR102259817B1 (ko) 2021-06-01
KR20200003153A (ko) 2020-01-08
US11640907B2 (en) 2023-05-02
US11935745B2 (en) 2024-03-19
TW201908543A (zh) 2019-03-01
US20210358755A1 (en) 2021-11-18
CN111108583B (zh) 2023-06-30
JP6787268B2 (ja) 2020-11-18
DE112018003702T5 (de) 2020-04-02
WO2019017118A1 (ja) 2019-01-24
US20200126796A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN108496239B (zh) 半导体外延晶片的制造方法以及固体摄像元件的制造方法
US20230215730A1 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6988990B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant