CN103988285B - 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体 - Google Patents

位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体 Download PDF

Info

Publication number
CN103988285B
CN103988285B CN201280059753.9A CN201280059753A CN103988285B CN 103988285 B CN103988285 B CN 103988285B CN 201280059753 A CN201280059753 A CN 201280059753A CN 103988285 B CN103988285 B CN 103988285B
Authority
CN
China
Prior art keywords
layer
bonded interface
laser
coating
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280059753.9A
Other languages
English (en)
Other versions
CN103988285A (zh
Inventor
迪迪埃·朗德吕
C·大卫
约努茨·拉杜
L·卡佩罗
Y·斯奎因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN103988285A publication Critical patent/CN103988285A/zh
Application granted granted Critical
Publication of CN103988285B publication Critical patent/CN103988285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种位于下述结构体中的键合界面的稳定化方法，所述结构体应用于电子学、光学和/或光电子学领域，并包含在活性层和受体衬底之间的隐埋氧化物层，所述键合界面通过分子粘附获得。根据本发明，所述方法要包括用由激光提供的光能流照射所述结构体，以使导向所述结构体的光能流由能量转化层吸收并在该层中转化为热，并且该热朝向键合界面扩散到所述结构体中，从而使所述键合界面稳定化。

Description

位于包含氧化物层的结构体中的键合界面的稳定化方法及所 得结构体
技术领域
本发明属于应用于电子学、光学和/或光电子学领域的结构体的制造范畴。
更具体而言，本发明涉及位于下述结构体中的键合界面的稳定化方法，所述结构体包含在活性层和受体衬底之间的隐埋氧化物层，所述键合界面通过分子粘附(molecularadhesion)获得。
背景技术
上述多层结构体的制造通常需要使用多个晶片或衬底之间的键合和层转移的方法。
在各种键合方法中，一种被称为“分子键合粘附”的方法包括使待键合的表面直接紧密接触，而在这些表面之间不放置任何其他材料。在此情况下，据称键合因两个表面之间的“分子粘附”而发生。
特别而言，该方法可以有利地制造缩写为"SeOI"(其表示“绝缘体上半导体”)的结构体或缩写为"SOI"的类似结构体；在SeOI中，绝缘层(通常为氧化物)插在半导体材料薄膜和受体衬底之间；在SOI中，薄膜由硅制成。
该方法还可以制造缩写为"SOI UTBOX"的结构体(其表示“绝缘体上硅-超薄隐埋氧化物”)，其中，在硅层和受体衬底之间有厚度大于1nm且小于或等于50nm(50纳米)、或甚至小于或等于20nm的隐埋氧化物层。
这种SeOI、SOI或SOI UTBOX结构体可以通过例如以下方式来制造：将来自供体衬底的半导体材料(例如硅)层键合到覆盖有氧化物层的受体衬底上，并随后使所述供体衬底脱离(detach)，从而将半导体材料层转移至所述氧化物层上。所获得的结构体具有位于氧化物层和半导体材料层之间的键合界面。
不过，为了防止在脱离退火过程中出现氢鼓泡，特别是对于SOI UTBOX而言，有利的是用以下方式制造这些结构体：将覆盖有氧化物层的供体衬底键合到也覆盖有氧化物层受体衬底上。键合后，这两个氧化物层即形成仅一层。
然而，在对如此获得的SOI UTBOX结构体进行精整(finishing)处理后，观察到氧化物/氧化物键合界面的不完全稳定化(或强化)，这很可能是因为在该界面处俘获了水。
这种不完全稳定化能够干扰用这些结构体制成的、包含所述超薄的隐埋氧化物层的电子设备或组件的性能。
但是，对于某些应用而言，隐埋氧化物(BOX)层起到重要的电学作用(例如，在“接地面”或“背栅”型构造中)。
任何能够损坏BOX的电性质(尤其是界面处的电荷密度(本领域技术人员将其简称为“Dit”)和氧化物的电荷(其简称为“Qbox”))的缺陷，或任何能够损害其均一性的缺陷，随后都证实会具有很高的破坏性。
为了确保得到令人满意且可重现的电性能，有必要使键合界面完全稳定化，不论其形成在两个氧化物层之间还是形成在一个氧化物层和一个硅层之间。
稳定化是反映出两个已键合层之间建立原子键(共价键)的微观现象，且其在整个键合界面上是均一的。
现有技术中已知的针对SOI衬底的处理包括在高于1100℃的温度下进行数小时的稳定化退火。
这种退火使制造过程变长并变得复杂，而且还增加了成本。此外，这种退火能够致使衬底薄膜的品质降低。实际上，在超过1000℃时，在衬底和用来在炉中支持该衬底的设备之间的接触点处会出现局部化应力区，由此会产生被称作滑移线的缺陷。
此外，在一些包含具有不同热膨胀系数(CET)的不同衬底材料的异质结构体中，例如在蓝宝石上硅(SOS)中，氧化物SOI层和蓝宝石层之间的分子键合粘附并未强到足以保证最终的层转移具有良好品质，特别是在热稳定化步骤中。该步骤对于确保在盘片的整个表面上具有足够强的键合能而言是必要的，从而使得随后能够进行磨光步骤。热稳定化需要使两个已键合衬底经历升温(100℃～180℃)。由于其CET不同，升温造成键合部的强烈弯曲，并在键合界面引发应力，对于圆形衬底而言，该应力主要集中在已键合区域的边缘。这种应力积累会使已键合衬底分离，并导致转移品质下降和缺陷。
有鉴于此，本发明的目的是提供一种通过分子粘附而使键合界面稳定化的方法，该方法不会表现出现有技术中的上述缺点。
为此目的，本发明涉及一种位于下述结构体中的键合界面的稳定化方法，所述结构体应用于电子学、光学和/或光电子学领域，并包含在活性层和受体衬底之间的隐埋氧化物层，所述键合界面通过分子粘附获得。
根据本发明，所述方法包括：用由激光提供的光能流(light energy flux)照射所述结构体，以使导向所述结构体的所述光能流由能量转化层吸收并在该层中转化为热，并且所述热朝向键合界面扩散到所述结构体中，由此使所述键合界面稳定化。
根据本发明，能量转化层可以形成在活性层上，和/或形成在所述活性层中，还可以是活性层。
本发明的其他有利和非限制性特征如下，该特征可以单独或组合给出：
-激光的能量密度(fluence)和所述能量转化层的构成材料被选择为使所述隐埋氧化物层达到超过1200℃的温度；
-所述能量转化层的构成材料的热导率小于20W/m·K；
-所述键合界面在一起构成隐埋氧化物层的两个氧化物层之间延伸，或在隐埋氧化物层和活性层之间延伸，或在隐埋氧化物层和受体衬底之间延伸；
-对结构体的照射通过使受体衬底的自由表面(称为“背面”)暴露于所述光能流来进行，其中，该受体衬底的构成材料在所述光能流的波长范围内是透明的；
-所述照射可以设于特定部位，例如，能量转化层的边缘；
-所述受体衬底由硅制成；
-所述受体衬底由选自蓝宝石、氧化铝(Al2O3)、氮化铝(AlN)、碳化硅(SiC)和石英的材料制成；
-所述激光是红外激光，其波长大于9μm；
-所述激光是脉冲式CO2激光；
-所述隐埋氧化物层的厚度小于50nm、优选为1nm～50nm；
-所述活性层的构成材料是半导体材料；
-所述半导体材料是硅；
-构成所述隐埋氧化物层的氧化物选自二氧化硅(SiO2)、氧化铝(Al2O3)和氧化铪(HfO2)；
-所述能量转化层由选自二氧化硅(SiO2)和氮化硅(Si3N4)的材料制成；
-所述能量转化层由二氧化硅(SiO2)制成，且在稳定化处理后进行除去该能量转化层的步骤。
附图说明
本发明的其他特征和优势将从下文参照附图给出的描述而变得显而易见，附图在本文中以说明性而非限制性的方式表现出一种可行的实施方式。
在附图中：
-图1和图2示意性地示出了多层结构体的制造方法的一个实施方式的多个连续步骤；
-图3和图4示意性地示出了对上述多层结构体实施的本发明的键合界面稳定化方法的各个步骤，其中，键合界面在两个氧化物层之间延伸；
-图5是示出了在实施本发明的稳定化方法过程中的上述结构体的放大图，和
-图6、7和9示意性地示出了多层结构体的制造方法的另一实施方式的多个连续步骤；
-图8示意性地示出了对上述多层结构体实施的本发明的键合界面稳定化方法的步骤，其中，所述键合界面在氧化物层和受体衬底之间延伸。
具体实施方式
可以实施本发明的稳定化方法的多层结构体的一个可行的实施方式将参照图1和图2来描述。
在图1中可见供体衬底1，其具有前端面11和相反的背面12。
该供体衬底优选由半导体材料制成，例如由硅、锗、硅/锗(SiGe)或氮化镓(GaN)制成。
供体衬底在其前端面11附近具有弱化区13，弱化区13与前端面11一起界定了活性层14。该衬底的其余部分由附图标记15表示。
弱化区13优选通过穿过衬底1注入原子物种来形成，例如，按照本领域技术人员已知的商标名为Smart的技术来形成。
衬底1可以是单层衬底或多层衬底。
此外，其前端面11覆盖有氧化物层16，例如二氧化硅(SiO2)、氧化铝(Al2O3)或氧化铪(HfO2)的氧化物层。层16还可以由这些氧化物的若干层的堆叠体构成，这些层优选自下而上依次沉积。
在图1中还可见受体衬底2，其具有前端面21和对侧的背面22。
前端面21覆盖有氧化物层23，例如二氧化硅(SiO2)、氧化铝(Al2O3)或氧化铪(HfO2)的氧化物层。层23还可以由这些氧化物的若干层的堆叠体构成。
应注意的是，受体衬底2可以是单层衬底或多层衬底。
随后使供体衬底1和受体衬底2通过分子粘附彼此键合，从而使得其相应的氧化物层16和23彼此接触。
氧化物层16和23可以具有相同的化学特性(相同的氧化物)或不同的特性，并且可以具有相同的厚度或不同的厚度。
上述两个衬底之间的键合界面由附图标记3表示。
随后，以本领域技术人员已知的方式，通过施加物理应力和/或化学应力和/或热应力，沿弱化区13使供体衬底1的剩余部分15脱离。
随后获得了绝缘体上材料结构体，其附图标记为4，依次包括受体衬底2、两个氧化物层23和16、以及最后的活性层14(见图2)；当活性层14由半导体材料制成时，甚至可获得绝缘体上半导体(SeOI)结构体4。
活性层14之所以如此命名是因为接下来要在该活性层中或在该活性层上顺序制造电子学、光学或光电子学组件。
两个叠置的氧化物层16和23一起形成“隐埋”氧化物层，其总附图标记为5。
随后对该结构体4执行本发明的键合界面3的稳定化方法，其中第一步示于图3中。
该步骤包括在活性层14上和/或活性层14中形成“能量转化”层6。
如图4所示，该方法的下一步骤包括用由激光7提供的光能流照射所述结构体4，从而使键合界面3稳定化。
现将结合图5来说明键合界面3的稳定化现象。
优选的是，移动激光7以使其扫过受体衬底2的整个自由表面(即，其背面22)。激光所提供的光能穿过受体衬底2、隐埋氧化物层5、活性层14，并且由能量转化层6吸收(该路径由箭头i标出)。如下文将说明的，由于隐埋氧化物层5太薄，激光穿过隐埋氧化物层5而不发生吸收。
由此，激光7可以实现对层6的强且快速的加热。
通常，如下文所述，激光的选择取决于所要提供的功率和受体衬底2、活性层14和能量转化层6的构成材料的性质。
激光7优选是波长大于9μm的红外激光。
在受体衬底2由硅制成的情况下，其优选是脉冲式CO2激光。
所用的脉冲优选较短。作为说明性实例，对于小于1μs的脉冲，所需的功率密度具有104W/cm2～105W/cm2的量级。对于小于1ns的脉冲，功率密度具有约108W/cm2的量级。
因此，将受体衬底2的构成材料选择为使其在激光7的波长范围内透明。该材料可以是例如之前提及的硅，或者是蓝宝石、石英、氮化铝(AlN)、氧化铝(Al2O3)或SiC。
将能量转化层6的构成材料选择为使其能够吸收激光7所提供的波长范围内的能量，且使其不导热或不过多地导热。换言之，其热导率优选小于20W/m·K。
通过从结构体4的背面22照射结构体4，使能量转化层6的隐埋部分最大程度受热。
因此，热将沿隐埋氧化物层5和键合界面3的方向(路径由箭头ii标出)扩散回到结构体4中。
能量转化层6优选由选自二氧化硅(SiO2)和氮化硅(Si3N4)的材料制成。
在活性层14由硅制成的情况下，能量转化层6可以通过例如以下方式形成：在例如约600℃量级或更高的温度下，在富氧气氛下进行退火，从而对该活性层进行热氧化，由此获得SiO2。
在活性层14是由非硅材料制成的情况下，层6可以通过化学气相沉积(CVD)技术来形成(沉积氮化硅或二氧化硅)。
在层6由氮化硅制成且活性层14由硅制成的情况下，层6可以通过对硅进行氮化(在含氮气氛中于600℃退火)或通过CVD沉积来获得。
在图1～5所示的实施方式中，出于上述两个原因，活性层14的构成材料必须在激光7所提供的波长范围内透明以使光朝向层6传导(箭头i)，必须是良好的热导体以使热能够朝向隐埋氧化物层5传导返回(箭头ii)，并且必须具有小于1μm、更优选几纳米～1μm的厚度。
此外，激光7的能量密度和能量转化层6的构成材料被选择为使隐埋氧化物层5优选达到超过1200℃的温度，并由此使键合界面3稳定化。优选的是，确保温度不超过所述氧化物的熔点(例如对于SiO2为1600℃、对于HfO2和Al2O3而言为2000℃)，且不超过活性层14的熔点。优选的是，能量密度为0.1J/m2～10J/m2。
应注意的是，结构体的照射时间并不是基本标准，只要达到稳定化温度即可。因此，尽管可以使用除CO2激光以外的激光，但不必使用太昂贵的激光，例如短脉冲激光。这是本发明的优势之一。
更特别而言，本发明的方法可应用于隐埋氧化物层5的厚度小于或等于100nm的结构体。实际上，低于此厚度，隐埋氧化物将过薄以至于不能吸收大量的激光能，因而其几乎不会受到激光7所提供的光能流的加热，从而该光能流将穿过隐埋氧化物而到达能量转化层6(箭头i的方向)。
另一方面，一旦层6将光能转化为热，该热甚至可以由小于或等于100nm的氧化物层5吸收。
本发明甚至可以应用于隐埋氧化物层5的厚度为50nm左右或甚至低于该值(例如20nm左右)的结构体。优选的是，该隐埋氧化物层大于1nm。
稳定化是反映出两个接触面之间建立原子键(共价键)的微观现象，且其在整个键合界面3上是均一的。
未建立这些键之处，即使非常小，也可以通过用Wright蚀刻液施加约10秒进行蚀刻来以化学手段使其显现(其描述见出版物Margaret Wright Jenkins,Journal of theElectrochemical Society 124,757-759,(1977))。
因此，稳定化键合界面必然具有强键合能，但反之却非如此。
可以用来实施本发明的稳定化方法的多层结构体的另一可行实施方式将参照图6～图9来描述。与第一实施方式相同的元件用相同的附图标记来指示。
在图6中可见供体衬底1，其具有前端面11和相反的背面12。
该供体衬底1优选由半导体材料制成，例如由以下层制成：硅、锗、硅/锗(SiGe)或氮化镓(GaN)层，其为活性层14，并在其上依次沉积有例如二氧化硅层(SiO2)24和基底25(例如硅)。
此外，其前端面11覆盖有氧化物层5，例如二氧化硅(SiO2)、氧化铝(Al2O3)或氧化铪(HfO2)的氧化物层。层5还可以由这些氧化物的若干层的堆叠体构成，这些层优选自下而上依次沉积。
在图6中还可见受体衬底2，其由例如蓝宝石制成，还可见其具有前端面21和相反的背面22。应注意的是，受体衬底2可以是单层衬底或多层衬底。
随后使供体衬底1和受体衬底2通过分子键合粘附而彼此键合(图7)，从而使得氧化物层5和前端面21彼此接触。这两个衬底之间的键合界面由附图标记3表示。
随后对该结构体执行本发明的键合界面3的稳定化方法(图8)。该方法包括对键合界面3进行的热稳定化步骤，不过，由于两个键合衬底1,2的热膨胀系数不同，并且为了在热稳定化步骤中限制键合界面3处的应力，仅在特定的位置(在该实施方式中，为结构体的边缘26)上用激光所提供的光能流来照射结构体，从而使键合界面3稳定化。
理想的是，受照射的位置是键合界面3处的应力更重要的位置。因此，键合界面3处的应力位置取决于待键合衬底的形状。在该实施方式中(图6～图9)，已知的是，由于衬底1,2为圆形，应力主要集中在边缘26。
仅对某个位置(例如键合界面3的边缘26)进行照射能够克服热膨胀系数(CET)差异问题并通过限制机械应力、缺陷和脱键合(debonding)风险而获得牢固且稳定化的键合界面3。
使激光7移动以扫过受体衬底2背面22的边缘26(图7)。激光所提供的光能量穿过受体衬底2、隐埋氧化物层5并且由活性层14吸收。在该实施方式中，活性层14和“能量转化”层6是同一层，由此光能由能量转化层6吸收。由于隐埋氧化物层5太薄，因而激光穿过隐埋氧化物层5而不发生吸收。
因此，在该稳定化过程后，见图9，键合界面3的强度足以保证最终的层转移具有良好的品质，从而可以通过施加机械应力和/或化学应力和/或热应力，以本领域技术人员已知的方式进行磨光，来使供体衬底1的二氧化硅层(SiO2)24及基底25脱离。
在本说明书和权利要求的剩余部分，只要满足以下条件，就认为键合界面是适当稳定化的：在使用Wright蚀刻液进行蚀刻后，用扫描电子显微镜(SEM)在三个视场上观察键合界面，每个视场均在3μm的宽度内遍布衬底的整个直径，结果每个视场上观察到的缺陷数少于或等于1个。
随后，认为在三个视场上均没有任何缺陷的键合界面是完全稳定化的。
认为每个3μm宽的视场具有1个缺陷的界面是弱稳定化的。不过，也认为这种情况在本发明中是足以令人满意的。
最后，认为每个3μm宽的视场具有超过1个缺陷的键合界面是非稳定化的。
此外，如果氧化物/氧化物键合界面3对用浓度为10体积％的氢氟酸(HF)以0.3μm/分钟进行的蚀刻具有抗性，且如果其Dit值小于2×1011m-2·eV-1，以及如果隐埋氧化物层5的Qbd值大于10C/cm2，则认为氧化物/氧化物键合界面3为适当稳定化的。
应提醒的是，"Dit"表示键合界面处的俘获物的密度，这些俘获物限制了电载流子在各层中的迁移性，特别是在活性层14中的迁移性。低Dit值(小于2×1011m-2·eV-1)与更高的载流子迁移性相关，因此与最终结构体较佳的电性质相关。
"Qbd"表示击穿电荷测量值(见标准JESD35-A，薄电介质的晶片级别测试规程(Procedure for the Wafer-Level Testing of Thin Dielectrics)，2001年4月)。
本发明还应用于使“隐埋”氧化物层和活性层14之间的键合界面或其他键合界面稳定化。
在第一种情况下，受体衬底2覆盖有氧化物层23。因此，经处理的结构体4包含在活性层14和受体衬底2之间隐埋的单一氧化物层23。
用于执行稳定化方法的参数和用于达到令人满意的稳定化的标准与之前在第一实施方式中描述的一样。
本发明的方法的优势在于能够容易地并入SeOI或SOI结构体的制造方法中，特别是当能量转化层6的构成材料为氧化物时。实际上，这些制造方法在这些结构体的表面精整处理中往往包括牺牲氧化步骤，如US 6403450中所述。
因此，可以将所述稳定化方法插入可产生转化层6的氧化步骤和转化层6的去除步骤之间。在稳定化过程中，对层6的任何可能的伤害都不会带来后果，因为该层随后会被去除。
最终，因为活性层14的两个表面在照射过程中得到了保护，因此不必担心对其的伤害。

Claims (15)

1.一种位于结构体(4)中的键合界面(3)的稳定化方法，所述结构体(4)应用于电子学、光学和/或光电子学领域，且所述结构体(4)包含在活性层(14)和受体衬底(2)之间的隐埋氧化物层(5,16,23)，所述隐埋氧化物层(5,16,23)的厚度小于或等于100nm，所述键合界面(3)通过分子粘附获得，
其特征在于，所述方法包括：
在活性层(14)上形成能量转化层(6)；和
用激光(7)所提供的光能流照射所述结构体(4)，以使导向所述结构体的所述光能流由能量转化层(6)吸收并在能量转化层(6)中转化成热，并且，所述热朝向所述键合界面(3)扩散至所述结构体(4)中，由此使所述键合界面(3)稳定化，
其中，所述激光(7)的能量密度和所述能量转化层(6)的构成材料被选择为使所述隐埋氧化物层(5,16,23)达到超过1200℃的温度，并且所述温度不超过所述氧化物和活性层(14)的熔点。
2.如权利要求1所述的方法，其特征在于，所述活性层(14)的构成材料在所述光能流的波长范围内是透明的，所述构成材料传导热量，且厚度小于1μm。
3.如权利要求1或2所述的方法，其特征在于，所述键合界面(3)在一起构成所述隐埋氧化物层(5)的两个氧化物层(16,23)之间延伸，或在所述隐埋氧化物层(5,16,23)和所述活性层(14)之间延伸。
4.如权利要求1所述的方法，其特征在于，将对所述结构体的照射设于所述键合界面承受应力的区域。
5.如权利要求4所述的方法，其特征在于，所述键合界面的所述区域是所述转化层(6)的边缘(26)。
6.如权利要求5所述的方法，其特征在于，所述键合界面(3)位于所述隐埋氧化物层(5,16,23)和所述受体衬底(2)之间。
7.如权利要求1或2所述的方法，其特征在于，所述能量转化层(6)的构成材料的热导率小于20W/m·K。
8.如权利要求1或2所述的方法，其特征在于，所述能量转化层(6)由选自二氧化硅(SiO2)、硅和氮化硅(Si3N4)的材料制成。
9.如权利要求1或2所述的方法，其特征在于，对所述结构体(4)的照射通过使所述受体衬底(2)的被称作“背面”的自由表面(22)暴露于所述光能流来进行，所述受体衬底的构成材料在所述光能流的波长范围内是透明的。
10.如权利要求9所述的方法，其特征在于，所述受体衬底(2)由选自蓝宝石、氧化铝(Al2O3)、氮化铝(AlN)、碳化硅(SiC)和石英的材料制成。
11.如权利要求1或2所述的方法，其特征在于，所述激光(7)是波长大于9μm的红外激光。
12.如权利要求1或2所述的方法，其特征在于，所述激光是脉冲式CO2激光。
13.如权利要求1或2所述的方法，其特征在于，所述活性层(14)的构成材料是半导体材料。
14.如权利要求13所述的方法，其特征在于，所述半导体材料是硅。
15.如权利要求1或2所述的方法，其特征在于，构成所述隐埋氧化物层(5,16,23)的氧化物选自二氧化硅(SiO2)、氧化铝(Al2O3)和氧化铪(HfO2)。
CN201280059753.9A 2011-12-13 2012-12-13 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体 Active CN103988285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1161527A FR2984007B1 (fr) 2011-12-13 2011-12-13 Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
FR1161527 2011-12-13
PCT/IB2012/002698 WO2013088226A1 (en) 2011-12-13 2012-12-13 Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained

Publications (2)

Publication Number Publication Date
CN103988285A CN103988285A (zh) 2014-08-13
CN103988285B true CN103988285B (zh) 2017-05-10

Family

ID=47603845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059753.9A Active CN103988285B (zh) 2011-12-13 2012-12-13 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体

Country Status (5)

Country Link
US (1) US9659777B2 (zh)
KR (1) KR101972914B1 (zh)
CN (1) CN103988285B (zh)
FR (1) FR2984007B1 (zh)
WO (1) WO2013088226A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
CN104347522A (zh) * 2013-07-31 2015-02-11 浙江大学苏州工业技术研究院 一种基于iii-v族氮化镓智能功率集成电路的实现方法
US9716088B1 (en) 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
US9620479B1 (en) * 2016-06-30 2017-04-11 International Business Machines Corporation 3D bonded semiconductor structure with an embedded resistor
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232935A1 (en) * 1986-01-30 1987-08-19 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
EP0843346A2 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Method of manufacturing a semiconductor article
CN100399511C (zh) * 2000-11-27 2008-07-02 S.O.I.Tec绝缘体上硅技术公司 化合物半导体衬底及其制造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
DE102007008540A1 (de) * 2007-02-21 2008-08-28 Friedrich-Schiller-Universität Jena Verfahren zum Laser-gestützten Bonden, derart gebondete Substrate und deren Verwendung
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
US20110019278A1 (en) * 2008-03-27 2011-01-27 Bridgestone Corporation Optical filter for display, process for the preparation of the same, and display and plasma display panel provided with the optical filter
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
US8618003B2 (en) * 2011-12-05 2013-12-31 Eastman Kodak Company Method of making electronic devices using selective deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232935A1 (en) * 1986-01-30 1987-08-19 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
EP0843346A2 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Method of manufacturing a semiconductor article
CN100399511C (zh) * 2000-11-27 2008-07-02 S.O.I.Tec绝缘体上硅技术公司 化合物半导体衬底及其制造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法

Also Published As

Publication number Publication date
KR101972914B1 (ko) 2019-04-26
US20140357093A1 (en) 2014-12-04
KR20140104477A (ko) 2014-08-28
FR2984007B1 (fr) 2015-05-08
FR2984007A1 (fr) 2013-06-14
CN103988285A (zh) 2014-08-13
WO2013088226A1 (en) 2013-06-20
US9659777B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN103988285B (zh) 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体
CN105431936B (zh) 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
JP4718425B2 (ja) 複合基板の作製方法
US8993461B2 (en) Method for curing defects in a semiconductor layer
CN103168342B (zh) 用于射频或电力应用的电子器件和制造这种器件的工艺
US9293473B2 (en) Method for manufacturing a semiconductor on insulator structure having low electrical losses
KR101298859B1 (ko) 저온 결합 방법 및 결합된 구조
JP6265130B2 (ja) 複合基板の製造方法
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US7452785B2 (en) Method of fabrication of highly heat dissipative substrates
JP2006527479A (ja) 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法
TWI476927B (zh) 半導體裝置的製造方法
CN101106073B (zh) 用于稳定结合界面的热处理
TWI335614B (en) Method of producing bonded wafer
WO2010000596A1 (en) Process for manufacturing a structure comprising a germanium layer on a substrate
US7119400B2 (en) Isotopically pure silicon-on-insulator wafers and method of making same
TW201606878A (zh) 具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
US20110165758A1 (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
US8198628B2 (en) Doped substrate to be heated
EP2804202B1 (en) Method for manufacturing a thermally oxidized heterogeneous composite substrate
CN104160494B (zh) 测试绝缘体上半导体结构的方法和所述测试对于这样的结构的制造的应用
Gadre et al. Thermal stability and adhesion improvement of Ag deposited on Pa-n by oxygen plasma treatment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant