TW201606878A - 具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置 - Google Patents

具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201606878A
TW201606878A TW104117878A TW104117878A TW201606878A TW 201606878 A TW201606878 A TW 201606878A TW 104117878 A TW104117878 A TW 104117878A TW 104117878 A TW104117878 A TW 104117878A TW 201606878 A TW201606878 A TW 201606878A
Authority
TW
Taiwan
Prior art keywords
semiconductor
impurity
layer
boron
film
Prior art date
Application number
TW104117878A
Other languages
English (en)
Inventor
Toshiaki Seino
Naoyuki Kobayashi
Toshio Kudo
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Publication of TW201606878A publication Critical patent/TW201606878A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明包括於半導體的一表面上形成含雜質膜的膜形成步驟、及自所述一表面側向所述半導體照射雷射光而使所述半導體表層熔融的熔融步驟，所述熔融步驟中，使雜質摻雜於已熔融的所述半導體中，形成雜質的高濃度區域，藉此形成所述吸氣層，故而，可使高濃度的雜質摻雜於半導體表層，且藉由使雜質高濃度地摻雜於已熔融的半導體中，而形成雜質的高濃度區域，從而能對半導體表層賦予吸氣能力。進而，藉由照射雷射光，能進行低熱負載的處理。

Description

具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置
本發明有關於一種具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置。
使矽晶圓具有吸氣效果的吸氣技術（參照非專利文獻1）可分類為內質吸氣（以下稱為IG（Intrinsic Gettering））技術與外質吸氣（以下稱為EG（Extrinsic Gettering））技術。前者是利用高溫熱處理使矽晶圓原本所含的氧凝聚析出，使矽晶圓中產生缺陷，使其周邊形成應變場，藉此使其具有吸氣效果。後者是自矽晶圓的外部賦予應變場或化學作用而使其具有吸氣效果。
EG技術中，有照射雷射法，且將雷射誘發缺陷用作吸氣源。例如，嘗試過將超短脈衝雷射（參照專利文獻1）、近紅外雷射（參照專利文獻2）、KrF準分子雷射（參照非專利文獻1）、Q開關釹：釔鋁石榴石雷射（Nd：YAG laser）（參照非專利文獻2、非專利文獻3）作為光源而在Si晶圓的表層附近誘發破碎層（結晶缺陷），對金屬雜質進行捕獲（吸氣）、除去。
具體而言，專利文獻1中，提出照射超短脈衝雷射（脈寬：1.0E-15 sec～1.0E-8 sec；波長300 nm～1200 nm）而於幾十微米（μm）左右的深度形成吸氣層（包含非晶層）的雷射吸氣技術。 專利文獻2中，提出照射近紅外雷射，而於厚度小於100 μm的矽晶圓的某一深度形成厚度小於1 μm的破碎層的雷射吸氣技術。 關於EG技術，非專利文獻1中介紹了採用KrF準分子雷射的吸氣技術，非專利文獻2與非專利文獻3中介紹了採用Q開關Nd：YAG雷射的吸氣技術。
專利文獻3中，設計了如下技術：向矽基板背面離子植入硼，使硼達到2×1020 /cm3 以上，藉此，使矽內部產生B12團簇，該團簇對矽基板中的金屬雜質離子進行吸氣。
專利文獻4「矽晶圓的製造方法」中，於矽基板背面，藉由照射雷射而摻雜氧、碳、氮中的任一種元素以上的雜質，從而製造出現有的採用柴科斯基（Czochralski）法的單晶晶圓製造中無法實現的、局部高濃度地摻雜有雜質的晶圓。該技術中進行如下設計：對於Si晶圓中的元素，使氧以1.0×1018 /cm3 ～2.0×1019 /cm3 的濃度存在，使碳以1.0×1017 /cm3 ～1.0×1018 /cm3 的濃度存在，使氮以1.0×1015 /cm3 ～1.0×1017 /cm3 的濃度存在，對該晶圓依序於惰性氣體環境中、以1200℃的溫度實施1小時的高溫熱處理（滑動評價熱處理）後，實施在氧化環境中以800℃的溫度進行4小時的熱處理繼而在氧化環境中以1000℃的溫度進行16小時的熱處理的兩段熱處理（體微缺陷（Bulk MicroDefect，BMD）密度評價熱處理），藉此製造出吸氣能力高的晶圓。
根據三次元結構系統級封裝（System in Package，SiP）的技術線路圖（日本半導體技術線路圖（Semiconductor Technology Roadmap of Japan：STRJ）），近年來預想矽晶圓厚度達到10 μm級別，為了不對位於極薄Si晶圓表層的元件結構造成熱損傷，須於其背面形成新的吸氣層。因此，作為吸氣技術，目前主流的是可進行低溫製程的EG法。 現有技術文獻 專利文獻
專利文獻1：日本專利特開2010-283220號公報 專利文獻2：日本專利特開2007-165706號公報 專利文獻3：日本專利特開2013-201275號公報 專利文獻4：日本專利特開2012-49397號公報 非專利文獻
非專利文獻1：「半導體世界（Semiconductor World）」1987年1月號P88～95,「超大規模積體電路（Large Scale Integrated circuit，LSI）晶圓的結晶缺陷與吸氣技術」 非專利文獻2：Y.早藤、T.簗田、Y.青木：「電化學學會期刊」128（1981）p.1975,「雷射損傷吸氣及其於矽的使用壽命改善之應用」（Y.Hayafuji、T.Yanada、and Y.Aoki：JOURNAL OF THE ELECTROCHEMICAL SOCIETY 128（1981）p.1975,「Laser Damage Gettering and Its Application to Lifetime Improvement in Silicon」） 非專利文獻3：C.W.皮爾斯與V.J.紮雷卡斯：「電化學學會期刊」126、No.8（1979）P.1436,「一種晶格損傷吸氣的新方法」（C.W.Pearce and V.J.ZaLeckas：JOURNAL OF THE ELECTROCHEMICAL SOCIETY 126、N0.8（1979）P.1436,「A New Approach to Lattice Damage Gettering」）
[發明所欲解決之課題]
於三次元積層半導體裝置中使用的矽晶圓的吸氣層形成技術中，在可實施低溫製程的EG法中，作為表面側的設有元件結構的面，對背面側進行研削而薄化之後，照射雷射光。然而，若矽晶圓的厚度變得極薄至10 μm級別，則存在容易因所形成的破碎層等的損傷而破損的問題。
專利文獻3的技術中，因使用離子植入，故存在裝置高價的問題，且因所需的劑量大，為3×1016 /cm2 ，故存在製程須花費時間的問題。 專利文獻4的技術中，照射雷射的目的在於使氧、碳、氮固溶於Si晶圓中，之後的高溫熱處理對於吸氣能力的體現而言為不可缺的。因此，存在如下問題：於雷射非照射面形成元件後，無法進行採用高溫熱處理的吸氣層形成處理。
本發明是以所述情況為背景而完成，其目的之一在於提供一種當吸氣處理時，藉由對形成有含雜質膜的半導體照射雷射，從而可不會對半導體造成熱損傷地於半導體面形成有效的吸氣層，且即便在矽晶圓已薄化時亦不易產生破損等的具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置。 [解決課題之手段]
即，本發明的具吸氣層之半導體的製造方法中，第1本發明是一種具吸氣層之半導體的製造方法，其特徵在於：包括於所述半導體的一表面上形成含雜質膜的膜形成步驟、及自所述一表面側向所述半導體照射雷射光而使所述半導體表層熔融的熔融步驟，所述熔融步驟中，使雜質摻雜於已熔融的所述半導體中而形成雜質的高濃度區域，藉此形成所述吸氣層。 如所述第1本發明，第2本發明的具吸氣層之半導體的製造方法的特徵在於：所述含雜質膜為含硼膜、或含碳膜、或含硼及碳的膜，摻雜於所述半導體中的雜質為硼與氧、碳與氧、以及硼、碳與氧中的任一種組合。 如所述第2本發明，第3本發明的具吸氣層之半導體的製造方法的特徵在於：所述含硼膜包含硼、氧化硼、矽與硼的混合物、矽與氧化硼的混合物、氧化矽與硼的混合物、氧化矽與氧化硼的混合物中的任意一種以上。 如所述第1本發明～第3本發明中的任一發明，第4本發明的具吸氣層之半導體的製造方法的特徵在於：所述膜形成步驟中，將含有所述雜質與溶媒的含雜質液塗佈於所述半導體膜的所述一表面上，之後，進行煅燒而形成所述含雜質膜。 如所述第1本發明～第4本發明中的任一發明，第5本發明的具吸氣層之半導體的製造方法的特徵在於：所述雷射光具有透過所述含雜質膜且被所述半導體的表層吸收的波長。 如所述第1本發明～第5本發明中的任一發明，第6本發明的具吸氣層之半導體的製造方法的特徵在於：所述雷射光具有被所述含雜質膜吸收的波長，利用來自藉由所述雷射光的照射而達到高溫的所述含雜質膜的熱傳遞，使所述半導體表層熔融。 如所述第1本發明～第6本發明中的任一發明，第7本發明的具吸氣層之半導體的製造方法的特徵在於：於所述高濃度區域，形成有因高濃度雜質所致的結晶缺陷。 如所述第7本發明，第8本發明的具吸氣層之半導體的製造方法的特徵在於：所述結晶缺陷具有積層缺陷，該積層缺陷是指因高濃度的氧以外的雜質與氧而使半導體的結晶面混亂，從而使結晶方位或/及晶格間隔存在偏差。 如所述第1本發明～第8本發明中的任一發明，第9本發明的具吸氣層之半導體的製造方法的特徵在於：於在半導體的另一表面形成電路的步驟、及所述膜形成步驟之前，包括對形成有電路的所述半導體的所述一表面側進行研磨而薄層化的步驟。
第10本發明的半導體裝置的製造方法的特徵在於：將利用如所述第1本發明～第9本發明中的任一項所述的方法所製造的具吸氣層之半導體積層，於所積層的半導體內部設置貫通電極，利用所述貫通電極使所積層的半導體間電性連接。
第11本發明的半導體裝置的特徵在於：於主表面形成有電路，且於已薄化的半導體的背面側，照射雷射光而從所述半導體外部摻雜有雜質，從而使所述半導體中形成有由雜質的高濃度區域形成的吸氣層。 如所述第11本發明，第12本發明的半導體裝置的特徵在於：利用穿過設於所述半導體的背面側的含雜質膜的所述雷射光進行照射，而摻雜有所述雜質。 如所述第12本發明，第13本發明的半導體裝置的特徵在於：所述含雜質膜為含硼膜或含碳膜、或含硼及碳的膜，所述高濃度地摻雜於矽中的雜質包含硼與氧、碳與氧、以及硼與碳與氧中的任一種組合。 如所述第11本發明～第13本發明中的任一發明，第14本發明的半導體裝置的特徵在於：於所述高濃度區域，形成有因高濃度雜質所致的結晶缺陷。 如所述第14本發明，第15本發明的半導體裝置的特徵在於：所述結晶缺陷具有積層缺陷，該積層缺陷是指因高濃度的硼與氧而使半導體的結晶面混亂，從而使結晶方位或/及晶格間隔存在偏差。 如所述第11本發明～第15本發明中的任一發明，第16本發明的半導體裝置的特徵在於：於背面積層有具有吸氣層的半導體，在所積層的半導體內部具有貫通電極，利用所述貫通電極使積層的半導體間電性連接。 如所述第11本發明～第16本發明中的任一發明，第17本發明的半導體裝置的特徵在於：所述半導體為半導體矽。 [發明的效果]
本發明中，是從含雜質膜等側照射雷射光而使含雜質膜等與半導體表層熔融，因此，無須使用離子植入，便能廉價且以高處理量使高濃度的雜質摻雜至半導體表層。而且，藉由使雜質高濃度地摻雜至已熔融的半導體中，而形成雜質的高濃度區域，從而，具有能對半導體表層賦予吸氣能力的優良效果。而且，藉由照射雷射光，可實施低熱負載的處理，故而，即便於另一面側形成有電路時，亦可不會對半導體的表面的電路造成熱損傷地進行處理。進而，因雷射照射面平坦，故而，亦具有晶圓的抗折強度高、不易破損的效果。
本發明中，於所摻雜的雜質的高濃度區域，形成有因高濃度區域所致的結晶缺陷，且所形成的結晶缺陷產生積層缺陷，該積層缺陷是指因高濃度的雜質而使半導體的結晶面略微混亂、藉此使結晶方位或/及晶格間隔略微存在偏差，從而不會使半導體產生大的應變，且具有如下非常優良的效果：即便在300℃～500℃左右的低溫下亦可作為Cu等金屬雜質的強力的吸氣部位發揮功能。
本發明中，雜質的高濃度區域雖含有非常多的雜質但不會使半導體基板產生大的應變，且具有如下非常優良的效果：即便在300℃～500℃左右的低溫下亦可作為Cu等金屬雜質的強力的吸氣部位發揮功能。
（實施方式1） 以下，基於圖1（a）～圖1（e）對本發明的實施方式1進行說明。圖1（a）是本實施方式中使用的矽晶圓1的圖，矽晶圓1相當於本發明的半導體。 矽晶圓1既可如圖所示般於主表面1a經過各種步驟而形成有元件層2（亦包含配線層等），亦可使用藉由薄化處理成為幾十微米（μm）（例如，100 μm，進而為例如50 μm以下）的厚度的薄晶圓，還可為通常厚度的晶圓。而且，矽晶圓1可為針對每個晶片已進行分割的狀態。
圖1（b）表示含雜質膜的形成步驟。該步驟中，於矽晶圓1的背面1b側形成含雜質膜。形成膜時，可利用各種成膜步驟。背面1b相當於本發明方法中的一表面。 首先，對含硼膜的形成進行說明。於使用塗佈的方法中，準備含硼膜的原料液，在晶圓1的背面1b側，利用旋塗等方法形成含雜質原料液膜3a。作為含硼膜的原料液，可使用例如作為聚乙烯醇與氧化硼的反應物的PBF聚合物等。塗佈方法可為狹縫塗佈機等旋塗以外的方法。
繼而，如圖1（c）所示，為了對含雜質原料液膜3a進行乾燥及煅燒，而於100℃～400℃以下的溫度下使膜中的PBF聚合物分解而形成氧化硼（B2 O3 ）。由此獲得含雜質膜3b。此時，分解不充分而可使膜中殘留PBF聚合物或黏合劑等成分。乾燥、煅燒後的含硼膜可例如以100 nm～200 nm的厚度形成，但厚度並不限於此範圍。然而，相對於入射光的反射率會根據照射的雷射光4的波長與含雜質膜3b的光學特性或厚度而變化，故而，為了減少反射損失，理想的是設成令反射率達到最小的厚度。
而且，作為含雜質膜3b的其他形成方法，亦可使用真空蒸鍍、濺鍍或化學氣相沈積（Chemical Vapor Deposition，CVD）等各種真空成膜製程形成。該等成膜方法中，可直接形成含雜質膜3b。作為形成的膜，可例示硼（B）、氧化硼（B2 O3 ）、矽與硼的混合物（Si︰B）、氧化矽與硼的混合物（SiO2 ︰B）、矽與氧化硼的混合物（Si︰B2 O3 ）、氧化矽與氧化硼的混合物（SiO2 +B2 O3 ）。然而，作為本發明，並不限於這些，只要含有硼即可。再者，較佳為，於形成含有硼的含雜質膜3b之前，利用各種清洗來提昇矽晶圓1與膜的密接性。例如，當使矽晶圓1的表面為親水性而令密接性提昇時，可進行包含氨水與過氧化氫水的SC1清洗等。再者，清洗方法並無特別限定，可採用多種方法。
圖1（d）表示照射雷射步驟。作為本發明的示例，對於照射透過B2 O3 膜的波長的雷射的情況進行說明。作為一例，可於能量密度6 J/cm2 、脈衝半值寬300 ns的條件下，自矽晶圓1的含雜質膜3b之側（背面1b側）照射波長515 nm的雷射光4。 再者，關於雷射光4的脈衝半值寬以及能量密度，可適當選擇，只要滿足透過含雜質膜3b而被矽晶圓1吸收、且使矽晶圓1表層及含雜質膜的一部分以上熔融的條件即可。關於本發明，並不限於特定的條件，但波長適宜使用例如510 nm～540 nm的綠色區域的波長。藉此，可考慮到處理量而獲得高輸出。脈衝半值寬理想的是500 ns以下，更理想的是300 ns以下。關於能量密度，為了產生熔融，可例示0.5 J/cm2 ～6.0 J/cm2 。
該實施方式中，雷射光4設為主要透過含雜質膜3b且被矽晶圓1表層吸收的波長，故而，具有如下優良的效果：能防止照射雷射光時膜剝離、蒸發、或飛散，能在含雜質膜密接於矽晶圓的狀態下照射雷射，故而，能使矽基板與含雜質膜的界面穩定地熔融，結果能以良好的再現性實現熔融深度與高濃度的雜質摻雜濃度。其次，亦具有防止例如因硼化合物污染光學系統的效果。
若考慮到吸氣層的厚度與效果，熔融深度理想的是2 μm以下。若熔融深度相對於矽晶圓1的厚度而言相對變厚，則容易對矽晶圓1的元件層2造成熱影響，故而，熔融深度更理想的是1.0 μm以下，進一步理想的是0.5 μm以下。熔融深度可根據能量密度與脈衝半值寬而控制。以上述方式獲得的吸氣層的厚度理想的是以矽晶圓1表面為基點的最深的位置為1 μm以下。再者，因同樣的理由，以相同的基準，吸氣層的厚度理想的是0.5 μm以下，更理想的是0.25 μm以下。而且，雷射光4的短軸方向以及長軸方向上的重複率（重疊（overlap）率）可根據需要適當選定（短軸方向例如為50%～90%、長軸方向例如為10%～50%），本發明中並無特別限定。
照射的波長515 nm的雷射光4大致透過B2 O3 膜，故而，透過的雷射光到達矽晶圓後會被吸收，使矽晶圓1表層熔融。此時，與已熔融的矽5a的邊界的含雜質膜3b的B2 O3 膜的一部分或全部會熔融。硼與氧作為雜質而擴散至已熔融的矽5a中。 再者，該實施方式中，作為雜質之一的氧是包含於含雜質膜3b中而供給，但本發明中，該雜質可由熔融時環境中的氧、由B或Si：B表層等自然氧化膜、矽晶圓表層的自然氧化膜的氧來獲取、或是於SC1清洗等中自微量地形成於矽晶圓表層的SiO2 膜中的氧等供給全部或一部分，或為由來自上述途徑的氧複合而成。
而且，另外，作為含雜質膜，當形成有具有硼的含雜質膜時，相當於即便同樣照射波長515 nm的雷射光4亦不會透過的情況。此時，形成幾十奈米（nm）左右的薄的硼膜，使照射的雷射光4由硼膜吸收，能利用來自達到高溫的硼膜的熱傳遞而使矽晶圓表層熔融。此時，已熔融的矽達到高溫，硼自硼膜界面向已熔融的矽中擴散。如此，當對於含雜質膜照射雷射光而使半導體間接熔融時，含雜質膜的厚度理想的是例如10 nm～100 nm。然而，作為本發明，其厚度並未限定於特定的範圍。
圖1（e）表示吸氣層的形成。與硼或氧一同熔融的已熔融的矽5a受冷卻而結晶化成單晶矽，藉此恢復為固體，此時融入的硼與氧作為高濃度的雜質而進入至矽結晶中。如此形成高濃度雜質擴散層5b。而且，形成B膜時，C成分自黏合劑成分中作為雜質而擴散，從而亦可形成具有B與C兩者的特性的吸氣層。於高濃度雜質擴散層5b的最表層側，進而形成有雜質濃度高的超高濃度雜質擴散層5c。該超高濃度雜質擴散層5c相當於冷卻時逐漸恢復為固體的已熔融的矽中的、最終結晶化而恢復為固體的部分，因結晶中的作為雜質的硼以及氧的濃度非常高，故而，會使欲結晶化為單晶的矽的結晶排列混亂，結果形成晶格間隔或結晶方位略微不同的積層缺陷。再者，圖中，於矽晶圓1的背面1b側，發現有殘存的含雜質層3c。殘存的含雜質層3c亦存在如下情況：融入至已熔融的矽5a中的硼與氧中的、最終未進入矽結晶中的部分再次固體化而形成於表層。
針對經過所述一例中的步驟的半導體，對於硼與氧的深度方向濃度分佈進行二次離子質譜（Secondary Ion Mass Spectroscopy，SIMS）分析。其結果示於圖2。 將分析前完全除去含雜質層3c的半導體用作樣本。自深度約1.6 μm起的表層，硼與氧濃度逐漸昇高，該部分熔融，且於已熔融的矽5a中，硼與氧作為雜質而高濃度地擴散，成為高濃度雜質擴散層5b。自深度約1.2μm起的表層的硼濃度為1E17/cm3 以上的高濃度，自深度約1.0 μm起的表層的氧濃度為高於1E19/cm3 的高濃度。進而，於自深度60 nm起的表層的最表層，形成有硼與氧濃度非常高的超高濃度雜質擴散層5c，該部分含有結晶缺陷。於深度約20 nm附近處，硼與氧形成同樣的峰值，硼濃度為最大1E18/cm3 左右，氧濃度於30 nm深度超過1E20/cm3 。
通常的固體矽的密度約為5E22/cm3 ，故而，0.5%為作為雜質的氧，濃度非常高。圖3表示位於高濃度雜質擴散層5b的表層側的超高濃度雜質擴散層5c的TEM影像。於自表層約20 nm附近的深度，觀察到一條條的雲紋條紋，且表現出該區域形成有晶格間隔或結晶方位略微不同的積層缺陷。此種缺陷分類為面缺陷。再者，根據本實施方式，由TEM影像可知，形成有吸氣層的矽晶圓的表面在平坦（flat）的鏡面狀態下具有充分的抗折強度，晶圓內的應變不大，故而矽晶圓無翹曲。形成有吸氣層的矽晶圓相當於本發明中的具吸氣層之半導體。
繼而，自形成有吸氣層的矽晶圓完全地除去含硼的含雜質層3c，對雙面進行清洗，評價吸氣能力。評價方法如下所述。 實施清洗，直至自矽晶圓的雙面完全檢測不到Cu為止，對形成有吸氣層的矽晶圓背面側進行定量污染，以使Cu濃度達到約1E11/cm2 。之後，對矽晶圓背面以300℃進行30分鐘加熱而使Cu熱擴散。最後，測定矽晶圓表面的Cu濃度，藉此，評價自背面擴散至表面的Cu濃度。於吸氣能力的評價中，因每個矽晶圓均存在個體差，故而，僅於1塊矽晶圓內的一半形成吸氣層，而於另一半不形成吸氣層而是作為參照。首先，於參照部，檢測出平均為1.3E10/cm2 的Cu，而於吸氣層形成部的任一計測點均未檢測出Cu。其後，進而於400℃以及500℃下各進行30分鐘加熱，之後，同樣地測定Cu濃度，但於吸氣層形成部的任一計測點均未檢測出Cu。已示的圖2的Cu為吸氣評價後的Cu的深度方向濃度分佈，將硼或氧達到非常高濃度的深度約20 nm作為峰值且捕獲Cu，於距表層20 nm的深度附近的TEM影像中觀察到積層缺陷，因此，其附近作為強力的吸氣部位發揮作用。因此，本實施方式的吸氣層具有吸氣能力。
根據本實施方式，於硼與氧的高濃度區域，形成有因硼與氧的高濃度區域所致的結晶缺陷，所形成的結晶缺陷具有積層缺陷，該積層缺陷是指因高濃度的硼與氧而使矽的結晶面略微混亂，藉此，使結晶方位或晶格間隔略微存在偏差，故而，不會使半導體基板產生大的應變，且具有如下非常優良的效果：即便於300℃～500℃左右的低溫下亦可作為Cu等金屬雜質的強力的吸氣部位而發揮功能。
（實施方式2） 實施方式2中，對於使用有含碳膜的吸氣層的形成進行說明。主要部分與實施方式1相同，故而，基於圖4（a）～圖4（e）僅對不同的部分進行說明。 圖4（b）表示含雜質膜的形成步驟。形成含碳膜時，準備作為含碳膜的原料的原料液，於矽晶圓1的背面1b側利用旋塗等方法形成含雜質膜原料液膜6a。作為含碳膜的原料液，可使用例如碳黑與有機黏合劑的混合物等。而且，亦可使用塗佈丙烯酸系樹脂而形成的各種樹脂膜或聚合物膜。塗佈方法亦可為狹縫塗佈機等旋塗以外的方法。
繼而，如圖4（c）所示為了使含雜質膜原料液膜6a乾燥，而於室溫～100℃左右的溫度下使膜中的有機黏合劑乾燥，形成含碳膜。如此獲得含雜質膜6b。此時，分解不充分從而可使黏合劑成分殘留於膜中。乾燥後的含碳膜可例如以100 nm～200 nm的厚度形成，但厚度並不限定於該範圍。然而，對於入射光的反射率會根據照射的雷射波長與含碳膜的光學特性或厚度而變化，故而，為了減少反射損失，理想的是設為令反射率達到最少厚度。再者，較佳為，於形成含碳膜之前藉由各種清洗而使矽晶圓與膜的密接性提昇。例如，當使矽晶圓1的表面為親水性而使密接性提昇時，可例示包含氨水與過氧化氫水的SC1清洗。
圖4（d）表示照射雷射步驟。作為本發明的示例，針對對於由碳黑與有機黏合劑的混合物形成的黑色的含碳膜照射不會透過該膜的波長的雷射光的情況進行說明。作為一例，以能量密度3 J/cm2 、脈衝半值寬300 ns的條件，自矽晶圓1的含雜質膜6b之側照射波長515 nm的雷射光4。再者，關於雷射光4的脈衝半值寬以及能量密度，可於主要被含雜質膜6b吸收、且使矽晶圓表層熔融的條件下適當選擇。作為本發明，雖並不限於特定的條件，波長可使用例如510 nm～540 nm的綠色區域的波長。藉此，可考慮到處理量而獲得高輸出。脈衝半值寬理想的是1200 ns以下，更理想的是300 ns以下。關於能量密度，為了產生熔融，可例示0.5 J/cm2 ～6.0 J/cm2 。
然而，若考慮到吸氣層的厚度及效果，則熔融深度理想的是2 μm以下。若熔融深度相對於矽晶圓1的厚度而相對變厚，則容易對矽晶圓1的元件層2造成熱影響，故而，熔融深度更理想的是1.0 μm以下，進而理想的是0.5 μm以下。 熔融深度可由能量密度與脈衝半值寬而控制。以所述方式獲得的吸氣層的厚度理想的是，以矽晶圓表面為基點而於最深的位置為1 μm以下。再者，因同樣的理由，以相同的基準，吸氣層的厚度理想的是0.5 μm以下，更理想的是0.25 μm以下。 而且，雷射光4的短軸方向以及長軸方向上的重複率（重疊率）可根據需要而適當選定（短軸方向例如為50%～90%、長軸方向例如為10%～50%），本發明並無特別限定。照射的波長515 nm的雷射光4大致被含碳的含雜質膜6b吸收，故而，被吸收的雷射光4轉換為熱，該熱到達矽晶圓1且使矽晶圓表層熔融。此時，碳與氧自與已熔融的矽7a的邊界的含碳膜作為雜質擴散至已熔融的矽7a中。
而且，當作為含雜質膜6b形成有丙烯酸系樹脂膜時，相當於同樣照射波長515 nm的雷射光4亦會透過的情況。此時，照射的波長515 nm的雷射光4大致透過丙烯酸系樹脂膜而到達矽晶圓1後被吸收，使矽晶圓表層熔融。此時，與已熔融的矽的邊界的丙烯酸系樹脂膜的一部分或全部進入至已熔融的矽7a中，藉此，碳與氧作為雜質而擴散。
圖4（e）表示吸氣層的形成。與碳或氧一同熔融的已熔融的矽7a受冷卻而結晶化成單晶矽，藉此恢復為固體，此時融入的碳與氧作為高濃度的雜質而進入至矽的結晶中。如此形成高濃度雜質擴散層7b。於高濃度雜質擴散層7b的最表層側，進而形成有雜質濃度高的超高濃度雜質擴散層7c。該超高濃度雜質擴散層7c相當於冷卻時逐漸恢復為固體的已熔融的矽中的、最後結晶化而恢復為固體的部分，但未形成明顯的缺陷。再者，圖中，於矽晶圓1的背面1b側，發現有殘存的含雜質層6c。殘存的含雜質層6c亦存在如下情況：融入至已熔融的矽7a中的碳中的、最終未進入至矽結晶中的部分再次固體化而形成於表層。
圖5中表示針對經過所述一例中的步驟的半導體，對於碳與氧的深度方向濃度分佈進行SIMS分析的結果。將分析前完全除去含碳的含雜質層6c的半導體用作樣本。於自深度約1.0 μm起的表層，碳與氧濃度逐漸昇高，碳與氧作為雜質而高濃度地擴散至該部分已熔融的矽7a中，成為高濃度雜質擴散層7b。自深度約0.22 μm起的表層的碳濃度成為1E19/cm3 以上的高濃度。進而，於自100 nm起的表層的最表層，形成有碳與氧的濃度非常高的超高濃度雜質擴散層7c。於深度約30 nm附近處，碳與氧形成同樣的峰值，碳濃度為最大5E21/cm3 左右，於50 nm深度超過1E21/cm3 ，氧濃度於30 nm深度超過5E20/cm3 。
通常的固體矽的密度約為5E22/cm3 ，故而，10%為碳，1%為氧，故而濃度非常高。圖6表示位於高濃度雜質擴散層7b的表層側的超高濃度雜質擴散層7c的TEM影像。位於利用本方法形成的高濃度雜質擴散層7b的表層側的超高濃度雜質擴散層7c具有10 nm左右的若干的表面皺褶，故而，表層所見的10 nm左右的結構是由該凹凸而形成，且自該處起直至25 nm左右的深度，為碳與氧濃度特別高的區域。自高濃度雜質擴散層7b表層至較深的部分，未觀察到明顯的缺陷，認為未形成錯位或積層缺陷。然而，因含約10%的碳，故而，單晶矽的矽原子位置的一部分被碳原子佔據，因此可能會形成對一部分進行置換後的單晶矽，但並不一定如此。因原子尺寸不同的碳對矽進行置換，可能會產生應變或應力。而且，認為未形成錯位或積層缺陷，故而，10%的碳原子或1%的氧原子亦可能成為晶格間原子等的點缺陷，但並不一定如此。再者，根據TEM影像可知，形成有本發明中形成的吸氣層的矽晶圓雖具有若干的表面皺褶但具有充分的抗折強度，晶圓內的應變不大，故矽晶圓無翹曲。形成有該實施方式中的吸氣層的矽晶圓相當於本發明的具吸氣層之半導體。
繼而，自形成有吸氣層的矽晶圓完全地除去含碳的含雜質層6c，對雙面進行清洗，評價吸氣能力。評價方法如下所述。實施清洗，直至自矽晶圓的雙面完全檢測不到Cu為止，對形成有吸氣層的矽晶圓背面側進行定量污染，以使Cu濃度達到約1E11/cm2 。之後，對矽晶圓背面以300℃進行30分鐘加熱而使Cu熱擴散。最後，測定矽晶圓表面的Cu濃度，藉此，評價自背面擴散至表面的Cu濃度。於吸氣能力的評價中，因每個矽晶圓均存在個體差，故而，僅於1塊矽晶圓內的一半形成吸氣層，而於另一半不形成吸氣層而是作為參照。首先，於參照部，檢測出平均為2.1E10/cm2 的Cu，而於吸氣層形成部的任一計測點均未檢測出Cu。其後，進而於400℃以及500℃下各進行30分鐘加熱，之後，同樣地測定Cu濃度，但於吸氣層形成部的任一計測點均未檢測出Cu。已示的圖5的Cu為吸氣評價後的Cu的深度方向濃度分佈，將碳或氧達到非常高濃度的深度約30 nm作為峰值且捕獲Cu，因此，其附近作為強力的吸氣部位發揮作用。因此，本實施方式的吸氣層具有吸氣能力。
根據本實施方式，碳與氧的高濃度區域雖含有非常多的碳與氧但不會使矽基板產生大的應變，且具有非常優良的效果：即便於300℃～500℃左右的低溫下亦作為Cu等金屬雜質的強力的吸氣部位發揮功能。
而且，實施方式1、實施方式2中，利用於主表面形成有電路、且已自背面側薄化的矽晶圓的背面形成含雜質膜的步驟、及自含雜質膜的側照射雷射光而使含雜質膜與矽晶圓表面熔融的步驟，使已熔融的矽中高濃度地摻雜硼或碳與氧，因硼與氧的高濃度區域所致的結晶缺陷、或藉由形成碳與氧的呼應濃度區域而於已薄化的矽晶圓背面形成有吸氣層，故而即便產生金屬污染，金屬雜質亦不會被吸入至吸氣層，故而，具有如下產業上的優良效果：良率不會下降，長年使用的半導體裝置的故障或劣化少。
（實施方式3） 實施方式3中，基於圖7（a）～圖7（g），對於將具有本發明的吸氣層的矽晶圓1應用於三次元積層的半導體裝置的情況下的製造步驟的一例進行說明。 首先，準備比最終厚度更厚的矽晶圓1（例如厚度775 μm），於矽晶圓1的主表面設置元件層2，於該元件層進行電極埋入與凸塊10的形成（圖7（a））。繼而，對矽晶圓1的背面側進行研削、研磨，而薄型化為例如10 μm的厚度左右（圖7（b））。之後，於經研削、研磨的背面側形成含雜質原料液膜3a（（圖7（c））。之後，雖未圖示，但對含雜質原料液膜3a進行乾燥以及煅燒而形成含雜質膜3b，於大氣中，自具有含雜質膜3b的面側照射上文所說明的雷射光4，使矽晶圓1的表層部熔融，生成已熔融的矽5a（圖7（d））。已熔融的矽5a的深度為距背面側表面2 μm以下。該熔融中，藉由使含雜質膜的一部分或全部熔融，而使作為雜質的硼與氧自表面的含雜質膜3b擴散至已熔融的矽5a內，從而摻雜有高濃度的雜質。
繼而，藉由雷射光4的脈衝停止，從而利用急冷一面使雜質自液相/固相界面進入表面，一面使矽結晶化而形成高濃度雜質擴散層5b以及超高濃度雜質層5c。形成作為最表層的超高濃度雜質層5c。於作為最表層的超高濃度雜質層5c，形成結晶缺陷或含有%級的超高濃度雜質的雜質濃度更高的層，並且含有超高濃度雜質層5c的高濃度雜質擴散層5b具有作為吸氣層的功能。當不需要殘存的含雜質膜時，將其除去。繼而，轉移至矽穿孔（Through Silicon Via，TSV）成形步驟，首先，作為TSV成形，於背面側形成保護層13，且於背面側開設通孔14（圖7（e）），繼而，將Cu埋入該通孔14，形成電極11（圖7（f）），進而，對背面側的保護層13進行研削之後，形成連接於電極11的背凸塊12（圖7（g）），切取晶片。將該等晶片依序於縱方向積層、接合，藉此，可獲得三次元積層有具有吸氣層的矽晶圓的半導體裝置。
（實施方式4） 而且，圖8（a）～圖8（g）為表示作為含雜質層而使用有含雜質原料液膜6a的步驟的圖。再者，關於與上文同樣的構成，標註相同的符號且省略說明。可基於含雜質膜6b，形成高純度雜質擴散層7b以及超高濃度雜質層7c，且利用同樣的步驟製造出半導體裝置。
所述實施方式3、實施方式4中，是對於將晶片積層於晶片的C至C進行說明，但利用將晶片積層於晶圓的C至W、或是將晶圓積層於晶圓的W至W亦可獲得三次元積層有具有吸氣層的矽晶圓的半導體裝置。進而，此處，對於TSV形成步驟採用於形成元件層（包括配線步驟）2後自晶圓背面開設形成通孔的所謂後通孔（via last）方式來形成的情況進行說明，但對於TSV形成步驟採用於形成元件層（不包括配線步驟）後自晶圓表面開設通孔而形成電極之後進行表面配線步驟的中通孔（via middle）方式來形成的情況，亦可以同樣的方式實施。
實施方式3、實施方式4中，本發明的半導體裝置中，可將於已薄化的矽晶圓內部具有貫通電極、背面具有吸氣層者積層，利用設於晶圓內的貫通電極使所積層的晶圓間電性連接而予以使用，故而具有可生產高可靠性的三次元積層半導體這一優良效果。
（實施方式5） 實施方式5中，基於圖9（a）～圖9（f），對於應用於具有本發明的吸氣層的矽絕緣體（Silicon On Insulator，SOI）晶圓時的製造步驟的一例進行說明。 首先，作為本發明中使用的矽晶圓21，使用為了形成元件層而於晶圓表層（主表面）形成有矽無缺陷區域21a的矽晶圓。而且，亦可為為了形成元件層而於晶圓表層形成有矽磊晶成長層21b的矽晶圓（圖9（a））。 繼而，於矽晶圓21的矽無缺陷區域21a或矽磊晶成長層21b側，形成本發明的含雜質膜3b或含雜質膜6b，藉由照射雷射光4而形成作為吸氣層的包含超高濃度雜質層5c的高濃度雜質擴散層5b或包含超高濃度雜質層7c的高濃度雜質擴散層7b（圖9（b））。再者，含雜質膜3b或含雜質膜6b是於吸氣層形成後除去。
繼而，於高濃度雜質擴散層5b或高濃度雜質擴散層7b上形成絕緣膜22，使絕緣膜22的表面平坦化。該平坦化例如利用化學機械研磨進行。由此，使所述絕緣膜22的表面成為適宜與支撐基板貼合的表面狀態。繼而，利用氫離子植入，於所述矽晶圓21中形成分離層（split layer）23。分離層23的位置例如為矽無缺陷區域21a（或矽磊晶成長層21b）內部、或與矽晶圓21的邊界前後，且以於以後的步驟中矽晶圓21可剝離的方式形成。此處，對於形成於與矽晶圓21的邊界前後的情況進行說明。藉由植入氫離子，形成成為分離面的脆弱的所述分離層23（圖9（c））。
繼而，將支撐基板24貼合於所述絕緣膜22上。於所述支撐基板24使用矽晶圓。或者，亦可使用玻璃基板或樹脂基板。此時的接合是利用耐熱性樹脂進行接著或利用電漿處理進行接著（圖9（d））。 繼而，利用所述分離層23將所述矽晶圓21側剝離。結果，於支撐基板24側形成有矽無缺陷區域21a或矽磊晶成長層21b。當將分離層23設為矽無缺陷區域21a或矽磊晶成長層21b與矽晶圓21的邊界前後時，於矽無缺陷區域21a或矽磊晶成長層21b上殘存有一部分矽晶圓21。所述矽晶圓21的剝離例如利用因低於400℃的熱處理帶來的熱衝擊進行。或，利用氮（N2 ）吹附、或使用純水噴流的物理性衝擊的賦予而進行剝離。如此，可於400℃以下進行處理。而且，由因離子植入所致的注入離子的體積膨脹而形成的分離層23成為脆弱的層，故而，可容易地利用分離層23剝離矽晶圓21。此時，於矽無缺陷區域21a或矽磊晶成長層21b的表層，殘存有分離層的一部分即分離面23a（圖9（e））。
繼而，對所述矽無缺陷區域21a或矽磊晶成長層21b表面的分離面23a進行平坦化處理。該平坦化處理可利用例如氫退火與研磨進行。該研磨例如使用化學機械研磨（Chemical Mechanical Polishing，CMP）。此時，當殘存有分離面23a與矽晶圓21時將其等除去，使矽無缺陷區域21a或矽磊晶成長層21b露出（圖9（f））。
以所述方式可製造出具有作為吸氣層的高濃度雜質擴散層5b或高濃度雜質擴散層7b的SOI晶圓，故而，容易將矽無缺陷區域21a或矽磊晶成長層21b中的金屬吸入至高濃度雜質擴散層5b或高濃度雜質擴散層7b，可排除金屬污染的影響。因此，以本發明的製造方法製造的SOI基板可期待元件作成步驟中的吸氣作用，步驟內的金屬污染級別穩固（robust），可製造出高良率、高品質的元件。
以上，已基於所述實施方式對本發明進行了說明，但只要不脫離本發明的範圍則可進行適當的變更。
1、21‧‧‧矽晶圓
1a‧‧‧主表面
1b‧‧‧背面
2‧‧‧元件層
3a、6a‧‧‧含雜質原料液膜
3b、6b‧‧‧含雜質膜
3c、6c‧‧‧含雜質層
4‧‧‧雷射光
5a、7a‧‧‧已熔融的矽
5b、7b‧‧‧高濃度雜質擴散層
5c、7c‧‧‧超高濃度雜質層
10‧‧‧凸塊
11‧‧‧電極
12‧‧‧背凸塊
13‧‧‧保護層
14‧‧‧通孔
21a‧‧‧矽無缺陷區域
21b‧‧‧矽磊晶成長層
22‧‧‧絕緣膜
23‧‧‧分離層
23a‧‧‧分離面
24‧‧‧支撐基板
圖1（a）～圖1（e）是本發明的實施方式1的步驟圖。 圖2是本發明的硼、氧及Cu的深度方向濃度分佈。 圖3是本發明的由含硼膜形成的高濃度雜質擴散層的表層的透射電子顯微鏡（Transmission Electron Microscope，TEM）影像的圖式代用照片。 圖4（a）～圖4（e）是本發明的實施方式2的步驟圖。 圖5是本發明的碳、氧及Cu的深度方向濃度分佈。 圖6是本發明的由含碳膜形成的高濃度雜質擴散層的表層的TEM影像的圖式代用照片。 圖7（a）～圖7（g）是本發明的實施方式3的步驟圖。 圖8（a）～圖8（g）是本發明的實施方式4的步驟圖。 圖9（a）～圖9（f）是本發明的實施方式5的步驟圖。
1‧‧‧矽晶圓
1a‧‧‧主表面
1b‧‧‧背面
2‧‧‧元件層
3a‧‧‧含雜質原料液膜
3b‧‧‧含雜質膜
3c‧‧‧含雜質層
4‧‧‧雷射光
5a‧‧‧已熔融的矽
5b‧‧‧高濃度雜質擴散層
5c‧‧‧超高濃度雜質擴散層

Claims (17)

  1. 一種具吸氣層之半導體的製造方法，其特徵在於包括： 於所述半導體的一表面上形成含雜質膜的膜形成步驟；以及 自所述一表面側向所述半導體照射雷射光而使所述半導體表層熔融的熔融步驟， 所述熔融步驟中，使雜質摻雜於已熔融的所述半導體中而形成所述雜質的高濃度區域，藉此形成所述吸氣層。
  2. 如申請專利範圍第1項所述的具吸氣層之半導體的製造方法，其中，所述含雜質膜為含硼膜、或含碳膜、或含硼及碳的膜，摻雜於所述半導體中的所述雜質為硼與氧、碳與氧、以及硼與碳與氧中的任一種組合。
  3. 如申請專利範圍第2項所述的具吸氣層之半導體的製造方法，其中，所述含硼膜包含硼、氧化硼、矽與硼的混合物、矽與氧化硼的混合物、氧化矽與硼的混合物、氧化矽與氧化硼的混合物中的任意一種以上。
  4. 如申請專利範圍第1項至第3項中任一項所述的具吸氣層之半導體的製造方法，其中，所述膜形成步驟中，將含有所述雜質與溶媒的含雜質液塗佈於所述半導體膜的所述一表面上，之後，進行煅燒而形成所述含雜質膜。
  5. 如申請專利範圍第1項至第4項中任一項所述的具吸氣層之半導體的製造方法，其中，所述雷射光具有透過所述含雜質膜且被所述半導體的表層吸收的波長。
  6. 如申請專利範圍第1項至第5項中任一項所述的具吸氣層之半導體的製造方法，其中，所述雷射光具有被所述含雜質膜吸收的波長，利用來自藉由所述雷射光的照射而達到高溫的所述含雜質膜的熱傳遞，使所述半導體表層熔融。
  7. 如申請專利範圍第1項至第6項中任一項所述的具吸氣層之半導體的製造方法，其中，於所述高濃度區域，形成有因高濃度雜質所致的結晶缺陷。
  8. 如申請專利範圍第7項所述的具吸氣層之半導體的製造方法，其中，所述結晶缺陷具有積層缺陷，所述積層缺陷是指因高濃度的氧以外的雜質與氧而使所述半導體的結晶面混亂，從而使結晶方位或/及晶格間隔存在偏差。
  9. 如申請專利範圍第1項至第8項中任一項所述的具吸氣層之半導體的製造方法，其中，於在所述半導體的另一表面形成電路的步驟、及所述膜形成步驟之前，包括對形成有電路的所述半導體的所述一表面側進行研磨而薄層化的步驟。
  10. 一種半導體裝置的製造方法，其特徵在於：將利用如申請專利範圍第1項至第9項中任一項所述的方法所製造的具吸氣層之半導體積層，於所積層的所述半導體內部設置貫通電極，利用所述貫通電極使所積層的所述半導體間電性連接。
  11. 一種半導體裝置，其特徵在於：於主表面形成有電路，且於已薄化的半導體的背面側，照射雷射光而從所述半導體外部摻雜有雜質，從而使所述半導體中形成有由所述雜質的高濃度區域形成的吸氣層。
  12. 如申請專利範圍第11項所述的半導體裝置，其中，利用穿過設於所述半導體的背面側的含雜質膜的所述雷射光進行照射，而摻雜有所述雜質。
  13. 如申請專利範圍第12項所述的半導體裝置，其中，所述含雜質膜為含硼膜或含碳膜、或含硼及碳的膜，高濃度地摻雜於矽中的所述雜質包含硼與氧、碳與氧、以及硼與碳與氧中的任一種組合。
  14. 如申請專利範圍第11項至第13項中任一項所述的半導體裝置，其中，於所述高濃度區域，形成有因高濃度雜質所致的結晶缺陷。
  15. 如申請專利範圍第14項所述的半導體裝置，其中，所述結晶缺陷具有積層缺陷，所述積層缺陷是指因高濃度的硼與氧而使所述半導體的結晶面混亂，從而使結晶方位或/及晶格間隔存在偏差。
  16. 如申請專利範圍第11項至第15項中任一項所述的半導體裝置，其中，於背面積層有具有所述吸氣層的所述半導體，在所積層的所述半導體內部具有貫通電極，利用所述貫通電極使積層的所述半導體間電性連接。
  17. 如申請專利範圍第11項至第16項中任一項所述的半導體裝置，其中，所述半導體為半導體矽。
TW104117878A 2014-06-03 2015-06-03 具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置 TW201606878A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014115328 2014-06-03
PCT/JP2015/065554 WO2015186625A1 (ja) 2014-06-03 2015-05-29 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW201606878A true TW201606878A (zh) 2016-02-16

Family

ID=54766698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117878A TW201606878A (zh) 2014-06-03 2015-06-03 具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置

Country Status (3)

Country Link
JP (1) JP6544807B2 (zh)
TW (1) TW201606878A (zh)
WO (1) WO2015186625A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
US11232974B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
TWI762755B (zh) * 2018-02-13 2022-05-01 法商索泰克公司 可分離結構及應用所述結構之分離方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972489B2 (en) 2015-05-28 2018-05-15 SemiNuclear, Inc. Composition and method for making picocrystalline artificial borane atoms
US11651957B2 (en) 2015-05-28 2023-05-16 SemiNuclear, Inc. Process and manufacture of low-dimensional materials supporting both self-thermalization and self-localization
IL266966B2 (en) * 2016-11-29 2024-03-01 Seminuclear Inc Method and production of low-dimensional materials that support self-thermization and self-localization
WO2019082235A1 (ja) * 2017-10-23 2019-05-02 ウルトラメモリ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596057B2 (ja) * 1979-10-11 1984-02-08 松下電器産業株式会社 半導体基板の処理方法
JPH04155930A (ja) * 1990-10-19 1992-05-28 Nec Corp 半導体装置の製造方法
JP2003257859A (ja) * 2001-09-25 2003-09-12 Sharp Corp 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法
JP5305431B2 (ja) * 2008-06-19 2013-10-02 国立大学法人東京農工大学 太陽光発電に用いられる半導体への不純物導入方法
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2012244141A (ja) * 2011-05-23 2012-12-10 Naoshi Adachi シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
KR20130113032A (ko) * 2012-04-05 2013-10-15 에스케이하이닉스 주식회사 반도체 기판, 이를 갖는 반도체 칩 및 적층 반도체 패키지
JP2013247272A (ja) * 2012-05-28 2013-12-09 Seiko Epson Corp 半導体装置の製造方法
JP5918160B2 (ja) * 2013-03-07 2016-05-18 株式会社日本製鋼所 ゲッタリング半導体ウエハおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762755B (zh) * 2018-02-13 2022-05-01 法商索泰克公司 可分離結構及應用所述結構之分離方法
US11424156B2 (en) 2018-02-13 2022-08-23 Soitec Removable structure and removal method using the structure
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
US11232974B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer

Also Published As

Publication number Publication date
JPWO2015186625A1 (ja) 2017-06-22
JP6544807B2 (ja) 2019-07-17
WO2015186625A1 (ja) 2015-12-10

Similar Documents

Publication Publication Date Title
TW201606878A (zh) 具吸氣層之半導體的製造方法、半導體裝置的製造方法以及半導體裝置
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
KR101972926B1 (ko) 결함의 형성을 제한하는 헤테로구조의 제조방법
US8367517B2 (en) Method for manufacturing SOI substrate
JP2009135430A5 (zh)
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2009135468A5 (ja) 半導体基板及び半導体装置の作製方法
CN101937861A (zh) 半导体衬底的制造方法、以及半导体装置的制造方法
TW200931536A (en) Method for manufacturing semiconductor device
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
US9659777B2 (en) Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
RU2368034C1 (ru) Способ изготовления структуры кремний на изоляторе
KR100543252B1 (ko) Ｓｏｉ 기판
TW201145360A (en) Semiconductor structure made using improved ion implantation process
JP2012244141A (ja) シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
US7902043B2 (en) Method of producing bonded wafer
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP2004320050A (ja) Ｓｏｉ基板及びその製造方法
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP2017157811A (ja) Ｓｏｉ基板及びその製造方法
KR20110063842A (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법
JP2010192712A (ja) Ｓｉｍｏｘウェーハの製造方法