JPS596057B2 - 半導体基板の処理方法 - Google Patents

半導体基板の処理方法

Info

Publication number
JPS596057B2
JPS596057B2 JP54131482A JP13148279A JPS596057B2 JP S596057 B2 JPS596057 B2 JP S596057B2 JP 54131482 A JP54131482 A JP 54131482A JP 13148279 A JP13148279 A JP 13148279A JP S596057 B2 JPS596057 B2 JP S596057B2
Authority
JP
Japan
Prior art keywords
phosphorus
substrate
film
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54131482A
Other languages
English (en)
Other versions
JPS5655040A (en
Inventor
重敏 高柳
和彦 辻
重信 秋山
薫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP54131482A priority Critical patent/JPS596057B2/ja
Publication of JPS5655040A publication Critical patent/JPS5655040A/ja
Publication of JPS596057B2 publication Critical patent/JPS596057B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明はSi単結晶基板に高温加工工程をほどこすとき
に生じる格子欠陥防止のための半導体基板の処理方法に
関する。
5Si単結晶基板に半導体装置を形成するには、酸化、
拡散などの高温加工工程を必要とする。
この高温加工工程において、単結晶基板に転位、積層欠
陥などの格子欠陥が生成、成長し、自由電子(正孔)の
トラップ、放出の中心を作つたり、10pn接合のリー
クの原因となり、半導体装置の電気的特性を劣化させる
。とくに出発材料である単結晶基板には単結晶成長時に
形成される各種点欠陥が存在し、前記格子欠陥生成の源
となることはよく知られている。高温加工工程において
格子欠15陥の生成、成長を防止する有効な方法の一つ
として、基板の一面側にリンを高濃度に拡散して高密度
転位網の層を形成して、これに点欠陥を吸収せしめる原
理が公知である。従来、Sj単結晶基板の半導体装置を
設ける一20主面(表面)の反対面(裏面)にリンを高
濃度に拡散して高密度転位網を形成する方法においては
、第1図a−eに図示するようにp型シリコン単結晶基
板21の表面にSiO2などの拡散保護膜23、24を
形成して後、P0Cl3又はPH3をノース25 とし
て電気炉中で1ステップ又は2ステップ(リンガラス被
着→拡散)法で高濃度リン拡散を行いリン拡散N+層2
5を形成する。
その後半導体装置を形成する表面側21aに格子欠陥な
どの生成、成長を防ぐため高温酸化処理を行うが、この
高温30処理時裏面の高濃度リン層からのリンが表面2
1aから導入されるのを防ぐため、裏面にリンの蒸発を
防ぐためのSiO2又はSi3N4の保護膜2Tを被着
する工程が必要となる。前記裏面のリン蒸発保護膜2T
は、一般にCVD法で形成する35が、所望の一面にの
み形成することはしばしば容易ではなく表面26側にも
保護膜26が形成される。したがつて第1図eに示すよ
うに表面21aに被着した膜26を除去するという余分
の工程を必要する。
半導体装置の高性能化にこの無欠陥化処理工程が必要で
あるにもかかわらず、従来上記工程の煩雑さのゆえ、そ
の適用が制限されたり、十分な効果の得られないことが
多かつた。本発明は、かかる原理にもとづく従来の煩雑
な工程を簡略化して、いわゆる無欠陥化前処理工程の実
施を容易ならしめるとともに、欠陥除去効果が大きく不
都合の生じることのないを提供することを目的とする。
本発明はS1単結晶基板の無欠陥化処理工程の簡略化に
関し、その要点は裏面にのみリンのドーピング剤を薄膜
状に被着し、レーザービームを用いてこの薄膜−Si基
板(裏面)界面近傍を加熱して起る界面反応により、リ
ンをSiの1基板面にのみドーピングするという、新規
な選択ドーピング法を用いることである。
次に本発明を実施例を用いて説明する。たとえば、第2
図に示すようにp型10〜20Ω・CTnsl単結晶基
板11を用い、その裏面にGeのリン化物の微粉末を、
Siの有機化合物を主成分とする液体であるシリカフイ
ルムの2〜5倍稀釈液に分散した液をスピンナーで塗布
し、200℃、N2雰囲気中で溶媒(C2H5OH)を
飛ばしてGeリン化物とシリカから成る薄12を形成す
る。
つぎにノンドープシリカ膜をスピンナーで塗布、乾燥し
て前記膜上に3000〜5000λのシリカ膜13を形
成する。しかるのち、アルゴンレーザービーム15を前
記シリカ膜を通して基板裏面に照射して、リン化ゲルマ
ニウムとSi基板界面で熔融一再結晶反応を起こさせ、
裏面のSi基板表面にリンを高濃度に含み、Geを固溶
したSiの再結晶層14を形成する。
この再結晶層は多数の欠陥を含み、次の1100℃以上
の高温での酸化によつて基板結晶中に存在する各種点欠
陥、欠陥クラスターなどを吸着するシンク層として有効
に働くことができる。ここで塗布法によつて片面にのみ
形成したシリカ膜はレーザー光に対して透明であり、基
板全体を高温処理する場合、再結晶層中のリンの放出を
抑止するマスク作用をする。レーザ光照射の代りにAr
イオンを用いるノツクオン効果を利用する方法もあるが
、この場合はノンドープシリカ膜塗布前に実施する必要
がある。しかしイオン注入を用いる高濃度ドープは高価
な装置を必要としかつ時間がかかるという問題点を有す
る。別の実施例としてリンドーピングのソースとしてリ
ンの化合物POCl3などを有機溶媒に溶かした溶液を
塗布、乾燥して後前記ノンドーピングシリカ膜塗布法に
よりシリカ膜を被覆し以下前例と同様にして、高濃度リ
ンを含む欠陥層を形成できる。
従来の結晶基板の裏面に高濃度リン層を形成する方法は
まず表面にリン拡散するのを防止するマスク膜を選択形
成する工程と、リン熱拡散の工程と、表面のマスク膜を
除去して、代りに裏面にリンの発散防止のためのマスク
膜を通常CVD形成する工程とを必要とした。
本発明の方法によれば裏面にのみリン拡散源を含む膜と
リン発散防止膜を簡単なスピンナー塗布、熱処理で形成
し、リンの基板へのドーピングをレーザー光により行う
ので表面はほとんど影響をうけることなく、大巾な工程
簡略によつて容易に実施することができる。従つて、本
発明によれば、基板が高温になつても不純物(リン)が
空気等の周辺ガス中に拡散することなく基板の裏面等に
不純物が拡散される不都合がなく、しかもレーザー照射
による基板へのダメージとリンの拡散の両方にて欠陥を
吸収するので欠陥除去の効果が大きく、半導体装置の高
性能化、高歩留りの製造に寄与する効果は大きい。
【図面の簡単な説明】
第1図a−eは従来の裏面高濃度リン層形成の工程図、
第2図A−Cは本発明の方法の工程図を示す。 11・・・・・・p型シリコン単結晶基板、12・・・
・・・Ge−P化合物微粒子を生成分とするシリカフイ
ルム層、13・・・・・・ノンドープシリカフイルム膜
、14・・・・・・n+再結晶層。

Claims (1)

    【特許請求の範囲】
  1. 1 Si単結晶基板素子形成面と反対面に金属リン、リ
    ン化合物またはリンを含む合金などの溶液あるいは、該
    物質微粒子を分散せしめた液体を塗布、乾燥せしめて該
    物質を含む膜を形成する工程と、前記膜上にリンの放出
    を抑止するマスクとなり不純物を含まないSiO_2膜
    を形成する工程と、レーザービームを照射して前記基板
    の反対面に高濃度のリンを含む層及びSiの結晶欠陥層
    を形成する工程とを含むことを特徴とする半導体基板の
    処理方法。
JP54131482A 1979-10-11 1979-10-11 半導体基板の処理方法 Expired JPS596057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54131482A JPS596057B2 (ja) 1979-10-11 1979-10-11 半導体基板の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54131482A JPS596057B2 (ja) 1979-10-11 1979-10-11 半導体基板の処理方法

Publications (2)

Publication Number Publication Date
JPS5655040A JPS5655040A (en) 1981-05-15
JPS596057B2 true JPS596057B2 (ja) 1984-02-08

Family

ID=15059002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54131482A Expired JPS596057B2 (ja) 1979-10-11 1979-10-11 半導体基板の処理方法

Country Status (1)

Country Link
JP (1) JPS596057B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812331A (ja) * 1981-07-16 1983-01-24 Nec Corp 半導体装置の製造方法
JPS6174377A (ja) * 1984-09-20 1986-04-16 Hamamatsu Photonics Kk 赤外線照射による光センサの製造方法
JPS6224631A (ja) * 1985-07-25 1987-02-02 Sony Corp 半導体装置の製造方法
JP2699325B2 (ja) * 1986-08-02 1998-01-19 ソニー株式会社 半導体装置の製造方法
JPS63228722A (ja) * 1987-03-18 1988-09-22 Sanyo Electric Co Ltd 半導体装置のゲツタリング方法
JPH04129974U (ja) * 1991-05-22 1992-11-30 東洋エンジニアリング株式会社 三方弁式ストレーナ装置
WO2015186625A1 (ja) * 2014-06-03 2015-12-10 株式会社日本製鋼所 ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
JP6855125B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926456A (ja) * 1972-07-11 1974-03-08
JPS546767A (en) * 1977-06-17 1979-01-19 Nec Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926456A (ja) * 1972-07-11 1974-03-08
JPS546767A (en) * 1977-06-17 1979-01-19 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS5655040A (en) 1981-05-15

Similar Documents

Publication Publication Date Title
US4634474A (en) Coating of III-V and II-VI compound semiconductors
JPS6359251B2 (ja)
JPS596057B2 (ja) 半導体基板の処理方法
JPS6031232A (ja) 半導体基体の製造方法
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
JPS6227727B2 (ja)
JP2737781B2 (ja) 化合物半導体基板の熱処理法
JP2558765B2 (ja) 半導体装置の製造方法
JPH0361335B2 (ja)
JPS58122721A (ja) 化合物半導体への不純物拡散方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
JPH05206145A (ja) 半導体装置の製造方法
JPS6118126A (ja) p−n接合の形成方法
JPS6213815B2 (ja)
JP2000091620A (ja) Hg系II−VI族化合物半導体装置及びその製造方法
JPS6298721A (ja) 3−V族化合物半導体へのZn固相拡散方法
JPS6169135A (ja) 半導体装置の製造方法
JPS61145818A (ja) 半導体薄膜の熱処理方法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JP2021077805A (ja) 受光素子とその製造方法
JPS6213035A (ja) 半導体装置の製造方法
JPH01274422A (ja) 半導体基板の熱処理方法
JPS5935426A (ja) 半導体装置の高濃度不純物拡散法
JPH0613390A (ja) 半導体装置の製造方法
JPH0228326A (ja) 半導体の熱処理方法