JP2558765B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2558765B2 JP2558765B2 JP62319441A JP31944187A JP2558765B2 JP 2558765 B2 JP2558765 B2 JP 2558765B2 JP 62319441 A JP62319441 A JP 62319441A JP 31944187 A JP31944187 A JP 31944187A JP 2558765 B2 JP2558765 B2 JP 2558765B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- thin film
- annealing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものである。
従来の技術 従来、半導体基板に薄膜を堆積する前に半導体基板表
面に形成された酸化膜を、あらかじめエッチング液によ
って溶解，除去することで半導体基板と堆積された薄膜
との界面に存在する酸化膜を除去していた。
面に形成された酸化膜を、あらかじめエッチング液によ
って溶解，除去することで半導体基板と堆積された薄膜
との界面に存在する酸化膜を除去していた。
第３図はこの従来の方法を示すものであり、１はシリ
コン基板である。13は例えば弗化水素酸と水を1:20の体
積比で混合してつくったエッチング液である。14はエッ
チング液13を溜める容器であり、通例弗化水素酸に溶け
ないテフロンなどを材料としている。
コン基板である。13は例えば弗化水素酸と水を1:20の体
積比で混合してつくったエッチング液である。14はエッ
チング液13を溜める容器であり、通例弗化水素酸に溶け
ないテフロンなどを材料としている。
以上のように構成された従来の方法においては、容器
14中のエッチング液13の中にシリコン基板１を適当な時
間浸たす。シリコン基板１の表面に形成された酸化膜２
はエッチング液13へ溶解しシリコン基板１の表面から除
去される。
14中のエッチング液13の中にシリコン基板１を適当な時
間浸たす。シリコン基板１の表面に形成された酸化膜２
はエッチング液13へ溶解しシリコン基板１の表面から除
去される。
このような方法については、例えばジャーナルオブア
プライドフィジックス，ボリューム57,ナンバー4,15（1
985）２月第1322頁から1327頁（J.Appl.Phys.57（４）,
15 February 1985 PP 1322−1327）に発表されている。
プライドフィジックス，ボリューム57,ナンバー4,15（1
985）２月第1322頁から1327頁（J.Appl.Phys.57（４）,
15 February 1985 PP 1322−1327）に発表されている。
発明が解決しようとする問題点 しかしながら上記のような方法では、シリコン基板１
の表面に存在する酸化膜２をエッチング液13の中で除去
しても、その後シリコン基板１をエッチング液13から取
り出してシリコン基板１が大気に接するとシリコン基板
１の表面は大気中の酸素によってすぐに酸化されてしま
うという問題点を有していた。
の表面に存在する酸化膜２をエッチング液13の中で除去
しても、その後シリコン基板１をエッチング液13から取
り出してシリコン基板１が大気に接するとシリコン基板
１の表面は大気中の酸素によってすぐに酸化されてしま
うという問題点を有していた。
問題点を解決するための手段 本発明は上述の問題点を解決するため、還元性を有す
る元素を含んだ雰囲気中において半導体基板上に薄膜を
堆積することによってその薄膜中に還元性を有する元素
を導入し、その後アニールを行うという方法を用いるも
のである。
る元素を含んだ雰囲気中において半導体基板上に薄膜を
堆積することによってその薄膜中に還元性を有する元素
を導入し、その後アニールを行うという方法を用いるも
のである。
作用 還元性を有する元素を含む雰囲気中で半導体基板に薄
膜を堆積することによって還元性を有する元素の一部
は、半導体基板と堆積された薄膜の界面、および薄膜中
に導入され、薄膜堆積後にアニールを行うことによって
その還元性を有する元素は半導体基板と堆積された薄膜
との界面に存在する酸化膜の少くとも一部を還元し、そ
の酸化膜中の酸素を酸化膜から拡散によって除去するこ
とを可能とする。
膜を堆積することによって還元性を有する元素の一部
は、半導体基板と堆積された薄膜の界面、および薄膜中
に導入され、薄膜堆積後にアニールを行うことによって
その還元性を有する元素は半導体基板と堆積された薄膜
との界面に存在する酸化膜の少くとも一部を還元し、そ
の酸化膜中の酸素を酸化膜から拡散によって除去するこ
とを可能とする。
実 施 例 この発明の実施例を図面を参照しながら説明する。
第１の実施例 この発明の第１の実施例を第１図を参照しながら説明
する。この実施例ではチャンバー８中でシリコン基板１
の上にシリコン３を化学的気相成長法で堆積する。シリ
コン３はチャンバー３内の温度を550℃から650℃に保ち
ながら、モノシランガス（SiH4）を導入することによっ
てシリコン基板１上に堆積される。このときSiH44に加
えて還元性を有する元素として水素５をチャンバー８内
へ導入すればシリコン基板１と堆積されたシリコン３の
界面、およびシリコン３の中に水素５が導入される。シ
リコン３を堆積した後、シリコン基板１と堆積されたシ
リコン３に対して例えばAr雰囲気においてランプ電気炉
10の赤外線輻射11を用いたアニールを行う。アニール条
件は900℃から1200℃，時間は１秒から10分が最適であ
る。
する。この実施例ではチャンバー８中でシリコン基板１
の上にシリコン３を化学的気相成長法で堆積する。シリ
コン３はチャンバー３内の温度を550℃から650℃に保ち
ながら、モノシランガス（SiH4）を導入することによっ
てシリコン基板１上に堆積される。このときSiH44に加
えて還元性を有する元素として水素５をチャンバー８内
へ導入すればシリコン基板１と堆積されたシリコン３の
界面、およびシリコン３の中に水素５が導入される。シ
リコン３を堆積した後、シリコン基板１と堆積されたシ
リコン３に対して例えばAr雰囲気においてランプ電気炉
10の赤外線輻射11を用いたアニールを行う。アニール条
件は900℃から1200℃，時間は１秒から10分が最適であ
る。
アニールによってシリコン基板１とシリコン３の界
面，およびシリコン３の中に含まれる水素５は、シリコ
ン基板１とシリコン３の界面に存在する酸化膜２の少く
とも一部を還元除去する（矢印ｂ）。こうして基板表面
の酸化膜をアニールによって容易に除去することが可能
となる。
面，およびシリコン３の中に含まれる水素５は、シリコ
ン基板１とシリコン３の界面に存在する酸化膜２の少く
とも一部を還元除去する（矢印ｂ）。こうして基板表面
の酸化膜をアニールによって容易に除去することが可能
となる。
第４図に実験データを示す。堆積されたシリコン３と
シリコン基板１中に水素５が２×1019から１×1020cm-3
導入されていること、およびシリコン３とシリコン基板
１の界面に酸化膜２が存在していることがわかる。1100
℃,30秒のアニールによって酸化膜２の一部が還元除去
されている。
シリコン基板１中に水素５が２×1019から１×1020cm-3
導入されていること、およびシリコン３とシリコン基板
１の界面に酸化膜２が存在していることがわかる。1100
℃,30秒のアニールによって酸化膜２の一部が還元除去
されている。
このようにしてシリコン基板１と堆積されたシリコン
３の界面に存在する酸化膜２を還元除去することで、例
えば、シリコン基板１上に堆積されたシリコン３を配線
として用いたときにシリコン基板１とシリコン３との電
気的接触を低抵抗で行うことが可能となる。
３の界面に存在する酸化膜２を還元除去することで、例
えば、シリコン基板１上に堆積されたシリコン３を配線
として用いたときにシリコン基板１とシリコン３との電
気的接触を低抵抗で行うことが可能となる。
第２の実施例 この発明の第２の実施例を、第２図を参照しながら説明
する。同図において１はシリコン基板、２は酸化膜、３
は水素５を含んだ雰囲気中で堆積されたシリコンで、以
上は第１図の構成と同様なものである。シリコン３の形
成方法は第１の実施例で述べた化学的気相成長法以外の
方法、例えばスパッター法を用いても良い。第１図の構
成と異なるのは、アニールの方法としてAr CWレーザー
ビーム12を用いる点である。
する。同図において１はシリコン基板、２は酸化膜、３
は水素５を含んだ雰囲気中で堆積されたシリコンで、以
上は第１図の構成と同様なものである。シリコン３の形
成方法は第１の実施例で述べた化学的気相成長法以外の
方法、例えばスパッター法を用いても良い。第１図の構
成と異なるのは、アニールの方法としてAr CWレーザー
ビーム12を用いる点である。
シリコン基板１の上に堆積されたシリコン３に対して
Ar CWレーザービーム12を例えば出力10W,試料面上のビ
ーム直径約100μm,走査速度10cm/秒の条件で照射し加熱
する。これによってAr CWレーザービーム12を照射され
た部分のシリコン基板１とシリコン３の界面，およびシ
リコン３の中に存在する水素５がシリコン基板１とシリ
コン３の界面に存在する酸化膜２の少くとも一部を還元
除去する。
Ar CWレーザービーム12を例えば出力10W,試料面上のビ
ーム直径約100μm,走査速度10cm/秒の条件で照射し加熱
する。これによってAr CWレーザービーム12を照射され
た部分のシリコン基板１とシリコン３の界面，およびシ
リコン３の中に存在する水素５がシリコン基板１とシリ
コン３の界面に存在する酸化膜２の少くとも一部を還元
除去する。
なお第２の実施例においてAr CWレーザービーム12を
高エネルギービームとして用いたが、Ar CWレーザービ
ーム12を照射するかわりにイオンビーム例えばシリコン
イオンビームを10mA/cm2,数10KeV,走査速度10cm/秒の条
件で照射するか、電子ビームを10mA/cm2,5KeV,走査速度
10cm/秒の条件で照射しても同様の効果が得られる。そ
のとき雰囲気の圧力は10-5Torr程度の減圧条件で行う。
高エネルギービームとして用いたが、Ar CWレーザービ
ーム12を照射するかわりにイオンビーム例えばシリコン
イオンビームを10mA/cm2,数10KeV,走査速度10cm/秒の条
件で照射するか、電子ビームを10mA/cm2,5KeV,走査速度
10cm/秒の条件で照射しても同様の効果が得られる。そ
のとき雰囲気の圧力は10-5Torr程度の減圧条件で行う。
発明の効果 以上説明したように本発明によれば、半導体基板と堆
積された薄膜との間に存在する酸化膜の少くとも一部を
薄膜堆積後に還元除去することができ、半導体装置にお
いてすぐれた実用的効果を発揮することが可能となる。
積された薄膜との間に存在する酸化膜の少くとも一部を
薄膜堆積後に還元除去することができ、半導体装置にお
いてすぐれた実用的効果を発揮することが可能となる。
第１図ａは本発明の薄膜堆積工程のための薄膜堆積装置
の断面構造図、第１図ｂは本発明の第１の実施例のアニ
ール工程の断面工程概略図、第２図は本発明の第２の実
施例のアニール工程の断面工程概略図、第３図は従来の
酸化膜除去のためのエッチング工程の断面工程概略図、
第４図は1100℃,30秒のアニール前後の水素と酸素の濃
度を、二次イオン質量分析装置を用いて測定した不純物
分布特性図である。 １……シリコン基板、２……酸化膜、３……堆積された
シリコン、10……ランプ電気炉。
の断面構造図、第１図ｂは本発明の第１の実施例のアニ
ール工程の断面工程概略図、第２図は本発明の第２の実
施例のアニール工程の断面工程概略図、第３図は従来の
酸化膜除去のためのエッチング工程の断面工程概略図、
第４図は1100℃,30秒のアニール前後の水素と酸素の濃
度を、二次イオン質量分析装置を用いて測定した不純物
分布特性図である。 １……シリコン基板、２……酸化膜、３……堆積された
シリコン、10……ランプ電気炉。
Claims (4)
- 【請求項１】還元性を有する元素を含む雰囲気中におい
て半導体基板上に薄膜を堆積する工程と、前記薄膜堆積
後に前記半導体基板および前記薄膜に対してアニールを
行う工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】アニールを赤外線輻射によって行うことを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - 【請求項３】アニールを高エネルギービーム照射によっ
て行うことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - 【請求項４】高エネルギービームが、紫外光，レーザー
ビーム，イオンビームもしくは電子ビームであることを
特徴とする特許請求の範囲第３項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319441A JP2558765B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319441A JP2558765B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160037A JPH01160037A (ja) | 1989-06-22 |
| JP2558765B2 true JP2558765B2 (ja) | 1996-11-27 |
Family
ID=18110232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319441A Expired - Fee Related JP2558765B2 (ja) | 1987-12-17 | 1987-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558765B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133626A (en) * | 1981-02-13 | 1982-08-18 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS59143318A (ja) * | 1983-02-03 | 1984-08-16 | Seiko Epson Corp | 光アニ−ル法 |
| JPS61141118A (ja) * | 1984-12-14 | 1986-06-28 | Matsushita Electric Ind Co Ltd | 気相成長方法 |
| JPS61158178A (ja) * | 1984-12-29 | 1986-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-12-17 JP JP62319441A patent/JP2558765B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133626A (en) * | 1981-02-13 | 1982-08-18 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS59143318A (ja) * | 1983-02-03 | 1984-08-16 | Seiko Epson Corp | 光アニ−ル法 |
| JPS61141118A (ja) * | 1984-12-14 | 1986-06-28 | Matsushita Electric Ind Co Ltd | 気相成長方法 |
| JPS61158178A (ja) * | 1984-12-29 | 1986-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160037A (ja) | 1989-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359251B2 (ja) | ||
| JPS5895838A (ja) | 単結晶シリコン領域を垂直に分離形成する方法 | |
| EP0122822B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant | |
| JPH0691014B2 (ja) | 半導体装置の製造装置 | |
| JP2558765B2 (ja) | 半導体装置の製造方法 | |
| JP2560251B2 (ja) | シリコン単結晶自己支持薄膜の製造法 | |
| EP0100251A1 (fr) | Procédé de réduction de composé en couche sur un substrat, et son application à la fabrication de structure semiconductrice à effet de champ | |
| JPH0335825B2 (ja) | ||
| JPS596057B2 (ja) | 半導体基板の処理方法 | |
| US6169004B1 (en) | Production method for a semiconductor device | |
| JPS6227727B2 (ja) | ||
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| US5723372A (en) | Method and apparatus for forming buried oxide layers within silicon wafers | |
| US4210473A (en) | Process for producing a semiconductor device | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JPH0337728B2 (ja) | ||
| JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
| JPH0133936B2 (ja) | ||
| JPS61160939A (ja) | ドライエツチング後Ｓｉ表面損傷の乾式による除去方法 | |
| JP2558273B2 (ja) | 表面クリ−ニング方法 | |
| JPS59201426A (ja) | 半導体基体の処理方法 | |
| JP2611496B2 (ja) | 表面処理方法 | |
| JPS5992997A (ja) | 分子線エピタキシヤル成長法を用いた薄膜の形成方法 | |
| JPS6313339B2 (ja) | ||
| JPS63314836A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |