JP2558765B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2558765B2
JP2558765B2 JP62319441A JP31944187A JP2558765B2 JP 2558765 B2 JP2558765 B2 JP 2558765B2 JP 62319441 A JP62319441 A JP 62319441A JP 31944187 A JP31944187 A JP 31944187A JP 2558765 B2 JP2558765 B2 JP 2558765B2
Authority
JP
Japan
Prior art keywords
silicon
silicon substrate
thin film
annealing
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62319441A
Other languages
English (en)
Other versions
JPH01160037A (ja
Inventor
誠司 奥田
真一 小川
岳人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18110232&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2558765(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62319441A priority Critical patent/JP2558765B2/ja
Publication of JPH01160037A publication Critical patent/JPH01160037A/ja
Application granted granted Critical
Publication of JP2558765B2 publication Critical patent/JP2558765B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものである。
従来の技術 従来、半導体基板に薄膜を堆積する前に半導体基板表
面に形成された酸化膜を、あらかじめエッチング液によ
って溶解,除去することで半導体基板と堆積された薄膜
との界面に存在する酸化膜を除去していた。
第3図はこの従来の方法を示すものであり、1はシリ
コン基板である。13は例えば弗化水素酸と水を1:20の体
積比で混合してつくったエッチング液である。14はエッ
チング液13を溜める容器であり、通例弗化水素酸に溶け
ないテフロンなどを材料としている。
以上のように構成された従来の方法においては、容器
14中のエッチング液13の中にシリコン基板1を適当な時
間浸たす。シリコン基板1の表面に形成された酸化膜2
はエッチング液13へ溶解しシリコン基板1の表面から除
去される。
このような方法については、例えばジャーナルオブア
プライドフィジックス,ボリューム57,ナンバー4,15(1
985)2月第1322頁から1327頁(J.Appl.Phys.57(4),
15 February 1985 PP 1322−1327)に発表されている。
発明が解決しようとする問題点 しかしながら上記のような方法では、シリコン基板1
の表面に存在する酸化膜2をエッチング液13の中で除去
しても、その後シリコン基板1をエッチング液13から取
り出してシリコン基板1が大気に接するとシリコン基板
1の表面は大気中の酸素によってすぐに酸化されてしま
うという問題点を有していた。
問題点を解決するための手段 本発明は上述の問題点を解決するため、還元性を有す
る元素を含んだ雰囲気中において半導体基板上に薄膜を
堆積することによってその薄膜中に還元性を有する元素
を導入し、その後アニールを行うという方法を用いるも
のである。
作用 還元性を有する元素を含む雰囲気中で半導体基板に薄
膜を堆積することによって還元性を有する元素の一部
は、半導体基板と堆積された薄膜の界面、および薄膜中
に導入され、薄膜堆積後にアニールを行うことによって
その還元性を有する元素は半導体基板と堆積された薄膜
との界面に存在する酸化膜の少くとも一部を還元し、そ
の酸化膜中の酸素を酸化膜から拡散によって除去するこ
とを可能とする。
実 施 例 この発明の実施例を図面を参照しながら説明する。
第1の実施例 この発明の第1の実施例を第1図を参照しながら説明
する。この実施例ではチャンバー8中でシリコン基板1
の上にシリコン3を化学的気相成長法で堆積する。シリ
コン3はチャンバー3内の温度を550℃から650℃に保ち
ながら、モノシランガス(SiH4)を導入することによっ
てシリコン基板1上に堆積される。このときSiH44に加
えて還元性を有する元素として水素5をチャンバー8内
へ導入すればシリコン基板1と堆積されたシリコン3の
界面、およびシリコン3の中に水素5が導入される。シ
リコン3を堆積した後、シリコン基板1と堆積されたシ
リコン3に対して例えばAr雰囲気においてランプ電気炉
10の赤外線輻射11を用いたアニールを行う。アニール条
件は900℃から1200℃,時間は1秒から10分が最適であ
る。
アニールによってシリコン基板1とシリコン3の界
面,およびシリコン3の中に含まれる水素5は、シリコ
ン基板1とシリコン3の界面に存在する酸化膜2の少く
とも一部を還元除去する(矢印b)。こうして基板表面
の酸化膜をアニールによって容易に除去することが可能
となる。
第4図に実験データを示す。堆積されたシリコン3と
シリコン基板1中に水素5が2×1019から1×1020cm-3
導入されていること、およびシリコン3とシリコン基板
1の界面に酸化膜2が存在していることがわかる。1100
℃,30秒のアニールによって酸化膜2の一部が還元除去
されている。
このようにしてシリコン基板1と堆積されたシリコン
3の界面に存在する酸化膜2を還元除去することで、例
えば、シリコン基板1上に堆積されたシリコン3を配線
として用いたときにシリコン基板1とシリコン3との電
気的接触を低抵抗で行うことが可能となる。
第2の実施例 この発明の第2の実施例を、第2図を参照しながら説明
する。同図において1はシリコン基板、2は酸化膜、3
は水素5を含んだ雰囲気中で堆積されたシリコンで、以
上は第1図の構成と同様なものである。シリコン3の形
成方法は第1の実施例で述べた化学的気相成長法以外の
方法、例えばスパッター法を用いても良い。第1図の構
成と異なるのは、アニールの方法としてAr CWレーザー
ビーム12を用いる点である。
シリコン基板1の上に堆積されたシリコン3に対して
Ar CWレーザービーム12を例えば出力10W,試料面上のビ
ーム直径約100μm,走査速度10cm/秒の条件で照射し加熱
する。これによってAr CWレーザービーム12を照射され
た部分のシリコン基板1とシリコン3の界面,およびシ
リコン3の中に存在する水素5がシリコン基板1とシリ
コン3の界面に存在する酸化膜2の少くとも一部を還元
除去する。
なお第2の実施例においてAr CWレーザービーム12を
高エネルギービームとして用いたが、Ar CWレーザービ
ーム12を照射するかわりにイオンビーム例えばシリコン
イオンビームを10mA/cm2,数10KeV,走査速度10cm/秒の条
件で照射するか、電子ビームを10mA/cm2,5KeV,走査速度
10cm/秒の条件で照射しても同様の効果が得られる。そ
のとき雰囲気の圧力は10-5Torr程度の減圧条件で行う。
発明の効果 以上説明したように本発明によれば、半導体基板と堆
積された薄膜との間に存在する酸化膜の少くとも一部を
薄膜堆積後に還元除去することができ、半導体装置にお
いてすぐれた実用的効果を発揮することが可能となる。
【図面の簡単な説明】
第1図aは本発明の薄膜堆積工程のための薄膜堆積装置
の断面構造図、第1図bは本発明の第1の実施例のアニ
ール工程の断面工程概略図、第2図は本発明の第2の実
施例のアニール工程の断面工程概略図、第3図は従来の
酸化膜除去のためのエッチング工程の断面工程概略図、
第4図は1100℃,30秒のアニール前後の水素と酸素の濃
度を、二次イオン質量分析装置を用いて測定した不純物
分布特性図である。 1……シリコン基板、2……酸化膜、3……堆積された
シリコン、10……ランプ電気炉。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】還元性を有する元素を含む雰囲気中におい
    て半導体基板上に薄膜を堆積する工程と、前記薄膜堆積
    後に前記半導体基板および前記薄膜に対してアニールを
    行う工程を有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】アニールを赤外線輻射によって行うことを
    特徴とする特許請求の範囲第1項記載の半導体装置の製
    造方法。
  3. 【請求項3】アニールを高エネルギービーム照射によっ
    て行うことを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。
  4. 【請求項4】高エネルギービームが、紫外光,レーザー
    ビーム,イオンビームもしくは電子ビームであることを
    特徴とする特許請求の範囲第3項記載の半導体装置の製
    造方法。
JP62319441A 1987-12-17 1987-12-17 半導体装置の製造方法 Expired - Fee Related JP2558765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62319441A JP2558765B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319441A JP2558765B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01160037A JPH01160037A (ja) 1989-06-22
JP2558765B2 true JP2558765B2 (ja) 1996-11-27

Family

ID=18110232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319441A Expired - Fee Related JP2558765B2 (ja) 1987-12-17 1987-12-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2558765B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133626A (en) * 1981-02-13 1982-08-18 Toshiba Corp Manufacture of semiconductor thin film
JPS59143318A (ja) * 1983-02-03 1984-08-16 Seiko Epson Corp 光アニ−ル法
JPS61141118A (ja) * 1984-12-14 1986-06-28 Matsushita Electric Ind Co Ltd 気相成長方法
JPS61158178A (ja) * 1984-12-29 1986-07-17 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133626A (en) * 1981-02-13 1982-08-18 Toshiba Corp Manufacture of semiconductor thin film
JPS59143318A (ja) * 1983-02-03 1984-08-16 Seiko Epson Corp 光アニ−ル法
JPS61141118A (ja) * 1984-12-14 1986-06-28 Matsushita Electric Ind Co Ltd 気相成長方法
JPS61158178A (ja) * 1984-12-29 1986-07-17 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH01160037A (ja) 1989-06-22

Similar Documents

Publication Publication Date Title
JPS60153119A (ja) 不純物拡散方法
JPS6359251B2 (ja)
JPS5895838A (ja) 単結晶シリコン領域を垂直に分離形成する方法
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
JPH0691014B2 (ja) 半導体装置の製造装置
JP2558765B2 (ja) 半導体装置の製造方法
JP2560251B2 (ja) シリコン単結晶自己支持薄膜の製造法
EP0100251A1 (fr) Procédé de réduction de composé en couche sur un substrat, et son application à la fabrication de structure semiconductrice à effet de champ
JPH0335825B2 (ja)
JPS596057B2 (ja) 半導体基板の処理方法
US6169004B1 (en) Production method for a semiconductor device
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
JPH04119631A (ja) 半導体装置の製造方法
US5723372A (en) Method and apparatus for forming buried oxide layers within silicon wafers
US4210473A (en) Process for producing a semiconductor device
JPH0337728B2 (ja)
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JPH0133936B2 (ja)
JPS61160939A (ja) ドライエツチング後Si表面損傷の乾式による除去方法
JP2558273B2 (ja) 表面クリ−ニング方法
JPS59201426A (ja) 半導体基体の処理方法
JP2611496B2 (ja) 表面処理方法
JPH0410739B2 (ja)
JPS6313339B2 (ja)
JPS63314836A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees