JPS5895838A - 単結晶シリコン領域を垂直に分離形成する方法 - Google Patents

単結晶シリコン領域を垂直に分離形成する方法

Info

Publication number
JPS5895838A
JPS5895838A JP57196878A JP19687882A JPS5895838A JP S5895838 A JPS5895838 A JP S5895838A JP 57196878 A JP57196878 A JP 57196878A JP 19687882 A JP19687882 A JP 19687882A JP S5895838 A JPS5895838 A JP S5895838A
Authority
JP
Japan
Prior art keywords
silicon
region
single crystal
porous silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57196878A
Other languages
English (en)
Inventor
ロバート・チヤールズ・フライ
ハリー・ジヨン・リーミイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5895838A publication Critical patent/JPS5895838A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子デバイス製作、より具体的には誘電体で分
離されたシリコン領域を含む電子デバイスに係る。
集積回路のようなほとんどの電子要素において、本質的
に単結晶のシリコンの領域間に、横方向の分離が行われ
る。単結晶シリコンというのは、た、とえば転位あるい
は積層欠陥のような直線状及び平面状欠陥の全量が、1
0”2 α 以下であるも−のである。この分離は、単結晶シリ
コンの領域間に、分離される単結晶の活性領域の深さ、
とほぼ等しい厚さをもつ電気的に絶縁性の材料の領域を
配置することによシ、実現される。(活性領域は、電子
デバイス構造を含むよう修正された単結晶シリコンの部
分である。活性領域は、一般的な電圧で動作するデバイ
スの場合、典型的な厚さが1μmである。)このように
して、一つの単結晶領域すなわち一つの活性領域中に形
成されるトラ、ンジスタ又は他のデバイスは、電気的に
分離され、第2の活性領域中のデバイスとの相互作用が
防止される。
しかし、ある種の堵要な用途の場合、横方向の分離だけ
を用いたガでは、十分でない。
たとえば、ある種の例では、動作に用いる電圧は、しば
しば分離された活性領域間の相互作用を起すのに十分な
ほど大きい。この相互作用は荷電キャリヤ、が、一つの
活性領域下の基板を貫き、横方向分離領域下の基板を越
え、第2の活性領域まで昇ることにより起る。二つの活
性領域間のそのような好ましく力い電気的相互作用を防
止するため、横方向分離に加え、垂直方向の分離が用い
られる。垂直方向の分離は、下にある単結晶シリコン領
域のある程度、又はほとんど全てに、電気的に絶縁性材
料の領域をもたせることにより行える。
この対策によシ、高電圧においても、活性領域間の相互
作用が防止される。
垂直方向の分離はまた、より高い信頼性が望ましい一般
的な電圧で動作するデバイスに用いても有利である。垂
直方向の分離を実現するためにつけ加える絶縁性材料は
また、熱的な過程又はイオン化放射によシ下の基板中に
形成された電子−正孔対が、活性領域に移動し、従って
この領域中の電子デバイスにより処理されている情報に
、誤差を導入するのを防止する。加えて、垂直方向の分
離は、容量を減し、従ってよ6り速いデバイスの動作を
可能にする。
横方向及び垂直方向両方の分離を有する要素を作るため
に、各種のプロセスが用いられてきた。たとえば、誘電
体分離プロセスについては、ケイ・イー・ビーン(K、
 E、 Bean )及びダヴリュeアール・ラニョン
(W、 R,Runyon )によシ、ジャーナル・オ
ヴ・ザ・エレクトロケミカル・ソサイアテイ(Jour
nal of TheElectroehemical
 5ociety )、124 (1)、50 (19
77)に述べられている。このプロセスは非常に欠陥密
度が低いシリコン基板を用い、−1添付した図面の第1
図に示されている。シリコン基板はシリコン酸化物3の
ような絶縁材料で被覆され、たとえばフォトリングラフ
ィの後、化学エツチングを行うような、通常の技術によ
シ酸化物中に、窓5が形成される。灰に、誘電材料中の
窓の下の露出されたシリコン部分に、溝Tがエッチされ
る。これらの溝7はN ンリコン層8によシ、エピタキ
シャル的に被覆される。N+シリコンはシリコン酸化物
のような絶縁体9で、被覆される。次に、絶縁体は多結
晶シリコン(ポリシリコン)層10で、被覆される。生
成される構造は、第1F図に示されている。次に、構造
全体を逆にし、第1G図に示される構造が得られるまで
、シリコン基板は研摩される。
この構造において、残った高品質シリコンは12と記さ
れ、絶縁層は14及び15と、多結晶シリコンは16と
記されている。従って、最終的な構造は、電気的に絶縁
性の材料上に、単結晶シリコン12を有する。
この誘電体による垂直方向の分離プロセスが用いられて
きたが、それには確実な欠点がある。プロセス中、シリ
コン酸化物層9が成長するにつれ、シリコン酸化物層9
の頂点領域17中に、著しい大きさの圧縮応力が生じる
。この応力は隣接する単結晶シリコン12上に、付随す
る力を及ぼし、それは欠陥の形成を促進する。従って、
単結晶シリコン領域の品質は著しく劣化・する。
単結晶シリコンの垂直に分離された領域を生成する他の
試みの中には、多孔性シリコンを使用する方法が含まれ
る。(多孔性シリコンとその製作についての説明は、ヨ
シノブ及びスノハラ、ジャーナル・オブ・ザ・エレクト
ロケミカル・ソサイアテイ(Journal ofTh
e Electrochemical 5ociety
 ) :ソリツドーステート・アンド テクノロジー(
SolidState 5cience Techno
logy )、124 (2)、285(1977)を
参照のこと)たとえば、ソリッド−ステート・エレクト
ロニクス(5olid 5tate Electron
ics )、24.159(1981)中にイマイが述
べたプロセスの例において、添付した図面の第2図中の
、n形単結晶シリコンの島21は、イオン注入のような
通常の技術によシ、p形シリコン基板中に作られる。次
に、基板はp形シリコンを多孔性シリコンに変えるが、
n形シリコンは本質的に変化させない条件下で、HF水
溶液中で電解的に処理される。多孔性シリコンの形成は
表面23で始まシ、多孔性シリコンの形成前面が、20
図に示される構造を生成する位置に達するまで、第2図
の2B図に示されるように進む。多孔性シリコンは典型
的な場合、n形の島の横方向の長さ24の半分より大き
な深さまで、形成される。n形の島は典型的な場合、横
方向の長さが15μmで、多孔性シリコンの深さは約8
μmである。多孔性シリコンは次に酸化され、約950
℃の温度で、400分間湿った酸素雰囲気中に多孔性シ
リコンを置くことにより、シリコン酸化物絶縁領域が形
成される。シリコン酸化物領域は、基板中に垂直に本質
的な深さまで延び、垂直な分離が実現される。しかし、
多孔性シリコン領域が形成される時、n影領域の端部2
6における電解プロセス中の電流密度は、n形の高量の
多孔性シリコンの中央領域2T中の電流密度より、著し
く大きい。電流密度が不均一であると、多孔性シリコン
の密度に、それに伴う空間的な不均一性が生じる。
(先に引用したアリタ及びスノハラの論文を参照のこと
)得られる多孔性シリコンが酸化される時、密度の高い
領域28及び29は膨張するが、密度の低い領域30は
消滅する。
このように、一つの領域示膨張し、もう一方が収縮する
ことにより、隣接する単結晶シリコン中に著しい歪を生
じ、問題を起す。
請求の範囲で述べるように、本発明により、領域の過度
の歪を導入することなく、これまで報告されたものより
著しい大きなシリコンの単結晶領域の、垂直方向の分離
が可能になることを、見出した。更に、n形又はp形シ
リコンのいずれかで成る基板を用いてよい。多孔性シリ
コンが酸化される時、寸法の変化は制御できる。従って
、変形により生じる単結晶シリコン中の欠陥は、本質的
に避けられる。
本発明のいくつかの実施例について、添付した図面の第
3図及び第4図を参照しながら、述べる。
説明すべきプロセスは、シリコンの基板に対して実施す
ると有利である。n形及びp形シリコンの両方が使用さ
れる。誘電体分離された単結晶シリコン領域が最終的に
形成される基板の領域は、0.5ないし30μmの範囲
の厚さをもつ多孔性シリコン領域が生成するよう処理さ
れる。用いる厚さは絶縁体に変換された時、その領域が
もつべき最終の厚さに依存する。一方、この最終の厚さ
は、必要な絶縁性の程度に依存する。典型的な場合、高
電圧デバイス、すなわち100ないし1000Vの範囲
の電圧で動作するデバイスの場合、200ないし500
0Vの範囲の降伏電圧を有するシリコン酸化物層が望ま
しい。これらの降伏電圧はここで説明するプロセスによ
り生成するような高品質酸化物から成る一般に1μm以
上の酸化物層を用いれば達成できる。
いわゆる電圧回路のような用途の場合、降伏電圧は重要
でなく、典型的な場合0.5μmないし10μmの範囲
の厚さを有するシリコン酸化物層が、所望の特性を得る
ために適している。いずれの場合も、酸化物層は少くと
も0.1μ、(1oooA)の厚さをもつ必要がある。
第3図において、単結晶シリコン44が上にある多孔性
シリコン領域43は、本質的に密度が一様である必要が
ある。すなわち、領域44下の多孔性シリコンの体積中
の密度は、所望の降伏電圧を生じるように1あるいは低
電圧デバイスの場合、改善された特性が生じるように、
10パーセントも密度が変化してはならない。好ましく
は5パーセント以下、2パーセント以下が最も好ましい
。(下の多孔性シリコンは単結晶領域の輪郭を規定する
線と交差する基板表面に垂直な第3図中の点線で示され
る仮想面によシ規定される。)密度に対する条件は、シ
リコン基板の全表面を、多孔性シリコンに変換すること
にょシ、簡単に満足させるのが有利である。(実際の場
合を考えると、基板の本当の端部は、電解法による多孔
性シ′リコン形成中、基板を電解液中に支持するよう設
計された定着済にょシ、一般に隠される。従って、隠さ
れたわずかの領域は、一般には多孔性にならない。しか
し、それは本発明において、層板全体を処理するという
場合に含められる。)たとえば端部からI 111以内
のように、多孔性にされる領域の端部に近い多孔性シリ
コンのみが、電解法による多孔性シリコン形成中、基板
の他の部分とは、電流密度が異る。従って、基板周辺部
の非常に限られた領域を除いて、均一な材料密度が得ら
れる。密度に対する条件を満たすためには、周辺部分で
はない多孔性シリコン上に、単結晶領域を生成すること
だけが必要である。
全基板表面を多孔性シリコンに変換することが簡単であ
るにもかかわらず、全表面よりは小さいが、上にある単
結晶シリコン領域よりは著しく大きい領域を、変換する
ことが可能である。多孔性シリコンが全基板上に形成さ
れるとともに、多孔性シリコン領域の端部には、ある程
度の密度勾配ができる。(密度勾配が含まれ・る横方向
の距離は、隣接する非多孔性シリコン領域の物理的な大
きさに依存する。多孔性シリコン領域中の密度勾配は、
光学的な観察によシ容易、に見ることができ、この領域
は重なってはならない。たとえば、2分の1センチメー
トルの非多孔性シリコン境界をもつ基板の端部において
、勾配領域は多孔性シリコンの端部から、約I IIの
距離だけ横方向に延びる。)有利な実施例において、単
結晶シリコン領域は、最初に単結晶シリコンの層を、基
板の本質的に全表面上に形成することにより生成される
。単結晶シリコン層の適当な部分が、次に通常の技術に
ょシ除去される。たとえば、多孔性シリコン領域に対し
、適当な空間的油係にあるばらばらの所望の単結晶シリ
コン領域を生成するために、適当なリングラフィと組合
された化学エツチング又はプラズマエツチングを用いる
p形及びn形シリコンの両方において、多孔性シリコン
を生成するためのプロセスについては、ワイ・ワタナベ
(Y、 Watanabe )他1ジャーナル・オブ・
ザエレクトロケミカル・ソサイアテイ(Journal
 of The ElectrochemicalSo
ciety) :ソリッド・ステート・サイエンス・ア
ンドテクノロジー(5olid−8tate 5cie
nceand Tachnology )、122(1
0)、1351(1975)に述べられている。基本的
には、このプロセスはHFを基礎とした電解液に、多孔
性にすべき領域が電解液に露出されるように、対向電極
とn形又はp形シリコン基板を浸すことを含む。次に、
シリコン基板から対向電極に電流を流す。用いる電流密
度及び基板の抵抗率が、得られる多孔性シリコンの密度
を決定する。典型的な場合、500ないし0.005Ω
/cIILの範囲の抵抗率を有する基板では、0.1 
mA/c!tないし200 mA/fflの範囲の電流
密度によF)、0.711/cdないし1.6.jir
/c11Fの範囲の材料密度が生じる。(上で引用した
ワタナベらの論文に述べられているように、高抵抗n形
基板の場合、基板は電解エツチング′中、光照射される
。)ある抵抗率を有する基板を変換する時、所望の材料
密度を得るだめの適当な電流密度を決定するために、条
件設定用の試料を用いる。(基板抵抗率はシリコンのド
ーピングレベルを調整することによシ、制御できる。) 0.7ないし1.6.9/cI/lの範囲の材料密度に
より、有用なシリコン酸化物領域に変換可能な多孔性シ
リコンが生じる。しかし、たとえば高電圧回路のように
、要求される用途によっては1.0.9ないし1.11
i/cJの範囲の密度を有する多孔性シリコンを用いる
のが好ましい。密度が減少するとともに、得られるシリ
コン酸化物は幾分ひつばシ応力が増し、降伏電圧は下る
。0.7.!7/dまで下っても有用ではあるが、この
値以下では、基板に対する多孔性シリコンの粘着性が低
くなシ好ましくない。密度が増すにつれ、酸化物材料中
の圧縮応力が増す。1.6.!i’/crIlまでの密
度を有する材料は使うことができる。しかし、これ以上
になると、典型的な横方向の寸法を有する単結晶シリコ
ン領域の下にある多孔性シリコン領域を、横方向の大き
さ全体に渡シ酸化することが、一般に不可能である。
多孔性シリコンが形成された後、所望の単結晶シリコン
領域が製作される。これらの領域は化学気相堆積(CV
D)、分子線エピタキシー又はレーザー溶融のような周
知の技術により生成される。典型的な化学気相堆積技術
は、シラン及び水素キャリヤを含む気体流を有する垂直
ホットウォール反応容器を用いる。(このCVDプロセ
スについては、エフ・エフ・ワイ・ワン(F、 F、 
Y、 Wang )編シリコン中への不純物ドーピング
プロセス、ノースーホランド・パブ(North Ho
1land pub )ニューヨーク(1981)、第
6章、“シリコンのCvD ドーピング” pp 25
8 314 K記載されたマクドナルド ロピンソン(
McDonaldRobinson)の解説を参照のこ
と)堆積気体は900ないし1150℃の範囲の温度に
加熱された工ないし複数の基板上を通過する。あるいは
、分子線エピタキシープロセスにおいては、上で引用し
たシリコン中への不純物ドーピング プロセスの第4章
、ジエイ・シー・ビーン(J、C6Beam)による“
分子線エピタキシーによるドープされたシリコン層の成
長”に述べられているように、650ないし1000℃
の範囲の基板温度が用いられる。
単結晶シリコンの領域を生成するために、多孔性シリコ
ンの領域を溶融する目的で、レーザーを用いることがで
きる。10ないし500ナノセカンドのパルス長を有す
るパルスレーザ−を用いると有利である。レーザーのパ
ワーは、多孔性シリコンが溶融される厚さが、生成され
るべき単結晶シリコンの厚さの約2倍になるようにセッ
トされる。パルスよシ導入された溶融及び固化プロ セスを通し、単結晶シリコン領域が形成される。(高欠
陥密度シリコンから単結晶シリコンを生成するために用
いる等価なプロセスの説明は、米国特許第4,234,
358号を参照のこと)レーザー溶融製作技術において
、多孔性シリコン領域は、9−ザー溶融プロセスの後、
単結晶シリコン領域下に適当な厚さの多孔性シリコンが
残るように、多孔性シリコン領域は十分厚い必要がある
単結晶シリコン領域が形成された後、単結晶シリコン下
の多孔性シリコンは、酸化され絶縁性材料の垂直に絶縁
された領域が形成される。先に述べたように、単結晶シ
リコン領域を規定するために、単結晶シリコンの層をエ
ッチするのが有利である。領域48中の多孔性シリコン
45が、単結晶シリコン領域49の境界のすぐ下に露出
されるように、仁のエツチングプロセスを続けるのもま
た有利である。この方法を通して酸化媒体は単結晶シリ
コン領域下の多孔性シリコン材料の端部まで、より容易
に入る。
このプロセスで有用な典型的な酸化媒体は、02又は0
2と水蒸気の混合体である。(もし必要ならば、キャリ
ヤガスに酸化媒体を混合することが可能である。)酸化
プロセスを通して多孔性シリコンを絶縁体に変換する工
程は、比較的遅い速度で最初変換が始まり、次に変換速
度がゆつくシ増加するように行うべきである。もしこの
ようにしないと、最辺に変換された材料の膨張によシ、
多孔性シリコン領域の端部が封じられる危険性が、著し
く増す。(圧力が高くなると、一般に酸化が急速に起り
すぎるため、02又は02プラス水蒸気の分圧が1 a
tm又はそれ以下になるように制限することも有利であ
る)。
変換プロセスにおける適当な酸化速度の傾斜を生みだす
有利な方法は、たとえば02又は02及び蒸気のような
酸化雰囲気とともに、500ないし600℃の範囲の温
度を最初に用いることを含む。次に、15分ないし2時
間の時間に渡り、温度を1oooないし1250℃の範
囲の温度まで、“徐々に上げる。
温度上昇にかかる時間が長くなるほど、多孔性シリコン
材料の酸化を延ばすことが可能な横方向の領域は長くな
る。たとえば、1.1g/cIIの密度を有する多孔性
シリコンを処理スチーム媒体を用いると、70μmない
し150μmの横方向寸法を有する酸化物領域が生じる
。それに対し、2時間にすると、200μmないし40
0μmの寸法になる。
温度上昇時間及び単結晶シリコン領域下の多孔性シリコ
ン領域の最初の密度の°両方が、酸化可能な最大横方向
寸法を決定する。所望の横方向寸法に対する適当な密度
及び時間を決定するために、調整用の試料が用いられる
乾燥酸化雰囲気・02は、単結晶シリコン領域下に浸透
する横方向の寸法がより大きくなるので好ましい。湿っ
た酸化雰囲気02/スチームは、一般によシ高い降伏電
圧を有する酸化物を生成する。二つの雰囲気の組合せも
可能である。たとえば、浸透させるために、低温で最初
に乾燥酸素を用い、酸化物の品質を改善するために、次
に高温で湿った酸素を用いる。
下の多孔性シリコンの酸化によシ、第4図中の4Bに示
されるような形状ができる。
(酸化領域は52と記されている。)酸化皮膜が単結晶
シリコン領域の表面上に形成されることに注意すべきで
ある。この皮膜は単結晶シリコン中にデバイスを形成す
るプロセス中、皮膜中に窓がエッチされるまで、単結晶
表面を保護する。多孔性シリコンは酸化される前は本質
的に空孔を有するため、酸化プロセスは好ましくない体
積変化を起すことはない。加えて、単結晶シリコン領域
に近接した多孔性シリコンは、本質的に一様な密度を有
するため、酸化プロセス中、好ましくない応力や欠陥が
導入されない。、4B中の形状に到達した後、空孔53
を満すことにより、表面を平坦にするのが望ましい。(
空孔を満すことによつf41また、横方向の分離が加わ
る。)これはCVD酸化物堆積及び堆積した酸化物を平
坦にするために、反応性・イオンエツチングを行うこと
により得られる。(CVD酸化物堆積の説明は、エイ・
シー・アダムズ(A。
C,Adams )及びシー・ディー・キャピオ(C。
D、 Capio )、ジャーナル・オブ・ザ・エレク
トロケミカル・ソサイアテイ(Journal ofT
he Electrochemical )、126.
1042(1,980)を、また反応性イオンエツチン
グによる平坦化についての説明は、エイ・シー・アダム
ズ(A、 C,Adams )及びシー・デイーキャピ
オ(C,D、 Capio )、ジャーナル・オブφザ
・エレクトロケミカル・ソサイアテイ(Journal
 of The Eleetrochemical 5
ociety )128.423 (1981)を参照
のこと)得られるもの全体を、所望の電子デバイスを形
成するため、次に通常の方法で処理する。
たとえば、単結晶領域中のトランジスタ、キャパシタあ
るいは抵抗のいずれかあるいは全部及−びこれらのデバ
イスへの電気的接触を作るためである≦ 以下の例はプロセスで用いられる典型的な条件を示す。
第1例 0.006Ω/cmの抵抗率を有する100面のホウ素
ドープ、3インチ径のウェハが、電解処理のため基板支
持具に置かれた。基板支持具は2つのテフロン部分を有
する。第1の部分は深さが2分の1センチメートルで直
径が約6センチメードル(2,5インチ)の井戸を含ん
だ。1つの部分はこの井戸をこの試料支持部の、縁に接
続した。基板は試料支持具のこの部分に置かれ、本質的
に井戸全体の中心と合うように置かれた。約2.5イン
チの内径を有するテフロンリングが、ウェハ上に中心を
合わせて置かれた。この第2の試料支持部分は二基板の
端部を越えた点で、第1の試料支持部にボルトでとめら
れるように、十分広かった。これらのテフロン部分がと
もにテフロンのねじでとめられると、基板の裏の井戸は
、出力口を通して、蒸留された水銀で満された。
容積で1の水と容積で2のHF溶液を組合せることによ
り、電界液を用意した。(HF溶液は水の中に重量で4
8パーセントのHF溶液を含む濃HFであった。)基板
を有する基板支持具は、基板は被覆されるが、水銀のだ
めの出力口は電界液の表面上に出るように、電界液中に
浸された。電解液中に2インチ平方の白金シートを浸す
ことにより、対向電極を用意した。タングステンリード
線がパワー源の正端子に、電気的に接続され、基板の裏
の井戸中の水銀に接するように、水銀部分に挿入された
。導電体がパワー源の負端子に、電気的に接続され、圧
着により対向電極につけられた。基板及び対向電極間に
、1.6アンペアの全電流(電流密度は約50 mA/
ci )を、2分間流した。次に電流を止め、試料支持
具を溶液から除き、脱イオン水中で基板を洗った。つ、
エバの露出部分に渡って生じた多孔性シリコンは、光学
顕微鏡で観察すると、約5μmの深さであった。
次に、基板は約7Pa(50ミリトール)及び200℃
の温度の真空オーブン中で、約10分間流なましされた
。このプロセスは多孔性シリコンの孔から、残留してい
る電解液を除去するために行われた。次に、基板は垂直
ホットウォール化学堆積反応容器の試料支持具申に置か
れた。反応容器は1100℃に加熱され、1気圧の水素
を反応容器中に導入した。この処理は10分間続けられ
、次に水素を容器から除去した。温度は1000℃に調
節され、951/分の水素ガス流量と150secm(
1分当り基準c!t)のシランを、約1気圧で反応容器
中に導いた。シラン/水素混合物を約10分間流し続け
、流れを止め、残ったシランを含むガスが容器から除去
された。
このプロセスにより、約10 +/clの欠陥密度を有
する1、5ミクロンの厚さのエピタキシャル薄膜が生じ
た。(欠陥密度は通常のエッチャントを用い、得られた
エッチピットを走査電子顕微鏡で観察することにより、
測定した。)アビニシンWワックス(アビニシン社の製
品)を、トリクロロエタンに溶かした。溶液の小さな液
滴を、約3ないし41111の直径を有する玉を形成す
るよ゛うな間隔で、基板上に置いた。トリクロロエタン
を蒸発させるために、基板を雰囲気の中に放置した。ト
リクロロエタンの蒸発により、直径約3ないし4III
11!のアビニシンWワックスの領域が残った。
容積にして1の濃硝酸、容積にして1の濃塩酸及び容積
で6の氷酢酸を組合せて、シリコンエツチング液を用意
した。基板はエツチング液中に浸され、マスクされない
単結晶シリコンの部分とこれらの部分の下の多孔性シリ
コンが除去されてしまうまで、エツチング液中に維持さ
れた。(除去プロセスの停止時刻は、エッチされている
基板領域の反射率の変化から、容易にわかる。エツチン
グプロセス全体で、約10秒かかった。)基板は脱イオ
ン水中で洗い、トリクロロエタンを用いて、ワックスを
除去した。
基板は600℃の炉の中に置かれた。90℃に保たれた
水バブラに、酸素を流し始めた。
得られる水で飽和した酸素が、炉を通して基板上に流さ
れた。酸素を流し始めてからできるだけ早く、1分画シ
20℃の速度で、直線的に温度を上げた。1000℃に
達するまで温度を上げ、この温度を45分間保った。
試料は島を通してへき関され、それらが光学的に観察で
きるようにした。単結晶シリコン領域下の酸化の横方向
の広がりは、約70ないし150μmと観測された。
第2例 酸化プロセス中温度を600℃から1000℃まで、1
分画シ3度の速度で直線的に上昇させたことを除き、第
1例で述べたものと同じプロセスに従った。このプロセ
スにより、横方向の広がシは200ないし400μmと
なった。
第3例 CVDプロセスにおいて、各種の基板温度を用いたほか
は、第、1例のプロセスに従った。
これらの温度は900ないし1100℃であつた。加え
て、シランの代シに四塩化シリコンを用いた。得られた
単結晶シリコンは、第1例で述べたものとほぼ同じ品質
であった。
第4例 分子線エピタキシープロセスにより単結晶シリコンを成
長させたことを除き、第1例のプロセスに従った。基板
は分子線エピタキシー装置の試料支持具申に置かれた。
試料室は約5 X 10  Torrの圧力まで排気さ
れた。次に、基板を850℃の温度まで、急速に上昇さ
せた。100ないし1000人の材料を除去することに
より、表面を浄化するために、アルゴンイオンで基板表
面をスパッタエッチした。基板温度を650℃まで下げ
た。基板に向うシリコン流を生成するため、電子ビーム
で純粋なシリコンの入った容器を加熱した。
15分間基板にシリコン流を照射することにより、約1
μmの厚さの単結晶シリコンが得られた。単結晶シリコ
ンの表面における欠陥密度は、本質的にゼロで、この欠
陥密度は多孔性シリコシ材料との界面における約10’
/cdまで増加した。
第5例 レーザー溶融により単結晶シリコンを生成させたことを
除き、第1例のプロセスに従った。基板は350℃に加
熱された試料支持具上に置かれた。約0.53ミクロ−
ンの波長において、シングル、ガウンアンモードで動作
する倍周ニオジウムYAGレーザーを用いた。
レーザーは約95ナノセカンドの長さをもつパルスで、
250kHzにおいて変調した。大きさが約40μmで
、基板表面における平均パワーが約25ミリラツトのス
ポットで、各′点が約30μmだけ前の点に重なるよう
に、基板表面を走査した。レーザーによシ導入された溶
融によシ、約1′0cIlの領域が完全に処理されるま
で、レーザー、は折り返し、往復させて走査した。単結
晶領域は電子チャネリングにより調べられ、チャネリン
グの量により、実際に単結晶領域が形成されたことが示
された。
【図面の簡単な説明】
第1図及び第2図は誘電体分離に関する既知の方法の説
明図、 第3図及び第4図は本発明の実施例を示す説明図である
。 〔主要部分の符号の説明〕 43・・・多孔性シリコン 44・・・単結晶シリコンの領域 48・・・多孔性シリコン部分 出願人   ウェスターン エレクトリックカムパニー
、インコーポレーテッド

Claims (1)

  1. 【特許請求の範囲】 1、単結晶シリコン領域の下に多孔性シリコンの領域を
    形成し、多孔性シリコンを酸化させる、単結晶シリコン
    領域を垂直に分離形成す、る方法において、    。 単結晶シリコンの領域形成前に、多孔性シリコンが形成
    され、単結晶シリコンの領域は、その下に設けた多孔性
    シリコン部分が、少くとも0.1マイクロメータの深さ
    まで、値が10パーセント以上変化しない密度を有する
    ように、多孔性シリコンの領域の横方向の領域内に入る
    ことを特徴とする方法。 2、特許請求の範囲第1項に記載された方法において、 酸化に先立ち、単結晶シリコンの領域の下に設けた多孔
    性シリコン部分の外の多孔性シリコンを除去することを
    特徴とする方法。 3、  #許請求の範囲第1項又は第2項に記載された
    方法において、 酸jヒは500ないし600℃の範囲の温度で開始され
    、酸化中1000ないし 1250℃の範囲まで、徐々に温度が上昇されることを
    特徴とする方法。
JP57196878A 1981-11-13 1982-11-11 単結晶シリコン領域を垂直に分離形成する方法 Pending JPS5895838A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/321,263 US4380865A (en) 1981-11-13 1981-11-13 Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation

Publications (1)

Publication Number Publication Date
JPS5895838A true JPS5895838A (ja) 1983-06-07

Family

ID=23249881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196878A Pending JPS5895838A (ja) 1981-11-13 1982-11-11 単結晶シリコン領域を垂直に分離形成する方法

Country Status (5)

Country Link
US (1) US4380865A (ja)
JP (1) JPS5895838A (ja)
DE (1) DE3241946A1 (ja)
FR (1) FR2516701A1 (ja)
GB (1) GB2109162A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
US4923820A (en) * 1985-09-18 1990-05-08 Harris Corporation IC which eliminates support bias influence on dielectrically isolated components
US4801380A (en) * 1987-12-23 1989-01-31 The Texas A&M University System Method of producing a silicon film with micropores
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US5123994A (en) * 1989-05-30 1992-06-23 Motorola, Inc. Ramped oxide formation method
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
ATE259098T1 (de) * 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
US5430300A (en) * 1991-07-18 1995-07-04 The Texas A&M University System Oxidized porous silicon field emission devices
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
IT1306183B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la formazione di strati isolanti di spessorepredeterminato in wafer di semiconduttori per la produzione di
US6541863B1 (en) * 2000-01-05 2003-04-01 Advanced Micro Devices, Inc. Semiconductor device having a reduced signal processing time and a method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4057823A (en) * 1976-07-02 1977-11-08 International Business Machines Corporation Porous silicon dioxide moisture sensor and method for manufacture of a moisture sensor
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation

Also Published As

Publication number Publication date
US4380865A (en) 1983-04-26
DE3241946A1 (de) 1983-06-23
GB2109162A (en) 1983-05-25
FR2516701A1 (fr) 1983-05-20

Similar Documents

Publication Publication Date Title
JPS5895838A (ja) 単結晶シリコン領域を垂直に分離形成する方法
US4501060A (en) Dielectrically isolated semiconductor devices
JP3036619B2 (ja) Soi基板の製造方法およびsoi基板
US5453394A (en) Process for preparing semiconductor substrate by bringing first and second substrates in contact
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
EP0553857B1 (en) Process for preparing a semiconductor substrate
EP0843345B1 (en) Method of manufacturing a semiconductor article
US5250460A (en) Method of producing semiconductor substrate
EP0159655B1 (en) Method of forming a semiconductor structure having dielectrically isolated monocrystalline silicon regions
EP0299062B1 (en) Process for producing thin single crystal silicon islands on insulator
KR19980080688A (ko) 반도체기판 및 그 제작방법
US6468841B2 (en) Process for producing crystalline silicon thin film
Marcus et al. Polysilicon/SiO2 interface microtexture and dielectric breakdown
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
US5110755A (en) Process for forming a component insulator on a silicon substrate
GB2206445A (en) Method of manufacturing dielectrically isolated integrated circuits and circuit elements
KR910006591B1 (ko) 집적 회로 장치 제조 방법
EP0312466B1 (fr) Procédé de fabrication d'une structure de silicium sur isolant
Lin et al. 100‐μm‐wide silicon‐on‐insulator structures by Si molecular beam epitaxy growth on porous silicon
KR0169344B1 (ko) 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조
US6217647B1 (en) Method for producing a monocrystalline layer of a conducting or semiconducting material
JP3201793B2 (ja) Si基体の加工方法
KR950002170B1 (ko) 다공질실리콘의 균질성개선방법
Baumgart et al. Dielectric isolation using porous silicon
JP3191960B2 (ja) Si基体の加工方法