CN101106067A - 半导体器件与硅衬底的剥离方法 - Google Patents
半导体器件与硅衬底的剥离方法 Download PDFInfo
- Publication number
- CN101106067A CN101106067A CNA2006100287971A CN200610028797A CN101106067A CN 101106067 A CN101106067 A CN 101106067A CN A2006100287971 A CNA2006100287971 A CN A2006100287971A CN 200610028797 A CN200610028797 A CN 200610028797A CN 101106067 A CN101106067 A CN 101106067A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- corrosion
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种将生长在硅衬底上的半导体器件结构层从硅衬底上分离的方法。通过在具有腐蚀阻挡层的硅衬底上生长AlN中间层,并通过AlN中间层生长半导体结构层。硅衬底分层多次减薄初期,采用物理研磨法或者化学物理研磨法将硅衬底减薄到一定的厚度后,再用化学腐蚀法腐蚀硅衬底。可以利用化学腐蚀法均匀地腐蚀剩余的硅衬底以及中间层。或者,用光刻腐蚀法在腐蚀阻挡层的表面上腐蚀深度达中间层的多个微孔,然后采用对中间层有选择腐蚀性的化学剂来腐蚀中间层,从而将半导体器件结构层从硅衬底上分离。
Description
技术领域
本发明涉及半导体器件制造方法,尤其涉及将生长在硅衬底上的半导体器件结构层从硅衬底上剥离的方法。
背景技术
III-V族化合物等半导体材料外延时所采用的衬底材料及相关工艺是一个值得关注的领域。现有的成熟的半导体器件,比如GaN基发光半导体器件,大多是以蓝宝石或SiC异质衬底为基础的。但从晶格匹配和电导、热导特性上看,蓝宝石并不是理想的异质外延衬底,而SiC衬底与GaN之间虽然晶格失配小于蓝宝石衬底,但其加工困难以及昂贵的价格也限制了该衬底的进一步应用开发。相对于蓝宝石与碳化硅衬底而言,硅片作为GaN材料的衬底有许多优点,如:良好的导电、导热性(对于大功率LED而言非常重要),晶体质量高、尺寸大(提高产率)、成本低、硬度低(易于进行划片等加工)等。因此,硅被认为是一种很有前途的制备半导体器件的衬底材料。
尽管硅具有以上诸多优势,但是要将其作为III-V族化合物的外延衬底材料也面临着如下挑战:在采用外延法在硅衬底上形成诸如发光二极管、光传感器等器件之后,为了减小衬底的光吸收,减小硅衬底引起的串联电阻,并减小半导体器件的热阻,往往需要将在硅表面形成的半导体器件和硅衬底剥离分开。然而,由于构成半导体器件的材料的和硅材料之间的热膨胀系数不一致(通常称之为热失配),典型的,当一边存在压应力时,另一边则存在张应力,可能会导致外延片的弯曲。在采用传统的方法减薄硅衬底,或者采用化学腐蚀方法将硅衬底腐蚀掉时,由于半导体器件所受的应力不同,随着衬底越来越薄,半导体器件的器件层可能会发生开裂。
发明内容
本发明着眼于克服现有技术的上述缺陷,提供一种将半导体器件结构和硅衬底剥离的有效办法。
根据本发明的第一实施例,采用硅汽相外延法在硅片在硅片表面外延腐蚀阻挡层或腐蚀阻挡埋层,或者通过离子注入法在离子投影区域形成腐蚀阻挡埋层;在所形成的具有腐蚀阻挡层的半导体衬底上生长中间层,并通过中间层生长半导体器件结构层;在分层多次减薄的初期,采用物理研磨法或者化学物理研磨法减薄硅衬底直至接近腐蚀阻挡层;然后用化学腐蚀法腐蚀硅衬底的剩余部分,使对硅衬底的腐蚀停止在腐蚀阻挡层前,以保证硅衬底的剩余部分的厚度均匀一致;最后采用化学腐蚀法均匀腐蚀剩余的硅衬底和中间层,从而将半导体器件结构层从硅衬底上分离。
根据本发明的第二实施例,采用硅汽相外延法在硅片在硅片表面外延腐蚀阻挡层或腐蚀阻挡埋层,或者通过离子注入法在离子投影区域形成腐蚀阻挡埋层;在所形成的具有腐蚀阻挡层的半导体衬底上生长中间层,并通过中间层生长半导体器件结构层;在分层多次减薄的初期,采用物理研磨法或者化学物理研磨法减薄硅衬底直至接近腐蚀阻挡层;然后用化学腐蚀法腐蚀硅衬底的剩余部分,使对硅衬底的腐蚀停止在腐蚀阻挡层前,以保证硅衬底的剩余部分的厚度均匀一致;用光刻腐蚀法在腐蚀阻挡层的表面上腐蚀深度达中间层的多个微孔;最后采用对中间层有选择腐蚀性的化学剂来腐蚀中间层,从而将半导体器件结构层从硅衬底上分离。
根据本发明的第三实施例,采用硅汽相外延法在硅片在硅片表面外延腐蚀速率高的易腐蚀层,或者通过离子注入法在离子投影区域形成腐蚀速率高的易腐蚀层;在所形成的具有易腐蚀层的半导体衬底上生长中间层,并通过中间层生长半导体器件结构层;在分层多次减薄的初期,采用物理研磨法或者化学物理研磨法减薄硅衬底直至接近易腐蚀层;然后用光刻腐蚀法在剩余硅衬底的表面上腐蚀深度达易腐蚀层的多个微孔,通过微孔腐蚀易腐蚀层使得易腐蚀层以下的硅衬底剥离。然后采用化学腐蚀法均匀腐蚀剩下的硅衬底以及中间层,或者采用微孔腐蚀法腐蚀中间层,从而将半导体器件结构层从硅衬底上分离。
根据本发明,一种剥离半导体层的方法包括:首先形成由第一半导体层、第二半导体层、第三半导体层堆叠而成的多层结构;然后在第一半导体层的表面形成深度达第二半导体层的微孔;最后通过所述微孔腐蚀第二半导体层,从而释放应力,将所需要的第三半导体层从多层结构上剥离。
附图说明
本申请的附图用于对于本申请的实施例提供示例性的说明。
图1A-1D是根据本发明的第一实施例的半导体硅衬底以及在其表面外延生长的半导体器件结构层的纵剖面示意图。
图2A是根据本发明的第二实施例的形成于衬底中的深度可达中间层的微孔结构的纵剖面示意图。
图2B是根据本发明的第二实施例的形成于衬底中的深度可达中间层的微孔结构的横截面示意图。
图3是根据本发明的第三实施例的形成于衬底中的深度可达易于腐蚀的埋层的微孔结构的横截面示意图。
具体实施方式
(实施例1)
现在结合附图对本发明的第一实施例进行描述。
如图1A所示,首先形成具有低腐蚀速率的腐蚀阻挡层的硅衬底。腐蚀阻挡层可以是采用离子注入法形成腐蚀阻挡埋层2。采用这种方法时,腐蚀阻挡埋层2形成于硅衬底表面以下一定深度,离子的投影射程区域内(注入剂量的峰值段)。如图中所示,此时腐蚀阻挡埋层2位于未掺杂的硅衬底1和3之间。也可以采用硅汽相外延方法来形成具有腐蚀阻挡层的硅衬底。例如,可以采用硅汽相外延工艺在硅衬底1上生长具有掺杂质的腐蚀阻挡表层2,其腐蚀速率低于硅衬底1。然后,可进一步采用硅汽相工艺在腐蚀阻挡层2上进一步生长与硅衬底1相同材料的硅衬底3。生长与硅衬底1相同的硅衬底3的意义在于此后的外延中间层的工艺对晶格间的匹配有所要求。
接下来,在硅衬底3上形成中间层4,优选地,中间层为AlN。随后通过中间层4来生长半导体器件结构层5。在半导体器件结构层5生长完成之后,对其表面加以保护,优选的,采用光刻胶对其进行保护。然后将半导体器件固定在与半导体器件结构层5的形状相适应的盘或圆环6上。优选的,所采用的盘或圆环6的热膨胀系数和与半导体器件层5的热膨胀系数相近。
接下来开始半导体器件剥离工艺。首先,如图1B所示,通过采用物理研磨法或者化学物理研磨法(例如化学机械抛光CMP技术)来减薄硅衬底。在硅衬底1的厚度被减薄至接近腐蚀阻挡层2的时候,停止研磨,并采用化学腐蚀的方法进一步腐蚀剩余的硅衬底1。由于腐蚀阻挡层2的腐蚀速率大大低于硅衬底1,所以腐蚀停止于腐蚀阻挡层2的下边界(如图1C所示)。
此时得到被多次减薄的、厚度均匀一致的剩余衬底结构2、3。接下来,采用化学腐蚀法均匀地腐蚀腐蚀阻挡层2、硅衬底3、以及中间层4。通常,由于中间层4的AlN的耐腐蚀性,需要采用不同的化学剂来腐蚀腐蚀阻挡层2、硅衬底3、以及中间层4,例如,可以首先使用诸如HF溶液的腐蚀液对腐蚀阻挡层2和硅衬底3进行腐蚀,然后用另一种对AlN有选择腐蚀性的腐蚀剂来腐蚀中间层4。在适当的腐蚀速度下,半导体器件结构层5的应力得以缓慢均匀地释放,从而达到了使硅衬底安全可靠地剥离的目的(如图1D所示)。
如前所述的剥离方法着眼于消除应力的不良影响。通过设置腐蚀阻挡层2,使前期的减薄工艺止于腐蚀阻挡层2,从而使得剩余的衬底结构的厚度均匀一致。随后,通过采用适当的腐蚀剂(例如,反应烈度较温和的腐蚀剂)均匀地腐蚀剩余的衬底结构以及中间层,使得应力缓慢均匀地释放。
(实施例2)
现在结合附图对本发明的第二实施例进行描述。
如图1A所示,首先形成具有低腐蚀速率的腐蚀阻挡层的硅衬底。腐蚀阻挡层可以是采用离子注入法形成腐蚀阻挡埋层2。采用这种方法时,腐蚀阻挡埋层2形成于硅衬底表面以下一定深度,离子的投影射程区域内(注入剂量的峰值段)。如图中所示,此时腐蚀阻挡埋层2位于未掺杂的硅衬底1和3之间。也可以采用硅汽相外延方法来形成具有腐蚀阻挡层的硅衬底。例如,可以采用硅汽相外延工艺在硅衬底1上生长具有掺杂质的腐蚀阻挡表层2,其腐蚀速率低于硅衬底1。然后,可进一步采用硅汽相工艺在腐蚀阻挡层2上进一步生长与硅衬底1相同材料的硅衬底3。生长与硅衬底1相同的硅衬底3的意义在于此后的外延中间层的工艺对晶格间的匹配有所要求。
接下来,在硅衬底3上形成中间层4,优选地,中间层为AlN。随后通过中间层4来生长半导体器件结构层5。在半导体器件结构层5生长完成之后,对其表面加以保护,优选的,采用光刻胶对其进行保护。然后将半导体器件固定在与半导体器件结构层5的形状相适应的盘或圆环6上。优选的,所采用的盘或圆环6的热膨胀系数和与半导体器件层5的热膨胀系数相近。
接下来开始半导体器件剥离工艺。首先,如图1B所示,通过采用物理研磨法或者化学物理研磨法(例如化学机械抛光CMP技术)来减薄硅衬底。在硅衬底1的厚度被减薄至接近腐蚀阻挡层2的时候,停止研磨,并采用化学腐蚀的方法进一步腐蚀剩余的硅衬底1。由于腐蚀阻挡层2的腐蚀速率大大低于硅衬底1,所以腐蚀停止于腐蚀阻挡层2的下边界(如图1C所示)。
此时得到被多次减薄的、厚度均匀一致的剩余衬底结构2、3。接下来,如图2A-2B所示,采用光刻蚀刻法在硅衬底区域2、3的表面腐蚀直径合适、分布合理、深度达区域4的微孔。优选地,微孔是均匀分布的,且其数量相当多。优选地,微孔的孔径具有101-102微米的数量级。
随后,将样品浸入对区域4中间层有选择腐蚀性的溶液中。选择性腐蚀液通过微孔到达中间层4并从纵横方向对其进行腐蚀。由于微孔缓慢均匀地释放了应力,从而使得硅衬底安全可靠地从半导体器件结构层5上剥离。同时,微孔结构限制了浸入中间层4的腐蚀液的剂量,从而有效地抑制了反应强度,避免了由于激烈的化学反应所释放的过量反应热所带来的不良影响(例如,半导体器件结构层和衬底层的膨胀幅度的差异所产生的应力)。
如前所述的实施例1、2所揭示的方法都是从消除应力的影响入手,通过分层多次减薄的方法实现硅衬底的剥离。在剥离硅衬底的过程中,以腐蚀阻挡层为界将衬底分为两部分,分别采用不同的方式释放应力。在释放应力的第一阶段,采用较为常规的技术手段将硅衬底减薄,直至剩下厚度均匀的,比较薄的衬底层。在释放应力的第二阶段,通过化学腐蚀法均匀地腐蚀剩余的衬底结构和中间层,或者通过微孔在纵横方向上腐蚀中间层,达到均匀而缓慢的释放应力的目的,从而实现安全而可靠的剥离。
(实施例3)
现在结合附图对本发明的第三实施例进行描述。
在本发明的第三实施例中,首先利用离子注入工艺在硅衬底1上生成易腐蚀的埋层2,比如SiO2埋层2。此处的埋层2也可以通过外延生长工艺形成,然后在外延生长的SiO2上再外延生长一层硅3。接下来,生长中间层4和半导体器件层5。在半导体器件结构层5生长完成之后,对其表面加以保护,然后将半导体器件固定在盘或圆环6上。在前述工艺步骤中,除了生成易腐蚀埋层2的步骤,本发明的实施例1或2中所述的其它相关技术特征均可适用于本实施例。
接下来开始半导体的器件的剥离工艺,首先,通过采用物理研磨法或者化学物理研磨法来减薄硅衬底。如图3所示,在硅衬底1的厚度被减薄至接近易腐蚀埋层2的时候,停止研磨,采用光刻蚀刻法在剩余硅衬底1的表面腐蚀直径合适、分布合理、深度达易腐蚀埋层2的微孔。优选地,微孔是均匀分布的,且其数量相当多。优选地,微孔的孔径在101-102微米数量级。
随后,将样品浸入对易腐蚀埋层2有选择腐蚀性的溶液中。选择性腐蚀液通过微孔到达易腐蚀埋层2并从纵横方向对其进行腐蚀。由于微孔缓慢均匀地释放了应力,从而使得硅衬底1安全可靠地从硅衬底3上剥离。
以上的步骤亦可以有所简化。在硅衬底1的厚度被减薄至接近易腐蚀埋层2的时候,在具有微孔图形的光刻胶的保护下,直接将半导体器件浸入腐蚀液。例如,在采用诸如HF溶液的情况下,其对硅和SiO2都有腐蚀作用,其中对于SiO2的腐蚀更为强烈。腐蚀液首先对没有被保护的微孔区域中的硅进行腐蚀,从而到达易腐蚀的埋层2,接下来,腐蚀液通过微孔继续横向和纵向腐蚀易腐蚀埋层2。由于微孔缓慢均匀地释放了应力,从而使得硅衬底1安全可靠地从硅衬底3上剥离。
如同实施例2中所述的,优选的,微孔均匀分布,微孔的孔径具有101-102微米的数量级。
此时仅剩很薄的硅衬底3,然后可以通过化学腐蚀法均匀腐蚀硅衬底3和中间层4,使得应力得以缓慢地释放,从而将器件结构层安全地剥离。可选地,此时也可以如实施例2中那样在硅衬底3上形成深度达中间层4的微孔,然后通过微孔对中间层4进行横向和纵向腐蚀。
本发明中列举上述三个实施例的意图仅在于示例性地描述本发明,而并非将本发明限制于此。本领域技术人员可以理解,前述实施例中的各种消除应力的方法可以被独立地采用。例如,通过微孔腐蚀消除应力的方法可以在多层半导体结构的剥离工艺中得到广泛的应用。对于由第一半导体层、第二半导体层和第三半导体层所构成的多层堆叠结构而言,可以在第一半导体层上形成微孔,并通过该微孔对第二半导体层进行腐蚀,从而缓慢地释放应力,将所期望获得的第三半导体从多层结构上剥离。
本发明中所述的半导体器件结构层包括但不限于与衬底硅材料不同的包括GaN、GaAs系列在内的半导体材料,本发明中所述的半导体器件包括但不限于由上述材料构成的发光二极管、激光器、光传感器、太阳能电池等光电器件和其它的包括由上述材料构成的包括大功率场效应晶体管在内的半导体电子器件。本发明亦可以应用于其它需要消除应力影响的半导体工艺中领域中,所述的领域包括但不限于:采用除硅以外的其它半导体衬底的剥离工艺。同时,本领域技术人员应该可以理解,在不背离本发明的精神和范围的前途下,本发明的各种修改和变化应该落入本发明的范围之内。
Claims (15)
1.一种将半导体器件结构层从硅衬底上分离的方法,其特征在于,该方法包括以下步骤:
形成具有的埋层的硅衬底,其中埋层的腐蚀速率与硅不同;
在硅衬底上生长中间层;
通过中间层生长半导体器件结构层;
分层多次减薄硅衬底使得半导体器件与硅衬底剥离。
2.如权利要求1所述的方法,其特征在于,所述埋层是腐蚀速率比硅低的腐蚀阻挡层。
3.如权利要求1所述的方法,其特征在于,所述埋层是腐蚀速率比硅高的易腐蚀层。
4.如权利要求2所述的方法,其特征在于,所述分层多次减薄硅衬底的工艺包括以下步骤:
(a)在分层多次减薄的初期,采用物理研磨法或者化学物理研磨法减薄硅衬底直至接近腐蚀阻挡层;
(b)用化学腐蚀法腐蚀硅衬底的剩余部分,使对硅衬底的腐蚀停止在腐蚀阻挡层前,以保证硅衬底的剩余部分的厚度均匀一致。
5.如权利要求3所述的方法,其特征在于,所述分层多次减薄硅衬底的工艺包括以下步骤:
(a)在分层多次减薄的初期,采用物理研磨法或者化学物理研磨法减薄硅衬底直至接近易腐蚀层;
(b)用光刻腐蚀法在剩余硅衬底的表面上腐蚀深度达易腐蚀层的多个微孔;
(c)通过微孔腐蚀易腐蚀层,从而将易腐蚀层以下的衬底剥离。
6.如权利要求4或5所述的方法,其特征在于,进一步包括以下步骤:
采用化学腐蚀法均匀腐蚀剩余的硅衬底和中间层,从而将半导体器件结构层从硅衬底上分离。
7.如权利要求4或5所述的方法,其特征在于,进一步包括以下步骤:
用光刻腐蚀法在腐蚀阻挡层的表面上腐蚀深度达中间层的多个微孔;和
采用对中间层有选择腐蚀性的化学剂来腐蚀中间层,从而将半导体器件结构层从硅衬底上分离。
8.如权利要求5所述的方法,其特征在于,通过采用对于硅衬底以及易腐蚀层都具有腐蚀性的腐蚀液,所述步骤(b)和(c)可以一次性完成。
9.如权利要求5或7所述的方法,其特征在于,所述多个微孔是均匀分布的。
10.如权利要求1所述的方法,其特征在于,所述埋层是采用外延工艺或者离子注入工艺形成的。
11.如权利要求1所述的方法,其特征在于,还包括在形成半导体器件结构层后,对半导体器件结构层表面进行保护,并将其固定到热膨胀系数与半导体器件层相近的盘或者圆环上。
12.如权利要求11所述的方法,其特征在于,所述对半导体器件结构层表面进行保护的步骤包括采用光刻胶对半导体器件结构层表面进行保护。
13.如权利要求1所述的方法,其特征在于,所述半导体器件结构层包括构成光电器件和半导体电子器件的GaN、GaAs系列在内的半导体材料。
14.如权利要求5或7所述的方法,其特征在于,所述微孔的孔径具有101-102微米的数量级。
15.一种剥离半导体层的方法,包括:
形成由第一半导体层、第二半导体层、第三半导体层堆叠而成的多层结构;
在第一半导体层的表面形成深度达第二半导体层的微孔;
通过所述微孔腐蚀第二半导体层,从而释放应力,将所需要的第三半导体层从多层结构上剥离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100287971A CN101106067A (zh) | 2006-07-11 | 2006-07-11 | 半导体器件与硅衬底的剥离方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100287971A CN101106067A (zh) | 2006-07-11 | 2006-07-11 | 半导体器件与硅衬底的剥离方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101106067A true CN101106067A (zh) | 2008-01-16 |
Family
ID=38999896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100287971A Pending CN101106067A (zh) | 2006-07-11 | 2006-07-11 | 半导体器件与硅衬底的剥离方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101106067A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102227009A (zh) * | 2011-05-27 | 2011-10-26 | 协鑫光电科技(张家港)有限公司 | 高功率发光二极管移除衬底的方法 |
CN102044428B (zh) * | 2009-10-13 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的减薄方法 |
CN104275555A (zh) * | 2013-07-05 | 2015-01-14 | 三星显示有限公司 | 衬底分离装置和使用衬底分离装置的衬底分离方法 |
CN105241587A (zh) * | 2015-09-25 | 2016-01-13 | 杭州士兰微电子股份有限公司 | 压力传感器及其制作方法 |
WO2017045598A1 (zh) * | 2015-09-18 | 2017-03-23 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
WO2020078103A1 (zh) * | 2018-10-19 | 2020-04-23 | 昆山工研院新型平板显示技术中心有限公司 | 半导体器件剥离方法 |
CN113345798A (zh) * | 2021-06-01 | 2021-09-03 | 中科汇通(内蒙古)投资控股有限公司 | 一种SiC基片外延制备GaN的方法 |
CN114252465A (zh) * | 2020-09-23 | 2022-03-29 | 长鑫存储技术有限公司 | 用于显微镜的刻蚀凹坑半导体样品的制备方法 |
US11414782B2 (en) | 2019-01-13 | 2022-08-16 | Bing Hu | Method of separating a film from a main body of a crystalline object |
-
2006
- 2006-07-11 CN CNA2006100287971A patent/CN101106067A/zh active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044428B (zh) * | 2009-10-13 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的减薄方法 |
CN102227009A (zh) * | 2011-05-27 | 2011-10-26 | 协鑫光电科技(张家港)有限公司 | 高功率发光二极管移除衬底的方法 |
CN104275555B (zh) * | 2013-07-05 | 2018-02-02 | 三星显示有限公司 | 衬底分离装置和使用衬底分离装置的衬底分离方法 |
CN104275555A (zh) * | 2013-07-05 | 2015-01-14 | 三星显示有限公司 | 衬底分离装置和使用衬底分离装置的衬底分离方法 |
CN108140608B (zh) * | 2015-09-18 | 2022-06-03 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
WO2017045598A1 (zh) * | 2015-09-18 | 2017-03-23 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
CN108140608A (zh) * | 2015-09-18 | 2018-06-08 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
JP2018530925A (ja) * | 2015-09-18 | 2018-10-18 | 胡 兵HU, Bing | 半導体基板本体及びその上の機能層を分離する方法 |
US10734274B2 (en) | 2015-09-18 | 2020-08-04 | Bing Hu | Method of separating the main part of a semiconductor substrate from the functional layer built on it |
CN105241587A (zh) * | 2015-09-25 | 2016-01-13 | 杭州士兰微电子股份有限公司 | 压力传感器及其制作方法 |
WO2020078103A1 (zh) * | 2018-10-19 | 2020-04-23 | 昆山工研院新型平板显示技术中心有限公司 | 半导体器件剥离方法 |
US11414782B2 (en) | 2019-01-13 | 2022-08-16 | Bing Hu | Method of separating a film from a main body of a crystalline object |
CN114252465A (zh) * | 2020-09-23 | 2022-03-29 | 长鑫存储技术有限公司 | 用于显微镜的刻蚀凹坑半导体样品的制备方法 |
CN114252465B (zh) * | 2020-09-23 | 2023-10-17 | 长鑫存储技术有限公司 | 用于显微镜的刻蚀凹坑半导体样品的制备方法 |
CN113345798A (zh) * | 2021-06-01 | 2021-09-03 | 中科汇通(内蒙古)投资控股有限公司 | 一种SiC基片外延制备GaN的方法 |
CN113345798B (zh) * | 2021-06-01 | 2022-07-12 | 中科汇通(内蒙古)投资控股有限公司 | 一种SiC基片外延制备GaN的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101106067A (zh) | 半导体器件与硅衬底的剥离方法 | |
US10347794B2 (en) | Gallium nitride wafer substrate for solid state lighting devices and associated systems | |
CN102113090B (zh) | 应变层的松弛与转移 | |
KR100905977B1 (ko) | 광전자 적용 기판 제조방법 | |
US7358160B2 (en) | Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer | |
JP2022058405A (ja) | 電力およびrf用途用の設計された基板構造 | |
CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
US7723729B2 (en) | Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer | |
US20080296586A1 (en) | Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof | |
US10679852B2 (en) | Multi-deposition process for high quality gallium nitride device manufacturing | |
CN100447948C (zh) | 氮化物半导体外延层的生长方法 | |
CN103123895B (zh) | 应变层的松弛 | |
CN102439695B (zh) | 应变材料层的松弛和转移 | |
JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
KR20110068953A (ko) | 에칭된 반도체 구조물의 패시베이션 | |
CN100483738C (zh) | 基于自支撑SiC的GaN器件及制作方法 | |
CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
US8912081B2 (en) | Stiffening layers for the relaxation of strained layers | |
KR100676827B1 (ko) | 스트레인드 실리콘층을 포함하는 반도체 웨이퍼, 그의제조방법 및 그를 이용한 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |