CN103123895B - 应变层的松弛 - Google Patents

应变层的松弛 Download PDF

Info

Publication number
CN103123895B
CN103123895B CN201310012880.XA CN201310012880A CN103123895B CN 103123895 B CN103123895 B CN 103123895B CN 201310012880 A CN201310012880 A CN 201310012880A CN 103123895 B CN103123895 B CN 103123895B
Authority
CN
China
Prior art keywords
layer
low
material layer
viscosity
strained material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310012880.XA
Other languages
English (en)
Other versions
CN103123895A (zh
Inventor
法布里斯·勒泰特
卡洛斯·马祖拉
迈克尔·R·卡梅斯
梅尔文·B·麦克劳林
内森·F·加的纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP08290757A external-priority patent/EP2151856A1/en
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN103123895A publication Critical patent/CN103123895A/zh
Application granted granted Critical
Publication of CN103123895B publication Critical patent/CN103123895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

应变层的松弛。本发明涉及一种用于松弛应变材料层的方法，该方法包括以下步骤：在籽晶衬底上生长所述应变材料层；在所述应变材料层的一面上沉积第一低粘度层；通过所述第一低粘度层将所述应变材料层粘合到第一衬底，并且将所述应变材料层从所述籽晶衬底分离；在所述应变材料层的另一面上沉积第二低粘度层；在热处理步骤之前将第二衬底粘合到所述第二低粘度层，以形成夹层结构；使所述夹层结构经受热处理，使得造成所述第一低粘度层和所述第二低粘度层的回流，由此至少部分地松弛所述应变材料层。

Description

应变层的松弛
本申请是原案申请号为200980130308.5的发明专利申请(国际申请号：PCT/EP2009/005694，申请日：2009年8月6日，发明名称：应变层的松弛)的分案申请。
技术领域
本发明涉及用于制造在电子、光电子、光生伏打领域中有用的半导体器件的应变层和柔性衬底的领域，具体地，涉及通过柔性衬底松弛应变异质外延膜。
背景技术
通过异质外延在衬底上生长薄膜是半导体技术中重要的制造步骤。例如，当无法获得天然大块衬底或者天然大块衬底很贵时，经常通过在籽晶衬底上进行异质外延来形成有用材料。在发光半导体器件或太阳能电池领域中，需要在如蓝宝石或SiC的衬底上生长III/N材料的异质外延膜。但是，当与多种材料中的一种材料相比，通过以不同晶格常数和不同热膨胀系数在衬底上进行异质外延来形成所述多种材料时，由于不合适的压缩或拉伸应变以及相应产生的位错和破裂而造成对材料质量的有害效果。因此，通过异质外延形成具有有限厚度的材料膜，使得在材料中不发生破裂和位错。在向另一个衬底转移异质外延膜之后，这些膜可以例如用于在电子、光电和光伏应用中使用的层的外延生长。但是，由于晶格参数不合适而使薄异质外延膜应变，并且会使外延生长或后续步骤的质量恶化。
但是，目前使用的用于松弛低粘度层上的应变异质外延膜的方法经常不显示出针对于抑制屈曲、抑制破裂形成等的满意结果，并且难以实现完全的面内松弛。因此，本发明的根本问题是提供一种避免或至少缓解上述缺陷的用于完全或几乎完全松弛在衬底上方形成的应变层的方法。
发明内容
通过本发明用于松弛应变材料层的方法来解决上述问题。该方法包括以下步骤：
在所述应变材料层的一面上淀积包括第一柔性材料的第一低粘度层；
在所述应变材料层的另一面上淀积包括第二柔性材料的第二低粘度层，以形成第一夹层结构；以及
使所述第一夹层结构经受热处理，使得造成所述第一低粘度层和所述第二低粘度层的回流，由此至少部分地松弛所述应变材料层。
术语“低粘度”用于表示这样指定的层在热处理(也参见下面的讨论)过程中的柔性和变形能力。具体地，在玻璃转变温度以上的温度进行的热处理导致第一和第二低粘度层的一些回流(例如由于某种玻璃转变的塑料变形)，由此弹性地松弛了应变材料层。在应变材料层的两侧上设置低粘度层允许在不形成缺陷的情况下该应变材料层的自由位移以及，具体地，应变材料层的完全松弛(如果需要的话)。通过适当选择热处理工序的温度和持续时间可以实现完全松弛。
在使所述夹层结构经受所述热处理之前，第一衬底可以粘合到所述第一低粘度层和所述第二低粘度层之一。该第一衬底可以有利地用于从籽晶衬底的转移，在该籽晶衬底上预先异质外延生长应变材料层。而且，在热处理的步骤之前，第二衬底可以粘合到所述第一低粘度层和所述第二低粘度层中的另一个，由此形成包括两个衬底、两个低粘度层和应变材料层的第二夹层结构。
包括了可由例如蓝宝石或某种Si化合物制成的第一衬底和第二衬底的第二夹层结构提供了这样的优点：可以可靠地防止在松弛热处理过程中应变材料层的屈曲。实际上，在抑制或显著减小表面屈曲并且允许应变材料层的主要横向松弛的热处理过程中，第一衬底和第二衬底用作几乎无限刚性的机械加强件。在热处理过程中衬底的膨胀还可以参与应变材料的松弛。
优选地，第一衬底和第二衬底由相同的材料或者至少类似热膨胀系数的材料制成，以避免在热处理过程中由于应变材料层两侧上的显著不同的膨胀而导致第二夹层结构可能破裂的风险。可以有利地选择衬底的材料和厚度，使得热膨胀系数之间的错配效果在回流温度下足够低，使得第二夹层结构在加热过程中机械地稳定，以限制衬底的解体、破裂或分裂的风险。在回流温度下，衬底的热膨胀系数可以相差不多于20％，优选地不多于10％，更有选地，不多于5％。例如，第一衬底和第二衬底可以从Si/SiC、GaAS/Ge、SiC/AlN或GaN/AlN的对中选择。
对于粘合第二衬底以实现第二夹层结构另选的是，一些(机械)压力可以施加到应变材料层，以避免或抑制在热处理过程(也参见下面参照图4和图5的描述)中可能形成的褶皱。因此，根据另一个示例，不是粘合第二衬底，而是该方法包括：在至少一部分所述热处理过程中具体地通过活塞将机械压力与所述应变材料层的面垂直地施加给所述第一低粘度层和所述第二低粘度层中的另一个(没有粘合第一衬底的低粘度层)。具体地，该压力可以以不均匀的方式施加到整个应变材料层上，使得所述压力从所述第一低粘度层和所述第二低粘度层的另一个的一侧线性变化到另一侧，或者中心的压力高于边缘的压力。
单轴压力的施加增加了与来自弯曲衬底的标称面(nominalplane)(与应变材料层的上述面平行)的应变材料层相关的能量，并且防止形成稳定的褶皱模式。与没有施加单轴压力的情况相比，仍然在应变材料层中存在的任何褶皱将具有较小的幅值和较长的波长。因此，明显提高了例如可以通过外延生长而随后淀积的AlInGaN膜的光电质量(由于空间不均匀性)。
通过机械手段，如与活塞、或另一个半导体晶片、或由活塞压缩的气体或液体直接接触，可以向应变材料层施加单轴压力。可以在足够低的温度下施加压力，使得应变材料层不会褶皱。在施加压力的同时，该结构可以被加热到BPSG(或低粘度层)流动的温度。可以优化压力的大小、施加压力的速率、晶片温度升高的速率以及高温和高压施加的持续时间，以最小化褶皱的幅值、或增大波长。在已经形成褶皱之后，也可以在高温下施加压力。
可以精确地控制压力，使得以不均匀的方式将压力施加到整个结构上。例如，压力可以线性地从一侧改变到另一侧，或者可以在中间较高，在边缘较低。这可以通过用具有楔形或圆形截面的活塞施加压力来完成。因此，可以进一步优化对褶皱的抑制。
注意的是，在借助于活塞经由低粘度层向应变材料层施加压力的示例中，可以在活塞而不是应变材料层上淀积低粘度层。在任何情况下，优选的是，应变材料层的特定表面和/或施加于应变材料层表面的活塞表面或加强件表面是相对粗糙的(例如，在1乘1微米扫描上大于1nm的粗糙度)，以避免低粘度层和应变材料层之间的强粘合。因此，在热处理之后，活塞和该低粘度层可以轻易地从松弛后的应变材料层去除。在活塞和应变材料层之间设置的低粘度层具体地用于避免活塞(或等同工具)和应变材料层之间的摩擦，并且便于其松弛。
根据另一个示例，压力可以直接施加给应变材料层，而没有通过低粘度层的干预。另选的是，加强件(如，晶片)可以放置在应变材料层上，并且在热处理过程中，向加强件施加压力，由此将压力施加给应变材料层。
根据本文中所公开的实施方式，该方法还包括：在使所述夹层结构经受所述热处理的步骤之后，分离所述第一衬底和所述第二衬底中的至少一方与该至少一方所粘合到的低粘度层，以露出所述应变材料层的至少一个表面。该露出的表面可以随后用于进一步的处理。具体地，其可以用于层的外延附生，该层用于制造电子或光电子半导体器件或太阳能电池。
而且，在热处理之前，可以对应变材料层进行构图，由此形成由空隙分开的应变材料岛状物。应变材料层的岛状物的形成进一步利于松弛过程。应变材料岛状物的形状是任意的，原则上，为了便于制造，应变材料岛状物的形状可以选择为圆形、方形或矩形。由于在两个主面上设置了覆盖应变材料岛状物的两个低粘度层，因此可以为岛状物选择零点几毫米(如，大约0.5mm)或者甚至更大的横向尺寸，而不会强烈影响松弛效果(与在本领域中使用的明显较小岛状物的情况相比)。
根据另一个示例，在淀积所述第二低粘度层之前，对所述应变材料层进行构图，或者在所述应变材料层上淀积所述第二低粘度层之后，对所述应变材料层和所述第二低粘度层进行构图。因此，在向第一衬底转移应变材料层之后并且在应变材料上淀积第二低粘度层之前，可以执行应变材料岛状物的形成，或者通过第二低粘度层和应变材料层形成沟道(空隙)，在这种情况下，粘合到第二衬底的步骤包括粘合岛状物结构，并且在粘合结构中保持空隙。在各种情况下，也可以部分或完全地蚀刻第一低粘度层。这些空隙在热处理之后实现完全松弛的应变材料层方面是有利的。
第一低粘度层和/或第二低粘度层可以按分别是柔性材料层的埋入氧化层的形式来淀积。此外，可以在应变材料层上淀积SiO2层或未掺杂的硅玻璃或SiN层，以提高低粘度层与应变材料层的粘合。
根据特定有用的示例，应变材料层例如包括用于生产LED和太阳能电池的InGaN或由其组成。但是，应当注意的是，InGaN仅代表用于应变材料层的材料的一个示例。实际上，所述应变材料层可以，例如，包括从二元、三元、四元合金选择的极性、半极性或非极性III/N材料，或由其组成。
所述第一低粘度层和/或所述第二低粘度层可以包括硼磷硅玻璃(BPSG)或者由硼磷硅玻璃组成，或者所述第一低粘度层和/或所述第二低粘度层包括SiO2-化合物或者由SiO2-化合物组成，所述化合物包括硼或磷，以当在玻璃转变温度以上的温度加热时，由于回流使得所述应变材料层弹性地松弛。有利地，在至少800℃，具体地，至少850℃的温度下执行热处理，以允许分别完全松弛应变材料层或应变材料岛状物，而没有实质的屈曲。下面，术语“应变材料”指的是应变材料层或由应变材料层形成的岛状物。
当使第二夹层结构经受热处理时，在850℃至950℃，具体地，900℃至950℃的范围中的退火温度可以用于造成柔性材料的高(快)回流，由于应变材料被第一衬底和第二衬底覆盖并且遮蔽，因此甚至在这样的高温下也防止损害应变材料层。
为了实现足够高的回流(塑料变形)，所述第一低粘度层和/或第二低粘度层可以优选地包括小于5％重量的硼的某百分比重量的硼，具体地，小于4％重量的硼，以保证在从850℃高达950℃的高退火温度的充分回流，以及在松弛后的应变材料(参见下面的描述)上外延附生中使用的低温(大约800℃)的足够的机械刚性。此外，磷可以是1至3％的重量，具体地，2至3％的重量。
在本文中所公开的用于松弛应变材料层的方法的上述示例中，在所述应变材料层上淀积作为所述第一柔性材料的所述第一低粘度层的步骤之前，所述应变材料层(具体地，应变InGaN层)可以生长在籽晶衬底上(具体地，具有淀积在支撑衬底上的GaN层的块状或复合籽晶衬底)，并且在所述应变材料层上淀积作为所述第二柔性材料的所述第二低粘度层以用于粘合到所述第二衬底来形成所述第二夹层结构之前，可以从所述籽晶衬底分离所述应变材料层，并且通过所述第一低粘度层将所述应变材料层粘合到所述第一衬底。通过SMART技术、蚀刻、激光掀离技术或任何其它合适的方法可以执行从籽晶衬底分离应变层的操作。因此，根据本发明，可以有效地松弛向第一衬底转移的异质外延生长的应变材料层。
在极性应变材料、这样的III-N材料和例如c-平面InGaN材料的情况下，本发明具有的优点是通过分离第一衬底或第二衬底，容易地能够选择自由的InGaN材料的面。因此，在特定适合于随后的外延附生的松弛步骤之后，人们可以使III极性面自由，作为用于InGaN材料的Ga面。
而且，第一低粘度层和/或第二低粘度层可以包括适于吸收电磁辐射的吸收层，以利于在热处理之后借助于本领域中已知的激光掀离进行分离。吸收电磁辐射的材料可以是例如SiN或其它氮化物(如GaN和有关化合物)。
在设置吸收层的情况下，优选的是，第一低粘度层的吸收层设置在第一低粘度层和第一衬底的界面处和/或第二低粘度层的吸收层设置在第二低粘度层和第二衬底的界面处，以避免损害至少部分松弛的应变材料。
本文中所公开的用于以弹性松弛方式松弛应变材料层而基本没有屈曲的方法可以有利地用于生产用于电子、光生伏打或光电子应用的半导体器件。因此，提供了用于制造半导体器件的方法，该方法包括形成根据上述示例之一的至少部分松弛的应变材料，并且还包括在去除至少第一衬底和第一低粘度层或第二衬底与第二低粘度层之后，在形成的至少部分松弛的应变材料(具体地，至少部分松弛的应变材料岛状物)上外延或异质外延地生长材料层。
进一步地，提供了至少部分松弛应变材料层之后的夹层结构，具体地，至少部分松弛的应变层采用InGaN，并且衬底采用蓝宝石。
提供了在至少部分地松弛InGaN的应变材料岛状物之前和之后的夹层结构以及两个低粘度层中的沟道，具体地，松弛后的应变层采用InGaN并且两个衬底采用蓝宝石或硅。
而且，提供了：
一种夹层结构，该夹层结构按下面的顺序包括：
第一衬底；
第一低粘度层；
应变材料层；
第二低粘度层；
第二衬底；
其中应变材料层和第二低粘度层被构图为由空隙分开的岛状物，并且第一和第二低粘度层具有在第一和第二低粘度层的玻璃转变温度以上的温度下进行回流的特性。
附图说明
将参照附图描述本发明的附加特征和优点。在描述中，对例示了本发明的优选实施方式的附图进行了引用。应理解的是，这样的实施方式不代表本发明的全部范围。
图1示出了用于松弛应变材料层的发明方法的示例，该方法包括以下步骤：形成夹层结构，该夹层结构包括InGaN的应变材料层之上和之下的硼磷硅玻璃，并且被粘合到相应衬底，以及使夹层结构经受热处理。
图2示出了用于松弛应变材料层的发明方法的另一个示例，其中对应变材料层进行构图，由此形成岛状物和利用柔性材料层填充的沟道。
图3示出了用于松弛应变材料层的发明方法的另一个示例，其中对应变材料层进行构图，由此形成岛状物和开放空隙。
图4示出了用于松弛应变材料层的发明方法的示例，其中在热处理过程中，通过某种加压手段向应变材料层施加外部机械压力。
图5示出了与图4中所示的方法相比的用于松弛应变材料层的发明方法的示例，其具有用于调解压力的施加而设置的硼磷硅玻璃层或加强件。
具体实施方式
如图1所示，根据本发明的示例，形成代表夹层结构的多层叠层，并且使该多层叠层经受热处理(由箭头所示)。夹层结构包括第一衬底1、第一硼磷硅玻璃层2、应变材料层3、第二硼磷硅玻璃层4和第二衬底5。因此，具体地，应变材料层3由两个低粘度柔性硼磷硅玻璃层2和4夹持。
两个低粘度柔性硼磷硅玻璃层2和4允许可靠地完全弹性松弛应变材料层3，并且在本示例中可以是蓝宝石衬底的两个衬底用作加强件，以避免应变材料层3的任何明显屈曲。
在本示例中，应变材料层3可以是c-平面InGaN膜，其异质外延地生长在某个支撑衬底上所淀积的GaN籽晶层上，并且借助于第一硼磷硅玻璃层2向第一衬底1转移。InGaN膜可以包括0.5％至30％的摩尔铟，并且InGaN膜的厚度可以从10至300nm中选择。优选地，InGaN膜包括大约5-7％的摩尔铟，用于大约100nm的膜厚度。
为了提高应变材料层3和第一硼磷硅玻璃层2之间的粘合性，在淀积第一硼磷硅玻璃层2之前，可以在应变材料层3(例如，InGaN膜)上淀积10-100nm厚度的SiO2层。在向第一衬底1转移之后，在应变材料层3的自由面上，即，在InGaN膜的N面上淀积第二硼磷硅玻璃层4。再次，在淀积第二硼磷硅玻璃层4之前，可以在InGaN膜的N面上形成SiN膜，以提高粘合性。第二衬底粘合到第二硼磷硅玻璃层4。
两个硼磷硅玻璃层可以由相同的材料形成，以避免在热处理过程中由不同的回流特性造成的对应变材料层3的压力或其它非对称影响。第一和第二硼磷硅玻璃层2和4可以包括4-5％重量的硼，并且可以适当地具有0.5微米到几微米的厚度。被选择的相应的硼磷硅玻璃层2和4的厚度越大，将实现的应变材料层3的松弛越快。
图1中所示的夹层结构在大约800℃至950℃的温度退火。由于InGaN膜被第一和第二衬底1和5保护，因此期望柔性材料在可以采用的这样的高温的快速回流。
例如，考虑1％应变的InGaN膜(即，生长的InGaN膜和GaN籽晶层之间的晶格错配，其上生长大约1％)。对于这种情况，1mm2的样本必须横向延伸总共10微米，以达到完全松弛状态。这将通过在超过850℃的温度下进行图1中所示的夹层结构的热处理来实现，而没有造成松弛的应变材料层3的任何显著屈曲。
根据其它示例，通过蚀刻层中的沟道(空隙)对应变材料层3进行构图，由此形成应变材料岛状物。在图2中所示的夹层结构中，对图1的连续的应变材料层3进行蚀刻，以在淀积第二硼磷硅玻璃层4之前形成沟道。在应变材料上淀积第二硼磷硅玻璃层4之后，其完全填充沟道。除对应变材料层3进行构图的步骤之外，夹层结构的制造与参照图1描述的相同。
图3中示出了多层叠层的另一个示例，该多层叠层包括在热处理过程中通过柔性材料松弛的应变材料层。在该示例中，第二硼磷硅玻璃层4淀积在图1的连续的应变材料层3上，并且随后，通过蚀刻沟道或空隙6对第二硼磷硅玻璃层4和应变材料层3这两者进行构图。根据应变材料松弛的能力，还可以部分或完全地蚀刻硼磷硅玻璃层2。除该蚀刻工序之外，再一次地，夹层结构的制造与参照图1描述的相同。与图2中所示的示例相比，应变材料岛状物3的松弛没有被在空隙中填充的第二硼磷硅玻璃层4的任何材料阻碍。
在松弛图1的应变材料层3或图2和图3中所示的应变材料岛状物之后，即，在终止夹层结构的热处理和冷却之后，可以分离第一衬底1和第一硼磷硅玻璃层2，以能够得到例如可以用于(同质)外延生长InGaN层的松弛后的应变InGaN膜(岛状物)的Ga面。
有利地，第二硼磷硅玻璃层2的硼含量是低于大约4至5％的重量，使得在高于850℃的温度的热处理过程中可以实现足够高的回流(塑料变形)，但是同时，在外延生长中使用的温度(例如，大约800℃)下提供足够的刚性。
可以用与图1至图3的松弛后的应变材料3(近似)相同的铟含量的松弛后的InGaN材料来执行外延附生。根据InGaN籽晶层的结晶质量，可以获得具有大约5·105至5·109cm2的位错密度和1至3微米厚度的松弛的应变材料3上的外延生长层。
根据与图3中所示的示例不同的另选实施方式，可以设置层2和4这两者中的沟道，并且考虑到松弛步骤，层2和4这两者中的沟道甚至是优选的。还可以部分地蚀刻第二硼磷硅玻璃层4。
图4中示出了用于本文公开的发明方法的另一个示例。如在参照图1描述的实施方式中，形成代表夹层结构的多层叠层，并且使其经受热处理(由箭头所示)。但是，夹层结构仅按顺序地包括第一衬底1、第一硼磷硅玻璃层2和应变材料层3。在热处理过程中，通过某种机械加压手段7(如活塞7、或指向在应变材料层3上放置的加强件的活塞7、或加压气体或液体)，向应变材料层3施加机械压力。
如图5所示，另一个硼磷硅玻璃层8可以淀积在应变材料层3、或活塞7、或在应变材料层上放置的加强件上，例如，可以通过硼磷硅玻璃层8将晶片放置在应变材料层3上，并且活塞7经由另一个硼磷硅玻璃层8和/或加强件向应变材料层3施加压力。在向应变材料层3施加压力之前，硼磷硅玻璃层8可以另选地淀积在活塞7上，而不是应变材料层3上。应变材料层3的与粘合到第一衬底的表面相对的表面、和/或被施加于应变材料层3的活塞7的表面和/或加强件的表面可以设置为相对粗糙的表面，例如，用于便于热处理之后进行分离的1乘1微米扫描上的大于1nm的粗糙度。而且，为了精确控制压力的施加，具有楔形或圆形截面的活塞7可以是优选的。
在任何情况下，通过加压装置7施加压力来可靠地抑制在热处理过程中应变材料层3中褶皱的形成。
所有之前讨论的实施方式不旨在进行限制，而是用作例示本发明的特征和优点的示例。应当理解的是，一些或所有上述描述的特征也可以以不同方式进行组合。

Claims (18)

1.一种用于松弛应变材料层的方法，该方法包括以下步骤：
在籽晶衬底上生长所述应变材料层；
在所述应变材料层的一面上沉积第一低粘度层；
通过所述第一低粘度层将所述应变材料层粘合到第一衬底，并且将所述应变材料层从所述籽晶衬底分离；
在所述应变材料层的另一面上沉积第二低粘度层；
在热处理步骤之前将第二衬底粘合到所述第二低粘度层，以形成夹层结构；
使所述夹层结构在800℃和950℃之间的温度经受热处理，使得造成所述第一低粘度层和所述第二低粘度层的回流，由此至少部分地松弛所述应变材料层，
其中所述应变材料层包括III/N材料或由III/N材料组成。
2.根据权利要求1所述的方法，其中所述第一低粘度层和/或所述第二低粘度层包括吸收层，所述吸收层适用于分离所述第一衬底和/或所述第二衬底。
3.根据权利要求1所述的方法，其中所述第一衬底和所述第二衬底由表现出热膨胀系数彼此相差少于10％的材料制成。
4.根据权利要求1-3中任意一项所述的方法，该方法还包括：在使所述夹层结构经受热处理的步骤之后，分离所述第一衬底和所述第二衬底中的至少一方与该至少一方所粘合到的低粘度层，以露出至少部分松弛的应变材料层的至少一个表面。
5.根据权利要求1-3中任意一项所述的方法，该方法还包括：在所述热处理之前对所述应变材料层进行构图，由此形成被空隙分开的应变材料岛状物。
6.根据权利要求1-3中任意一项所述的方法，该方法还包括：在所述热处理之前对所述应变材料层进行构图，由此形成被空隙分开的具有大于0.5mm的横向尺寸的应变材料岛状物。
7.根据权利要求5所述的方法，其中在淀积所述第二低粘度层之前，对所述应变材料层进行构图，或者在所述应变材料层上淀积所述第二低粘度层之后，对所述应变材料层和所述第二低粘度层两者进行构图。
8.根据权利要求6所述的方法，其中在淀积所述第二低粘度层之前，对所述应变材料层进行构图，或者在所述应变材料层上淀积所述第二低粘度层之后，对所述应变材料层和所述第二低粘度层两者进行构图。
9.根据权利要求1-3中任意一项所述的方法，其中所述应变材料层包括InGaN或者由InGaN组成。
10.根据权利要求1-3中任意一项所述的方法，其中所述第一低粘度层和/或所述第二低粘度层包括硼磷硅玻璃，或者由硼磷硅玻璃组成。
11.根据权利要求1-3中任意一项所述的方法，其中所述第一低粘度层和/或所述第二低粘度层包括SiO2-化合物，或者由SiO2-化合物组成，所述化合物包括硼或磷。
12.根据权利要求1-3中任意一项所述的方法，其中在至少850℃的温度下执行所述热处理。
13.根据权利要求1-3中任意一项所述的方法，其中所述第一低粘度层和/或第二低粘度层包括小于5％的重量的硼。
14.根据权利要求1-3中任意一项所述的方法，其中所述第一低粘度层和/或第二低粘度层包括小于4％的重量的硼。
15.根据权利要求1所述的方法，其中，所述籽晶衬底为GaN层。
16.根据权利要求1所述的方法，其中，所述应变材料层为应变InGaN层。
17.根据权利要求1-3中任意一项所述的方法，其中所述第一低粘度层和/或所述第二低粘度层包括适用于分离所述第一衬底和/或所述第二衬底的吸收层。
18.根据权利要求1-3中任意一项所述的方法，其中至少部分松弛的材料是极性III-N材料，并且其中在III面极性上执行外延生长层。
CN201310012880.XA 2008-08-06 2009-08-06 应变层的松弛 Active CN103123895B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP08290757.7 2008-08-06
EP08290757A EP2151856A1 (en) 2008-08-06 2008-08-06 Relaxation of strained layers
EP09290577.7 2009-07-21
EP09290577 2009-07-21
CN2009801303085A CN102113102B (zh) 2008-08-06 2009-08-06 应变层的松弛

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801303085A Division CN102113102B (zh) 2008-08-06 2009-08-06 应变层的松弛

Publications (2)

Publication Number Publication Date
CN103123895A CN103123895A (zh) 2013-05-29
CN103123895B true CN103123895B (zh) 2016-01-20

Family

ID=41600799

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801303085A Active CN102113102B (zh) 2008-08-06 2009-08-06 应变层的松弛
CN201310012880.XA Active CN103123895B (zh) 2008-08-06 2009-08-06 应变层的松弛

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801303085A Active CN102113102B (zh) 2008-08-06 2009-08-06 应变层的松弛

Country Status (7)

Country Link
US (2) US20110143522A1 (zh)
EP (1) EP2324493B1 (zh)
JP (1) JP5582617B2 (zh)
KR (1) KR101227580B1 (zh)
CN (2) CN102113102B (zh)
TW (1) TWI457984B (zh)
WO (1) WO2010015401A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
EP4033531B1 (fr) * 2017-03-17 2023-08-02 Soitec Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
JPWO2019163646A1 (ja) * 2018-02-23 2021-02-04 株式会社カネカ 太陽電池の製造方法
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994867A (en) 1988-07-22 1991-02-19 Xerox Corporation Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6406795B1 (en) 1998-11-25 2002-06-18 Applied Optoelectronics, Inc. Compliant universal substrates for optoelectronic and electronic devices
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7175704B2 (en) * 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US20040192067A1 (en) 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2851847B1 (fr) 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
WO2005104192A2 (en) 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
JP2006156950A (ja) * 2004-10-29 2006-06-15 Sharp Corp 半導体発光素子の製造方法
CN100377377C (zh) * 2004-10-29 2008-03-26 夏普株式会社 半导体发光元件的制造方法
US7585792B2 (en) * 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
EP1894234B1 (en) 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7399686B2 (en) 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2006186382A (ja) * 2006-01-27 2006-07-13 Toshiba Corp 電界効果トランジスタ
JP2007281257A (ja) 2006-04-07 2007-10-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5160080B2 (ja) 2006-06-23 2013-03-13 アイメック 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US7858995B2 (en) 2007-08-03 2010-12-28 Rohm Co., Ltd. Semiconductor light emitting device
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Influence of GaN polarity and intermediate-temperature buffer layers on strain relaxation and defects;C.X. Peng et al;《Physica B》;20071231;第391卷;正文第2和第3部分及摘要 *

Also Published As

Publication number Publication date
WO2010015401A3 (en) 2010-05-14
CN102113102B (zh) 2013-09-18
TW201023249A (en) 2010-06-16
US20120214291A1 (en) 2012-08-23
TWI457984B (zh) 2014-10-21
EP2324493A2 (en) 2011-05-25
JP5582617B2 (ja) 2014-09-03
CN102113102A (zh) 2011-06-29
US20110143522A1 (en) 2011-06-16
KR101227580B1 (ko) 2013-01-31
KR20110050637A (ko) 2011-05-16
EP2324493B1 (en) 2014-05-07
CN103123895A (zh) 2013-05-29
WO2010015401A2 (en) 2010-02-11
US8481408B2 (en) 2013-07-09
JP2011530181A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
CN103123895B (zh) 应变层的松弛
US8048693B2 (en) Methods and structures for relaxation of strained layers
EP2151852B1 (en) Relaxation and transfer of strained layers
US8481407B2 (en) Processes for fabricating heterostructures
KR20120094050A (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
EP2221853B1 (en) Relaxation and transfer of strained material layers
CN102349148B (zh) 应变材料层的晶格参数的调节
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant