CN101207016A - 半导体异质结构 - Google Patents

半导体异质结构 Download PDF

Info

Publication number
CN101207016A
CN101207016A CNA2007101996984A CN200710199698A CN101207016A CN 101207016 A CN101207016 A CN 101207016A CN A2007101996984 A CNA2007101996984 A CN A2007101996984A CN 200710199698 A CN200710199698 A CN 200710199698A CN 101207016 A CN101207016 A CN 101207016A
Authority
CN
China
Prior art keywords
layer
silicon
germanium
mentioned
level stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101996984A
Other languages
English (en)
Other versions
CN101207016B (zh
Inventor
C·奥尔奈特
C·菲盖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101207016A publication Critical patent/CN101207016A/zh
Application granted granted Critical
Publication of CN101207016B publication Critical patent/CN101207016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种半导体异质结构，其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的顶部具有第二面内晶格常数且处于松弛状态的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠。本发明的目的在于提供一种上述类型的具有较小表面粗糙度的半导体异质结构。一种上述类型的异质结构实现了这一目的，其中上述的非渐变层为应变层，该应变层包括至少一个半导体材料的处于松弛状态并具有第三面内晶格常数的应变平滑层，其中该第三面内晶格常数介于第一晶格常数与第二晶格常数之间。

Description

半导体异质结构
技术领域
本发明涉及一种半导体异质结构，其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的处于松弛状态的并且在顶部具有第二面内晶格常数的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠。
背景技术
这类异质结构可从美国专利文献2005/0167002A1了解到，它可用于在拿掉半导体材料的有用层后施主晶片的晶片循环利用。本文献描述了一种类似于图7所示的施主晶片16的晶片结构，包括硅支撑衬底1、位于支撑衬底1上的锗含量逐渐增加的渐变硅-锗(SiGe)缓冲层2以及在缓冲层2上形成的由松弛硅-锗层3、3′和应变硅层4、8交替组成的多层结构。
缓冲层2可以在支撑衬底1的晶体结构与多层堆叠机构的层之间匹配晶格常数a1和a2，从而降低上面多层结构的缺陷密度。为了实现这一功能，缓冲层2在与支撑衬底1的界面处的晶格常数几乎等于支撑衬底1的晶格常数a1，而在与多层堆叠的界面处缓冲层2的晶格常数几乎等于多层堆叠中直接与缓冲层2相邻的层3的晶格常数a2。
当锗的表面浓度小于30％时，缓冲层2的厚度选择在1到3微米之间，以在表面得到良好的结构松弛以及限制与晶格常数差异相关的缺陷。
松弛硅-锗层3中的锗浓度均匀，且几乎与缓冲层2的锗浓度相同，比如约为20％，松弛硅-锗层3的典型厚度大约为0.5到1微米。
位于松弛硅-锗层3上的应变硅层4的厚度不能超过松弛所需的临界厚度。对于插入在两个锗浓度约为20％的松弛硅-锗层之间的由应变硅构成的层4，其临界厚度大约在20纳米的量级。
所用的多层堆叠具有足够的厚度，可以形成至少两个有用层，例如应变硅层4和8。它们可以被分离，而且在从施主晶片分离之前可以除去额外的材料以平坦有用层的暴露表面。按照美国专利申请2005/0167002 A1描述的例子，有用层可以借助于所谓的Smart Cut技术从施主晶片分离，该技术包括通过注入在施主晶片内形成弱化区域，键合施主晶片与接收晶片并通过热处理和/或机械处理(或者有任何其它形式能量输入的处理)处理键合后的晶片对，使其在弱化区域处分离。
尽管美国专利文献2005/0167002 A1所述过程的原理非常适于层分离以及晶片的循环利用，然而它需要多次抛光以使顶层具有足够低的表面粗糙度。事实上，已经表明，当抛光步骤减少时，施主晶片16的顶层8的表面9的粗糙度在2微米×2微米的扫描窗口内介于7到10RMS之间，这样的施主晶片结构不适于直接晶片键合，而直接晶片键合对于Smart Cut过程非常重要。
发明内容
本发明的目的在于提供一种上述类型的具有较小表面粗糙度的半导体异质结构。一种上述类型的异质结构实现了这一目的，其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的处于松弛状态的并且在顶部具有第二面内晶格常数的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠结构。其中上述的非渐变层为应变层，该应变层包括至少一个半导体材料的处于松弛状态并具有第三面内晶格常数的应变平滑层，其中第三面内晶格常数介于第一晶格常数与第二晶格常数之间。
本发明令人惊讶的发现在于，通过在多层堆叠中提供至少一个应变平滑层，具有与本发明的半导体异质结构类似构成的施主晶片与接收晶片之间的直接键合可以容易地实现，其中平滑层的面内晶格常数的值介于第一和第二晶格常数之间。借助于这一想法，不仅非渐变平滑层的表面粗糙度相较于下面缓冲结构的表面粗糙度得到了降低，而且位于平滑层之上的多层堆叠中的层也由此获益，其表面粗糙度得到了降低。于是，半导体异质结构顶部的表面粗糙度相较于现有技术的异质结构得到了降低，键合也变得容易。这是因为位于平滑层之上的多层堆叠的层生长在下面平滑层应变但是平滑的表面上。
在上下文中，名词“面内晶格常数”对应于各层的方向基本平行于各层间界面的晶格常数以及层处于松弛状态时的晶格常数。事实上，晶格常数不仅依赖于所用材料，而且还依赖于作为沉积基础的下层材料的性质。为了以后能够比较不同层的晶格常数值，所用数值总是假定在异质外延条件下各层处于松弛状态而不是应变状态，这也称作伪晶生长(pseudomorphic growth)或同量生长(commensurate growth)。因为一个界面可以由两个晶格参数表征，所以以上所述条件可以对两个晶格参数都满足也可以仅对一个满足。此外，异质结构的顶层不必是最后的层，上面可以形成更多应变或松弛层。
根据本发明的一个优选实施例，上述的缓冲结构包括在支撑衬底上形成的至少空间渐变的缓冲层。空间渐变缓冲层可以用于逐渐地或者逐步地匹配下面支撑衬底与多层堆叠的沉积材料之间的晶格常数，同时尽力将缺陷密度减到最小。
在本发明的一个优选实施例中，上述缓冲层包括在渐变缓冲层上形成的松弛层。渐变缓冲层顶上的非渐变松弛层有助于提高在松弛层上形成的多层堆叠中的层的晶体质量。
此外，如果上述的松弛层是在渐变硅-锗缓冲层上形成的松弛硅-锗层，而且其锗含量等于渐变硅-锗缓冲层中锗含量的最大值，则非常有利。锗浓度恒定而且等于渐变缓冲层顶部的锗浓度的非渐变硅-锗松弛层尤其适于提高最后得到的半导体异质结构的晶体质量。
优选地，缓冲结构为锗含量渐增的渐变硅-锗缓冲层，上述多层堆叠由硅-锗层交替组成，上述硅-锗层的锗含量介于0％与低于渐变硅-锗缓冲层中最高锗含量的某百分比之间。这种异质结构可以为往接收晶片或支撑晶片上的转移提供具有非常低的表面粗糙度的应变硅-锗层和/或硅层。
特别地，上述多层堆叠由硅-锗平滑层和应变硅层交替组成。在这种结构中，硅-锗平滑层保证了在其上形成的应变硅层具有非常好的结晶性(crystallinity)，进而具有非常低的表面粗糙度。
在本发明一个优选结构中，上述多层堆叠在顶部具有应变硅层。该应变硅层的表面粗糙度非常低以至于可以与另一个晶片直接键合，比如支撑晶片或接收晶片，而无须进一步的表面平坦化步骤。这一点特别有利，因为应变硅层厚度非常薄，不适于进行进一步的表面平坦化步骤。
在本发明一个优选示例中，上述多层堆叠包含在松弛硅-锗层上形成的第一应变硅层，其中上述多层堆叠的其他层形成在上述的第一应变硅层上。在此结构中，第一应变硅层能够为多层堆叠的接下来的应变层(包括应变平滑层)的生长提供设定的应变基础。
在本发明的另一个实施例中，上述多层堆叠包含第一硅-锗平滑层，其位于松弛硅-锗层之上以及第一应变硅层之下，而其中多层堆叠中的其它层在上述第一硅-锗平滑层上形成。该结构的优点在于第一应变硅层以及多层堆叠中的其它层可以生长在平滑层光滑的亚表面(subsurface)上，从而具有极好的表面特性。
根据本发明另一个示例，上述渐变硅-锗缓冲层的上述最高锗含量大约为20％，上述硅-锗平滑层的锗含量在大约11％到大约19.5％之间。在这一结构中，结构顶层的表面粗糙度可以降低到在2微米×2微米的扫描窗口内低于1RMS的值。
优选地，上述多层堆叠中每一个上述的硅-锗平滑层的厚度介于大约200到大约600之间。厚度在这个范围内的平滑层能够为形成具有非常低的表面粗糙度的应变层提供特别稳定的条件。
优选地，上述多层堆叠中每一个上述的应变硅层的厚度介于大约50到大约250之间。这个范围内的厚度已经低于松弛所需的厚度，然而仍然足够厚以保证应变硅层可以成功地转移到支撑晶片或接收晶片上。
根据本发明另外一个变化，上述渐变硅-锗缓冲层的上述最高锗含量大约为40％。这样的缓冲层特别适于在上述缓冲层上形成具有高应变层的多层堆叠。这些高应变层表现出非常好的电特性。
如果支撑衬底由硅、蓝宝石、碳化硅或者砷化镓组成，而且缓冲结构由属于V-V族、III-V族或者II-VI族单原子合金的原子合金构成，则本发明尤为适用。基于这些材料，本发明可以产生非常多种具有极好表面特性的半导体异质结构。
优选地，多层堆叠中的非渐变层由硅(Si)、锗(Ge)、硅-锗(SiGe)、砷化镓(AsGa)、磷化铟(InP)、铟砷化镓(InGaAs)、氮化铝(AlN)、氮化铟(InN)和/或氮化镓(GaN)构成。由于这些半导体材料可以在键合时通过本发明方便地转移到另一个晶片上，因此可以得到非常有效的转移技术以及高质量的产品。
本发明及其优点将在随后借助于附图进行详细说明。
附图说明
图1是本发明的一个典型实施例的示意性说明。
图2是本发明的另外一个典型实施例的示意性说明。
图3是图2所示实施例在注入步骤过程中的示意性说明。
图4是图3所示实施例在键合步骤之后同时包含支撑晶片的示意性说明。
图5是图4所示实施例在分裂之后分裂部分的示意性说明。
图6是图5所示实施例在除去平滑层之后的示意性说明，以及
图7是现有技术所用的半导体异质结构的示意性说明。
具体实施方式
图1示意性地说明了依照本发明的一个实施例的典型的半导体异质结构10。异质结构10由支撑衬底1、包括缓冲层2和松弛层3的缓冲结构以及在其上形成的多层堆叠20组成。
在图1所示例子中，支撑衬底1是硅晶片。在本发明的其它实施例中，支撑衬底1可以包含或者由诸如蓝宝石、碳化硅(SiC)或者砷化镓(AsGa)的材料组成。此外也可以仅是支撑衬底1的上部由硅、蓝宝石、碳化硅或者砷化镓组成。
在与缓冲结构的界面处至少一个区域内支撑衬底1具有面内晶格常数a1。
图1中缓冲层2为锗含量逐渐增加的至少空间渐变的Si1-xGex缓冲层，其中缓冲层2在顶部处于松弛状态并且具有第二面内晶格常数a2。Si1-xGex缓冲层(SiGe缓冲层)优选在硅支撑衬底1上外延生长。在示例中，缓冲层2由硅和锗两种成分构成，硅和锗的浓度随着缓冲层2的厚度变化。由此，渐变缓冲层2内的晶格常数缓慢变化。例如，可以从朝向硅衬底1的界面处开始，设作x＝0，则这里的晶格常数就等于下面硅衬底1的晶格常数。然后锗的浓度增加一直到大约20％，这样面内晶格常数也变得更大。然而请注意，最后的锗浓度可自由选择，比如30％到40％，甚至达到100％。
缓冲层2可以用现有技术生长，比如使用外延设备在标准工艺条件下进行化学气相沉积。适用于硅-锗沉积的前驱气体包括例如SiH4、Si3H8、Si2H6、DCS或TCS，而GeH4、GeH3Cl、GeH2Cl2、GeHCl3或GeCl4混合H2可作为载体气体(carrier gas)。沉积温度可以根据前驱气体以及它们的分解温度进行选择，如表1所示，其代表了一些适合Si1-xa2Gexa2生长的例子，其中锗的含量可以达到大约20％。调整硅和/或锗前驱物的供给量可以得到组分梯度。此外，沉积也可以采用分子束外延。
表1：
  硅前驱气体   锗前驱气体   沉积温度
  SiH4   GeH4   800℃-900℃
  SiH2Cl2   GeH4   800℃-950℃
  SiH2Cl2   GeCl4   1000℃-1100℃
  SiHCl3   GeCl4   1050℃-1150℃
在接下来的步骤中，进行表面处理(未在图中示出)，包括进行化学机械抛光(CMP)从而在渐变Si1-xa2Gexa2缓冲层2或者随后层(subsequent layer)3上得到在2微米×2微米的扫描窗口内粗糙度大约1.3RMS的表面。然后，烘烤所得结构，比如浸入氢氟酸HF并在大约800℃-850℃的温度下在氢气H2中加热大约3分钟。这一步骤的目的在于除去缓冲层2表面上的氧化物，然而烘烤会导致表面粗糙度增加到大约2.6RMS。
缓冲层2具有在支撑衬底1的晶体结构与缓冲层2上面的半导体结构的层之间匹配晶格常数a1和a2的作用，从而降低上面多层结构的缺陷密度。为了实现这一功能，缓冲层2在与支撑衬底1的界面处的晶格常数几乎等于支撑衬底的晶格常数a1，而在与多层堆叠的界面处缓冲层2的晶格常数几乎等于多层堆叠中直接与缓冲层2相邻的层3的晶格常数a2。
在本发明另外一个变化中，缓冲层2可以由AlxGa1-xN构成，其中从与支撑衬底1的界面处开始，x由0变化到1。根据本发明另外一个未示出的实施例，缓冲层2可以是非渐变层和/或包含硅或锗，或者由属于V-V族、III-V族或者II-VI族单原子合金的原子合金构成，比如砷化镓(GaAs)、磷化铟(InP)、铟砷化镓(InGaAs)、氮化铝(AlN)、氮化铟(InN)或者氮化镓(GaN)。
图1中的松弛层3为松弛硅-锗层3，其锗含量等于下面渐变的硅-锗缓冲层2的最高锗含量。在示例中，锗含量约为20％。在本发明的其它实施例中，松弛硅-锗层3的锗浓度可以不同于这一百分比。然而在本发明的另一实施例中，松弛层3还可以省去，这样多层堆叠20就直接形成在缓冲层2上。
在图1所示实施例中，在松弛层3上形成应变硅层4。此外，任何其它非渐变的应变硅-锗层也可以代替应变硅层形成在松弛层3上。
除了硅-锗或硅，多层堆叠20中的非渐变层也可以包含硅、锗、硅-锗、SiGeC、砷化镓、磷化铟、铟砷化镓、氮化铝、氮化铟和/或氮化镓。
如图1所示，在应变硅层4上形成应变的非渐变硅-锗平滑层5。应变的平滑层5的锗浓度使得平滑层5处于松弛状态且具有第三面内晶格常数a3，其中a3介于支撑衬底1的第一晶格常数a1与缓冲层2顶部的第二晶格常数a2之间。
平滑层5由同样的化合物硅和锗生长得到，而且组分Si1-xa3Gexa3保持恒定，但是该组分不同于缓冲层2顶部最后一层的组分。因为含有同样的化合物，所以除了每种化合物的前驱气体量不同外，基本上可以采用同样的生长条件。平滑层5和后来所有同缓冲层2晶格不匹配的层的总厚度要小于临界厚度，以避免位错以及其它在超过临界厚度时出现的缺陷成核(nucleation)。临界厚度的值除了依赖于缓冲层2和平滑层5的锗浓度差，还依赖于沉积温度。对于平滑层5，当厚度小于1000，特别是大约200到600之间，更特别地是大约400时，得到了最佳结果。选择平滑层5的组分以使平滑层5的面内晶格常数a3小于缓冲层2的最后一层的面内晶格常数a2。在本例中，当缓冲层2顶部的锗组分为20％时，平滑层5的适当的锗比例为11％到19.5％，优选17.5％。当缓冲层2中锗浓度为40％时，平滑层5的锗浓度应该在35％到39.5％之间。
图1中的多层堆叠20由硅-锗层交替组成，上述硅-锗层的锗含量介于0％与低于渐变硅-锗缓冲层2中最高锗含量的某百分比之间。特别地，多层堆叠20包括交替的应变硅-锗层5、5′、5″、5以及应变硅层4、4′、4″、4、6。
在所示实施例中，渐变硅-锗缓冲层2的最高锗含量约为20％，上述硅-锗平滑层5、5′、5″、5的锗含量为大约11％到大约19％。
多层堆叠20中每一个上述的硅-锗平滑层5、5′、5″、5的厚度为大约200到大约600；上述多层堆叠20中每一个上述的应变硅层4、4′、4″、4、6的厚度为大约50到大约250；上述多层堆叠20的厚度为大约1000到大约3400。
在特例中，多层堆叠结构20中的硅-锗平滑层5、5′、5″、5的厚度约为400，应变硅层4、4′、4″、4、6的厚度约为200，整个多层堆叠20的厚度约为2600。
请注意，图1中平滑层5和应变硅层4′之间的掩埋界面的粗糙度已经小于2.5RMS，特别地，小于2.0RMS，甚至更特别地，小于1.8RMS。
多层堆叠20顶部的应变硅层6的表面7的表面粗糙度非常低。在示例中，半导体异质结构10的表面粗糙度在2微米×2微米的扫描窗口内低于1RMS。按照本发明另外一个变化，锗层、Si1-yGey层或者SiGeC层可代替应变硅层6作为顶层。
根据制造半导体异质结构的本发明方法的另一个实施例，生长非渐变平滑层5时所用的生长温度低于形成缓冲层2时所用的温度。非渐变Si1-xGex层5的生长温度要比渐变缓冲层2的生长温度低大约50℃到大约500℃。生长缓冲层2时通常寻求高沉积温度以保证高生长速度，然而对于非渐变层5，即使生长速度变得较慢，也要选择更低的温度，这样可以优选地在Si1-xGex缓冲层2的表面的谷底而不是峰顶沉积材料，从而产生一种平滑的效果。这一效应加上在第一实施例中具有较小面内晶格常数的效果，可以使半导体异质结构10的平滑性进一步提高，顶层7(此处是应变硅层6)也是如此。
事实上，在高生长温度下，到达原子的总热能就高，表面能，即原子沉积表面的能量，变得可以忽略，这对表面平滑没有积极作用。然而，如果热能相对较低，就像本例中，表面能就将产生积极作用，因为通过沉积原子到谷底，总体的表面能变得更小，于是出现能量增益。在这种情况下就会产生表面的平滑效应。然而如果温度过低，热能将不足以使到达原子移动到谷底中希望的位置以减小表面能。
利用本发明的这一变化，掩埋界面和顶层6的表面7的表面粗糙度特性甚至都变得更好。对于厚度大约为200的应变硅层6，当缓冲层2烘烤后的粗糙度在大约2.6RMS的量级时，已经实现了小于1.5RMS的表面粗糙度。非渐变层5和应变硅层6之间掩埋界面的粗糙度也已经小于1.8RMS，且可低至1RMS。
实际所用的优选的温度范围依赖于层的材料，比如对于Si1-xGex层依赖于锗含量，同时还依赖于所用的前驱气体以及层厚。表2给出了对于平滑层5优选的温度范围，它是锗在Si1-xGex中百分比的函数。
表2：
层材料   缓冲层2的典型生长温度(℃)   非渐变层5的生长温度(℃)
  Si1-xGex，x∈[0，20]   800-900   650-750
  Si1-xGex，x∈[20，40]   750-850   600-700
  Si1-xGex，x∈[40，60]   700-800   550-650
  Si1-xGex，x∈[60，80]   650-750   500-600
  Si1-xGex，x∈[80，90]   600-700   ＜600
  Si1-xGex，x∈[90，100]   550-650   ＜550
对于平滑层5的CVD层沉积，应该选择分解温度低于或至少接近于表2中指出的温度范围的前驱气体。因此，生长平滑层5可能使用或者需要使用与缓冲层2不同的前驱气体。
图2示意性地说明了按照本发明另外一个典型实施例的另外一个半导体异质结构11。半导体异质结构11与图1所示半导体异质结构的差别在于平滑层5直接生长在松弛层3上。关于半导体异质结构11的支撑衬底1、缓冲层2、松弛层3以及多层堆叠21中各层的特性，可以参考对图1所示半导体结构10相应层的描述。
请注意图1和图2所示的典型半导体异质结构10和11仅仅是用来说明本发明的基本原理，即提供包含非渐变层的多层堆叠，其中非渐变层为应变层，上述的应变层包括至少一个半导体材料的应变平滑层，其中平滑层处于松弛状态且具有第三面内晶格常数a3，a3介于支撑衬底1的第一晶格常数a1与缓冲层2的第二晶格常数a2之间。多层堆叠中各层的排列、厚度以及数目可根据本发明相应的实施例变化。
半导体异质结构11的顶层6的表面7具有与图1所示半导体异质结构10类似的低粗糙度。
因此，半导体结构10和11非常适于与支撑晶片或接收晶片的直接晶片键合，这是为了如下所述的从半导体结构10和11分离有用层。
图3是图2所示实施例在注入步骤过程中的示意性说明。在示例中，在半导体异质结构11中进行离子注入并穿过多层堆叠21到达平滑层5′。在其它未示出的本发明的实施例中，可以选择其它的注入深度。
注入是通过按照预定剂量和能量注入原子种类(atomic species)12，比如氢离子或其它惰性气体得以实现。通过注入，在平滑层5′内形成弱化区域13。在本发明另外一个变化中，可以选择注入条件使预先确定的分裂区域或弱化区域13位于层5、5″、5′、5、4、4″、4′中任意一层的内部或者两层之间的界面处。无论如何，弱化区域13总是位于有用顶层6的下面，后者将从半导体异质结构10或11的应变层4之上被转移，而应变层4将用来回收施主结构。
图4是图3所示实施例在键合步骤之后同时包含支撑晶片14的示意性说明。由于半导体异质结构11的表面粗糙度非常低，因此它可以在表面7与支撑晶片14直接键合，而且不需要在键合前平坦化表面7。
在本发明另一个实施例中，可以在键合前在支撑晶片14和/或本发明的半导体异质结构10或11上形成绝缘层。该绝缘层可以是天然的或者生成的绝缘体，也可以通过氧化支撑晶片14形成。
然后，对图4所示的注入和键合后的结构进行热处理和/或机械处理或施加其它形式的能量，以使上述结构在预定的弱化区域13处分裂。例如，将图4中的施主-支撑复合结构放入炉(未示出)内加热，以使预先确定的弱化区域13脆化并最终导致施主晶片10或11的剩余物脱离。
图5是图4所示实施例在分裂步骤之后分裂部分的示意性说明。
随后除去多层堆叠21中无用的层5″″、4、5、4″、5″、4′、5′，优选通过刻蚀。如果无用层5″″、4、5、4″、5″、4′以及5′大体上包含一种材料，例如硅-锗(SiGe)，则一次刻蚀步骤就可以除去这些层。如果无用层5″″、4、5、4″、5″、4′以及5′包含不同材料，例如硅-锗和应变硅，则需要多次刻蚀步骤来除去这些层。
在由层1、2、3、5以及4(如果存在)组成的结构上，层的剩余部分也可以相对于刻蚀终止应变层4选择性地除去。这样可以回收施主晶片为随后一个施主衬底做准备。
图6是图5所示实施例在除去平滑层之后的示意性说明。最后的结构包括支撑晶片14和在它上面形成的有用层6。
本发明的半导体异质结构10或11可方便地应用在半导体器件中，同时由于衬底的表面粗糙特性得到改善，因此电/光特性也得到提高。

Claims (16)

1.一种半导体异质结构，包括
具有第一面内晶格常数a1的支撑衬底(1)；
在支撑衬底(1)上形成的处于松弛状态的在顶部具有第二面内晶格常数a2的缓冲结构，以及
在缓冲结构上形成的由非渐变层构成的多层堆叠(20、21)，
其特征在于：所述的非渐变层为应变层，其中所述的应变层包括至少一个处于松弛状态并具有第三面内晶格参数a3的半导体材料的应变平滑层，其中第三面内晶格常数a3介于第一和第二晶格常数a1、a2之间。
2.根据权利要求1所述的半导体异质结构，其特征在于：上述缓冲结构包括在支撑衬底(1)上形成的至少空间渐变的缓冲层(2)。
3.根据权利要求2所述的半导体异质结构，其特征在于：上述缓冲结构包括在渐变缓冲层(2)上形成的松弛层。
4.根据权利要求3所述的半导体异质结构，其特征在于：上述松弛层是在渐变硅-锗缓冲层上形成的松弛硅-锗层(3)，而且其锗含量对应于渐变硅-锗缓冲层中锗含量的最大值。
5.根据权利要求1所述的半导体异质结构，其特征在于：缓冲结构为锗含量渐增的渐变硅-锗缓冲层，上述多层堆叠(20、21)由硅-锗层交替组成，上述硅-锗层的锗含量介于0％与低于渐变硅-锗缓冲层中最高锗含量的某百分比之间。
6.根据权利要求5所述的半导体异质结构，其特征在于：上述多层堆叠(20、21)由交替的硅-锗平滑层(5、5′、5″、5、5″″)以及应变硅层(4、4′、4″、4、6)构成。
7.根据权利要求1所述的半导体异质结构，其特征在于：上述多层堆叠(20、21)在顶部有应变硅层(6)。
8.根据权利要求4所述的半导体异质结构，其特征在于：上述多层堆叠(20)包括在松弛硅-锗层(3)上形成的第一应变硅层(4)，其中在上述第一应变硅层(4)上形成上述多层堆叠的其它层。
9.根据权利要求4或8所述的半导体异质结构，其特征在于：上述多层堆叠(20、21)包括在松弛硅-锗层(3)或第一应变硅层(4)上形成的第一硅-锗平滑层(5)，其中在上述第一硅-锗平滑层(5)上形成多层堆叠的其它层。
10.根据权利要求6所述的半导体异质结构，其特征在于：上述渐变硅-锗缓冲层的上述最高锗含量约为20％，上述硅-锗平滑层的锗含量约为11％到19.5％。
11.根据权利要求10所述的半导体异质结构，其特征在于：上述多层堆叠中每一个上述的硅-锗平滑层的厚度为大约200到大约600。
12.根据权利要求10或11所述的半导体异质结构，其特征在于：上述多层堆叠中每一个上述的应变硅层的厚度为大约50到大约250。
13.根据权利要求10到12其中之一所述的半导体异质结构，其特征在于：上述多层堆叠(20、21)的厚度为大约1000到大约3400。
14.根据权利要求2所述的半导体异质结构，其特征在于：上述渐变硅-锗缓冲层的上述最高锗含量约为40％。
15.根据权利要求1所述的半导体异质结构，其特征在于：支撑衬底(1)包括硅、蓝宝石、碳化硅或者砷化镓，缓冲结构由属于V-V族、III-V族或者II-VI族单原子合金的原子合金构成。
16.根据权利要求1所述的半导体异质结构，其特征在于：多层堆叠中的非渐变层包括硅、锗、硅-锗、砷化镓、磷化铟、铟砷化镓、氮化铝、氮化铟和/或氮化镓。
CN2007101996984A 2006-12-15 2007-12-17 半导体异质结构 Active CN101207016B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06291955A EP1933384B1 (en) 2006-12-15 2006-12-15 Semiconductor heterostructure
EP06291955.0 2006-12-15

Publications (2)

Publication Number Publication Date
CN101207016A true CN101207016A (zh) 2008-06-25
CN101207016B CN101207016B (zh) 2012-04-25

Family

ID=38016685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101996984A Active CN101207016B (zh) 2006-12-15 2007-12-17 半导体异质结构

Country Status (7)

Country Link
US (1) US7544976B2 (zh)
EP (1) EP1933384B1 (zh)
JP (1) JP5101263B2 (zh)
KR (1) KR100934039B1 (zh)
CN (1) CN101207016B (zh)
SG (1) SG144032A1 (zh)
TW (1) TWI354319B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066157A (zh) * 2013-01-07 2013-04-24 中国科学院上海微系统与信息技术研究所 一种降低InP基InGaAs异变材料表面粗糙度的方法
CN103123895A (zh) * 2008-08-06 2013-05-29 硅绝缘体技术有限公司 应变层的松弛
CN103650105A (zh) * 2011-06-30 2014-03-19 皮肯特研究有限责任公司 用于半导体器件的缺陷减轻结构
CN105551931A (zh) * 2014-10-24 2016-05-04 格罗方德半导体公司 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN108346556A (zh) * 2011-07-12 2018-07-31 纳斯普Ⅲ/Ⅴ有限责任公司 单片集成半导体结构
CN108346694A (zh) * 2017-01-23 2018-07-31 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
JP5810718B2 (ja) * 2011-03-18 2015-11-11 富士ゼロックス株式会社 シリコン層転写用基板及び半導体基板の製造方法
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
US9577042B1 (en) * 2015-08-13 2017-02-21 Globalfoundries Inc. Semiconductor structure with multilayer III-V heterostructures
US9685456B2 (en) * 2015-09-04 2017-06-20 Stmicroelectronics, Inc. Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method
US9484439B1 (en) 2015-09-21 2016-11-01 International Business Machines Corporation III-V fin on insulator
JP6493197B2 (ja) * 2015-12-18 2019-04-03 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
KR102618207B1 (ko) * 2022-07-01 2024-01-02 주식회사 비아트론 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치
WO2024005276A1 (ko) * 2022-07-01 2024-01-04 주식회사 비아트론 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516623B2 (ja) * 1999-01-14 2004-04-05 松下電器産業株式会社 半導体結晶の製造方法
CN1168147C (zh) * 1999-01-14 2004-09-22 松下电器产业株式会社 半导体结晶的制造方法
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
JP4207548B2 (ja) * 2002-11-28 2009-01-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP4296726B2 (ja) * 2001-06-29 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
US7049627B2 (en) * 2002-08-23 2006-05-23 Amberwave Systems Corporation Semiconductor heterostructures and related methods
ATE426918T1 (de) * 2003-01-07 2009-04-15 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123895A (zh) * 2008-08-06 2013-05-29 硅绝缘体技术有限公司 应变层的松弛
CN103123895B (zh) * 2008-08-06 2016-01-20 硅绝缘体技术有限公司 应变层的松弛
CN103650105A (zh) * 2011-06-30 2014-03-19 皮肯特研究有限责任公司 用于半导体器件的缺陷减轻结构
CN103650105B (zh) * 2011-06-30 2016-12-28 凯创研究有限责任公司 用于半导体器件的缺陷减轻结构
CN108346556A (zh) * 2011-07-12 2018-07-31 纳斯普Ⅲ/Ⅴ有限责任公司 单片集成半导体结构
CN103066157A (zh) * 2013-01-07 2013-04-24 中国科学院上海微系统与信息技术研究所 一种降低InP基InGaAs异变材料表面粗糙度的方法
CN103066157B (zh) * 2013-01-07 2016-03-30 中国科学院上海微系统与信息技术研究所 一种降低InP基InGaAs异变材料表面粗糙度的方法
CN105551931A (zh) * 2014-10-24 2016-05-04 格罗方德半导体公司 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN105551931B (zh) * 2014-10-24 2019-06-14 格罗方德半导体公司 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN108346694A (zh) * 2017-01-23 2018-07-31 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
CN108346694B (zh) * 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法

Also Published As

Publication number Publication date
EP1933384B1 (en) 2013-02-13
SG144032A1 (en) 2008-07-29
CN101207016B (zh) 2012-04-25
EP1933384A1 (en) 2008-06-18
US7544976B2 (en) 2009-06-09
KR100934039B1 (ko) 2009-12-28
TW200826160A (en) 2008-06-16
TWI354319B (en) 2011-12-11
JP2008153671A (ja) 2008-07-03
JP5101263B2 (ja) 2012-12-19
US20080142844A1 (en) 2008-06-19
KR20080055624A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101207016B (zh) 半导体异质结构
KR100832152B1 (ko) 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼
CN100585801C (zh) 半导体异质结构的制造方法
EP1709671B1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
JP5491351B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP2008141206A6 (ja) 半導体ヘテロ構造を作製する方法
JP2008153671A6 (ja) 半導体ヘテロ構造
US7259084B2 (en) Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
EP3304586B1 (en) A method of manufacturing silicon germanium-on-insulator
US10125415B2 (en) Structure for relaxed SiGe buffers including method and apparatus for forming
CN111739788A (zh) 制备锗硅半导体材料层的方法、锗硅半导体材料层
KR101698747B1 (ko) 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법
WO2023180389A1 (en) A method of manufacturing group iii-v based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)si substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant