CN108346694A - 用于电力电子器件的基于iii-n的基材及其制造方法 - Google Patents

用于电力电子器件的基于iii-n的基材及其制造方法 Download PDF

Info

Publication number
CN108346694A
CN108346694A CN201711160172.5A CN201711160172A CN108346694A CN 108346694 A CN108346694 A CN 108346694A CN 201711160172 A CN201711160172 A CN 201711160172A CN 108346694 A CN108346694 A CN 108346694A
Authority
CN
China
Prior art keywords
layer stack
layer
superlattice layer
iii
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711160172.5A
Other languages
English (en)
Other versions
CN108346694B (zh
Inventor
赵明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN108346694A publication Critical patent/CN108346694A/zh
Application granted granted Critical
Publication of CN108346694B publication Critical patent/CN108346694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

用于电力电子器件的基于III‑N的基材，其包括：基底、在基底上的III‑N层叠体、以及在基底和III‑N层叠体之间的缓冲层结构。缓冲层结构至少包括第一超晶格层叠体、以及在第一超晶格层叠体上的第二超晶格层叠体。第一超晶格层叠体包括由多个第一AlGaN层组成的第一超晶格单元的重复。第二超晶格层叠体包括由多个第二AlGaN层组成的第二超晶格单元的重复。第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大预定差值，以改进垂直击穿电压。

Description

用于电力电子器件的基于III-N的基材及其制造方法
技术领域
本发明涉及用于电力电子器件的基于III-N的基材以及用于制造该基材的方法。
背景技术
对于基于III-N材料的高电压电力装置的一个主要要求是装置堆叠需要是具有高泄露电流阻断能力的高电阻的。该泄露电流阻断能力通常用1μA/mm2的垂直泄漏电流密度下的电压在室温(25℃)和高温(通常150℃)下、在结构的两极都垂直偏压进行评估。由于缺乏天然基材，通常使用金属有机气相外延(MOVPE)或分子束外延(MBE)使得基于III-N材料的装置生长在异质基材(如Si、蓝宝石和SiC)上。然后，该类型的异质外延工艺需要缓冲层的生长，所述缓冲层对引起晶格失配的应力进行控制，使得装置活性层能够以令人满意的材料质量和电性质生长。此外，在大多数情况下，应力控制缓冲层还可能有助于整个堆叠的泄露电流阻断能力。
提高堆叠泄漏阻断能力的一个常见措施是简单地增加缓冲厚度。超晶格(SL)缓冲层是通常由多次重复/多个周期的AlN/AlxGa1-xN(0＝<x<1)对层组成的一种缓冲结构。为了在具有SL缓冲器的Si基材上装置堆叠的生长，SL缓冲器必须非常厚(3-4μm)以提供足够的泄漏阻断能力。该厚度导致难以提供足够的原位凸形晶片弯曲以补偿在后外延冷却期间热失配引发的凹形晶片弯曲。
从US2012/223328A1已知一种III族氮化物外延层叠体基材，所述基材依次包括基材、缓冲器和主层叠体，其中，缓冲器依次包括初始生长层、第一超晶格层叠体和第二超晶格层叠体。第一超晶格层叠体包括5至20组第一AlN层和第二GaN层，第一AlN层和第二GaN层交替堆叠，并且每一组第一AlN层和第二GaN层具有小于44nm的厚度。第二超晶格层叠体包括多组第一层和第二层，所述第一层由AlN材料或AlGaN材料制成，所述第二层由具有不同于第一层的带隙的AlGaN材料制成，所述第一和第二层交替堆叠。双超晶格层叠体结构用于同时实现结晶度的改进和基材翘曲的抑制。
发明内容
本公开的目的是提供用于电力电子器件的基于III-N的基材，其能够使得缓冲结构具有改进的泄露阻断能力，即，具有改进的垂直击穿电压。
特别是，本公开的目的是提供用于电力电子器件的基于III-N的基材，其能够使得缓冲结构具有足够的泄露阻断能力，并使得基材翘曲保持在可接受的限制范围内。
本公开的另一目的在于提供一种用于制造该基于III-N的基材的方法。
本公开的一方面中，存在用于电力电子器件的基于III-N的基材，基于III-N的基材包括：基底、在基底上的III-N层叠体、以及在基底和III-N层叠体之间的缓冲层结构。缓冲层结构至少包括第一超晶格层叠体、以及在第一超晶格层叠体上方的第二超晶格层叠体。第一超晶格层叠体包括重复的由多个第一AlGaN层组成的第一超晶格单元，各第一AlGaN层由AlxGa1-xN制成，其中0≦x≦1，并且在所述多个第一AlGaN层之间x是不同的。第二超晶格层叠体包括重复的由多个第二AlGaN层组成的第二超晶格单元，各第二AlGaN层由AlyGa1-yN制成，其中0≦y≦1，并且在所述多个第二AlGaN层之间y是不同的。第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大预定差值。根据本公开，所述预定差值可以改进用于电力电子器件的基于III-N的基材的击穿电压。设置缓冲层结构以为晶格失配提供补偿，并控制晶片弯曲。
已经发现，平均铝含量比第二或上部超晶格层叠体更高的第一或下部超晶格层叠体可以提高击穿电压(比较：12E6V/cm的AlN的击穿电场比3.3E6V/cm的GaN高约4倍)。已经在本公开的实施方式中发现，由于铝含量的预定差值，可以在室温(25℃)下实现正向和/或反向垂直偏压下的大于150V/μm的击穿电场强度。
在本公开的实施方式中，铝含量的预定差值可以将室温(25℃)下的基材翘曲控制在可接受的限制范围内，例如，对于直径200mm的基材低于50μm。
已经发现，与仅具有单个超晶格层叠体的缓冲器相比，第一(下部)超晶格层叠体中的平均铝含量(或当量铝含量)高于第二(上部)超晶格层叠体中的平均铝含量(或当量铝含量)可以同时有助于控制基材翘曲以及改进在相当小堆叠厚度下的缓冲击穿电压。这是因为上部超晶格层叠体中平均铝含量比下部超晶格层叠体更低会将额外的压缩应力引入堆叠中，这可以补偿在冷却过程中引发的拉伸应力。
对于第一超晶格层叠体的各第一超晶格单元，在一对相邻(即，毗邻)第一AlGaN层之间的x可以是不同的。例如，对于由第一个第一AlGaN层、第二个第一AlGaN层和第三个第一AlGaN层组成的第一超晶格单元，在第一个第一AlGaN层和第二个第一AlGaN层之间的x可以是不同的，并且在第二个第一AlGaN层和第三个第一AlGaN层之间的x可以是不同的。因此，对于第二超晶格层叠体的各第二超晶格单元，在一对相邻第二AlGaN层之间的y可以是不同的。例如，对于由第一个第二AlGaN层、第二个第二AlGaN层和第三个第二AlGaN层组成的第二超晶格单元，在第一个第二AlGaN层和第二个第二AlGaN层之间的y可以是不同的，并且在第二个第二AlGaN层和第三个第二AlGaN层之间的y可以是不同的。
在本公开实施方式中，第一超晶格层叠体的平均铝含量为至少30％。
在本公开实施方式中，平均铝含量的预定差值为至少5％。这意味着，例如，如果第一超晶格层叠体的平均铝含量为30％，那么，第二超晶格层叠体的平均铝含量为25％或更低。优选在相邻超晶格层叠体之间的平均铝含量的差值保持最小而仍然满足晶片翘曲控制需要，以使得在整个堆叠中的两个(或所有)超晶格层叠体可以具有高铝含量以使得Vbd能力尽可能增加。
在本公开的实施方式中，缓冲层结构可以包括在第二超晶格层叠体顶部上的至少一个额外超晶格层叠体，其中，各额外超晶格层叠体包括重复的由多个相应第三AlGaN层组成的相应第三超晶格单元，各相应第三AlGaN层由AliGa1-iN制成，其中0≦i≦1，并且在相应第三超晶格单元的相应第三AlGaN层之间i是不同的；并且其中，第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大至少5％，并且第二超晶格层叠体的平均铝含量比额外超晶格层叠体的平均铝含量大至少5％。第一、第二和额外超晶格层叠体的平均铝含量因此可以按照相邻超晶格层叠体之间的平均铝含量的最小5％差值的量从底部到顶部减少。
在本公开实施方式中，额外超晶格层叠体的平均铝含量为至少5％。
超晶格层叠体可以可选地但优选地直接在彼此顶部形成，即没有任何中间层。
在一些实施方式中，超晶格单元各自可以由AlN底层和在顶部的AlGaN层组成。在该实施方式中，不同超晶格层叠体的超晶格单元之间的平均铝含量的变化可以通过顶部层铝含量的变化来实现，或通过在顶部层厚度中变化、同时使得该层铝含量保持恒定来实现，通过铝含量和厚度变化的组合来实现，或者通过其它方式实现。所以，例如，通过改变AlN层厚度、同时对于顶部AlGaN层保持相同组成和厚度，也可以改变当量铝含量。相同的原理也可以用于具有更多或不同层的超晶格单元：总体结构可以保持相同或相似，而仅简单改变AlGaN层中一层的铝含量和/或厚度，以影响超晶格单元的平均铝含量，并因此影响超晶格层叠体(其是单元的重复)。
在本公开的实施方式中，至少一层超晶格层叠体的厚度应当足够高以使得超晶格层叠体获得足够的应变弛豫，其对应于晶体原位曲率的斜率显著降低处的厚度。厚度取决于所述超晶格层叠体中的平均铝含量以及层结构。在这些实施方式中，至少一层超晶格层叠体优选具有压缩应力开始松弛处的厚度，其对应于晶体原位曲率的斜率显著降低处的厚度。例如，至少一层超晶格层叠体的优选厚度至少可以是原位晶片曲率的斜率下降至低于0.015km-1/s)处的厚度。上述可以进一步用于超晶格层叠体中的每一个。
在本公开的实施方式中，至少部分应变弛豫存在于第一和/或第二超晶格层叠体的至少一对相邻层之间的缓冲层结构中。应变弛豫可以是在部分应变弛豫至完全应变弛豫的范围内的任何程度。此处，应变弛豫是指平面内应变的弛豫。超晶格层叠体的至少一个中的两个相互毗邻的层之间具有至少部分应变弛豫能够使得以更大的厚度形成缓冲层结构：在缓冲层结构生长期间，压缩应变可以进行累计并且基底的原位曲率可能上升。如果原位曲率上升到超过临界量(确切值是基底特异性的)，那么基底可能发生塑性变形。通过在超晶格层叠体的至少一个中具有至少部分应变弛豫，可以降低原位曲率的上升速率，使得可以形成较厚的缓冲层结构而不会达到塑性变形的极限。
除了所述相邻对的至少部分应变弛豫的层以外，第一和/或第二超晶格层叠体的相邻对的层可以是假晶层。此处，假晶层是指一对下层和上层，其中上层的(平面内)晶格常数与下层的(平面内)晶格常数相匹配。
在本公开的实施方式中，第一、第二和/或额外超晶格单元可以由至少三层AlGaN层组成，并且/或者可以由至多五层AlGaN层组成。只要超晶格单元(以及由此的层叠体)的平均铝含量在本公开实施方式限定的范围内，则层的铝含量可以进行任意选择，并因此由于其它原因(例如进一步控制晶片翘曲)而优化。
在本公开的实施方式中，第一、第二和/或额外超晶格单元具有一层AlN，例如底层。
在本公开的实施方式中，第一、第二和/或额外超晶格单元具有一层AljGa1-jN(其中0<j≦0.5)，例如上层。
在本公开实施方式中，选自第一、第二和/或额外超晶格层叠体的一层或多层可以包含杂质原子，以进一步改进击穿电压。杂质原子浓度可以高于1×1018[原子/cm3]。杂质原子可以是选自下组的一种或多种：C原子、Fe原子、Mn原子、Mg原子、V原子、Cr原子、Be原子和B原子。杂质原子优选C原子或Fe原子。
在可以与本文所述其它方面结合的另一方面中，本公开提供了一种制造用于电力电子器件的基于III-N的基材的方法，所述方法包括以下步骤：提供基底，使得缓冲层结构生长在基底上；并且使得III-N层叠体生长在缓冲层结构上；其中，缓冲层结构至少包括第一超晶格层叠体、以及在第一超晶格层叠体上方的第二超晶格层叠体。第一超晶格层叠体包括重复的由多个第一AlGaN层组成的第一超晶格单元，各第一AlGaN层由AlxGa1-xN制成，其中0≦x≦1，并且在所述多个第一AlGaN层之间x是不同的。第二超晶格层叠体包括重复的由多个第二AlGaN层组成的第二超晶格单元，各第二AlGaN层由AlyGa1-yN制成，其中0≦y≦1，并且在所述多个第二AlGaN层之间y是不同的。在缓冲层结构生长时，对工艺条件进行控制，以使得第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大预定差值。通过所述预定差值可以改进用于电力电子器件的基于III-N的基材的击穿电压。
结合涉及基于III-N的基材的上述方面讨论的优点、细节以及实施方式可以对应地应用于本方法方面。因此，参考上文。
已经发现，可以控制工艺条件，以使得第一或下部超晶格层叠体的平均铝含量高于第二或上部超晶格层叠体，到达可以提高击穿电压的程度。已经在本公开的实施方式中发现，由于铝含量的预定差值，可以实现正向和/或反向垂直偏压下的至少150V/μm的击穿电场强度。
在本公开的实施方式中，铝含量的预定差值可以将室温(25℃)下的基材翘曲控制在可接受的限制范围内，例如，对于直径200mm的基材低于50μm。已经发现，与仅具有单个超晶格层叠体的缓冲器相比，第一(下部)超晶格层叠体中的平均铝含量(或当量铝含量)高于第二(上部)超晶格层叠体中的平均铝含量(或当量铝含量)可以同时有助于控制基材翘曲以及改进在降低的堆叠厚度下的缓冲击穿电压。这是因为上部超晶格层叠体中平均铝含量比下部超晶格层叠体更低会将额外的压缩应力引入堆叠中，这可以补偿在冷却过程中引发的拉伸应力。
在根据本公开的实施方式中，通过使用金属有机气相外延(MOVPE)或分子束外延(MBE)使得基于III-N材料的基材生长在异质基材(如Si、蓝宝石和SiC)上。
在根据本公开的实施方式中，使得缓冲层结构生长，以使得至少部分应变弛豫发生于第一和/或第二超晶格层叠体的至少一对相邻层之间。应变弛豫可以是在部分应变弛豫至完全应变弛豫的范围内的任何程度。此处，应变弛豫是指平面内应变的弛豫。如上所讨论的，超晶格层叠体的至少一个中的两层之间具有至少部分应变弛豫能够使得以更大的厚度形成缓冲层结构。
除了所述相邻对的至少部分应变弛豫的层以外，第一和/或第二超晶格层叠体的相邻对的层可以是以假晶形式(pseudomorpically)生长。
附图的简要说明
通过以下说明书和附图对本公开进行进一步阐述。
图1显示根据本公开具有阶梯式SL缓冲器的基于GaN的电力HEMT(或二极管)堆叠的示例性例子。
图2显示根据本公开的用于计算当量铝含量的公式的示例。
图3显示根据本公开的具有两个SL层叠体的第一实施例，其中通过改变SL单元的顶层中的Al含量获得当量Al％的差值。
图4显示出对于图3的结构，在25℃和150℃下的垂直缓冲击穿(Vbd)测定结果。
图5显示根据本公开的具有两个SL层叠体的第二实施例，其中通过改变SL单元的顶层的厚度获得当量Al％的差值。
图6显示出对于图5的结构，在25℃和150℃下的垂直缓冲击穿(Vbd)测定结果。
图7和8显示了具有单个SL层叠体的对照堆叠。
图9显示出在两个偏压极性下以及在25℃和150℃下的两个示例和对照的Vbd测定的总结。
图10显示出在根据本公开的阶梯式SL缓冲器的实施方式的构造期间，原位晶片曲率随时间的变化。
优选实施方式的详述
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此所限，而仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。各尺寸和相对尺寸不一定对应于实践本发明的实际简化。
另外，在说明书以及权利要求书中，术语第一、第二和第三等仅仅是用来区别类似的元件，而不一定是用来描述次序或时间顺序。在适当的情况下，这些术语可互换，且本发明的实施方式可以如本文所述和所示以外的额外顺序操作。
此外，在说明书和权利要求书中，术语顶部、底部、之上、上方、之下等用于描述目的，而不一定用于描述相对位置。如此使用的术语在适当条件下是可互换的且本发明的实施方式可以不同于本文所描述或显示的取向进行。例如，上下文中的术语可以分别指沿着基底(或其上形成的任何层)(延伸的主平面或主表面)的法线方向的方向和与之相反的方向。
此外，虽然被称为“优选”，但应将各种实施方式理解为可以实施本发明的示例性方式，而不应理解为限制本发明的范围。
权利要求中所使用的术语“包含/包括”不应被理解为限定于后文所列的要素或步骤，其并不排除额外要素或步骤。因此，其应被理解为指出所述特征、整合、步骤或组件的存在，但这并不排除一种或多种额外特征、整合、步骤或组件或其组合的存在或添加。因此，表述“包含A和B的装置”的范围不应限定至装置只由组件A和B组成，而是在本发明中，装置的组件只枚举了A和B，且该权利要求进一步应被理解为包含那些组件的等同物。
在本公开中，呈现了阶梯式超晶格(SL)缓冲器方案，其实施方式不仅可以在缓冲器厚度方面更有效地提高泄漏阻断能力，而且在引发原位凸形晶片弯曲上比传统SL缓冲器更有效。
阶梯式SL缓冲器方案可以包括：SL结构的多个块或层叠体。图1中示意性显示了具有阶梯式SL缓冲器的基于GaN的电力HEMT(或二极管)堆叠。如图所示，各SL层叠体由重复的SL单元组成，SL单元进而由多层AlGaN层组成，优选由三至五层AlGaN层组成。基底可以是相对于III-N材料的异质基材，例如Si、蓝宝石或SiC基材。可选的成核和/或过渡层可以设置在基底和SL层叠体之间。在上部SL层叠体的顶部上(即在GaN通道层下方)可以设置可选额外(Al)GaN层，其可以是故意C掺杂的或未故意C掺杂的。
在SL1层叠体中，SL1层叠体的当量(平均)Al％为Aleq-1％。在SLn层叠体中，SLn层叠体的当量(平均)Al％为Aleq-n％。对于由厚度为DAlN的AlN层和厚度为DAlGaN的AlxGa1-xN层组成的SL单元，使用图2中所示示例的公式计算当量Al％。在本公开全文中，指数“x”、“y”、“z”等是指原子百分比。
在根据本公开的实施方式中，要求Aleq-n％<Aleq-(n-1)％<Aleq-(n-2)％<Aleq-(n-3)％<...<Aleq-1％(由此，术语“阶梯式超晶格缓冲器”)，使得具有更高的Aleq％的SL层叠体可以更有效地提高泄漏阻断能力，而可以在各SL层叠体之间引入较高的原位凸形晶片弯曲。SL层叠体优选具有≥1E18cm-3的C浓度以进一步增加电阻。
在下文中，通过比较例提供证明阶梯式SL缓冲器有效性的实验结果。所有的实施例都在20mm的Si基材上进行生长。
图3显示了根据本公开的第一实施例。该堆叠示意图显示了在总堆叠厚度为～4μm(200nm AlN成核层+1μmSL1+1.65μmSL2+1μmC-GaN+300nm GaN，其是有助于总垂直Vbd的总堆叠)的该缓冲结构中的两个SL层叠体。SL1层叠体具有40.6％的当量Al％，并且SL2层叠体具有23.6％。SL1和SL2层叠体都是由重复的SL单元组成，所述SL单元由AlN层(5nm)和顶部上分别的AlxGa1-xN、AlyGa1-yN层(28nm)的组成。当量Al％的差值是通过改变顶层中的Al含量来实现的：在该实施例中，x是0.3而y是0.1。SL1由30个重复组成；SL2由50个重复组成。右边的图是在该堆叠生长过程中记录的原位晶片曲率，其中曲线的尖峰和短程(short range)高频振荡是测定系统的人为因素(artefact)。正曲率代表凸形晶片形状，而负曲率代表凹形晶片形状。根据斯托尼方程(Stoney equation)，原位晶片曲率的斜率与生长前沿处的平面内应力成比例。正斜率表示平面内压缩应力，负斜率表示平面内拉伸应力。原位晶片曲率表示：在整个SL生长期间，可以保持压缩应力，这可以有效地补偿冷却期间的拉伸应力并使外延晶片的翘曲尽可能降低。尤其是，当SL2层叠体材料开始生长时，可以看到原位曲率的斜率明显增加。这是由于当使得SL2层叠体在SL1叠层上生长时晶格失配引发的压缩应力，因为SL2层叠体的当量Al％小于SL1层叠体(对于AlxGa1-xN层来说，x越小，晶格常数越大)，而在SL2层叠体生长之前SL1层叠体的压缩应变已经充分弛豫。由虚线框表示的区域分别表示SL1和SL2层叠体生长期间的原位曲率。
最终的外延晶片翘曲(在室温下，即25℃下)为+40μm。翘曲的正信号(positivesign)与原位曲率(即凸晶片形状)相同。对于200mm硅CMOS生产线中进行处理的装置，晶片翘曲的典型SPEC为≤±50μm，并且正翘曲更有利于外延晶片完整的稳定性。所以在该第一实施例中获得的晶片翘曲在可接受的限制范围内。
图4显示25℃和150℃下的垂直缓冲击穿(Vbd)测定结果。测定方法如左图所示，其中方形(100μm×100μm)的金属点通过Ti/Au金属化和剥离在样品上进行加工。缓冲击穿电压定义为泄漏电流达到1μA/mm2的电压。测定结果证明了即使整个缓冲结构厚度仅为4.14μm也能实现高击穿电压。
图5显示了根据本公开的第二实施例。该堆叠示意图显示了该缓冲结构中的两个SL层叠体，其中，总厚度为～4μm。SL1层叠体具有40.0％的当量Al％，并且SL2层叠体为23.6％。SL1和SL2层叠体都是由重复的SL单元组成，所述SL单元由AlN层(5nm)和顶部上分别的AlxGa1-xN、AlyGa1-yN层(分别为10nm、28nm)组成。在该实施例中，x＝y＝0.1，并且通过改变顶层的厚度来实现当量Al％的差值。SL1由66个重复组成；SL2由50个重复组成。右边的图是在该堆叠生长过程中记录的原位晶片曲率，其中曲线的尖峰和短程(short range)高频振荡是测定系统的人为因素(artefact)。正曲率代表凸晶片形状，而负曲率代表凹晶片形状。根据斯托尼方程(Stoney equation)，原位晶片曲率的斜率与生长前沿处的平面内应力成比例。正斜率表示平面内压缩应力，负斜率表示平面内拉伸应力。原位晶片曲率表示：在整个SL生长期间，可以保持压缩应力，这可以有效地补偿冷却期间的拉伸应力以使得外延晶片的翘曲尽可能降低。尤其是，当SL2层叠体材料开始生长时，可以看到原位曲率的斜率明显增加。这是由于当使得SL2层叠体在SL1叠层上生长时晶格失配引发的压缩应力，因为SL2层叠体的当量Al％小于SL1层叠体(而SL1层叠体的压缩应变在SL2层叠体生长之前已经充分弛豫)，即使SL1和SL2中AlGaN层的铝含量相等亦是如此。由虚线框表示的区域分别表示SL1和SL2层叠体生长期间的原位曲率。
最终的外延晶片翘曲(冷却后)为-20μm。翘曲的正信号(positive sign)与原位曲率(即凸晶片形状)相同。对于200mm硅生产线中进行处理的装置，晶片翘曲的典型SPEC为≤±50μm，并且正翘曲更有利于外延晶片完整的稳定性。所以，最终翘曲在可接受的限制范围内。
图6显示25℃和150℃下的垂直缓冲击穿(Vbd)测定结果。测定结果证明了即使整个缓冲结构厚度仅为4.14μm也可以实现高击穿电压。
作为对照，图7和8中显示了具有单个SL层叠体的堆叠。SL层叠体由重复100次的与实施例1和2中的SL2层叠体相同的SL单元组成，即AlN层(5nm)和具有10％Al的在顶部上的AlGaN层(28nm)。总堆叠厚度为～5.4μm。因为它只有一个SL层叠体，在SL生长期间不存在引入额外的压缩应力，所以室温下(25℃)的晶片翘曲约为～-40μm，这也是不利的。尽管该堆叠的Vbd与实施例1和2相似，但其厚度要大得多。结果，对照堆叠的击穿电场强度相比之下低得多。
图9显示出在两个偏压极性下以及在25℃和150℃下的两个示例和对照的Vbd测定的总结。该图清楚地显示出两个实施例的击穿电场强度比在所有条件下的对照高得多，尤其是在150℃时。
提供图10作为对至少一种超晶格层叠体的优选厚度的说明，其优选足以使超晶格层叠体具有足够的应变弛豫。曲线的尖峰和短程高频振荡是测定系统的人为因素。优选厚度对应于晶片原位曲率的斜率显著下降的厚度(SL单元的添加至少持续直到原位晶片曲率的斜率下降到低于0.015km-1/s)。该厚度取决于所述超晶格层叠体的平均铝含量以及层结构。该图给出了一个示例：箭头表示原位晶片曲率的斜率被认为是明显降低的，在已经获得适当的应变弛豫厚度的情况下也是。
应该注意的是，图10仅仅表示一个示例，并且可以使得缓冲层结构进行生长，以使得至少部分面内应变弛豫发生在第一或第二超晶格层叠体的下部、中部或顶部内的一对相邻层之间。所述对可以包括下层和形成在下层上的上层，其中，在缓冲层结构生长期间，相对于下层，上层变成或形成为至少部分应变弛豫。应变弛豫可以例如通过使得上层生长至超过临界层厚的厚度实现。或者，上层可以生长为假晶层(即，比临界厚度更薄)，并且随后，在顶部上生长额外层之后，变得部分应变弛豫。应变弛豫可以发生在第一超晶格层叠体内和/或第二超晶格层叠体内的一个或多个位置。超晶格层叠体的所有额外层可以形成假晶层。例如，在图5的实施例中可以看出，应变弛豫已经在SL1的下部发生。
在III-N基材完成和冷却之后，在(至少)至少部分应变弛豫可以存在于所述下层和相邻上层之间的缓冲层结构中。对于相邻的下层和上层，引起晶格失配的平面内应变f可以定义为f＝(cL–cU)/cU，其中cL是下层的平面内晶格常数，并且cU是上层的松弛平面内晶格常数。此处，假晶层是指一对下层和上层，其中上层的平面内晶格常数与下层的平面内晶格常数相匹配。
在上文中，主要参考有限数量的实施例来阐述本发明概念。不过，如本领域技术人员容易理解的，除了以上公开的实施例以外的其他实施例在由所附权利要求限定的本发明构思的范围内同样是可能的。

Claims (15)

1.用于电力电子器件的基于III-N的基材，其包括：基底、在基底上的III-N层叠体、以及在基底和III-N层叠体之间的缓冲层结构，其中
缓冲层结构至少包括第一超晶格层叠体、以及在第一超晶格层叠体上方的第二超晶格层叠体；
第一超晶格层叠体包括重复的由多个第一AlGaN层构成的第一超晶格单元，各第一AlGaN层由AlxGa1-xN制成，其中0≦x≦1，并且在所述多个第一AlGaN层之间x是不同的；
第二超晶格层叠体包括重复的由多个第二AlGaN层构成的第二超晶格单元，各第二AlGaN层由AlyGa1-yN制成，其中0≦y≦1，并且在多个第二AlGaN层之间y是不同的；并且
第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大预定差值。
2.如权利要求1所述的基于III-N的基材，其特征在于，由于铝含量的所述预定差值，所述缓冲层结构在室温(25℃)的正向和/或反向垂直偏压下的击穿电场强度大于150V/μm。
3.如权利要求1或2所述的基于III-N的基材，其特征在于，所述预定差值将室温(25℃)下的基材翘曲控制在对于直径200mm的基材低于50μm。
4.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，至少部分应变弛豫存在于第一和/或第二超晶格层叠体的至少一对相邻层之间的缓冲层结构中。
5.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，第一超晶格层叠体的平均铝含量为至少30％。
6.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，预定差值为至少5％。
7.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，缓冲层结构包括：在第二超晶格层叠体顶部上的至少一个额外超晶格层叠体，其中，
各额外超晶格层叠体包括重复的由多个相应第三AlGaN层组成的相应第三超晶格单元，各相应第三AlGaN层由AliGa1-iN制成，其中0≦i≦1，并且在相应第三超晶格单元的多个相应第三AlGaN层之间i是不同的；并且
第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大至少5％，并且第二超晶格层叠体的平均铝含量比额外超晶格层叠体的平均铝含量大至少5％。
8.如权利要求7所述的基于III-N的基材，其特征在于，额外超晶格层叠体的平均铝含量为至少5％。
9.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，第一、第二、和/或额外超晶格单元由至少三层AlGaN层组成。
10.如权利要求9所述的基于III-N的基材，其特征在于，第一、第二、和/或第三超晶格单元具有一层AljGa1-jN，其中，0≦j≦0.5。
11.如上述权利要求中任一项所述的基于III-N的基材，其特征在于，选自第一、第二和/或额外超晶格层的一层或多层的层包含杂质原子，其中，所述杂质原子是选自下组的一种或多种：C原子、Fe原子、Mn原子、Mg原子、V原子、Cr原子、Be原子和B原子，优选C原子或Fe原子。
12.一种制造用于电力电子器件的基于III-N的基材的方法，所述方法包括以下步骤：提供基底，使得缓冲层结构在基底上生长，并且使得III-N层叠体在缓冲层结构上生长，其中：
缓冲层结构至少包括第一超晶格层叠体、以及在第一超晶格层叠体上方的第二超晶格层叠体；
第一超晶格层叠体包括重复的由多个第一AlGaN层组成的第一超晶格单元，各第一AlGaN层由AlxGa1-xN制成，其中0≦x≦1，并且在多个第一AlGaN层之间x是不同的；
第二超晶格层叠体包括重复的由多个第二AlGaN层组成的第二超晶格单元，各第二AlGaN层由AlyGa1-yN制成，其中0≦y≦1，并且在多个第二AlGaN层之间y是不同的；并且
在缓冲层结构生长时，对工艺条件进行控制，以使得第一超晶格层叠体的平均铝含量比第二超晶格层叠体的平均铝含量大预定差值。
13.如权利要求12所述的方法，其特征在于，所述第一和第二超晶格单元具有相同层结构，区别仅在于至少一层AlGaN层的铝含量和/或厚度发生变化，从而影响超晶格单元的平均铝含量，并因此影响超晶格层叠体。
14.如权利要求12或13所述的方法，其特征在于，对于至少一层超晶格层叠体，超晶格单元的生长至少持续直至原位晶片曲率的斜率下降至低于0.015km-1/s。
15.如权利要求12-14中任一项所述的方法，其特征在于，使得缓冲层结构生长，以使得至少部分应变弛豫发生于第一和/或第二超晶格层叠体的至少一对相邻层之间。
CN201711160172.5A 2017-01-23 2017-11-20 用于电力电子器件的基于iii-n的基材及其制造方法 Active CN108346694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17152589.2 2017-01-23
EP17152589 2017-01-23

Publications (2)

Publication Number Publication Date
CN108346694A true CN108346694A (zh) 2018-07-31
CN108346694B CN108346694B (zh) 2020-10-02

Family

ID=57906453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711160172.5A Active CN108346694B (zh) 2017-01-23 2017-11-20 用于电力电子器件的基于iii-n的基材及其制造方法

Country Status (5)

Country Link
US (1) US10192959B2 (zh)
EP (1) EP3352199B1 (zh)
JP (1) JP7158842B2 (zh)
CN (1) CN108346694B (zh)
TW (1) TWI670852B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720520B2 (en) 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
US10611052B1 (en) * 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
JP7378562B2 (ja) 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构
CN102162137A (zh) * 2011-01-28 2011-08-24 中国科学院上海硅酸盐研究所 一种高质量应变的Ge/SiGe超晶格结构及其制备方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
CN102439696A (zh) * 2009-05-22 2012-05-02 住友化学株式会社 半导体基板及其制造方法、电子器件及其制造方法
CN103208572A (zh) * 2012-01-13 2013-07-17 同和电子科技有限公司 Iii族氮化物外延基板以及使用该基板的深紫外发光元件
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN103782375A (zh) * 2011-07-11 2014-05-07 同和电子科技有限公司 第iii族氮化物外延基板及其制造方法
CN104051232A (zh) * 2013-03-12 2014-09-17 硅电子股份公司 具有AlzGa1-zN层的半导体晶片及其制造方法
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778765B2 (ja) 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP2003077835A (ja) 2001-09-06 2003-03-14 Ngk Insulators Ltd Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板
US7872268B2 (en) * 2004-04-22 2011-01-18 Cree, Inc. Substrate buffer structure for group III nitride devices
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5576771B2 (ja) 2009-11-04 2014-08-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル積層基板
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
US20120126239A1 (en) * 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5785103B2 (ja) 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR20130139707A (ko) 2012-06-13 2013-12-23 삼성전자주식회사 반도체 소자 및 이에 사용되는 초격자층
KR20130141290A (ko) 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
JP5841085B2 (ja) 2013-02-26 2016-01-06 日本電信電話株式会社 半導体緩衝層の構造決定方法
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构
CN102439696A (zh) * 2009-05-22 2012-05-02 住友化学株式会社 半导体基板及其制造方法、电子器件及其制造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
CN102162137A (zh) * 2011-01-28 2011-08-24 中国科学院上海硅酸盐研究所 一种高质量应变的Ge/SiGe超晶格结构及其制备方法
CN103782375A (zh) * 2011-07-11 2014-05-07 同和电子科技有限公司 第iii族氮化物外延基板及其制造方法
CN103208572A (zh) * 2012-01-13 2013-07-17 同和电子科技有限公司 Iii族氮化物外延基板以及使用该基板的深紫外发光元件
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN104051232A (zh) * 2013-03-12 2014-09-17 硅电子股份公司 具有AlzGa1-zN层的半导体晶片及其制造方法
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy

Also Published As

Publication number Publication date
JP7158842B2 (ja) 2022-10-24
TW201828468A (zh) 2018-08-01
EP3352199B1 (en) 2021-07-14
EP3352199A1 (en) 2018-07-25
CN108346694B (zh) 2020-10-02
US20180212025A1 (en) 2018-07-26
US10192959B2 (en) 2019-01-29
JP2018174296A (ja) 2018-11-08
TWI670852B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
CN108346694A (zh) 用于电力电子器件的基于iii-n的基材及其制造方法
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP6239499B2 (ja) 半導体積層基板、半導体素子、およびその製造方法
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
KR102416870B1 (ko) 반도체 기판 및 반도체 기판의 검사 방법
CN110544716B (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
CN109817698A (zh) 形成用于氮化镓沟道器件的半导体结构的方法
JP2020188266A (ja) 六方格子結晶構造を有するｉｉｉ−ｖ族半導体層を含んだ半導体構造
CN209199940U (zh) 氮化镓半导体器件
TWI699822B (zh) 半導體基體以及半導體裝置
US11869942B2 (en) Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
CN105247658A (zh) 半导体基板、半导体装置及半导体装置的制造方法
CN105247665A (zh) 半导体装置
CN117766581A (zh) 一种具有阶梯周期缓冲层的氮化镓hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant