KR20130139707A - 반도체 소자 및 이에 사용되는 초격자층 - Google Patents

반도체 소자 및 이에 사용되는 초격자층 Download PDF

Info

Publication number
KR20130139707A
KR20130139707A KR1020120063404A KR20120063404A KR20130139707A KR 20130139707 A KR20130139707 A KR 20130139707A KR 1020120063404 A KR1020120063404 A KR 1020120063404A KR 20120063404 A KR20120063404 A KR 20120063404A KR 20130139707 A KR20130139707 A KR 20130139707A
Authority
KR
South Korea
Prior art keywords
layer
superlattice
layers
thickness
nitride
Prior art date
Application number
KR1020120063404A
Other languages
English (en)
Inventor
김재균
김준연
탁영조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120063404A priority Critical patent/KR20130139707A/ko
Priority to US13/838,963 priority patent/US20130334496A1/en
Priority to CN201310157632.4A priority patent/CN103489898A/zh
Priority to DE102013105707A priority patent/DE102013105707A1/de
Publication of KR20130139707A publication Critical patent/KR20130139707A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 일실시예에 따르면 실리콘 기판과, 상기 실리콘 기판 상에 마련된 질화물 핵형성층과, 상기 질화물 핵형성층 상에 마련된 적어도 하나의 초격자층 및 상기 초격자층 상에 마련된 적어도 하나의 질화갈륨계 반도체층;을 포함하며, 상기 초격자층은 서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되는 것으로서 상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며, 상기 복수의 질화물 반도체층들 사이에 또는 반복 적층된 상기 복합층들 사이에, 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가지는 적어도 하나의 스트레스 제어층이 배치되는 반도체 소자를 제공할 수 있다.

Description

반도체 소자 및 이에 사용되는 초격자층{SEMICONDUCTOR DEVICE AND SUPERLATTICE LAYER USED THEREFOR}
본 발명은 반도체 소자 및 이에 사용되는 초격자층에 관한 것으로서, 보다 구체적으로는 인장 응력을 감소시켜 크랙 발생을 감소시킨 반도체 소자 및 이에 사용되는 초격자층에 관한 것이다.
질화물계 반도체 소자를 형성하기 위한 기판으로 사파이어가 많이 사용된다. 하지만, 사파이어 기판은 가격이 비싸고, 단단해서 칩 제작에 어려움이 있으며, 전기 전도성이 낮다. 그리고, 사파이어 기판을 대구경으로 에피 성장 시에 낮은 열 전도도로 인해 고온에서 기판 자체의 휨 현상이 발생하여, 사파이어 기판을 대면적으로 제작하는 것이 어렵다. 이러한 한계를 극복하기 위해, 사파이어 기판 대신 실리콘 기판을 활용한 질화 갈륨계 반도체 소자의 개발이 이루어지고 있다.
실리콘 기판은 사파이어 기판에 비해 열전도도가 높기 때문에 고온에서 성장하는 질화갈륨계 반도체 박막 성장 온도에서도 기판의 휨 정도가 크지 않아 대구경의 박막 성장이 가능하다. 그러나, 실리콘 기판에 질화갈륨계 반도체 박막을 성장시킬 경우, 두 층간의 격자 상수 불일치로 인해 결함 밀도(dislocation density)가 커지고, 열팽창 계수의 불일치로 인해 질화갈륨계 반도체 박막에 인장 응력(tensile stress)이 발생하여 크랙이 발생된다. 크랙 발생을 감소시키기 위해 질화갈륨계 반도체 박막에 압축 응력(compressive stress)을 인가하여 열팽창 계수의 불일치로 인해 발생하는 인장 응력을 보상하는 방법이 사용되고 있다.
실리콘 기판과 질화갈륨계 반도체의 열팽창계수 차이로 인해 발생하는 인장 응력을 보상하기 위하여, 보다 효율적인 압축응력을 제공할 수 있는 반도체 소자 및 이에 사용되는 초격자층을 제공한다.
본 발명의 일 유형에 따르면,
실리콘 기판;
상기 실리콘 기판 상에 마련된 질화물 핵형성층;
상기 질화물 핵형성층 상에 마련된 적어도 하나의 초격자층; 및
상기 초격자층 상에 마련된 적어도 하나의 질화갈륨계 반도체층;을 포함하며,
상기 초격자층은,
서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되는 것으로서,
상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
상기 복수의 질화물 반도체층들 사이에 또는 반복 적층된 상기 복합층들 사이에, 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가지는 적어도 하나의 스트레스 제어층이 배치되는 반도체 소자를 제공한다.
상기 질화물 핵형성층은 AlN을 포함할 수 있다.
상기 복합층은 Alx1Iny1Ga1 -x1- y1N을 포함하는 제1층과, Alx2Iny2Ga1 -x2- y2N을 포함하는 제2층이 적층된 구조(여기서 0<x1≤1, 0≤x2<1, x1>x2, 0≤y1<1, 0≤y2<1)를 가질 수 있다.
상기 스트레스 제어층은 Alx3Iny3Ga1 -x3- y3N을 포함(여기서 0<x3≤1, 0≤y3<1)할 수 있다.
상기 스트레스 제어층은 상기 스트레스 제어층은 3nm를 초과하는 두께를 가지되, 균열강도(fracture strength)를 초과하지 않도록 20nm이하의 두께를 가질 수 있다.
상기 제1층, 상기 제2층 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며, 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가 또는 감소할 수 있다.
상기 제1층 및 상기 제2층은 적층 위치에 따라 다른 두께를 가지며, 상기 제1층의 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가하며, 상기 제2층의 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 감소할 수 있다.
상기 제1층, 상기 제2층 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며, 적층 위치에 따른 두께는 랜덤으로 변할 수 있다.
상기 스트레스 제어층은 상기 제1층과 상기 제2층 사이에 형성될 수 있다.
반복 적층된 상기 복합층들은 상기 스트레스 제어층의 하부에 접촉하는 제1복합층과, 상기 스트레스 제어층의 상부에 접촉하는 제2복합층을 포함할 수 있다.
상기 제1복합층의 제1층은 상기 제2복합층의 제1층보다 두께가 두꺼우며, 상기 제1복합층의 제2층은 상기 제2복합층의 제2층보다 두께가 얇을 수 있다.
상기 스트레스 제어층은 상기 제1층과 일체로 형성될 수 있다.
상기 제1층 및 상기 제2층은 수 Å내지 수 nm의 두께를 가지며, 상기 스트레스 제어층은 수 nm 내지 수십 nm의 두께를 가질 수 있다.
상기 x1, x2, x3값 중 적어도 어느 하나는 두께방향으로 값이 변할 수 있다.
상기 초격자층은 복수 개이며, 상기 초격자층 각각의 평균 Al조성은 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층에 접근할수록 감소할 수 있다.
상기 복수 개의 초격자층은 상기 질화물 핵형성층 상에 형성되는 제1 초격자층과, 상기 제1 초격자층 상에 형성되는 제2 초격자층과, 상기 제2 초격자층 상에 형성되는 제3 초격자층을 포함하며, 상기 제2 초격자층의 평균 Al조성은 상기 제1 초격자층의 평균 Al조성보다 작고, 상기 제3 초격자층의 평균 Al조성보다 클 수 있다.
본 발명의 다른 실시예에 따르면,
실리콘 기판;
상기 실리콘 기판 상에 마련된 질화물 핵형성층;
상기 질화물 핵형성층 상에 마련된 복수 개의 초격자층들; 및
상기 초격자층들 상에 형성되며, 적어도 하나의 질화갈륨계 반도체층;을 포함하며,
상기 초격자층들 각각은 서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되며, 상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
상기 초격자층들 각각의 평균 Al조성은 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층에 접근할수록 감소하는 반도체 소자를 제공할 수 있다.
상기 질화물 핵형성층은 AlN을 포함할 수 있다.
상기 복합층은 Alx1Iny1Ga1 -x1- y1N을 포함하는 제1층과, Alx2Iny2Ga1 -x2- y2N을 포함하는 제2층이 적층된 구조(여기서 0<x1≤1, 0≤x2<1, x1>x2, 0≤y1<1, 0≤y2<1)를 가질 수 있다
상기 제1층, 상기 제2층 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며, 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가 또는 감소할 수 있다.
상기 제1층, 상기 제2층 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며, 적층 위치에 따른 두께는 랜덤으로 변할 수 있다.
상기 제1층 및 상기 제2층은 수 Å 내지 수 nm의 두께를 가질 수 있다.
상기 x1, x2 값 중 적어도 어느 하나는 두께방향으로 값이 변할 수 있다.
상기 복수 개의 초격자층들은 상기 질화물 핵형성층 상에 형성되는 제1 초격자층과, 상기 제1 초격자층 상에 형성되는 제2 초격자층과, 상기 제2 초격자층 상에 형성되는 제3 초격자층을 포함하며, 상기 제2 초격자층의 평균 Al조성은 상기 제1 초격자층의 평균 Al조성보다 작고, 상기 제3 초격자층의 평균 Al조성보다 클 수 있다.
본 발명의 또 다른 실시예에 따르면, 서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되는 초격자층으로서,
상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
상기 복수의 질화물 반도체층들 사이에 또는 반복 적층된 상기 복합층들 사이에, 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가지는 스트레스 제어층이 배치된 초격자층을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 소자에서는 초격자층을 통해 질화갈륨계 반도체층에 압축응력을 인가하여 열팽창계수 차이로 인해 발생하는 인장 응력을 보상함으로써, 질화갈륨계 반도체층의 형성시 나타나는 크랙 발생을 억제할 수 있다. 그럼으로써 질화갈륨계 반도체층의 성장 두께를 증가시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 소자를 개략적으로 나타낸 것이다.
도 2(a) 및 도 2(b)는 본 발명의 일실시예에 따른 초격자층을 확대하여 나타낸 것이다.
도 3은 본 발명의 다른 실시예에 따른 초격자층을 확대하여 나타낸 것이다.
도 4(a) 및 4(b)는 본 발명의 또 다른 실시예에 따른 초격자층을 확대하여 나타낸 것이다.
도 5는 본 발명의 다른 실시예에 따른 초격자층을 확대하여 나타낸 것이다.
도 6(a) 및 도 6(b)는 본 발명의 일실시예에 따른 초격자층의 두께에 따른 조성변화를 나타낸 것이다.
도 7은 본 발명의 다른 실시예에 따른 복수 개의 초격자층들을 개략적으로 나타낸 것이다.
도 8(a), 8(b) 및 8(c)는 도 7의 복수 개의 초격자층들 각각을 확대하여 나타낸 일 예를 나타낸 것이다.
도 9(a), 9(b) 및 9(c)는 도 7의 복수 개의 초격자층들 각각을 확대하여 나타낸 다른 예를 나타낸 것이다.
도 10은 본 발명의 실시예에 따른 반도체 소자의 일 예를 도시한 것이다.
이하, 첨부된 도면들을 참조하여, 반도체 소자에 대해 상세하게 설명한다. 도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 예를 들면, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
도 1은 본 발명의 일실시예에 따른 반도체 소자를 개략적으로 나타낸 것이다. 도 1에 도시된 반도체 소자(100)는 실리콘 기판(110)과, 실리콘 기판(110) 상에 마련된 질화물 핵형성층(120)과, 질화물 핵형성층(120) 상에 마련된 초격자층(130)과, 초격자층(130)에 마련된 질화갈륨계 반도체층(160)이 구비될 수 있다.
실리콘 기판(110)은 실리콘(Si)을 포함하는 기판으로서, 대구경을 가질 수 있다. 예를 들어 실리콘 기판(110)은 8인치 이상의 직경을 가질 수 있다. 실리콘 기판(110)은 예를 들어, p형 또는 n형 불순물이 도핑되어 형성될 수 있다. p형 불순물은 예를 들어, B, Al, Mg, Ca, Zn, Cd, Hg, 또는 Ga으로 이루어진 그룹, n형 불순물은 예를 들어, As, P 등으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. p형 불순물을 고농도로 도핑하는 경우 실리콘 기판(110)의 휨 현상을 줄일 수 있다. 실리콘 기판(110)은 예를 들어 (111)면을 사용할 수 있다. 실리콘 기판(110)은 황산과수, 불산, 탈이온화수 등을 이용하여 클리닝될 수 있다. 클리닝된 실리콘 기판(110)은 금속 및 유기물 등의 불순물 및 자연산화막이 제거되고, 표면이 수소로 종료(termination)되어 에피 성장에 적합한 상태가 될 수 있다. 한편, 실리콘 기판(110)은 반도체 소자(100)의 제작 중 또는 제작 후에 제거될 수 있다.
질화물 핵형성층(120)은 실리콘 기판(110) 상에 마련되는 것으로서, 실리콘 기판(110)과 초격자층(130) 또는 실리콘 기판(110)과 질화갈륨계 반도체층(160)이 반응하여 생기는 melt-back 현상을 방지한다. 또한, 질화물 핵형성층(120)은 상부에 성장될 초격자층(130) 또는 질화갈륨계 반도체층(160)이 잘 웨팅(wetting)될 수 있게 하는 역할을 수행할 수도 있다. 이러한 질화물 핵형성층(120)의 재질로서, AlN을 포함할 수 있다.
도 2(a)는 본 발명의 일실시예에 따른 초격자층을 확대하여 나타낸 것이다.
도 2(a)를 참조하면, 초격자층(130)은 복수의 질화물 반도체층들(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443)을 포함하는 복합층(141) (142) (143) (144)이 반복 적층된다. 상기 복수의 질화물 반도체층들(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443)은 서로 다른 조성을 가짐으로써, 서로 다른 격자상수를 가질 수 있다. 서로 다른 격자상수를 가진 질화물 반도체층들(1411, 1413, 1421, 1423, 1431, 1433, 1441, 1443)을 반복 적층함으로써, 초격자층(130)은 각각의 질화물 반도체층(1411) (1413) (1421) (1423) (1431) (1433) (1441) (1443)의 고유 격자상수와는 다른 새로운 격자상수를 가질 수 있다. 이를 위해, 상기 복수의 질화물 반도체층들(1411) (1413) (1421) (1423) (1431) (1433) (1441) (1443) 각각의 두께는 부정형 성장(pseudomorphic growth)을 위한 임계두께 이하의 두께를 가질 수 있다. 부정형 성장을 위한 임계두께는 박막이 기판 위에 성장하는 과정에서 박막 고유의 격자상수를 갖기 전에 기판물질의 격자상수에 영향을 받으며 성장하는 최대두께를 의미한다.
복합층(141) (142) (143) (144)을 구성하는 복수의 질화물 반도체층(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443)은 2개의 층, 3개 이상의 층일 수 있다. 다만, 설명의 편의상 이하에서는 복수의 질화물 반도체층(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443)이 2개의 층인 경우를 예로 들어 설명하기로 한다.
복수의 질화물 반도체층은 도 2(a)와 같이 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)일 수 있다. 제1층(1411) (1421) (1431) (1441)은 Alx1Iny1Ga1 -x1- y1N을 포함할 수 있으며, 제2층(1413) (1423) (1433) (1443)은 제1층(1411) (1421) (1431) (1441)에 적층되는 것으로서 Alx2Iny2Ga1 -x2- y2N을 포함할 수 있다 (0<x1≤1, 0≤x2<1, 0≤y1<1, 0≤y2<1). 제1층(1411) (1421) (1431) (1441)과 제2층(1413) (1423) (1433) (1443)이 서로 다른 조성을 가지는 예로서, 제1층(1411) (1421) (1431) (1441)과 제2층(1413) (1423) (1433) (1443)의 Al함량이 서로 다를 수 있다(즉, x1>x2). 일 예로서, 제1층(1411) (1421) (1431) (1441)은 AlN을 포함하는 층이며, 제2층(1413) (1423) (1433) (1443)은 GaN을 포함하는 층일 수 있다. 다른 예로서, 제1층(1411) (1421) (1431) (1441)은 AlGaN을 포함하는 층이며, 제2층(1413) (1423) (1433) (1443)은 GaN을 포함하는 층일 수 있다. 도 2(a)에서는 복합층(141, 142, 143, 144)의 적층 구조로서 제1층(1411) (1421) (1431) (1441) 상부에 제2층(1413) (1423) (1433) (1443)이 적층된 구조를 예시하였으나, 이에 한정되는 것은 아니며, 제1층(1411) (1421) (1431) (1441)이 제2층(1413) (1423) (1433) (1443)의 상부에 적층된 구조일 수도 있다.
제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)의 두께는 부정형 성장을 위한 임계두께 이하의 두께를 가질 수 있다. 부정형 성장을 위한 임계두께는 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)의 재질에 따라 달라질 수 있다. 예를 들어, 제1층(1411) (1421) (1431) (1441)이 Alx1Iny1Ga1 -x1- y1N을 포함하고, 제2층(1413) (1423) (1433) (1443)이 Alx2Iny2Ga1-x2-y2N을 포함할 경우(0<x1≤1, 0≤x2<1, 0≤y1<1, 0≤y2<1, x1>x2), 부정형 성장을 위한 임계두께 이하의 두께를 가지도록 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)의 두께는 수 Å 내지 수 nm일 수 있다.
복수의 질화물 반도체층(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443) 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가질 수 있다. 적층 위치에 따라 다른 두께를 가질 경우, 적층 위치에 따라 인접한 다른 층과의 두께비가 달라진다. 인접한 다른 층과의 두께비가 달라지면, 인접한 다른 층과 형성하는 평균 격자상수가 달라진다. 이와 같이 달라진 평균 격자상수를 이용하여, 초격자층(130) 내부의 응력 인가효과를 가져올 수 있다.
예를 들어, 도 2(a)와 같이 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)이 적층 위치에 따라 다른 두께를 가질 수 있다. 제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443)이 적층 위치에 따라 다른 두께를 가질 경우, 복수의 복합층(141, 142, 143, 144) 각각을 구성하는 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443)의 두께비는 복합층(141, 142, 143, 144)마다 서로 다르게 된다. 일 예로, 최상부에 배치된 복합층(144)의 제1층 (1441)의 두께가 1nm, 제2층(1443)의 두께가 5nm 이고, 그 하부에 배치된 복합층(143)의 제1층(1431)의 두께가 2nm이고, 제2층(1433)의 두께가 4nm일 경우, 최상부에 배치된 복합층(144)의 제1층 (1441), 제2층(1443)의 두께비는 1:5이고, 그 하부에 배치된 복합층(143)의 제1층(1431), 제2층(1433)의 두께비는 2:4로 나타난다. 이러한 복합층(143, 144)의 두께비 차이에 따라 복합층(143, 144) 간에 격자상수 차이가 발생하고, 이를 이용하여 인접한 복합층(143, 144) 간에 응력인가 효과를 가져올 수 있다.
제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443) 중 적어도 하나의 층이 적층 위치에 따라 다른 두께를 가지는 예로는, 제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443) 모두 적층 위치에 따라 다른 두께를 가지거나, 제1층(1411) (1421) (1431) (1441)만 또는 제2층(1413) (1423) (1433) (1443)만이 적층 위치에 따라 다른 두께를 가질 수 있다.
제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443)이 모두 적층 위치에 따라 다른 두께를 가지는 일 예로서, 질화물 핵형성층(120: 도 1 참고)으로부터 질화갈륨계 반도체층(160: 도 1 참고)에 접근할수록 제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443)의 두께가 증가 또는 감소할 수 있다. 즉, 제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443)의 적층위치에 따른 두께변화가 계단식 또는 연속적인 경사(grade)를 가질 수 있다.
이러한 예로서, 도 2(a)와 같이 제1층(1411) (1421) (1431) (1441)은 질화갈륨계 반도체층(160)에 접근할수록 두께가 감소하고, 제2층(1413) (1423) (1433) (1443)은 질화갈륨계 반도체층(160)에 접근할수록 두께가 증가할 수 있다. 다시 말해서, 서로 이격된 복수의 제1층들(1411, 1421, 1431, 1441)은 질화물 핵형성층(120)에 접촉하는 제1층(1411)의 두께가 가장 두껍고, 질화갈륨계 반도체층(160)으로 접근할수록 제1층(1421)(1431)의 두께가 얇아져, 질화갈륨계 반도체층(160)에 가장 근접하게 배치된 제1층(1441)의 두께가 가장 얇다. 그리고, 반대로 서로 이격된 복수의 제2층(1413,1423,1433,1443)들은 질화물 핵형성층(120)에 가장 근접하게 배치된 제2층(1413)의 두께가 가장 얇고, 질화갈륨계 반도체층(160)으로 접근할수록 제2층(1423,1433)의 두께가 두꺼워져, 질화갈륨계 반도체층(160)에 가장 근접하게 배치된 제2층(1443)의 두께가 가장 두껍다. 상기와 같이 두께가 증가 또는 감소함에 따라, 질화물 핵형성층(120)에 직접 접촉하는 제1층(1411)과 질화물계 반도체층에 접촉하는 제2층(1443)이 가장 두껍게 나타날 수 있다. 이 경우, 가장 두꺼운 제1층(1411), 제2층(1443) 각각은 다른 제1층들(1421) (1431) (1441), 제2층들(1413) (1423) (1433)에 비해 자신의 고유 격자상수에 가장 근접하게 형성되므로, 접촉하는 질화갈륨계 반도체층(160)과 질화물 핵형성층(120)에 보다 큰 응력을 인가할 수 있다.
다른 예로서, 도 2b와 같이 제1층(1411) (1421) (1431) (1441)은 질화갈륨계 반도체층(160)에 접근할수록 두께가 증가하고, 제2층(1413) (1423) (1433) (1443)은 질화갈륨계 반도체층(160)에 접근할수록 두께가 감소할 수도 있다.
제1층(1411) (1421) (1431) (1441) 및 제2층(1413) (1423) (1433) (1443)이 적층 위치에 따라 다른 두께를 가지는 다른 예로서, 도 3과 같이 적층 위치에 따른 두께변화가 일정한 방향성이 없는 이른바, 랜덤 형태로 나타날 수 있다. 랜덤 형태란 두께 변화가 방향성 없이 불규칙하게 나타나는 것으로서, 소정의 난수표에 의해 구현될 수 있다.
다른 예로서, 상술한 바와 같이 복수의 질화물 반도체층들(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443) 중 일부 층 예를 들어, 제1층(1411) (1421) (1431) (1441)만 다른 두께를 가지거나, 제2층(1413) (1423) (1433) (1443)만 다른 두께를 가질 수 있다. 제1층(1411) (1421) (1431) (1441)만 다른 두께를 가진다는 것은 도 4a와 같이 제2층(1413) (1423) (1433) (1443)은 적층 위치에 따라 일정한 두께를 가지고 제1층(1411) (1421) (1431) (1441)은 적층 위치에 따라 다른 두께를 가지는 것을 의미한다. 또한, 제2층(1413) (1423) (1433) (1443)만 다른 두께를 가진다는 것은 도 4b와 같이 제1층(1411) (1421) (1431) (1441)은 적층 위치에 따라 일정한 두께를 가지고 제2층(1413) (1423) (1433) (1443)은 적층 위치에 따라 다른 두께를 가지는 것을 의미한다. 다른 두께를 가지는 형태로는 도 4a, 4b에서 제1층(1411) (1421) (1431) (1441) 또는 제2층(1413) (1423) (1433) (1443)의 두께가 질화갈륨계 반도체층(160)에 접근할수록 증가 또는 감소하는 형태를 가질 수도 있으나, 도 3과 같이 적층 위치에 따른 두께 변화가 랜덤 형태를 가질 수도 있다.
도 2(a)를 다시 참조하면, 초격자층(130)은 스트레스 제어층(150)을 더 포함할 수 있다. 스트레스 제어층(150)을 포함함으로써, 초격자층(130) 내부에서 인접한 질화물 반도체층(1413, 1421)에 압축응력을 제공하여, 초격자층(130) 전체가 질화갈륨계 반도체층(160)에 가하는 압축응력을 증가시킬 수 있다.
스트레스 제어층(150)은 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가질 수 있다. 이를 통해, 스트레스 제어층(150)은 물질 자체의 고유의 격자상수를 가지게 된다. 스트레스 제어층(150)은 Alx3Iny3Ga1 -x3-y3N(여기서 0<x3≤1, 0≤y3<1)을 포함할 수 있다. 예를 들어, 스트레스 제어층(150)이 AlN을 재질로 할 경우, 부정형 성장을 위한 임계두께를 초과하는 두께는 3nm를 초과할 수 있다.
스트레스 제어층(150)은 물질 자체의 균열강도(crack strength)를 초과하지 않는 두께를 가질 수 있다. 스트레스 제어층(150)이 상술한 바와 같이 부정형 성장을 위한 임계두께를 초과함에 따라 고유의 격자상수를 가지게 되고, 상부에 배치된 층(1421)에 압축응력을 인가하게 되는데, 이러한 압축응력의 반작용으로 스트레스 제어층(150)은 인장응력을 받게 된다. 스트레스 제어층(150)의 두께(t5)가 두꺼워짐에 따라 스트레스 제어층(150)에 가해지는 인장응력이 증가한다. 이러한 스트레스 제어층(150)에 가해지는 인장응력이 지나치게 증가할 경우, 스트레스 제어층(150)에 크랙이 발생할 수 있다. 따라서, 스트레스 제어층(150)은 상부에 배치된 층(1421)에 의해 가해지는 인장응력을 크랙이 발생하지 않고 허용할 수 있는 두께 즉, 물질 자체의 균열강도를 초과하지 않는 두께를 가질 수 있다. 스트레스 제어층(150)이 AlN을 재질로 할 경우, 물질 자체의 균열강도를 만족하는 두께는 20nm이하이다. 그러므로, 스트레스 제어층(150)이 AlN을 재질로 할 경우, 인접한 층에 최적의 압축응력을 제공함과 동시에 크랙이 발생하지 않도록 하기 위해서는, 스트레스 제어층(150)의 두께(t5)는 3nm 초과 20nm 이하인 것이 바람직하다.
스트레스 제어층(150)이 초격자층(130) 내부에 배치되는 예로서, 도 2(a), 도 2(b)와 같이 스트레스 제어층(150)은 반복 적층된 복합층들(141, 142, 143, 144) 사이에 배치될 수 있다.
스트레스 제어층(150)이 복합층들(141, 142, 143, 144) 사이에 배치될 경우, 즉 스트레스 제어층(150)은 하부에 배치된 제1복합층(141)과 접촉하고, 상부에 배치된 제2복합층(142)과 접촉하게 배치될 수 있다.
이 때, 스트레스 제어층(150)의 상부, 하부에 각각 배치된 복합층(141,142)의 제1층(1411, 1421), 제2층(1413, 1423)의 두께 변화는 경사를 가질 수 있다. 일 예로서, 스트레스 제어층(150)의 하부에 배치된 제1복합층(141)의 제1층(1411)의 두께(t11)는 스트레스 제어층(150)의 상부에 배치된 제2복합층(142)의 제1층(1421)의 두께(t21)보다 두껍고, 스트레스 제어층(150)의 하부에 배치된 제1복합층(141)의 제2층(1413)의 두께(t13)가 스트레스 제어층(150)의 상부에 배치된 제2복합층(142)의 제2층(1423)의 두께(t23)보다 얇을 수 있다. 다른 예로서, 도 2b와 같이 스트레스 제어층(150)의 하부에 배치된 제1복합층(141)의 제1층(1411)의 두께(t11)는 스트레스 제어층(150)의 상부에 배치된 제2복합층(142)의 제1층(1421)의 두께(t21)보다 얇고, 스트레스 제어층(150)의 하부에 배치된 제1복합층(141)의 제2층(1413)의 두께(t13)가 스트레스 제어층(150)의 상부에 배치된 제2복합층(142)의 제2층(1423)의 두께(t23)보다 두꺼울 수 있다.
스트레스 제어층(150)이 초격자층(130) 내부에 배치되는 다른 예로서, 스트레스 제어층(150')이 복합층(141, 142, 143, 144) 내부 즉, 복수의 질화물 반도체층들(1411, 1413) (1421, 1423) (1431, 1433) (1441, 1443) 사이에 배치될 수 있다. 예를 들어, 도 5와 같이 복합층(142)의 내부 즉, 제1층(1421)과 제2층(1423) 사이에 배치될 수 있다.
스트레스 제어층(150)은 상기 도면들에서는 인접한 질화물 반도체층과 별개의 층으로 표현하였으나, 이에 한정되지 아니하며, 필요에 따라 인접한 질화물 반도체층과 일체로 형성될 수 있다. 예를 들어, 도 2(a)에서 스트레스 제어층(150)과 그에 인접한 제1층(1421)이 일체로 형성될 수 있다. 또한, 지금까지 스트레스 제어층(150)이 단수 개인 경우를 예로 들어 설명하였으나, 이에 한정되지 아니한다. 비록 도면상 도시하지는 않았으나, 스트레스 제어층(150)은 복수 개로서 복합층(141, 142, 143, 144) 사이 각각에 배치될 수도 있으며, 또는 복수의 복합층(141, 142, 143, 144) 내부에 각각 배치될 수도 있다.
한편, 복합층(141, 142, 143, 144)을 구성하는 복수의 질화물 반도체층들 (1411, 1421, 1431, 1441, 1413, 1423, 1433, 1443) 및 스트레스 제어층(150) 각층의 조성은 다양한 형태로 나타날 수 있다.
일 예로서, 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443), 스트레스 제어층(150)은 두께 방향으로 조성이 일정할 수 있다. 예를 들어, 도 6a와 같이 제1층(1411) (1421) (1431) (1441)은 Alx1Iny1Ga1 -x1- y1N을 포함하고, 제2층(1413) (1423) (1433) (1443)은 Alx2Iny2Ga1 -x2- y2N을 포함하고, 스트레스 제어층(150)이 Alx3Iny3Ga1 -x3- y3N을 포함할 경우, x1, x2, x3, y1, y2, y3의 값이 일정할 수 있다. 도 6a에서는, 스트레스 제어층(150)의 Al함량(x3)이 제1층(1411) (1421) (1431) (1441)의 Al함량(x1)보다 높은 것으로 도시하였으나, 스트레스 제어층(150)과 제1층(1421)이 일체로 형성될 경우, Al함량이 동일할 수 있다.
다른 예로서, 제1층(1411) (1421) (1431) (1441), 제2층(1413) (1423) (1433) (1443), 스트레스 제어층(150) 중 적어도 하나는 두께방향으로 조성이 변할 수 있다. 두께방향으로 조성이 변함으로써, 해당 층에서 부정형 성장을 위한 임계두께가 변경될 수 있다. 그로 인해, 두께 변화를 통해 구현할 수 있는 격자상수를 다양화할 수 있고, 이는 다양한 응력을 인가하는 데 유리하다.
두께방향으로 조성이 변하는 예로서, 제1층(1411) (1421) (1431) (1441)은 Alx1Iny1Ga1-x1-y1N을 포함하고, 제2층(1413) (1423) (1433) (1443)은 Alx2Iny2Ga1 -x2- y2N을 포함하고, 스트레스 제어층(150)이 Alx3Iny3Ga1 -x3- y3N을 포함할 경우, x1, x2, x3 중 적어도 어느 하나의 값이 변할 수 있다. 그 예로서, 도 6b와 같이 제1층(1411) (1421) (1431) (1441)의 Al함량인 x1이 변할 수 있다.
도 7은 다른 실시예에 따른 초격자층을 도시한 것으로, 초격자층(131, 132, 133)은 복수 개일 수 있다. 복수 개의 초격자층들(131, 132, 133)의 예로서, 도 7을 참조하면, 질화물 핵형성층(120) 상에 형성되는 제1 초격자층(131)과, 제1 초격자층(131) 상에 형성되는 제2 초격자층(132)과, 제2 초격자층(132) 상에 형성되는 제3 초격자층(133)을 포함할 수 있다. 이러한 복수의 초격자층들(131, 132, 133)의 각각의 평균 Al조성은 질화물 핵형성층(120)으로부터 질화갈륨계 반도체층(160)에 접근할수록 감소한다. 예를 들어 제1 초격자층(131)의 평균 Al조성이 0.75, 제2 초격자층(132)의 평균 Al조성이 0.5, 제3 초격자층(133)의 평균 Al조성이 0.25일 수 있다. 이와 같이 질화물 핵형성층(120) 상에 형성되는 초격자층(131)의 평균 Al조성이 가장 크기 때문에 질화물 핵형성층(120)의 격자상수에 가장 근접하고, 질화갈륨계 반도체층(160)에 인접한 초격자층(133)의 평균 Al 조성이 가장 작기 때문에 질화갈륨계 반도체층(160)의 격자상수에 가장 근접할 수 있다. 따라서, 질화갈륨계 반도체층(160)과의 격자상수를 줄임으로써, 격자상수 차이로 인해 발생하는 전위밀도를 줄일 수 있다.
도 8 및 도 9는 도 7의 복수 개의 초격자층을 구성하는 각각의 초격자층을 확대 도시한 것이다.
도 8(a),(b),(c)를 참조하면, 복수 개의 초격자층(131, 132, 133) 각각은 적층 위치에 따라 다른 두께를 가지는 복수의 질화물 반도체층인 제1층(1411, 1421, 1431, 1441) (1411', 1421', 1431', 1441') (1411", 1421", 1431", 1441"), 제2층(1413, 1423, 1433, 1443) (1413', 1423', 1433', 1443') (1413", 1423", 1433", 1443")을 포함하는 복합층(141, 142, 143, 144) 및 복합층(141, 142, 143, 144) 사이에 배치된 스트레스 제어층(150)을 포함한다. 초격자층(131, 132, 133)의 평균 Al조성을 변화시키기 위해서는, 각 층의 조성 및 두께를 고려할 수 있다. 예를 들어, 제1층(1411, 1421, 1431, 1441) (1411', 1421', 1431', 1441') (1411", 1421", 1431", 1441")이 AlGaN을 포함하고, 제2층(1413, 1423, 1433, 1443) (1413', 1423', 1433', 1443') (1413", 1423", 1433", 1443")이 GaN을 포함하고, 스트레스 제어층(150)이 AlN을 포함할 경우, 복수의 층으로 구성되어 가장 많은 Al조성을 포함하는 제1층(1411, 1421, 1431, 1441)이 초격자층(131)(132)(133) 내에서 차지하는 두께비가 중요한 인자로 작용할 수 있다. 따라서, 질화물 핵형성층(120)에 접촉하는 제1 초격자층(131)의 전체 두께에서 제1층(1411, 1421, 1431, 1441)이 차지하는 두께비(도 8(a) 참조)는 그 상부에 배치된 제2초격자층(132)의 전체 두께에서 제1층(1411', 1421', 1431', 1441')이 차지하는 두께비(도 8(b) 참조)보다 크게 형성할 수 있다. 또한 질화갈륨계 반도체층(160)에 인접하는 제3초격자층(133)의 전체 두께에서 제1층(1411", 1421", 1431", 1441")이 차지하는 두께비(도 8(c) 참조)는 그 하부에 배치된 제2초격자층(132)에서 제1층(1411', 1421', 1431', 1441')이 차지하는 두께비(도 8(b) 참조)보다 작게 형성할 수 있다. 이와 같이 복수 개의 초격자층(131, 132, 133)에서 제1층(1411, 1421, 1431, 1441) (1411', 1421', 1431', 1441') (1411", 1421", 1431", 1441")이 차지하는 두께비를 질화갈륨계 반도체층(160)에 접근할수록 작게 형성할 수 있다. 이를 통해, 제1초격자층(131), 제2초격자층(132), 제3초격자층(133)의 평균 Al조성이 순차적으로 작아지게 형성함으로써, 질화갈륨계 반도체층(160)과 그에 인접한 초격자층(133)의 격자상수 차이를 줄일 수 있게 된다. 다시 말해서, 제2 초격자층(132)의 평균 Al조성을 제1 초격자층(131)의 평균 Al조성보다 작게, 제3 초격자층(133)의 평균 Al조성보다 크게 함으로써, 질화갈륨계 반도체층(160)과 그에 인접한 초격자층(133)의 격자상수 차이를 줄일 수 있게 된다.
도 9(a),(b),(c)는 복수 개의 초격자층(131, 132, 133) 각각은 적층 위치에 따라 다른 두께를 가지는 복수의 질화물 반도체층인 제1층(1411, 1421, 1431, 1441), 제2층(1413, 1423, 1433, 1443)을 포함하는 복합층(141, 142, 143, 144)이 반복 적층된다. 상술한 실시예들과 대부분 동일하며, 본 실시예에 따른 복수 개의 초격자층(131, 132, 133)에는 스트레스 제어층(150)을 포함하지 않는다는 점에서만 상이하다.
초격자층(131, 132, 133)의 평균 Al조성을 변화시키기 위해서는, 각 층의 조성 및 두께를 고려할 수 있다. 예를 들어, 제1층(1411, 1421, 1431, 1441) (1411', 1421', 1431', 1441') (1411", 1421", 1431", 1441")이 AlN을 포함하고, 제2층(1413, 1423, 1433, 1443) (1413', 1423', 1433', 1443') (1413", 1423", 1433", 1443")이 GaN을 포함할 경우, 도 8과 마찬가지로 Al을 포함하는 제1층(1411, 1421, 1431, 1441) (1411', 1421', 1431', 1441') (1411", 1421", 1431", 1441")이 초격자층(131, 132, 133) 내에서 차지하는 두께비가 중요한 인자로 작용할 수 있다. 따라서, 질화물 핵형성층(120) 상에 형성되는 제1초격자층(131)의 전체 두께에서 제1층(1411, 1421, 1431, 1441)이 차지하는 두께비(도 9(a) 참조)는 그 상부에 배치된 제2초격자층(132)에서 제1층(1411', 1421', 1431', 1441')이 차지하는 두께비(도 9(b) 참조)보다 크게 형성할 수 있다. 또한 질화갈륨계 반도체층(160)에 인접하는 제3초격자층(133)의 전체 두께에서 제1층(1411", 1421", 1431", 1441")이 차지하는 두께비(도 9(c) 참조)는 그 하부에 배치된 제2초격자층(132)의 전체 두께에서 제1층(1411', 1421', 1431', 1441')이 차지하는 두께비(도 9(b) 참조)보다 작게 형성할 수 있다. 이를 통해, 제1초격자층(131), 제2초격자층(132), 제3초격자층(133)의 평균 Al조성이 순차적으로 작아지게 형성함으로써, 질화갈륨계 반도체층(160)과 그에 인접한 초격자층(133)의 격자상수 차이를 줄일 수 있게 된다. 다시 말해서, 제2 초격자층(132)의 평균 Al조성을 제1 초격자층(131)의 평균 Al조성보다 작게, 제3 초격자층(133)의 평균 Al조성보다 크게 함으로써, 질화갈륨계 반도체층(160)과 그에 인접한 초격자층(133)의 격자상수 차이를 줄일 수 있게 된다.
질화갈륨계 반도체층(160)은 상술한 초격자층(130)(131, 132, 133) 상에 마련된다. 질화갈륨계 반도체층(160)이란 질화갈륨에 바탕을 둔 반도체층으로서, 질화갈륨(GaN), 질화알루미늄 갈륨(AlGaN), 인듐 질화갈륨(InGaN), 질화 알루미늄 인듐 갈륨(AlInGaN), 그 밖의 질화갈륨의 합금을 포함하는 반도체층을 의미한다.
도 10은 본 발명의 실시예에 따른 반도체 소자가 발광 소자에 적용된 예를 도시한 것이다. 도 10에 도시된 반도체 소자(100)는 실리콘 기판(110)과, 실리콘 기판(110) 상에 마련된 질화물 핵형성층(120)과, 질화물 핵형성층(120) 상에 마련된 초격자층(130)과, 초격자층(130) 상에 마련된 적어도 하나의 질화갈륨계 반도체층(160)을 포함할 수 있다. 예를 들어, 상기 초격자층(130) 상에 마련된 적어도 하나의 질화갈륨계 반도체층(160)으로서, 제1질화갈륨계 반도체층(161)과 제2질화갈륨계 반도체층(163)이 구비될 수 있다. 그리고, 상기 제1질화갈륨계 반도체층(161)과 제2질화갈륨계 반도체층(163) 사이에 활성층(165)이 구비될 수 있다. 상기 제1질화갈륨계 반도체층(161)은 제1형으로 도핑될 수 있으며, 예를 들어 n형으로 도핑될 수 있다. 상기 제2질화갈륨계 반도체층(163)은 제2형으로 도핑될 수 있으며, 예를 들어 p형으로 도핑될 수 있다. 상기 활성층(165)에서 전자와 정공이 결합하면서 상기 활성층(165)의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 상기 활성층(165)은 예를 들어 다중 양자 우물층을 포함할 수 있다. 한편, 상기 제1질화갈륨계 반도체층(161)과 제2질화갈륨계 반도체층(163)은 한 층으로 구성되는 것뿐만 아니라 복수 층 구조를 가지는 것도 가능하며, 각 질화물 반도체층은 언도핑 또는 도핑을 선택적으로 할 수 있다.
본 발명의 실시예에 따른 반도체 소자(100)는 실리콘 기판(110)에 질화갈륨계 반도체층(160)을 성장시 인장 응력을 감소시킴으로써 원하는 두께로 질화갈륨계 반도체층(160)을 성장할 수 있다. 그리고, 실리콘 기판(110)을 사용하여 대구경의 웨이퍼 제작이 가능하게 된다. 본 발명의 실시예에 따른 반도체 소자(100)는 상술한 발광 소자(Light emitting diode) 외에도 쇼트키 다이오드, 레이저 다이오드, 전계 효과 트랜지스터(Field Effect Transistor) 또는 파워 디바이스(power device) 등에 적용될 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 반도체 소자(100)에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100...반도체 소자
110...실리콘 기판
120...질화물 핵형성층
130, 131, 132, 133...초격자층
141, 142, 143, 144...복합층
1411, 1421, 1431, 1441...제1층
1413, 1423, 1433, 1443...제2층
150...스트레스 제어층
160...질화갈륨계 반도체층
161...제1질화갈륨계 반도체층
163...제2 질화갈륨계 반도체층
165...활성층

Claims (25)

  1. 실리콘 기판;
    상기 실리콘 기판 상에 마련된 질화물 핵형성층;
    상기 질화물 핵형성층 상에 마련된 적어도 하나의 초격자층; 및
    상기 초격자층 상에 마련된 적어도 하나의 질화갈륨계 반도체층;을 포함하며,
    상기 초격자층은,
    서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되는 것으로서,
    상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
    상기 복수의 질화물 반도체층들 사이에 또는 반복 적층된 상기 복합층들 사이에, 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가지는 적어도 하나의 스트레스 제어층이 배치되는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 질화물 핵형성층은 AlN을 포함하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 복합층은,
    Alx1Iny1Ga1 -x1- y1N을 포함하는 제1층과,
    Alx2Iny2Ga1 -x2- y2N을 포함하는 제2층이 적층된 구조를 가지는 반도체 소자(여기서 0<x1≤1, 0≤x2<1, x1>x2, 0≤y1<1, 0≤y2<1).
  4. 제 3 항에 있어서,
    상기 스트레스 제어층은 Alx3Iny3Ga1 -x3- y3N을 포함하는 반도체 소자.
    (여기서 0<x3≤1, 0≤y3<1)
  5. 제 1 항에 있어서,
    상기 스트레스 제어층은 3nm를 초과하는 두께를 가지되,
    균열강도(fracture strength)를 초과하지 않도록 20nm이하의 두께를 가지는 반도체 소자.
  6. 제 4 항에 있어서,
    상기 제1층, 상기 제2층 중 적어도 하나의 층은,
    적층 위치에 따라 다른 두께를 가지며,
    적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가 또는 감소하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제1층 및 상기 제2층은 적층 위치에 따라 다른 두께를 가지며,
    상기 제1층의 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가하며,
    상기 제2층의 적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 감소하는 반도체 소자.
  8. 제 4 항에 있어서,
    상기 제1층, 상기 제2층 중 적어도 하나의 층은,
    적층 위치에 따라 다른 두께를 가지며,
    적층 위치에 따른 두께는 랜덤으로 변하는 반도체 소자.
  9. 제 4 항에 있어서,
    상기 스트레스 제어층은 상기 제1층과 상기 제2층 사이에 형성되는 반도체 소자.
  10. 제 4 항에 있어서,
    반복 적층된 상기 복합층들은,
    상기 스트레스 제어층의 하부에 접촉하는 제1복합층과, 상기 스트레스 제어층의 상부에 접촉하는 제2복합층을 포함하는 반도체 소자.
  11. 제 10 항에 있어서,
    상기 제1복합층의 제1층은 상기 제2복합층의 제1층보다 두께가 두꺼우며, 상기 제1복합층의 제2층은 상기 제2복합층의 제2층보다 두께가 얇은 반도체 소자.
  12. 제 4 항에 있어서,
    상기 스트레스 제어층은 상기 제1층과 일체로 형성되는 반도체 소자.
  13. 제 4 항에 있어서,
    상기 제1층 및 상기 제2층은 수 Å 내지 수 nm의 두께를 가지며,
    상기 스트레스 제어층은 수 nm 내지 수십 nm의 두께를 가지는 반도체 소자
  14. 제 4 항에 있어서,
    상기 x1, x2, x3값 중 적어도 어느 하나는 두께방향으로 값이 변하는 반도체 소자.
  15. 제 4 항에 있어서,
    상기 초격자층은 복수 개이며,
    상기 초격자층 각각의 평균 Al조성은 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층에 접근할수록 감소하는 반도체 소자.
  16. 제 15 항에 있어서,
    상기 복수 개의 초격자층은,
    상기 질화물 핵형성층 상에 형성되는 제1 초격자층과, 상기 제1 초격자층 상에 형성되는 제2 초격자층과, 상기 제2 초격자층 상에 형성되는 제3 초격자층을 포함하며,
    상기 제2 초격자층의 평균 Al조성은 상기 제1 초격자층의 평균 Al조성보다 작고, 상기 제3 초격자층의 평균 Al조성보다 큰 반도체 소자.
  17. 실리콘 기판;
    상기 실리콘 기판 상에 마련된 질화물 핵형성층;
    상기 질화물 핵형성층 상에 마련된 복수 개의 초격자층들; 및
    상기 초격자층 상에 형성되며, 적어도 하나의 질화갈륨계 반도체층;을 포함하며,
    상기 초격자층들 각각은 서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되며, 상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
    상기 초격자층들 각각의 평균 Al조성은 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층에 접근할수록 감소하는 반도체 소자.
  18. 제 17 항에 있어서,
    상기 질화물 핵형성층은 AlN을 포함하는 반도체 소자.
  19. 제 17 항에 있어서,
    상기 복합층은,
    Alx1Iny1Ga1 -x1- y1N을 포함하는 제1층과,
    Alx2Iny2Ga1 -x2- y2N을 포함하는 제2층이 적층된 구조를 가지는 반도체 소자(여기서 0<x1≤1, 0≤x2<1, x1>x2, 0≤y1<1, 0≤y2<1).
  20. 제 19 항에 있어서,
    상기 제1층, 상기 제2층 중 적어도 하나의 층은,
    적층 위치에 따라 다른 두께를 가지며,
    적층 위치에 따른 두께는 상기 질화물 핵형성층으로부터 상기 질화갈륨계 반도체층으로 갈수록 증가 또는 감소하는 반도체 소자.
  21. 제 19 항에 있어서,
    상기 제1층, 상기 제2층 중 적어도 하나의 층은,
    적층 위치에 따라 다른 두께를 가지며,
    적층 위치에 따른 두께는 랜덤으로 변하는 반도체 소자.
  22. 제 19 항에 있어서,
    상기 제1층 및 상기 제2층은 수 Å 내지 수 nm의 두께를 가지는 반도체 소자
  23. 제 19 항에 있어서,
    상기 x1, x2 값 중 적어도 어느 하나는 두께방향으로 값이 변하는 반도체 소자.
  24. 제 17 항에 있어서,
    상기 복수 개의 초격자층들은,
    상기 질화물 핵형성층 상에 형성되는 제1 초격자층과, 상기 제1 초격자층 상에 형성되는 제2 초격자층과, 상기 제2 초격자층 상에 형성되는 제3 초격자층을 포함하며,
    상기 제2 초격자층의 평균 Al조성은 상기 제1 초격자층의 평균 Al조성보다 작고, 상기 제3 초격자층의 평균 Al조성보다 큰 반도체 소자.
  25. 서로 다른 조성을 가지는 복수의 질화물 반도체층들을 포함하는 복합층이 반복 적층되는 초격자층으로서,
    상기 질화물 반도체층들 중 적어도 하나의 층은 적층 위치에 따라 다른 두께를 가지며,
    상기 복수의 질화물 반도체층들 사이에 또는 반복 적층된 상기 복합층들 사이에, 부정형 성장(pseudomorphic growth)을 위한 임계두께를 초과하는 두께를 가지는 스트레스 제어층이 배치된 초격자층.
KR1020120063404A 2012-06-13 2012-06-13 반도체 소자 및 이에 사용되는 초격자층 KR20130139707A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120063404A KR20130139707A (ko) 2012-06-13 2012-06-13 반도체 소자 및 이에 사용되는 초격자층
US13/838,963 US20130334496A1 (en) 2012-06-13 2013-03-15 Semiconductor device, superlattice layer used in the same, and method for manufacturing semiconductor device
CN201310157632.4A CN103489898A (zh) 2012-06-13 2013-05-02 半导体器件以及在该半导体器件中使用的超晶格层
DE102013105707A DE102013105707A1 (de) 2012-06-13 2013-06-04 Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063404A KR20130139707A (ko) 2012-06-13 2012-06-13 반도체 소자 및 이에 사용되는 초격자층

Publications (1)

Publication Number Publication Date
KR20130139707A true KR20130139707A (ko) 2013-12-23

Family

ID=49668142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063404A KR20130139707A (ko) 2012-06-13 2012-06-13 반도체 소자 및 이에 사용되는 초격자층

Country Status (4)

Country Link
US (1) US20130334496A1 (ko)
KR (1) KR20130139707A (ko)
CN (1) CN103489898A (ko)
DE (1) DE102013105707A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779405B (zh) * 2014-01-02 2017-03-29 中国电子科技集团公司第五十五研究所 GaAs衬底上生长赝配高电子迁移晶体管材料及方法
CN104319322B (zh) * 2014-10-31 2017-07-21 厦门市三安光电科技有限公司 一种发光二极管
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung
CN108346694B (zh) 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
CN108447953B (zh) * 2018-05-17 2021-06-08 安徽三安光电有限公司 一种氮化物发光二极管组件
CN111029442B (zh) * 2018-10-09 2022-03-08 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物紫外发光二极管及其制作方法
CN110828627B (zh) * 2019-11-15 2021-03-30 中国科学院半导体研究所 可协变应力AlN结构及其制备方法
CN111341891B (zh) * 2020-03-09 2021-07-09 江西新正耀光学研究院有限公司 紫外led外延结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882734A (en) * 1988-03-09 1989-11-21 Xerox Corporation Quantum well heterostructure lasers with low current density threshold and higher TO values
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
US8698127B2 (en) * 2010-01-08 2014-04-15 Sensor Electronic Technology, Inc. Superlattice structure and method for making the same
KR20120063404A (ko) 2010-12-07 2012-06-15 장재형 욕조 물 조절기
KR101762177B1 (ko) * 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법

Also Published As

Publication number Publication date
CN103489898A (zh) 2014-01-01
US20130334496A1 (en) 2013-12-19
DE102013105707A1 (de) 2013-12-19

Similar Documents

Publication Publication Date Title
US9449817B2 (en) Semiconductor devices and methods of manufacturing the same
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
KR20130139707A (ko) 반도체 소자 및 이에 사용되는 초격자층
JP5804768B2 (ja) 半導体素子及びその製造方法
CN105428482B (zh) 一种led外延结构及制作方法
KR101963755B1 (ko) 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
CN103943746A (zh) 一种GaN基发光二极管外延片及其制作方法
US20130334495A1 (en) Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device
CN113725296B (zh) 氮化物半导体外延叠层结构及其功率元件
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
US8772800B2 (en) Semiconductor light-emitting device
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
CN111463326B (zh) 半导体器件及其制备方法
CN108447953A (zh) 一种氮化物发光二极管组件
CN113451467A (zh) 含氮半导体元件
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
CN112687732B (zh) 半导体薄膜结构以及包括其的电子器件
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR20110078804A (ko) 반도체 발광소자
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법
KR20170020414A (ko) 반도체 소자
KR20140012916A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid