DE102016223622A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102016223622A1
DE102016223622A1 DE102016223622.9A DE102016223622A DE102016223622A1 DE 102016223622 A1 DE102016223622 A1 DE 102016223622A1 DE 102016223622 A DE102016223622 A DE 102016223622A DE 102016223622 A1 DE102016223622 A1 DE 102016223622A1
Authority
DE
Germany
Prior art keywords
layer
substrate
intermediate layers
thickness
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016223622.9A
Other languages
English (en)
Inventor
Klaus Köhler
Patrick Waltereit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102016223622.9A priority Critical patent/DE102016223622A1/de
Publication of DE102016223622A1 publication Critical patent/DE102016223622A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (1) mit einem Substrat (10) und einem darauf angeordnetem Schichtsystem (2), welches zumindest eine erste Schicht (21), eine zweite Schicht (22) und eine dritte Schicht (23) enthält, wobei die erste Schicht AlN enthält oder daraus besteht und die zweite Schicht eine binäre, ternäre oder quaternäre Verbindung enthält, welche zumindest Ga und N enthält oder daraus besteht, wobei zwischen der ersten Schicht und der zweiten Schicht eine Mehrzahl von ersten und zweiten Zwischenschichten (211, 212) angeordnet ist, wobei deren Dicke so gewählt ist, dass ein Stromfluss entlang des Normalenvektors der durch die genannten Schichten (21, 211, 212, 22, 23) definierten Ebene ermöglicht wird. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Halbleiterbauelementes.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit einem Substrat und einem darauf angeordneten Schichtsystem, welches zumindest eine erste Schicht, eine zweite Schicht und eine dritte Schicht enthält, wobei die erste Schicht AlN enthält oder daraus besteht und die zweite Schicht eine binäre, ternäre oder quaternäre Verbindung enthält, welche zumindest ein Element der III. Hauptgruppe und Stickstoff enthält oder daraus besteht. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Halbleiterbauelementes. Halbleiterbauelemente der eingangs genannten Art können beispielsweise als optoelektronische Bauelemente oder Leistungselektronik verwendet werden.
  • Aus der Praxis sind Halbleiterbauelemente auf der Basis von Gruppe-III-Nitriden bekannt, welche durch Epitaxie auf einem Siliziumsubstrat hergestellt werden. Bei der Epitaxie auf Siliziumsubstraten ist jedoch zu beachten, dass Gallium und Silizium eine eutektische Reaktion eingehen, welche zu makroskopischen Defekten führt. Hierdurch können die elektronischen Eigenschaften des Gruppe-III-Nitrides soweit verschlechtert werden, dass das auf diese Weise hergestellte Bauelement zerstört wird.
  • Zur Lösung dieses Problems ist bekannt, vor der Epitaxie von galliumhaltigen Gruppe-III-Nitriden auf einem Siliziumsubstrat auf das Substrat eine Nukleationsschicht und eine Pufferschicht aufzubringen. Üblicherweise enthalten die Nukleationsschicht AlN und die Pufferschicht AlxGa1-xN. Die genannten Schichten sind vergleichsweise dick, um die Fehlanpassung der Gitterkonstanten und der thermischen Ausdehnung zwischen dem als Halbleiterbauelement verwendeten Gruppe-III-Nitrid und dem Substrat auszugleichen. Dünnere Schichten, welche die Fehlanpassung der Gitterkonstanten und7oder der thermischen Ausdehnung nicht vollständig kompensieren können, führen zu starker Verspannung des beschichteten Wafers, was zu einer starken Durchbiegung und schließlich zur Rissbildung führt. Auch hierdurch wird das auf diese Weise erzeuge Halbleiterbauelement zerstört.
  • Nachteilig an diesen bekannten Nukleations- und Pufferschichten ist jedoch, dass diese in der Regel isolierend sind und auch nicht durch den Einbau von Dotierstoffen leitend gemacht werden können. Bekannte Halbleiterbauelemente auf der Basis von Gruppe-III-Nitriden auf Siliziumsubstraten zeigen somit keinen vertikalen Stromfluss, d.h. entlang des Normalenvektors der durch das Substrat definierten Ebene. Bekannte elektronische Bauelemente sind daher horizontal strukturiert, d.h. der Stromfluss erfolgt parallel zur Oberfläche und ist somit in der Tiefe beschränkt auf die epitaktisch vorgegebene Schichtdicke des Ladungsträgerkanals. Hierdurch ist die Strombelastbarkeit bekannter Bauelemente limitiert.
  • Ausgehend vom Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, ein Halbleiterbauelement bereitzustellen, welches eine größere Strombelastbarkeit bei gleichzeitig hoher Spannungsfestigkeit aufweist.
  • Die Aufgabe wird erfindungsgemäß durch ein Halbleiterbauelement gemäß Anspruch 1 und ein Verfahren nach Anspruch 10 gelöst. Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen.
  • Erfindungsgemäß wird vorgeschlagen, ein Halbleiterbauelement auf einem Substrat anzuordnen. Dabei soll das Halbleiterbauelement zumindest teilweise lateral strukturiert sein, d.h. das Halbleiterbauelement ist dazu vorgesehen, einen Stromfluss orthogonal zur Oberfläche des Substrates und damit entlang des Normalenvektors der durch das Substrat definierten Ebene zu ermöglichen. Hierzu ist es erforderlich, dass der Strom von einem ohmschen Kontakt auf dem Substrat zu dem darauf angeordneten Halbleitermaterial fließen kann. Dies wird erfindungsgemäß für ein Halbleiterbauelement, welches ein Gruppe-III-Nitrid enthält oder daraus besteht, dadurch ermöglicht, dass die bekannten Nukleations- und Pufferschichten durch eine Mehrzahl von ersten und zweiten Zwischenschichten ersetzt werden.
  • Erfindungsgemäß wird ein Halbleiterbauelement mit einem Substrat und einem darauf angeordneten Schichtsystem vorgeschlagen. Das Substrat kann in einigen Ausführungsformen der Erfindung ein an sich bekanntes Substrat sein, welches Silizium und/oder Siliziumkarbid und/oder ein Siliziumoxid und/oder ein Siliziumnitrid und/oder ein Siliziumoxinitrid enthält oder daraus besteht. Das Substrat ist zumindest teilweise mit einem Schichtsystem versehen, welches zumindest eine erste Schicht, eine zweite Schicht und eine dritte Schicht enthält. Die erste Schicht enthält AlN oder besteht aus diesem Material. Die zweite Schicht enthält eine binäre, ternäre oder quaternäre Verbindung, welche zumindest ein Element der III. Hauptgruppe und Stickstoff enthält oder daraus besteht. Die zweite Schicht kann somit in einigen Ausführungsformen beispielsweise GaN, AlxGa1-xN, InyAlxGa1-x-yN, InN, InyAl1-yN oder InyGa1-yN enthalten. Die zweite Schicht stellt somit die aktive Schicht des Halbleiterbauelementes dar. Die zweite Schicht kann optional einen Dotierstoff enthalten. Auch wenn die vorliegende Beschreibung von einer zweiten Schicht ausgeht, kann diese selbst wieder aus einer Mehrzahl von Unterschichten zusammengesetzt sein und beispielsweise als Heterostruktur oder Übergitter ausgebildet sein.
  • Auf der zweiten Schicht ist eine dritte Schicht zumindest als Teilbeschichtung angeordnet. Die dritte Schicht kann ein Metall oder eine Legierung oder eine binäre, ternäre oder quaternäre Verbindung eines Elementes der dritten Hauptgruppe und Stickstoff enthalten oder daraus bestehen. Dementsprechend kann zwischen der zweiten und der dritten Schicht ein ohmscher Kontakt oder ein Schottky-Kontakt ausgebildet werden.
  • Das erfindungsgemäße Halbleiterbauelement kann somit in einigen Ausführungsformen der Erfindung eine Schottky-Diode oder ein Feldeffekttransistor sein. In jedem Fall erfolgt der Stromfluss von einem auf der der ersten Schicht gegenüberliegenden Seite des Substrates angeordneten Kontakt durch das Substrat hindurch zur zweiten Schicht. Von der zweiten Schicht wird der Strom über die dritte Schicht abgeführt. Die zweite Schicht kann somit den Kanal eines Feldeffekttransistors bilden, wenn diese beidseitig durch ohmsche Kontakte kontaktiert wird, welche als Source- und Ramkontakt ausgebildet sind. Sofern zwischen der zweiten und der dritten Schicht ein Schottky-Kontakt ausgebildet ist, kann das erfindungsgemäße Halbleiterbauelement eine Diode sein oder eine solche enthalten.
  • Erfindungswesentlich ist, dass der Stromfluss zumindest in einem Teilbereich des Substrates in der beschriebenen Richtung entlang des Normalenvektors der durch die genannten Schichten definierten Ebene erfolgt. Dies schließt nicht aus, dass zusätzlich weitere Bauelemente auf dem Substrat vorhanden sind, welche in an sich bekannter Weise horizontal strukturiert sind, so dass der Strom entlang der Oberfläche des Substrates verläuft.
  • Erfindungsgemäß wurde nun erkannt, dass eine elektrisch leitfähige Anbindung der zweiten Schicht an das Substrat bei gleichzeitiger Kompensation von Gitterfehlanpassungen und thermischer Ausdehnung ermöglicht wird, wenn die Dicke der ersten Schicht reduziert und eine Mehrzahl von ersten und zweiten Zwischenschichten zwischen der ersten Schicht und der zweiten Schicht angeordnet sind. Die Zwischenschichten bilden dabei ein Übergitter, welches einen elektrischen Stromfluss zwischen Substrat und der zweiten Schicht ermöglicht. Gleichzeitig ist die Gesamtdicke der ersten Schicht und der Mehrzahl von ersten und zweiten Zwischenschichten so groß, dass diese die Gitterfehlanpassung zwischen dem Siliziumsubstrat und dem Material der zweiten Schicht soweit reduzieren können, dass die verbleibenden mechanischen Spannungen die Qualität des Halbleiterbauelementes nicht übermäßig beeinträchtigen. Hierunter wird für Zwecke der vorliegenden Beschreibung verstanden, dass gleichwohl eine geringe Gitterfehlanpassung und/oder mechanische Spannungen verbleiben können, welche jedoch nicht zur Folge haben, dass der Wafer nicht mehr prozessiert werden kann und/oder das Halbleiterbauelement die vorgesehenen Spezifikationen nicht mehr einhält.
  • In einigen Ausführungsformen der Erfindung können die ersten Zwischenschichten AlN enthalten oder daraus bestehen. In einigen Ausführungsformen der Erfindung können die zweiten Zwischenschichten GaN enthalten oder daraus bestehen. In einigen Ausführungsformen der Erfindung können die ersten und/oder zweiten Zwischenschichten optional mit einem Dotierstoff versehen sein. Hierdurch kann der elektrische Widerstand reduziert und die Leitfähigkeit erhöht werden. In einigen Ausführungsformen der Erfindung kann der Dotierstoff eine n-Dotierung bewirken.
  • In einigen Ausführungsformen der Erfindung können die ersten und zweiten Zwischenschichten ein Übergitter bilden, welches sowohl die Fehlanpassung ausgleicht als auch den vertikalen Stromfluss zwischen Substrat und der zweiten Schicht realisiert. Hierbei können die Schichtdicken der ersten Zwischenschichten so gewählt werden, dass ein Stromfluss zwischen zwei benachbarten zweiten Zwischenschichten über die dazwischen liegende erste Zwischenschicht hinweg durch Tunnelströme erfolgen kann. Die Tunnelströme können durch thermische Ionisation oder feldinduzierte Emission hervorgerufen werden. Die zweiten Zwischenschichten weisen dabei einen geringeren elektrischen Widerstand auf, so dass diese keine oder nur eine geringe Elektronenbarriere darstellen und zu einer homogenen lateralen Stromverteilung beitragen.
  • In einigen Ausführungsformen der Erfindung kann die Anzahl der ersten und zweiten Zwischenschichten zwischen etwa 3 und etwa 300 oder zwischen etwa 10 und etwa 200 oder zwischen etwa 30 und etwa 100 betragen. Eine größere Anzahl von Zwischenschichten bewirkt dabei eine Verringerung der Fehlanpassungen von Gitterkonstante und/oder thermischer Ausdehnung. Eine geringere Anzahl von Zwischenschichten bewirkt einen niedrigeren elektrischen Widerstand zwischen Substrat und zweiter Schicht. Der Fachmann wird demnach die genaue Anzahl der Zwischenschichten entsprechend dem gewünschten Einsatzzweck des Halbleiterbauelements festlegen.
  • In einigen Ausführungsformen der Erfindung kann die Dicke einer ersten und/oder zweiten Zwischenschicht zwischen etwa 1 nm und etwa 50 nm oder zwischen etwa 3 nm und etwa 35 nm oder zwischen etwa 6 nm und etwa 20 nm betragen. Hierbei können dickere Zwischenschichten eine Verringerung der Fehlanpassung von Gitterkonstanten und thermischer Ausdehnung bewirken. Dünnere Zwischenschichten können hingegen den elektrischen Widerstand weiter senken. Auch in diesem Fall wird der Fachmann somit die Schichtdicken auf den jeweiligen geplanten Anwendungszweck des Halbleiterbauelements optimieren.
  • In einigen Ausführungsformen der Erfindung beträgt die Dicke der ersten Schicht zwischen etwa 10 nm und etwa 500 nm oder zwischen etwa 50 nm und etwa 400 nm oder zwischen etwa 100 nm und etwa 300 nm. Die erste Schicht kann in einigen Ausführungsformen AlN enthalten oder daraus bestehen. Die erste Schicht verhindert somit, dass das in den ersten und/oder zweiten Zwischenschichten enthaltene Gallium eine eutektische Reaktion mit dem Silizium des Substrats eingeht. Auf diese Weise können Defekte in den Zwischenschichten oder der zweiten Schicht vermieden werden.
  • In einigen Ausführungsformen der Erfindung kann das Halbleiterbauelement zumindest eine Durchkontaktierung aufweisen. Die Durchkontaktierung kann in einigen Ausführungsformen durch das Substrat zur ersten Schicht reichen. Die Durchkontaktierung kann mit einem Metall oder einer Legierung versehen werden, welche einen geringeren spezifischen Widerstand als das Substrat aufweisen. Auf diese Weise kann der elektrische Widerstand des auf der Unterseite des Bauelementes angeordneten elektrischen Kontaktes weiter verringert werden. In einigen Ausführungsformen der Erfindung kann die Durchkontaktierung durch zumindest einen Teil der ersten Schicht und/oder einen Teil der ersten und/oder zweiten Zwischenschichten verlaufen. In einigen Ausführungsformen der Erfindung können die erste Schicht und die ersten und zweiten Zwischenschichten im Bereich der Durchkontaktierung vollständig entfernt werden, so dass die Durchkontaktierung bis zur zweiten Schicht reicht. Hierdurch kann der elektrische Widerstand weiter verringert und damit die elektrische Verlustleistung des erfindungsgemäßen Halbleiterbauelementes weiter reduziert sein.
  • Nachfolgend soll die Erfindung anhand von Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden. Dabei zeigt
    • 1 einen Querschnitt durch ein bekanntes Halbleiterbauelement.
    • 2 zeigt den Querschnitt durch ein Halbleiterbauelement gemäß der vorliegenden Erfindung gemäß einer ersten Ausführungsform.
    • 3 zeigt den Querschnitt durch ein Halbleiterbauelement gemäß der vorliegenden Erfindung gemäß einer zweiten Ausführungsform.
  • 1 zeigt den Querschnitt durch ein bekanntes Halbleiterbauelement. Das Halbleiterbauelement 1 enthält ein Substrat 10 und ein darauf angeordnetes Schichtsystem 2. Das Substrat 10 weist eine erste Seite und eine gegenüberliegende zweite Seite auf. Das Substrat kann Silizium enthalten oder daraus bestehen. Beispielsweise kann das Substrat reines Silizium, Siliziumkarbid, Siliziumoxid oder ein anderes, an sich bekanntes, Material enthalten oder daraus bestehen. Das Substrat 10 kann optional einen Dotierstoff enthalten, um die elektrische Leitfähigkeit an einen vorgebbaren Wert anzupassen.
  • Auf zumindest einer Seite des Substrates 10 befindet sich ein Schichtsystem 2. Das Schichtsystem 2 umfasst zumindest eine erste Schicht 21, eine zweite Schicht 22 und eine dritte Schicht 23.
  • Die erste Schicht 21 enthält AlN und kann eine Dicke zwischen etwa 300 nm und etwa 1000 nm aufweisen. Die erste Schicht 21 dient als Nukleationsschicht, um eine eutektische Reaktion zwischen Silizium und Gallium an der Oberfläche des Substrates 10 zu vermeiden.
  • Auf der ersten Schicht 21 ist zumindest eine erste Zwischenschicht 213 und eine zweite Zwischenschicht 214 angeordnet, welche jeweils AlxGa1-xN enthalten. Auch die Zwischenschichten können eine Dicke zwischen etwa 300 nm und etwa 700 nm aufweisen. Die erste Zwischenschicht 213 kann einen Aluminiumgehalt aufweisen, welcher beispielsweise x = 0,5 beträgt. Die zweite Zwischenschicht 214 kann einen Aluminiumgehalt aufweisen, welcher beispielsweise x = 0,25 beträgt.
  • Die erste Schicht 21, die erste Zwischenschicht 213 und die zweite Zwischenschicht 214 gemäß dem Stand der Technik sind sämtlich isolierend, so dass ein Stromfluss vom Substrat 10 zur zweiten Schicht 22 ausgeschlossen ist. Die genannten Schichten haben den Zweck, eine Fehlanpassung der thermischen Ausdehnungskoeffizienten und der Gitterkonstanten zwischen dem Substrat 10 und der zweiten Schicht 22 zu verringern oder zu kompensieren.
  • Die zweite Schicht 22 kann ein Gruppe-III-Nitrid enthalten, beispielsweise GaN. Die zweite Schicht 22 stellt somit die aktive Halbleiterschicht des Bauelementes dar. Die zweite Schicht 22 kann eine Dicke von etwa 500 nm bis etwa 1,5 µm aufweisen.
  • Auf der zweiten Schicht 22 kann eine optionale dritte Schicht 23 angeordnet sein. Die dritte Schicht 23 kann zur zweiten Schicht 22 einen ohmschen Kontakt, einen Schottky-Kontakt oder einen Isolator darstellen.
  • Durch laterales Strukturieren und Ätzen der dritten Schicht 23 und der zweiten Schicht 22 kann ein planares Halbleiterbauelement auf dem in 1 gezeigten Substrat erzeugt werden. Beispielsweise können durch Ausbilden von Source- und Drain- und Gatekontakten Feldeffekttransistoren erzeugt werden. Der Stromfluss durch den Kanal eines solchen bekannten Feldeffekttransistors erfolgt im Wesentlichen parallel zur Oberfläche des Substrates 10. In gleicher Weise können durch Erzeugen von ohmschen Kontakten und Schottky-Kontakten Dioden erzeugt werden oder andere, an sich bekannte Halbleiterbauelemente der Leistungs- oder Optoelektronik.
  • Anhand der 2 und 3 werden zwei Ausführungsformen des erfindungsgemäßen lateralen Bauelementes erläutert. Gleiche Bestandteile der Erfindung sind mit gleichen Bezugszeichen versehen, so dass sich die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränkt.
  • Auch die erfindungsgemäße Ausführungsform des Halbleiterbauelementes umfasst ein Substrat 10. Das Substrat enthält Silizium oder besteht daraus. Das Substrat kann einen Dotierstoff enthalten.
  • Auf zumindest einer Seite des Substrates 10 befindet sich eine erste Zwischenschicht 21, welche beispielsweise AlN enthalten kann. Die erste Schicht 21 kann eine Dicke von etwa 5 nm bis etwa 25 nm aufweisen.
  • Auf der ersten Schicht 21 befinden sich eine Mehrzahl von ersten und zweiten Zwischenschichten 211 und 212. Im dargestellten Ausführungsbeispiel können die ersten Zwischenschichten 211 GaN enthalten. Die zweiten Zwischenschichten 212 können AlN oder AlGaN enthalten. Jede einzelne erste oder zweite Zwischenschicht 211 oder 212 kann eine Dicke zwischen etwa 5 nm und etwa 20 nm aufweisen. In einigen Ausführungsformen der Erfindung können zwischen 20 und 200 Zwischenschichten auf der Oberfläche der ersten Schicht 21 angeordnet werden. Die ersten und zweiten Zwischenschichten 211 und 212 bilden somit ein Übergitter.
  • Die Zwischenschichten 211 und 212 können mit einem Dotierstoff versehen sein. In einigen Ausführungsformen der Erfindung kann der Dotierstoff eine n-Dotierung bewirken.
  • Zumindest die ersten Zwischenschichten 211 sind elektrisch leitfähig, so dass sich ein Tunnelstrom entlang des Normalenvektors der durch Substrat 10 definierten Ebene über die zweiten Zwischenschichten 212 hinweg ausbilden kann. Somit kann ein elektrischer Strom von der der ersten Schicht 21 gegenüberliegenden Seite des Substrates 10 durch das Substrat, die erste Schicht 21 und die ersten und zweiten Zwischenschichten 211 und 212 hindurchfließen. Entgegen dem bekannten Halbleiterbauelement ist es somit möglich, die zweite Schicht 22 von ihrer den Zwischenschichten 211 und 212 zugewandten Seite des Substrates her elektrisch zu kontaktieren.
  • Die zweite Schicht 22 enthält erfindungsgemäß eine binäre, ternäre oder quaternäre Verbindung eines Gruppe-III-Nitrides. Beispielsweise kann die zweite Schicht 22 GaN, AlGaN, InGaN oder InAlGaN enthalten oder daraus bestehen. Daneben kann die zweite Schicht 22 Dotierstoffe sowie unvermeidbare Verunreinigungen enthalten. Die zweite Schicht 22 kann eine Dicke von etwa 500 nm bis etwa 1,5 µm aufweisen. Die zweite Schicht kann selbst wieder aus mehreren Schichten zusammengesetzt sein, welche eine Halbleiterheterostruktur bilden können.
  • Auf der zweiten Schicht 22, welche die aktive Schicht des Halbleiterbauelementes bereitstellt, befindet sich eine dritte Schicht 23. Die dritte Schicht 23 kann einen ohmschen Kontakt oder einen Schottky-Kontakt zur zweiten Schicht 22 ausbilden. Somit kann der zweiten Schicht 22 über die dritte Schicht 23 ein Strom zugeführt werden, welcher über die Zwischenschichten und die erste Schicht 21 und das Substrat 10 abgeführt wird. Alternativ kann der Stromfluss auch in umgekehrter Richtung erfolgen, so dass der zweiten Schicht 22 über das Substrat 10, die erste Schicht 21 und die Zwischenschichten 211 und 212 ein Strom zugeführt wird, welcher über die dritte Schicht 23 abgeführt wird. Die zweite Schicht 22 kann dabei in einigen Ausführungsformen der Erfindung den Kanal eines Feldeffekttransistors oder einen Teil einer Diode bilden.
  • Die erfindungsgemäße laterale Strukturierung des Halbleiterbauelementes führt dazu, dass durch den Stromfluss senkrecht zur Oberfläche ein höherer Gesamtstrom erzielt werden kann, welcher nur durch die laterale Größe des Bauelements bestimmt wird. Die Dicke der zweiten Schicht 22 limitiert den zur Leitung des elektrischen Stroms zur Verfügung stehenden Querschnitt nicht mehr.
  • Die erste Schicht 21, die ersten und zweiten Zwischenschichten 211 und 212, die zweite Schicht 22 und/oder die dritte Schicht 23 können in einigen Ausführungsformen der Erfindung durch MBE, MOCVD oder MOVPE hergestellt werden.
  • Anhand von 3 wird eine zweite Ausführungsform der vorliegenden Erfindung erläutert. Gleiche Bestandteile der Erfindung sind mit gleichen Bezugszeichen versehen, so dass sich die Beschreibung auf die wesentlichen Unterschiede beschränkt.
  • Auch die zweite Ausführungsform der Erfindung weist ein Substrat 10, eine erste Schicht 21, eine zweite Schicht 22 und eine dritte Schicht 23 auf. Zwischen der ersten Schicht 21 und der zweiten Schicht 22 befindet sich das vorstehend beschriebene Übergitter aus ersten Zwischenschichten 211 und zweiten Zwischenschichten 212. Schichtdicke und Anzahl können dabei an die Erfordernisse des jeweiligen Bauelementes angepasst werden, wobei eine geringe Anzahl und eine geringere Schichtdicke der einzelnen Zwischenschichten einen geringeren elektrischen Widerstand bewirkt und eine größere Anzahl von Zwischenschichten und eine größere Schichtdicke eine bessere Kompensation der Gitterfehlanpassung ermöglicht.
  • 3 zeigt weiterhin beispielhafte Durchkontaktierungen 3. Im Bereich der Durchkontaktierung 3 ist das Material des Substrates 10 und/oder das Material der ersten Schicht 21 und/oder das Material einer oder mehrerer Zwischenschichten 211 und 212 entfernt. Dies kann beispielsweise durch Maskieren des Substrates 10 und nachfolgendes nass- oder trockenchemisches Ätzen erfolgen.
  • Die Innenflächen der so entstandenen Hohlräume bzw. Bohrungen können mit einem Metall oder einer Legierung beschichtet werden. In anderen Ausführungsformen der Erfindung können die Durchkontaktierungen vollständig mit einem Metall, einer Legierung oder einem dotierten Halbleitermaterial aufgefüllt werden. Mittels der Durchkontaktierungen 3 kann der elektrische Widerstand zwischen dem auf der der ersten Schicht 21 entgegengesetzten Seite des Substrates 10 angeordneten Kontakt und der zweiten Schicht 22 weiter verringert werden. Hierdurch kann die Verlustleistung reduziert werden, so dass ein Halbleiterbauelement gemäß der zweiten Ausführungsform eine größere Leistungsdichte aufweisen kann.
  • Selbstverständlich ist die Erfindung nicht auf die dargestellten Ausführungsformen beschränkt. Die vorstehende Beschreibung ist daher nicht als beschränkend, sondern als erläuternd anzusehen. Die nachfolgenden Ansprüche sind so zu verstehen, dass ein genanntes Merkmal in zumindest einer Aus-führungsform der Erfindung vorhanden ist. Dies schließt die Anwesenheit weiterer Merkmale nicht aus. Sofern die Ansprüche und die vorstehende Beschreibung „erste“ und „zweite“ Aus-führungsformen definieren, so dient diese Bezeichnung der Unterscheidung zweier gleichartiger Ausführungsformen, ohne eine Rangfolge festzulegen.

Claims (16)

  1. Halbleiterbauelement (1) mit einem Substrat (10) und einem darauf angeordnetem Schichtsystem (2), welches zumindest eine erste Schicht (21), eine zweite Schicht (22) und eine dritte Schicht (23) enthält, wobei die erste Schicht AlN enthält oder daraus besteht und die zweite Schicht eine binäre, ternäre oder quaternäre Verbindung enthält, welche zumindest ein Element der III. Hauptgruppe und Stickstoff enthält oder daraus besteht, dadurch gekennzeichnet, dass zwischen der ersten Schicht und der zweiten Schicht eine Mehrzahl von ersten und zweiten Zwischenschichten (211, 212) angeordnet ist, wobei deren Dicke so gewählt ist, dass ein Stromfluss entlang des Normalenvektors der durch die genannten Schichten (21, 211, 212, 22, 23) definierten Ebene ermöglicht wird.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (10) Si enthält oder daraus besteht.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Zwischenschichten (211) AlN enthalten oder daraus bestehen und die zweiten Zwischenschichten (212) GaN enthalten oder daraus bestehen.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die ersten und zweiten Zwischenschichten (211, 212) ein Übergitter bilden.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Dicke der ersten Zwischenschichten (211) so gewählt ist, dass zwischen zwei zweiten Zwischenschichten (212) ein Tunnelstrom über die erste Zwischenschicht (211) hinweg ausbildbar ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Anzahl der ersten und zweiten Zwischenschichten (211, 212) zwischen etwa 3 und etwa 300 oder zwischen etwa 10 und etwa 200 oder zwischen etwa 30 und etwa 100 beträgt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dicke einer ersten und/oder zweiten Zwischenschicht zwischen etwa 1 nm und etwa 50 nm oder zwischen etwa 3 nm und etwa 35 nm oder zwischen etwa 6 nm und etwa 20 nm beträgt oder dass die Dicke der ersten Schicht (21) zwischen etwa 10 nm und etwa 500 nm oder zwischen etwa 50 nm und etwa 400 nm oder zwischen etwa 100 nm und etwa 300 nm beträgt.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die dritte Schicht (23) einen ohm'schen Kontakt oder einen Schottkykontakt auf der zweiten Schicht (22) bildet und/oder dass das Substrat (10) einen ohm'schen Kontakt zur zweiten Schicht (22) bildet oder dass auf dem Substrat ein ohm'scher Kontakt zur zweiten Schicht (22) angeordnet ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, weiterhin enthaltend zumindest eine Durchkontaktierung (3) durch das Substrat (10) und optional durch zumindest einen Teil der ersten Schicht (21) und/oder einen Teil der ersten und/oder zweiten Zwischenschichten (211, 212).
  10. Verfahren zur Herstellung eines Halbleiterbauelementes (1) mit zumindest folgenden Schritten: Bereitstellen eines Substrats (10) Abscheiden einer ersten Schicht auf dem Substrat, welche AlN enthält oder daraus besteht Abscheiden einer Mehrzahl von ersten und zweiten Zwischenschichten (211, 212) auf der ersten Schicht (21), wobei deren Dicke so gewählt ist, dass ein Stromfluss entlang des Normalenvektors der durch die genannten Schichten (21, 211, 212) definierten Ebene ermöglicht wird Abscheiden einer zweiten Schicht auf der Mehrzahl von Zwischschichten (211, 212) welche eine binäre, ternäre oder quaternäre Verbindung enthält, welche zumindest ein Element der III. Hauptgruppe und Stickstoff enthält oder daraus besteht Abscheiden einer dritten Schicht (23) auf der zweiten Schicht (22).
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Substrat (10) Si enthält oder daraus besteht.
  12. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass die ersten Zwischenschichten (211) AlN enthalten oder daraus bestehen und die zweiten Zwischenschichten (212) GaN enthalten oder daraus bestehen.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass zwischen etwa 3 und etwa 300 oder zwischen etwa 10 und etwa 200 oder zwischen etwa 30 und etwa 100 erste und zweite Zwischenschichten (211, 212) abgeschieden werden.
  14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Dicke einer ersten und/oder zweiten Zwischenschicht zwischen etwa 1 nm und etwa 50 nm oder zwischen etwa 3 nm und etwa 35 nm oder zwischen etwa 6 nm und etwa 20 nm beträgt oder dass die Dicke der ersten Schicht (21) zwischen etwa 10 nm und etwa 500 nm oder zwischen etwa 50 nm und etwa 400 nm oder zwischen etwa 100 nm und etwa 300 nm beträgt.
  15. Verfahren nach einem der Ansprüche 10 bis 14, weiterhin enthaltend den folgenden Schritt: Herstellen von zumindest einer Durchkontaktierung (3) durch das Substrat (10) und optional durch zumindest einen Teil der ersten Schicht (21) und/oder einen Teil der ersten und/oder zweiten Zwischenschichten (211, 212) durch Ätzen des Substrates und optional der ersten Schicht (21) und/oder der Zwischenschichten (211, 212).
  16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass die erste Schicht (21) und/oder die zweite Schicht (22) und/oder die dritte Schicht (23) und/oder die erste Zwischenschicht (211) und/oder die zweite Zwischenschicht (212) durch MOVPE oder MOCVD oder MBE hergestellt wird.
DE102016223622.9A 2016-11-29 2016-11-29 Halbleiterbauelement und Verfahren zu dessen Herstellung Ceased DE102016223622A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016223622.9A DE102016223622A1 (de) 2016-11-29 2016-11-29 Halbleiterbauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016223622.9A DE102016223622A1 (de) 2016-11-29 2016-11-29 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102016223622A1 true DE102016223622A1 (de) 2018-05-30

Family

ID=62117320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016223622.9A Ceased DE102016223622A1 (de) 2016-11-29 2016-11-29 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102016223622A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153440A1 (en) * 2009-08-04 2012-06-21 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
DE112010003214T5 (de) * 2009-08-07 2012-07-12 Ngk Insulators, Ltd. Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
US20120299060A1 (en) * 2010-02-15 2012-11-29 Panasonic Corporation Nitride semiconductor device and manufacturing method thereof
DE102013105707A1 (de) * 2012-06-13 2013-12-19 Samsung Electronics Co., Ltd. Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
WO2014192227A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
US20160118488A1 (en) * 2013-07-19 2016-04-28 Sharp Kabushiki Kaisha Field effect transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153440A1 (en) * 2009-08-04 2012-06-21 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
DE112010003214T5 (de) * 2009-08-07 2012-07-12 Ngk Insulators, Ltd. Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
US20120299060A1 (en) * 2010-02-15 2012-11-29 Panasonic Corporation Nitride semiconductor device and manufacturing method thereof
DE102013105707A1 (de) * 2012-06-13 2013-12-19 Samsung Electronics Co., Ltd. Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
WO2014192227A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 半導体基板、半導体装置、及び、半導体装置の製造方法
US20160111273A1 (en) * 2013-05-31 2016-04-21 Sanken Electric Co., Ltd. Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
US20160118488A1 (en) * 2013-07-19 2016-04-28 Sharp Kabushiki Kaisha Field effect transistor
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス

Similar Documents

Publication Publication Date Title
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE112004000136B4 (de) Halbleiterbauelemente
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102015114707A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
EP2465142A1 (de) Halbleiterstruktur
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE102007057674A1 (de) LED mit Stromaufweitungsschicht
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102017210711A1 (de) Halbleiterbauelement
DE112015005817T5 (de) Halbleitervorrichtung
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
WO2017198776A1 (de) Bauelement mit erhöhter effizienz und verfahren zu dessen herstellung
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE102017216923A1 (de) Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final