DE102015114707A1 - Halbleitervorrichtung und Verfahren für deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren für deren Herstellung Download PDF

Info

Publication number
DE102015114707A1
DE102015114707A1 DE102015114707.6A DE102015114707A DE102015114707A1 DE 102015114707 A1 DE102015114707 A1 DE 102015114707A1 DE 102015114707 A DE102015114707 A DE 102015114707A DE 102015114707 A1 DE102015114707 A1 DE 102015114707A1
Authority
DE
Germany
Prior art keywords
layer
iii
semiconductor device
gate
arc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015114707.6A
Other languages
English (en)
Other versions
DE102015114707B4 (de
Inventor
Shen-Ping Wang
Po-Tao Chu
Lieh-Chuan Chen
Jheng-Sheng YOU
Hsin-Chih Lin
Kun-Ming Huang
Chien-Li Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015114707A1 publication Critical patent/DE102015114707A1/de
Application granted granted Critical
Publication of DE102015114707B4 publication Critical patent/DE102015114707B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine erste III-V-Verbindungsschicht auf einem Substrat, eine zweite III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich ein Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet, einen Gatemetallstapel, der auf der zweiten III-V-Verbindungsschicht angeordnet ist, einen Sourcekontakt und einen Drainkontakt, die an gegenüberliegenden Seiten des Gatemetallstapels angeordnet sind, eine Gatefeldplatte, die zwischen dem Gatemetallstapel und dem Drainkontakt angeordnet ist, eine Antireflexionsbeschichtungs-(ARC)-Schicht, die auf dem Sourcekontakt und dem Drainkontakt gebildet ist, und eine Ätzstoppschicht, die auf der ARC-Schicht gebildet ist.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Industrie für integrierte Schaltungen (IC) ist exponentiell gewachsen. Technische Fortschritte bei den IC-Materialien und dem IC-Design haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. In der Halbleitertechnologie weist Galliumnitrid (GaN) als die dritte Generation von Halbleitermaterial mit großer Bandlücke einen großen Bandabstand, eine hohe Durchbruchspannung, und das zweidimensionale Elektronengas weist bei hohen Konzentrationen eine große Sättigungselektronengeschwindigkeit auf. Galliumnitrid wird verwendet, um verschiedene integrierte Schaltungen wie Hochleistungsfeldeffekttransistoren, Metall-Isolator-Halbleiter-Feldeffekt-Transistoren (MISFETs), Hochfrequenztransistoren und Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) zu bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
  • 1 bis 16 sind Schnittdarstellungen von unterschiedlichen Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung.
  • 17 und 18 sind schematische Draufsichten der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter”, „unter”, „untere”, „über”, „obere” und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • 1 bis 16 sind Schnittdarstellungen von unterschiedlichen Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung. In 1 umfasst eine Halbleiterstruktur 100 ein Substrat 110, eine erste III-V-Verbindungsschicht 112, die auf dem Substrat 110 gebildet ist, und eine zweite III-V-Verbindungsschicht 114, die auf der ersten Schicht 112 gebildet ist.
  • Das Substrat 110 ist ein Halbleitersubstrat. Bei einigen Ausführungsformen ist das Halbleitersubstrat beispielsweise aus Silizium; einem Verbindungshalbleiter wie Siliziumkarbid, Indiumarsenid oder Indiumphosphid; oder einem Legierungshalbleiter wie Silizium-Germanium-Carbid, Gallium-Arsenphosphid oder Gallium-Indiumphosphid hergestellt. Das Substrat 110 kann auch verschiedene dotierte Regionen, dielektrische Merkmale oder mehrstufige Kopplungsstrukturen im Halbleitersubstrat umfassen.
  • Die erste III-V-Verbindungsschicht 112 und die zweite III-V-Verbindungsschicht 114 sind Verbindungen, die aus den III-V-Gruppen im Periodensystem der Elemente hergestellt sind. Jedoch unterscheiden sich die erste III-V-Verbindungsschicht 112 und die zweite III-V-Verbindungsschicht 114 voneinander in der Zusammensetzung. Bei einigen Ausführungsformen der Halbleiterstruktur 110 umfasst die erste III-V-Verbindungsschicht 112 eine Galliumnitrid-(GaN)-Schicht (die auch als die GaN-Schicht 112 bezeichnet wird). Die GaN-Schicht 112 kann durch eine Anzahl von Prozessen epitaktisch gewachsen werden, einschließlich, aber nicht beschränkt auf, metallorganischer chemischer Gasphasenabscheidung (MOCVD), auch bekannt als metallorganische Gasphasenepitaxie (MOVPE), wobei geeignete stickstoff- und galliumhaltige Vorläufer verwendet werden. Beispielhafte galliumhaltige Vorläufer sind beispielsweise Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer.
  • Bei einigen Ausführungsformen umfasst die zweite III-V-Verbindungsschicht 114 eine Aluminiumgalliumnitrid-(AlGaN)-Schicht (die auch als die AlGaN-Schicht 114 bezeichnet wird). Die AlGaN-Schicht 114 kann durch MOCVD unter Verwendung von geeigneten Aluminium-, Stickstoff- und Galliumvorläufern epitaktisch gewachsen werden. Der Aluminiumvorläufer umfasst Trimethylaluminium (TMA), Triethylaluminium (TEE) oder geeignete chemische Vorläufer. Beispielhafte galliumhaltige Vorläufer sind Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer. Die AlGaN-Schicht 114 kann auch als eine Sperrschicht bezeichnet werden. Die GaN-Schicht 112 und die AlGaN-Schicht 114 kontaktieren einander direkt. Eine Übergangsschicht, die gewöhnlich zwischen dem Substrat 110 und der GaN-Schicht 112 vorhanden ist, ist nicht dargestellt.
  • Unterschiedliche Materialien, die auf dem Halbleitersubstrat 110 gebildet sind, verursachen, dass die Schichten unterschiedliche Bandabstände aufweisen. Eine Bandabstanddiskontinuität zwischen der GaN-Schicht 112 und der AlGaN-Schicht 114 zusammen mit dem Piezoeffekt erzeugt eine sehr dünne Schicht 116 von hochbeweglichen Leitungselektronen in der GaN-Schicht 112. Die dünne Schicht 116 trägt zu einer leitenden zweidimensionalen Elektronengas-(2DEG)-Region in der Nähe des Übergangs der zwei Schichten bei. Die dünne Schicht 116 (die auch als 2DEG-Region 116 bezeichnet wird) ermöglicht, dass Ladung durch die Vorrichtung fließt. Diese Sperrschicht wie die AlGaN-Schicht 114 kann dotiert oder undotiert sein. Da die 2DEG-Region unter dem Gate bei null Gatevorspannung existiert, sind die meisten Nitridvorrichtungen selbstleitende oder Verarmungsvorrichtungen.
  • Die Halbleiterstruktur umfasst weiter eine dritte III-V-Verbindungsschicht 118, die auf der AlGaN-Schicht 114 angeordnet ist. Bei einigen Ausführungsformen ist die dritte III-V-Verbindungsschicht 118 eine dotierte III-V-Verbindungsschicht, wie eine p-dotierte GaN-Schicht (die auch als die dotierte GaN-Schicht 118 bezeichnet wird). Die dotierte GaN-Schicht 118 kann durch MOCVD unter Verwendung von geeigneten Aluminium-, Stickstoff- und Galliumvorläufern epitaktisch gewachsen sein. Der Aluminiumvorläufer umfasst Trimethylaluminium (TMA), Triethylaluminium (TEE) oder geeignete chemische Vorläufer. Beispielhafte galliumhaltige Vorläufer sind Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer. Die AlGaN-Schicht 114 kann auch als eine Sperrschicht bezeichnet werden.
  • Unter Bezugnahme auf 2 ist die dotierte GaN-Schicht strukturiert, um eine dotierte GaN-Region 120 auf der AlGaN-Schicht 114 zu definieren. Bei einigen Ausführungsformen ist eine Maskenschicht wie eine Fotoresistschicht auf der dotierten GaN-Schicht gebildet und die Maskenschicht ist durch einen Lithografieprozess strukturiert, um mehrere Merkmale und mehrere Öffnungen zu bilden, die durch die Merkmale auf der dotierten GaN-Schicht 118 definiert sind. Die Struktur der Maskenschicht ist gemäß einer vorbestimmten IC-Struktur gebildet. Der Lithografieprozess kann Fotoresistbeschichtung, Belichtung, Härten nach Belichtung und Entwickeln umfassen. Dann wird ein Ätzprozess ausgeführt, um die dotierte GaN-Region 120 zu definieren.
  • Unter Bezugnahme auf 3 ist eine Dielektrikumschicht 122 auf der dotierten GaN-Region 120 und auf der AlGaN-Schicht 114 gebildet. Die Dielektrikumschicht 122 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Dielektrikum mit niedriger Dielektrizitätskonstante oder einer Kombination davon hergestellt sein. Die Dielektrikumschicht 122 kann durch einen Abscheidungsprozess wie einen ALD-Prozess, einen CVD-Prozess oder einen PVD-Prozess gebildet sein. Die Dicke der Dielektrikumschicht 122 liegt in einem Bereich von ungefähr 300 Angström bis zu ungefähr 3000 Angström.
  • Die Dielektrikumschicht 122 ist weiter strukturiert, um mehrere von ohmschen Kontaktregionen 124 in der Dielektrikumschicht 122 zu definieren. Bei einigen Ausführungsformen ist die Dielektrikumschicht 122 selektiv geätzt und gereinigt, um die ohmschen Kontaktregionen 124 zu definieren. Beispielhafte Ätzprozesse umfassen Ionenätzen, Reaktivgasätzen, chemisches Ätzen und Ionenätzen.
  • Unter Bezugnahme auf 4 ist eine ohmsche Metallschicht 130 auf der Dielektrikumschicht 122 und in den ohmschen Kontaktregionen 124 gebildet. Die ohmsche Metallschicht 130 ist auf der Dielektrikumschicht 122 und in den ohmschen Kontaktregionen 124 abgeschieden. Der Abscheidungsprozess kann Zerstäubungsabscheidung, Verdampfung oder chemische Gasphasenabscheidung (CVD) sein. Beispielhafte ohmsche Metalle umfassen, sind aber nicht beschränkt auf, Ta, TaN, Pd, W, WSi2, Ti, Al, TiN, AlCu, AlSiCu und Cu. Die Dicke der ohmschen Metallschicht 130 liegt im Bereich von 2000 bis 5000 Angström. Es wird dann ein Glühen nach der Abscheidung der ohmschen Metallschicht 130 ausgeführt, um irgendwelche wünschenswerten Reaktionen zwischen dem ohmschen Metall und der angrenzenden AlGaN-Schicht 114 zu induzieren. Bei einigen Ausführungsformen ist die ohmsche Metallschicht 130 durch schnelles thermisches Glühen (RTA) bei einer Glühtemperatur im Bereich von ca. 800°C bis ca. 900°C gebildet.
  • Eine Antireflexionsbeschichtungs-(ARC)-Schicht 132 ist weiter auf der ohmschen Metallschicht 130 gebildet. Die ARC-Schicht 132 ist beispielsweise aus TiN oder einem anderen geeigneten Material hergestellt. Die ARC-Schicht 132 ist durch einen Abscheidungsprozess gebildet. Bei einigen Ausführungsformen ist die ARC-Schicht 132 mittels Zerstäubungsabscheidung, Verdampfung oder CVD abgeschieden. Die ARC-Schicht 132 kann eine Dicke im Bereich von ungefähr 50 bis 500 Angström aufweisen.
  • Außerdem ist eine Ätzstoppschicht 134 auf der ARC-Schicht 132 gebildet. Die Ätzstoppschicht 134 kann aus Oxid, SiN oder einem anderen geeigneten Material hergestellt sein. Die Ätzstoppschicht 134 ist unter Verwendung geeigneter Aufdampfungsprozesse (z. B. CVD) oder einem anderen Verfahren abgeschieden. Beispielhafte Siliziumnitride (SiN) umfassen amorphes SiN, Trisiliziumtetranitrid, Disiliziummononitrid und Siliziummononitrid. Bei einigen Ausführungsformen ist die Ätzstoppschicht 134 mit einer Dicke im Bereich von ungefähr 100 bis 1000 Angström abgeschieden.
  • Unter Bezugnahme auf 5 sind die Abschnitte der ohmschen Metallschicht 130, der ARC-Schicht 132 und der Ätzstoppschicht 134 entfernt, um ohmsche Kontakte in der Kontaktregion 124 zu definieren. Die ARC-Schicht 132 und die Ätzstoppschicht 134 sind auf dem ohmschen Kontakt 136 gebildet. Der Entfernungsprozess umfasst das Ausführen von einem oder mehreren Ätzprozessen. Die ohmschen Kontakte 136 sind mit der AlGaN-Schicht 114 verbunden. Bei einigen Ausführungsformen verbinden die ohmschen Kontakte 136 direkt mit der AlGaN-Schicht 114. Die ohmschen Kontakte 136 werden als ein Teil einer Drainelektrode und einer Sourceelektrode verwendet.
  • Unter Bezugnahme auf 6 ist eine Gatefeldplatte 140 auf der Dielektrikumschicht 122 gebildet. Die Prozesse des Bildens der Gatefeldplatte 140 umfassen das Bilden einer Gatefeldplattenmetallschicht auf der Dielektrikumschicht 122 und das Strukturieren der Gatefeldplattenmetallschicht. Die Gatefeldplattenmetallschicht kann durch einen Abscheidungsprozess wie einen ALD-Prozess, einen CVD-Prozess oder ein Vakuumaufdampfverfahren gebildet werden. Der Strukturierungsprozess umfasst das Ausführen von einem oder mehreren Ätzprozessen. Die Gatefeldplatte 140 kann aus TiN, Ti, Al, AlCu, Cu oder einem anderen geeigneten Metall hergestellt werden. Die Dicke der Gatefeldplatte 140 liegt im Bereich von 100 bis 1200 Angström.
  • Die Gatefeldplatte 140 ist neben der dotierten GaN-Region 120 angeordnet. Die Gatefeldplatte 140 ist zwischen der dotierten GaN-Region 120 und einem der ohmschen Kontakte 136 gebildet. Die Gatefeldplatte 140 deckt die dotierte GaN-Region 120 nicht ab. Die Gatefeldplatte 140 ist zu einem der ohmschen Kontakte 136 elektrisch.
  • Die Ätzstoppschicht 134 wird verwendet, um die darunterliegende ARC-Schicht 132 und den ohmschen Kontakt 136 davor zu schützen, während des Prozesses des Ätzens der Gatefeldplatte 140 geätzt zu werden. Die ARC-Schicht 132 wird durch die Ätzstoppschicht 134 geschützt, sodass die Fläche der ARC-Schicht 132 glatt gehalten werden kann. Der ohmsche Kontakt 136 wird auch durch die Ätzstoppschicht 134 geschützt, sodass das Profil des ohmschen Kontaktes 136 aufrechterhalten wird und das Problem von Metallverlust des ohmschen Kontaktes 136 während des Prozesses des Definierens der Gatefeldplatte 140 verhindert werden kann.
  • Unter Bezugnahme auf 7 ist eine weitere Dielektrikumschicht 150 auf der Dielektrikumschicht 122 gebildet. Die Dielektrikumschicht 150 deckt auch die Gatefeldplatte 140 und die ohmschen Kontakte 136 ab. Die Dielektrikumschicht 150 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Dielektrikum mit niedriger Dielektrizitätskonstante oder einer Kombination davon hergestellt werden. Die Dielektrikumschicht 150 kann durch einen Abscheidungsprozess wie einen ALD-Prozess, einen CVD-Prozess oder einen PVD-Prozess gebildet sein. Die Dicke der Dielektrikumschicht 150 liegt in einem Bereich von ungefähr 500 Angström bis zu ungefähr 5000 Angström.
  • Unter Bezugnahme auf 8 ist eine Öffnung 152 gebildet, welche die Dielektrikumschichten 122 und 150 durchdringt, um mindestens einen Teil der dotierten GaN-Region 120 freizulegen. Die Prozesse des Bildens der Öffnung 152 umfassen das Bilden einer Maskenschicht wie eine Fotoresistschicht, die in der Dielektrikumschicht 150 gebildet ist, und die Maskenschicht ist durch einen Lithografieprozess strukturiert, um mehrere Merkmale und mindestens eine Öffnung zu bilden, die durch die Merkmale auf der Dielektrikumschicht 150 definiert ist. Die Struktur der Maskenschicht ist gemäß einer vorbestimmten IC-Struktur gebildet, bei der die Position der Öffnung der Maskenschicht im Wesentlichen die gleiche wie die Position der Öffnung 152 ist. Der Lithografieprozess kann Fotoresistbeschichtung, Belichtung, Härten nach Belichtung und Entwickeln umfassen. Dann wird ein Ätzprozess ausgeführt, um die Öffnung 152 auf der dotierten GaN-Region 120 zu bilden.
  • Nachdem die Öffnung 152 gebildet wurde, um die dotierte GaN-Region 120 freizulegen, wird ein Gatemetallstapel in der Öffnung 152 gebildet und mit der dotierten GaN-Region 120 verbunden. Der Gatemetallstapel wird auf der dotierten GaN-Region 120 gebildet und zwischen den Source- und Drainkontakten (z. B. den ohmschen Kontakten 136) eingeschoben. Der Gatemetallstapel umfasst eine Schicht aus leitfähigem Material, wie eine Metallschicht, die als eine Gateelektrode arbeitet, die für eine Spannungsanpassung und elektrische Kopplung mit dem Kanal konfiguriert ist. Gemäß unterschiedlichen Ausführungsformen kann der Gatemetallstapel unterschiedliche Zusammensetzungen aufweisen. 9 bis 12 zeigen die Variationen des Gatemetallstapels der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung.
  • In 9 umfasst der Gatemetallstapel 160a ein oder mehrere Übergangsisolationsmerkmale, die unter der Metallschicht 166 liegend angeordnet sind. Die dotierte GaN-Region 120 ist eine p-dotierte GaN-Region. Das Übergangsisolationsmerkmal umfasst eine n-dotierte Halbleiterschicht 164 und eine Aluminiumnitrid-(AlN)-Schicht 162, die zwischen der n-dotierten Halbleiterschicht 164 und der p-dotierten GaN-Region 120 angeordnet ist, wobei die Schichten als eine Diode konfiguriert sind. Bei einigen Ausführungsformen kann die AlN-Schicht 162 mittels MOCVD oder einer anderen geeigneten Technik gebildet sein. Der Gatemetallstapel 160a resultiert in einer Vorrichtung, die eine Anreicherungstyp-(E-Modus)-Vorrichtung ergibt. Bei einigen Ausführungsformen ist die n-dotierte Halbleiterschicht 164 eine n-dotierte III-V-Verbindungsschicht. Bei einigen Ausführungsformen ist die n-dotierte III-V-Verbindungsschicht eine n-dotierte GaN-Schicht. Die n-dotierte GaN-Schicht 164 wird durch einen n-Dotierstoff, wie z. B., aber nicht beschränkt auf, Silizium, Sauerstoff oder eine Kombination davon dotiert. Bei einigen Ausführungsformen kann die n-dotierte GaN-Schicht 164 durch MOCVD oder eine andere geeignete Technik gebildet sein. Die p-dotierte GaN-Region 120 ist durch einen p-Dotierstoff, wie z. B., aber nicht beschränkt auf, Magnesium, Kalzium, Zink, Beryllium, Kohlenstoff und Kombinationen davon dotiert. Bei einigen Ausführungsformen kann die p-dotierte GaN-Region 120 durch MOCVD oder eine andere geeignete Technik gebildet sein. Die Metallschicht 168 umfasst Ti, Mo, Pt, Cr, W, Ni, Al, AlCu, AlSiCu, Cu oder ein anderes geeignetes Material. In der in 9 dargestellten Ausführungsform sind der Gatemetallstapel 160a, die Source- und Drainkontakte 136 und die 2DEG-Region 116 (als ein Kanal) in der GaN-Schicht 112 als ein E-Modus-Transistor konfiguriert, wobei der E-Modus-Transistor eingeschaltet wird, wenn eine positive Spannung, die an dem Gatestapel für die Durchlassspannung angelegt wird, groß genug ist. Ein derartig konfigurierter Transistor wird auch als ein E-Modus-Transistor mit hoher Elektronenbeweglichkeit (HEMT) bezeichnet.
  • Wenn in 10 die Metallschicht 166 des Gatemetallstapels 160b in direktem Kontakt mit der AlN-Schicht 162 angeordnet wird, die über der p-dotierten GaN-Region 120 angrenzend an die AlGaN-Schicht 114 angeordnet ist, ergibt die resultierende Vorrichtung eine Schottky-Diode oder eine E-Modus-Vorrichtung mit niedriger Schwellenspannung. Bei einigen Ausführungsformen kann die AlN-Schicht 162 mittels MOCVD oder einer anderen geeigneten Technik gebildet sein. Bei einigen Ausführungsformen wird die p-dotierte GaN-Region 120 durch einen p-Dotierstoff, wie z. B., aber nicht beschränkt auf, Magnesium, Kalzium, Zink, Beryllium, Kohlenstoff und Kombinationen davon dotiert. Bei einigen Ausführungsformen kann die p-dotierte GaN-Region 120 durch MOCVD oder eine andere geeignete Technik gebildet sein.
  • In 11 ist die p-dotierte Region 120 ausgelassen und die Metallschicht 166 des Gatemetallstapels 160c in direktem Kontakt mit der AlGaN-Schicht 114 angeordnet, wobei die resultierende Vorrichtung eine Verarmungs-(D-Modus)-Vorrichtung ergibt. Bei einigen Ausführungsformen sind der Gatemetallstapel 160c, die Source- und Drainkontakte (z. B. die ohmschen Kontakte 136) und die 2DEG-Region 116 in der GaN-Schicht 112 als ein D-Modus-Transistor konfiguriert, wobei die Vorrichtung bei null Gate-Source-Spannung selbstleitend ist. Daher kann der D-Modus-Transistor durch Ziehen des Gates mit einer negativen Spannung ausgeschaltet werden. Ein derartig konfigurierter Transistor wird auch als ein D-Modus-Transistor mit hoher Elektronenbeweglichkeit (HEMT) bezeichnet.
  • Jedoch kann bei einigen Ausführungsformen wie gezeigt in 12 die Halbleitervorrichtung mehrere E-Modus- und/oder D-Modus-HEMTs aufweisen. In 12 ist der E-Modus-HEMT 100a, der den Gatemetallstapel 160a, die Source- und Drainkontakte 136 und die 2DEG-Region 116 (als ein Kanal) in der GaN-Schicht 112 umfasst, auf dem Substrat 110 gebildet. Der D-Modus HEMT 100b, der den Gatemetallstapel 160c, die Source- und Drainkontakte (z. B. die ohmschen Kontakte 136) und die 2DEG-Region 116 in der GaN-Schicht 112 umfasst, ist auf dem Substrat 110 gebildet. Der E-Modus HEMT 100a und der D-Modus HEMT 100b können den ohmschen Kontakt 136 gemeinsam benutzen.
  • Unter Bezugnahme auf 13 wird eine weitere ARC-Schicht 170 auf dem Gatemetallstapel 160 gebildet, nachdem der Gatemetallstapel 160, der irgendeiner oder mehrere der Gatemetallstapel 160a bis 160c sein kann, welche die Zusammensetzungen und zuvor beschriebenen Strukturen aufweisen, auf der Halbleiterstruktur 100 gebildet wurde. Die ARC-Schicht 170 ist beispielsweise aus TiN, SiON oder einem anderen geeigneten Material hergestellt. Die ARC-Schicht 170 ist durch einen Abscheidungs- und Ätzprozess gebildet. Bei einigen Ausführungsformen ist die ARC-Schicht 170 mittels Zerstäubungsabscheidung, Verdampfung oder CVD abgeschieden. Die ARC-Schicht 170 kann eine Dicke im Bereich von ungefähr 50 bis 1000 Angström aufweisen.
  • Unter Bezugnahme auf 14 ist eine Zwischenschichtdielektrikum-(ILD)-Schicht 180 auf dem Substrat 110 abgeschieden. Die ILD-Schicht 180 deckt die Dielektrikumschicht 150 und den Gatemetallstapel 160 und die ARC-Schicht 170 ab. Die ILD-Schicht 180 wird verwendet, um Kondensatormerkmale wie parallele leitende Metallleitungen zu isolieren und zu stützen. Die ILD-Schicht 180 ist aus Dielektrikum hergestellt. Bei einigen Ausführungsformen ist die ILD-Schicht 180 aus Materialien mit niedriger Dielektrizitätskonstante (k) (d. h., „Low-k”-Materialien) wie Oxid, fluoriertes Kieselglas (FSG), SiLKTM, SiN oder einem anderen geeigneten Dielektrikum hergestellt. Bei einigen Ausführungsformen kann ein Glühprozess ausgeführt werden, um die Eigenschaften der elektrischen Isolierung der ILD-Schicht 180 zu verbessern. Zusätzlich kann die ILD-Schicht 180 dotiert werden, z. B. kohlenstoffdotiertes Oxid oder bor-/phosphordotiertes Oxid, um ihre Stufenabdeckungs- und Glüheigenschaften zu verbessern. Die Fläche der ILD-Schicht 180 ist abgeflacht. Der Prozess des Abflachens der ILD-Schicht 180 umfasst das Ausführen eines CMP-Prozesses.
  • Unter Bezugnahme auf 15 sind mehrere Durchkontaktierungen 182 in der ILD-Schicht 180 gebildet. Die Durchkontaktierungen 182 sind zu den ARC-Schichten 132, 170 geführt. Die Durchkontaktierungen 182 können durch einen oder mehrere Ätzprozesse gebildet sein. Abschnitte der Ätzstoppschicht 134 sind ebenfalls entfernt, um die ARC-Schicht 132 freizulegen. Das in dem Ätzprozess verwendete Ätzmittel kann eine hohe Selektivität zwischen der ARC-Schicht 132 und den anderen Schichten wie der Ätzstoppschicht 134, der Dielektrikumschicht 150 und der ILD-Schicht 180 aufweisen.
  • Nachdem die Durchkontaktierungen 182 in der ILD-Schicht 180 gebildet sind, um die ARC-Schichten 132 und 170 freizulegen, wird eine Metallschicht 190 auf der ILD-Schicht 180 gebildet und füllt die Durchkontaktierungen 182. Die Metallschicht 190 kann durch einen oder mehrere Abscheidungsprozesse gebildet werden. Der Abscheidungsprozess kann Zerstäubungsabscheidung, Verdampfung oder chemische Gasphasenabscheidung (CVD) sein. Die Metallschicht 190 ist aus Ti, Mo, Pt, Cr, W, Ni, Al, AlCu, AlSiCu, Cu oder einem anderen geeigneten Material hergestellt.
  • Unter Bezugnahme auf 16 ist die Metallschicht strukturiert und wird zu mehreren Metallkontakten 192, die jeweils elektrisch mit den ohmschen Kontakten 136 verbunden sind. Die Metallkontakte 192 durchdringen die Ätzstoppschicht 134, um mit der ARC-Schicht 132 zu verbinden. Bei einigen Ausführungsformen bilden ein oder mehrere von den ohmschen Kontakten 136 die ARC-Schicht 132 und ein oder mehrere Metallkontakte 192 eine Sourceelektrode 200a; ein oder mehrere von den ohmschen Kontakten 136, die ARC-Schicht 132 und ein oder mehrere Metallkontakte 192 bilden eine Drainelektrode 200b; ein oder mehrere von den Gatemetallstapeln 160, die ARC-Schicht 170 und ein oder mehrere Metallkontakte 192 bilden eine Gateelektrode 200c.
  • Bei einigen Ausführungsformen ist die Gatefeldplatte 140 zwischen der Gateelektrode 200c und der Drainelektrode 200b angeordnet. Die Gatefeldplatte 140 ist mit der Sourceelektrode 200a elektrisch verbunden. Die Einführung der Gatefeldplatte 140 spielte eine Rolle bei der Modulation am Gate, der Effekt von Kriechstrom zwischen State-Trap, um den Stromeinbrucheffekt einzuschränken; gleichzeitig mit der Einführung der Gatefeldplatten 140 wurde das elektrische Feld zwischen der Gateelektrode 200c und der Drainelektrode 200b umverteilt. Ohne eine Gatefeldplatte weist die elektrische Feldstärke eine Spitzenregion zwischen der Gateelektrode 200c und der Drainelektrode 200b auf. Wenn jedoch die Gatefeldplatte 140 zwischen der Gateelektrode 200c und der Drainelektrode 200b gebildet wird, wird die Region mit der maximalen elektrischen Feldstärke zur Drainelektrode 200b erweitert und die Spitze des elektrischen Feldes zwischen der Gateelektrode 200c und der Drainelektrode 200b reduziert, was die Durchbruchspannung der Vorrichtung in hohem Maße verbessern kann. Des Weiteren reduziert die Gatefeldplatte 140 auch die Gate-zu-Drain-Kapazität (Cgd).
  • Es wird nun Bezug genommen auf 17, die eine schematische Draufsicht der Halbleitervorrichtung gemäß einiger Ausführungsformen der Offenbarung ist. Die Halbleitervorrichtung kann mehrere E-Modus-HEMTs oder D-Modus-HEMTs umfassen. Die Halbleitervorrichtung umfasst eine Sourceleitung 210, eine Gateleitung 220, eine Drainleitung 230 und eine Gatefeldplatte 240 in einer parallelen Anordnung. Die Gateleitung 220 umfasst mehrere der Gateelektroden 200c linear angeordnet. Die Drainleitung 230 umfasst mehrere Drainelektroden 200b linear angeordnet. Bei einigen Ausführungsformen ist die Gateleitung 220 zwischen der Sourceleitung 210 und der Drainleitung 230 angeordnet und die Gatefeldplatte 240 ist zwischen der Gateleitung 220 und der Drainleitung 230 angeordnet. Die Halbleitervorrichtung umfasst weiter eine erste Metallleitung 250, die mit der Drainleitung 230 verbunden und zur Drainleitung 230 senkrecht ist. Die Halbleitervorrichtung umfasst weiter eine zweite Metallleitung 260, die zur Sourceleitung 210, der Gateleitung 220, der Drainleitung 230 und der Gatefeldplatte 240 senkrecht angeordnet ist. Die Sourceleitung 210 und die Gatefeldplatte 240 sind mit den Durchkontaktierungen der zweiten Metallleitung 260 derart verbunden, dass die Gatefeldplatte 240 mit der Sourceleitung 210 durch die zweite Metallleitung 260 elektrisch verbunden ist. Die Halbleitervorrichtung umfasst weiter eine dritte Metallleitung 270, die mit der Gateleitung 220 verbunden und zur Gateleitung 220 senkrecht ist.
  • Es wird nun Bezug genommen auf 18, die eine schematische Draufsicht der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung ist. Die Halbleitervorrichtung kann sowohl E-Modus-HEMTs als auch D-Modus HEMTs umfassen. Die Halbleitervorrichtung umfasst mehrere Sourceleitungen 210, mehrere Gateleitungen 220, mindestens eine Drainleitung 230 und mehrere Gatefeldplatten 240 in einer parallelen Anordnung. Jede der Gateleitungen 220 umfasst mehrere der linear angeordneten Gateelektroden 200c. Die Drainleitung 230 umfasst mehrere linear angeordnete Drainelektroden 200b. Bei einigen Ausführungsformen können E-Modus-HEMTs und die D-Modus-HEMTs die Drainleitung 230 gemeinsam benutzen. Die Gateleitung 220 ist zwischen der Sourceleitung 210 und der Drainleitung 230 angeordnet und die Gatefeldplatte 240 zwischen der Gateleitung 220 und der Drainleitung 230 angeordnet. Das heißt, die Gatefeldplatten 240 sind an gegenüberliegenden Seiten der Drainleitung 230 angeordnet, die Gateleitungen 220 sind an gegenüberliegenden Seiten der Gatefeldplatten 240 angeordnet und die Sourceleitungen 210 sind an gegenüberliegenden Seiten der Gateleitungen 240 angeordnet. Die Halbleitervorrichtung umfasst weiter ein erstes Metall 250, das mit der Drainleitung 230 verbunden und zur Drainleitung 230 senkrecht ist. Die Halbleitervorrichtung umfasst weiter eine zweite Metallleitung 260, die senkrecht zu den Sourceleitungen 210, den Gateleitungen 220, der Drainleitung 230 und den Gatefeldplatten 240 angeordnet ist. Die Sourceleitungen 210 und die Gatefeldplatten 240 sind mit Durchkontaktierungen der zweiten Metallleitung 260 verbunden, sodass die Gatefeldplatten 240 mit den Sourceleitungen 210 durch die zweite Metallleitung 260 elektrisch verbunden sind. Die Halbleitervorrichtung umfasst weiter eine dritte Metallleitung 270, die mit den Gateleitungen 220 verbunden und zu den Gateleitungen 220 senkrecht ist.
  • Die Halbleitervorrichtung umfasst eine auf der ARC-Schicht gebildete Ätzstoppschicht, sodass die ARC-Schicht während des Prozesses des Bildens der Gatefeldplatte durch die Ätzstoppschicht geschützt ist. Das Profil des ohmschen Kontaktes wird aufrechterhalten und das Problem von Metallverlust des ohmschen Kontaktes während des Prozesses des Definierens der Gatefeldplatte kann verhindert werden.
  • Gemäß einigen Ausführungsformen der Offenbarung umfasst eine Halbleitervorrichtung eine Galliumnitrid-(GaN)-Schicht auf einem Substrat, eine Aluminiumgalliumnitridschicht (AlGaN), die auf der GaN-Schicht angeordnet ist, einen Gatemetallstapel, der auf der AlGaN-Schicht angeordnet ist, mindestens einen ohmschen Kontakt, der auf der AlGaN-Schicht angeordnet ist, eine Gatefeldplatte, die zwischen dem ohmschen Kontakt und dem Gatemetallstapel angeordnet ist, eine Antireflexionsbeschichtungs-(ARC)-Schicht, die auf dem ohmschen Kontakt gebildet ist, und eine Ätzstoppschicht, die auf der ARC-Schicht gebildet ist.
  • Gemäß einigen Ausführungsformen der Offenbarung umfasst eine Halbleitervorrichtung eine erste III-V-Verbindungsschicht auf einem Substrat, eine zweite III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet, einen Gatemetallstapel, der auf der zweiten III-V-Verbindungsschicht angeordnet ist, einen Sourcekontakt und einen Drainkontakt, die an gegenüberliegenden Seiten des Gatemetallstapels angeordnet sind, eine Gatefeldplatte, die zwischen dem Gatemetallstapel und dem Drainkontakt angeordnet ist, eine Antireflexionsbeschichtungs-(ARC)-Schicht, die auf dem Sourcekontakt und dem Drainkontakt gebildet ist, und eine Ätzstoppschicht, die auf der ARC-Schicht gebildet ist.
  • Gemäß einigen Ausführungsformen der Offenbarung umfasst ein Verfahren zur Herstellung eines Halbleiters das Bilden einer ersten III-V-Verbindungsschicht auf einem Substrat, das Bilden einer zweiten III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich ein Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet, das Bilden einer Dielektrikumschicht auf der zweiten III-V-Verbindungsschicht, das Bilden eines ohmschen Kontaktes, der die Dielektrikumschicht durchdringt und mit der zweiten III-V-Verbindungsschicht verbindet, das Bilden einer Antireflexionsbeschichtungs-(ARC)-Schicht auf dem ohmschen Kontakt, das Bilden einer Ätzstoppschicht auf der ARC-Schicht und das Bilden einer Gatefeldplatte auf der Dielektrikumschicht unter Verwendung eines Abscheidungs- und Ätzprozesses.
  • Das vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalenten Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung umfassend: eine Galliumnitrid-(GaN)-Schicht auf einem Substrat; eine Aluminiumgalliumnitridschicht (AlGaN), die auf der GaN-Schicht angeordnet ist; einen Gatemetallstapel, der auf der AlGaN-Schicht angeordnet ist; mindestens einen ohmschen Kontakt, der auf der AlGaN-Schicht angeordnet ist; eine Gatefeldplatte, die zwischen dem ohmschen Kontakt und dem Gatemetallstapel angeordnet ist; eine Antireflexionsbeschichtungs-(ARC)-Schicht, die auf dem ohmschen Kontakt gebildet ist; und eine Ätzstoppschicht, die auf der ARC-Schicht gebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Ätzstoppschicht aus Oxid oder Siliziumnitrid hergestellt ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die ARC-Schicht aus TiN hergestellt ist.
  4. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei die Gatefeldplatte aus TiN, Ti, Al, AlCu oder Cu hergestellt ist.
  5. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, weiter umfassend einen Metallkontakt, der die Ätzstoppschicht durchdringt, um einen Kontakt zu der ARC-Schicht herzustellen.
  6. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, weiter umfassend eine dotierte GaN-Region, die zwischen dem Gatemetallstapel und der AlGaN-Schicht gebildet ist.
  7. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, weiter umfassend eine zweidimensionale Elektronengas-(2DEG)-Region an dem Übergang der AlGaN-Schicht und der GaN-Schicht.
  8. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei mindestens ein ohmscher Kontakt einen Sourcekontakt und einen Drainkontakt umfasst und die Gatefeldplatte mit dem Sourcekontakt elektrisch verbunden ist.
  9. Halbleiter nach einem der vorstehenden Ansprüche, wobei mindestens ein ohmscher Kontakt einen Sourcekontakt und einen Drainkontakt umfasst, wobei die Gatefeldplatte zwischen dem Gatemetallstapel und dem Drainkontakt angeordnet ist.
  10. Halbleitervorrichtung umfassend: eine erste III-V-Verbindungsschicht auf einem Substrat; eine zweite III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich ein Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet; einen Gatemetallstapel, der auf der zweiten III-V-Verbindungsschicht angeordnet ist; einen Sourcekontakt und einen Drainkontakt, die an gegenüberliegenden Seiten des Gatemetallstapels angeordnet sind; eine Gatefeldplatte, die zwischen dem Gatemetallstapel und dem Drainkontakt angeordnet ist; eine Antireflexionsbeschichtungs-(ARC)-Schicht, die auf dem Sourcekontakt und dem Drainkontakt gebildet ist; und eine Ätzstoppschicht, die auf der ARC-Schicht gebildet ist.
  11. Halbleitervorrichtung nach Anspruch 10, weiter umfassend eine Metallleitung, wobei der Sourcekontakt und die Gatefeldplatte mit der Metallleitung verbunden sind.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die ARC-Schicht aus TiN hergestellt ist und die Gatefeldplatte aus TiN, Ti, Al, AlCu oder Cu hergestellt ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die Ätzstoppschicht aus Oxid hergestellt ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, weiter umfassend mehrere Metallkontakte, welche die Ätzstoppschicht durchdringen, zur Verbindung mit dem Sourcekontakt und dem Drainkontakt.
  15. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, weiter umfassend eine dotierte III-V-Verbindungsregion zwischen dem Gatemetallstapel und der zweiten III-V-Verbindungsschicht.
  16. Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, weiter umfassend eine zweidimensionale Elektronengas-(2DEG)-Region an dem Übergang der ersten III-V-Verbindungsschicht und der zweiten III-V-Verbindungsschicht.
  17. Verfahren zur Herstellung eines Halbleiters, umfassend: Bilden einer ersten III-V-Verbindungsschicht auf einem Substrat; Bilden einer zweiten III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich ein Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet; Bilden einer Dielektrikumschicht auf der zweiten III-V-Verbindungsschicht; Bilden eines ohmschen Kontaktes, der die Dielektrikumschicht durchdringt und eine Verbindung zu der zweiten III-V-Verbindungsschicht herstellt; Bilden einer Antireflexionsbeschichtungs-(ARC)-Schicht auf dem ohmschen Kontakt; Bilden einer Ätzstoppschicht auf der ARC-Schicht; und Bilden einer Gatefeldplatte auf der Dielektrikumschicht unter Verwendung eines Abscheidungs- und Ätzprozesses.
  18. Verfahren nach Anspruch 17, wobei ein Ätzmittel des Abscheidungs- und Ätzprozesses eine hohe Selektivität zwischen der Ätzstoppschicht und der Gatefeldplatte aufweist.
  19. Verfahren nach Anspruch 17 oder 18, weiter umfassend das Bilden eines Gatemetallstapels auf der Dielektrikumschicht, wobei die Gatefeldplatte zwischen dem Gatemetallstapel und dem ohmschen Kontakt angeordnet ist.
  20. Verfahren nach Anspruch 17, 18 oder 19, weiter umfassend: Entfernen eines Abschnitts der Ätzstoppschicht, um die ARC-Schicht freizulegen; und Bilden eines Metallkontaktes auf der ARC-Schicht.
DE102015114707.6A 2015-08-29 2015-09-03 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102015114707B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/839,931 2015-08-29
US14/839,931 US9941384B2 (en) 2015-08-29 2015-08-29 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
DE102015114707A1 true DE102015114707A1 (de) 2017-03-02
DE102015114707B4 DE102015114707B4 (de) 2020-06-18

Family

ID=58010621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114707.6A Active DE102015114707B4 (de) 2015-08-29 2015-09-03 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (6) US9941384B2 (de)
KR (1) KR101716049B1 (de)
CN (1) CN106486543B (de)
DE (1) DE102015114707B4 (de)
TW (1) TWI608568B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
CN108630677B (zh) * 2017-03-17 2022-03-08 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
TWI662701B (zh) * 2017-09-05 2019-06-11 世界先進積體電路股份有限公司 高電子遷移率電晶體結構
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
CN107833916B (zh) * 2017-10-13 2020-07-17 厦门市三安集成电路有限公司 一种高迁移率电子电晶体的制造方法
US10622551B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10573516B2 (en) * 2017-12-06 2020-02-25 QROMIS, Inc. Methods for integrated devices on an engineered substrate
US10998434B2 (en) * 2017-12-22 2021-05-04 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
US10103239B1 (en) 2017-12-28 2018-10-16 Vanguard International Semiconductor Corporation High electron mobility transistor structure
FR3077160B1 (fr) * 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
GB2570318B (en) * 2018-01-19 2022-03-09 X Fab Semiconductor Foundries Gmbh Ohmic contacts in semiconductor devices
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI676290B (zh) * 2018-08-29 2019-11-01 世界先進積體電路股份有限公司 高電子移動率電晶體及其形成方法
CN110880532B (zh) * 2018-09-06 2023-03-14 世界先进积体电路股份有限公司 高电子移动率晶体管及其形成方法
US10741666B2 (en) * 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
US10573734B1 (en) 2018-12-28 2020-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
US11925126B2 (en) * 2019-03-03 2024-03-05 The University Of Chicago Technologies for tuning superconducting Josephson junctions
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN110071173B (zh) * 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
TWI706564B (zh) * 2019-08-08 2020-10-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
TWI812805B (zh) 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11114532B2 (en) * 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11380767B2 (en) 2020-04-28 2022-07-05 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
WO2022011633A1 (en) * 2020-07-16 2022-01-20 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
WO2022067644A1 (en) * 2020-09-30 2022-04-07 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220375925A1 (en) * 2020-12-25 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20220293779A1 (en) * 2021-03-15 2022-09-15 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
CN113506821B (zh) * 2021-09-09 2021-12-14 深圳市时代速信科技有限公司 半导体器件
EP4244893A4 (de) * 2022-01-18 2023-11-29 Innoscience (Suzhou) Semiconductor Co., Ltd. Auf nitrid basierende bidirektionale schaltvorrichtung für batterieverwaltung und verfahren zum herstellen derselben
WO2023197251A1 (en) * 2022-04-14 2023-10-19 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
TWI832676B (zh) * 2022-06-09 2024-02-11 超赫科技股份有限公司 高電子遷移率電晶體之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038252B2 (en) * 2004-02-27 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device using a nitride semiconductor
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US20140252368A1 (en) * 2013-03-08 2014-09-11 Samsung Electronics Co., Ltd. High-electron-mobility transistor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713234B2 (en) * 1999-02-18 2004-03-30 Micron Technology, Inc. Fabrication of semiconductor devices using anti-reflective coatings
JP4579116B2 (ja) * 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
US7563662B2 (en) * 2005-03-18 2009-07-21 Freescale Semiconductor, Inc. Processes for forming electronic devices including non-volatile memory
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
TWI462180B (zh) 2009-06-26 2014-11-21 United Microelectronics Corp 蝕刻複合膜的方式
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US9159784B2 (en) * 2011-11-17 2015-10-13 Avogy, Inc. Aluminum gallium nitride etch stop layer for gallium nitride based devices
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101927408B1 (ko) 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072379A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US8890106B2 (en) * 2012-12-18 2014-11-18 Hewlett-Packard Development Company, L.P. Hybrid circuit of nitride-based transistor and memristor
US9425276B2 (en) 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
KR20140105056A (ko) 2013-02-21 2014-09-01 홍익대학교 산학협력단 반도체 소자 및 그 제조방법
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US8916427B2 (en) * 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
TWI566328B (zh) 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
JP2015032745A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016139718A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038252B2 (en) * 2004-02-27 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device using a nitride semiconductor
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US20140252368A1 (en) * 2013-03-08 2014-09-11 Samsung Electronics Co., Ltd. High-electron-mobility transistor

Also Published As

Publication number Publication date
US20190109210A1 (en) 2019-04-11
US10686054B2 (en) 2020-06-16
US9941384B2 (en) 2018-04-10
US20220336631A1 (en) 2022-10-20
US11374107B2 (en) 2022-06-28
TW201709419A (zh) 2017-03-01
TWI608568B (zh) 2017-12-11
CN106486543A (zh) 2017-03-08
KR101716049B1 (ko) 2017-03-13
US11901433B2 (en) 2024-02-13
KR20170026038A (ko) 2017-03-08
US20180233577A1 (en) 2018-08-16
US10134867B2 (en) 2018-11-20
DE102015114707B4 (de) 2020-06-18
US20210384319A1 (en) 2021-12-09
US20170062581A1 (en) 2017-03-02
US20200312983A1 (en) 2020-10-01
CN106486543B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
DE102015114707B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016109876B4 (de) Verfahren zum Herstellen eines HEMT-Transistors und HEMT-Transistor mit verbesserter Elektronenmobilität
DE102013105701B4 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren
DE102015117874B4 (de) Transistoren hoher elektronenmobilität und verfahren zu deren oberflächenbehandlung und passivierung
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102019113589A1 (de) Transistorbauelement mit hoher elektronenmobilität (hemt) und verfahren zu seiner herstellung
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112011103705T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102021132381A1 (de) Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014102467A1 (de) Ladungsschutz für III-Nitrid-Vorrichtungen
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029778000

Ipc: H01L0021338000

R018 Grant decision by examination section/examining division
R020 Patent grant now final