DE102015114707B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102015114707B4 DE102015114707B4 DE102015114707.6A DE102015114707A DE102015114707B4 DE 102015114707 B4 DE102015114707 B4 DE 102015114707B4 DE 102015114707 A DE102015114707 A DE 102015114707A DE 102015114707 B4 DE102015114707 B4 DE 102015114707B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- gate
- iii
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 70
- 150000001875 compounds Chemical class 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910016570 AlCu Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 213
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 44
- 229910002601 GaN Inorganic materials 0.000 description 43
- 239000006117 anti-reflective coating Substances 0.000 description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000002243 precursor Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- 239000012707 chemical precursor Substances 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- HKOOXMFOFWEVGF-UHFFFAOYSA-N phenylhydrazine Chemical compound NNC1=CC=CC=C1 HKOOXMFOFWEVGF-UHFFFAOYSA-N 0.000 description 3
- 229940067157 phenylhydrazine Drugs 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YBRBMKDOPFTVDT-UHFFFAOYSA-N tert-butylamine Chemical compound CC(C)(C)N YBRBMKDOPFTVDT-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- NTQGILPNLZZOJH-UHFFFAOYSA-N disilicon Chemical compound [Si]#[Si] NTQGILPNLZZOJH-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Verfahren zur Herstellung eines Halbleiters, umfassend:
Bilden einer ersten III-V-Verbindungsschicht (112) auf einem Substrat (110);
Bilden einer zweiten III-V-Verbindungsschicht (114) auf der ersten III-V-Verbindungsschicht (112), wobei sich ein Material der ersten III-V-Verbindungsschicht (112) von dem der zweiten III-V-Verbindungsschicht (114) unterscheidet;
Bilden einer Dielektrikumschicht (122) auf der zweiten III-V-Verbindungsschicht (114);
Bilden eines ohmschen Kontaktes (136), der die Dielektrikumschicht (122) durchdringt und eine Verbindung zu der zweiten III-V-Verbindungsschicht (114) herstellt;
Bilden einer ARC-Schicht (132) auf dem ohmschen Kontakt (136);
Bilden einer Ätzstoppschicht (134) auf der ARC-Schicht (132);
Bilden einer Gatefeldplatte (140) auf der Dielektrikumschicht (122) unter Verwendung eines Abscheidungs- und Ätzprozesses; und
Bilden einer weiteren Dielektrikumschicht (150) auf der Dielektrikumschicht (122) durch einen ALD-Prozess, wobei die weitere Dielektrikumschicht (150) auch die Gatefeldplatte (140) und den ohmschen Kontakt (136) abdeckt.
Bilden einer ersten III-V-Verbindungsschicht (112) auf einem Substrat (110);
Bilden einer zweiten III-V-Verbindungsschicht (114) auf der ersten III-V-Verbindungsschicht (112), wobei sich ein Material der ersten III-V-Verbindungsschicht (112) von dem der zweiten III-V-Verbindungsschicht (114) unterscheidet;
Bilden einer Dielektrikumschicht (122) auf der zweiten III-V-Verbindungsschicht (114);
Bilden eines ohmschen Kontaktes (136), der die Dielektrikumschicht (122) durchdringt und eine Verbindung zu der zweiten III-V-Verbindungsschicht (114) herstellt;
Bilden einer ARC-Schicht (132) auf dem ohmschen Kontakt (136);
Bilden einer Ätzstoppschicht (134) auf der ARC-Schicht (132);
Bilden einer Gatefeldplatte (140) auf der Dielektrikumschicht (122) unter Verwendung eines Abscheidungs- und Ätzprozesses; und
Bilden einer weiteren Dielektrikumschicht (150) auf der Dielektrikumschicht (122) durch einen ALD-Prozess, wobei die weitere Dielektrikumschicht (150) auch die Gatefeldplatte (140) und den ohmschen Kontakt (136) abdeckt.
Description
- ALLGEMEINER STAND DER TECHNIK
- Die Industrie für integrierte Schaltungen (IC) ist exponentiell gewachsen. Technische Fortschritte bei den IC-Materialien und dem IC-Design haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. In der Halbleitertechnologie weist Galliumnitrid (GaN) als die dritte Generation von Halbleitermaterial mit großer Bandlücke einen großen Bandabstand, eine hohe Durchbruchspannung, und das zweidimensionale Elektronengas weist bei hohen Konzentrationen eine große Sättigungselektronengeschwindigkeit auf. Galliumnitrid wird verwendet, um verschiedene integrierte Schaltungen wie Hochleistungsfeldeffekttransistoren, Metall-Isolator-Halbleiter-Feldeffekt-Transistoren (MISFETs), Hochfrequenztransistoren und Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) zu bilden.
-
US 8 633 094 B2 beschreibt ein Herstellungsverfahren einer Multischicht-Struktur einer Halbleitervorrichtung, wobei ein Stickstoffplasma erzeugt und angewandt wird, um eine Nitridschicht auszubilden. Eine anschließende Behandlung mit einem Stickstoff-Sauerstoff-Plasma eine Oxynitridschicht, die eine Gatedielektrikumschicht umfasst. -
US 2014 / 0 203 289 A1 beschreibt eine HEMT-Vorrichtung mit einer Multischicht-Struktur, welche eine zweidimensionale Elektronengas-Schicht, eine Ätzstoppschicht, eine P-Halbleiterschicht und eine Gateelektrode aufweist. - beschreibt eine Halbleitervorrichtung, die zwei AlGaN-Schichten unterschiedlichen Typs, eine Gateelektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist.
-
US 2014 / 0 203 289 A1 beschreibt eine HEMT-Vorrichtung, die eine Stapelstruktur mit einem Siliziumsubstrat, einer AlN-Pufferschicht, eine thermische Expansionsschicht aus AlGaN, eine Kanalschicht aus GaN, eine mobilitätsbegünstigende Schicht aus AlGaN und eine Widerstandsverringernde Schicht aus AlGaN aufweist. Auf dieser Stapelstruktur sind ein Gate und Source- und Drain-Bereiche ausgebildet. - Figurenliste
- Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
-
1 bis16 sind Schnittdarstellungen von unterschiedlichen Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung. -
17 und18 sind schematische Draufsichten der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
-
1 bis16 sind Schnittdarstellungen von unterschiedlichen Schritten eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung. In1 umfasst eine Halbleiterstruktur100 ein Substrat110 , eine erste III-V-Verbindungsschicht112 , die auf dem Substrat110 gebildet ist, und eine zweite III-V-Verbindungsschicht114 , die auf der ersten Schicht112 gebildet ist. - Das Substrat
110 ist ein Halbleitersubstrat. Bei einigen Ausführungsformen ist das Halbleitersubstrat beispielsweise aus Silizium; einem Verbindungshalbleiter wie Siliziumkarbid, Indiumarsenid oder Indiumphosphid; oder einem Legierungshalbleiter wie Silizium-Germanium-Carbid, Gallium-Arsenphosphid oder Gallium-Indiumphosphid hergestellt. Das Substrat110 kann auch verschiedene dotierte Regionen, dielektrische Merkmale oder mehrstufige Kopplungsstrukturen im Halbleitersubstrat umfassen. - Die erste III-V-Verbindungsschicht
112 und die zweite III-V-Verbindungsschicht114 sind Verbindungen, die aus den III-V-Gruppen im Periodensystem der Elemente hergestellt sind. Jedoch unterscheiden sich die erste III-V-Verbindungsschicht112 und die zweite III-V-Verbindungsschicht114 voneinander in der Zusammensetzung. Bei einigen Ausführungsformen der Halbleiterstruktur110 umfasst die erste III-V-Verbindungsschicht112 eine Galliumnitrid-(GaN) -Schicht (die auch als die GaN-Schicht112 bezeichnet wird). Die GaN-Schicht112 kann durch eine Anzahl von Prozessen epitaktisch gewachsen werden, einschließlich, aber nicht beschränkt auf, metallorganischer chemischer Gasphasenabscheidung (MOCVD), auch bekannt als metallorganische Gasphasenepitaxie (MOVPE), wobei geeignete stickstoff- und galliumhaltige Vorläufer verwendet werden. Beispielhafte galliumhaltige Vorläufer sind beispielsweise Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer. - Bei einigen Ausführungsformen umfasst die zweite III-V-Verbindungsschicht
114 eine Aluminiumgalliumnitrid- (AlGaN) -Schicht (die auch als die AlGaN-Schicht114 bezeichnet wird). Die AlGaN-Schicht114 kann durch MOCVD unter Verwendung von geeigneten Aluminium-, Stickstoff- und Galliumvorläufern epitaktisch gewachsen werden. Der Aluminiumvorläufer umfasst Trimethylaluminium (TMA), Triethylaluminium (TEE) oder geeignete chemische Vorläufer. Beispielhafte galliumhaltige Vorläufer sind Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer. Die AlGaN-Schicht114 kann auch als eine Sperrschicht bezeichnet werden. Die GaN-Schicht112 und die AlGaN-Schicht114 kontaktieren einander direkt. Eine Übergangsschicht, die gewöhnlich zwischen dem Substrat110 und der GaN-Schicht112 vorhanden ist, ist nicht dargestellt. - Unterschiedliche Materialien, die auf dem Halbleitersubstrat
110 gebildet sind, verursachen, dass die Schichten unterschiedliche Bandabstände aufweisen. Eine Bandabstanddiskontinuität zwischen der GaN-Schicht112 und der AlGaN-Schicht114 zusammen mit dem Piezoeffekt erzeugt eine sehr dünne Schicht116 von hochbeweglichen Leitungselektronen in der GaN-Schicht112 . Die dünne Schicht116 trägt zu einer leitenden zweidimensionalen Elektronengas- (2DEG) -Region in der Nähe des Übergangs der zwei Schichten bei. Die dünne Schicht116 (die auch als 2DEG-Region116 bezeichnet wird) ermöglicht, dass Ladung durch die Vorrichtung fließt. Diese Sperrschicht wie die AlGaN-Schicht114 kann dotiert oder undotiert sein. Da die 2DEG-Region unter dem Gate bei null Gatevorspannung existiert, sind die meisten Nitridvorrichtungen selbstleitende oder Verarmungsvorrichtungen. - Die Halbleiterstruktur umfasst weiter eine dritte III-V-Verbindungsschicht
118 , die auf der AlGaN-Schicht114 angeordnet ist. Bei einigen Ausführungsformen ist die dritte III-V-Verbindungsschicht118 eine dotierte III-V-Verbindungsschicht, wie eine p-dotierte GaN-Schicht (die auch als die dotierte GaN-Schicht118 bezeichnet wird). Die dotierte GaN-Schicht118 kann durch MOCVD unter Verwendung von geeigneten Aluminium-, Stickstoff- und Galliumvorläufern epitaktisch gewachsen sein. Der Aluminiumvorläufer umfasst Trimethylaluminium (TMA), Triethylaluminium (TEE) oder geeignete chemische Vorläufer. Beispielhafte galliumhaltige Vorläufer sind Trimethylgallium (TMG), Triethylgallium (TEG) oder andere geeignete chemische Vorläufer. Beispielhafte Stickstoffvorläufer umfassen, sind aber nicht beschränkt auf, Phenylhydrazin, Dimethylhydrazin, Tertiär-Butylamin, Ammoniak oder andere geeignete chemische Vorläufer. Die AlGaN-Schicht114 kann auch als eine Sperrschicht bezeichnet werden. - Unter Bezugnahme auf
2 ist die dotierte GaN-Schicht strukturiert, um eine dotierte GaN-Region120 auf der AlGaN-Schicht114 zu definieren. Bei einigen Ausführungsformen ist eine Maskenschicht wie eine Fotoresistschicht auf der dotierten GaN-Schicht gebildet und die Maskenschicht ist durch einen Lithografieprozess strukturiert, um mehrere Merkmale und mehrere Öffnungen zu bilden, die durch die Merkmale auf der dotierten GaN-Schicht118 definiert sind. Die Struktur der Maskenschicht ist gemäß einer vorbestimmten IC-Struktur gebildet. Der Lithografieprozess kann Fotoresistbeschichtung, Belichtung, Härten nach Belichtung und Entwickeln umfassen. Dann wird ein Ätzprozess ausgeführt, um die dotierte GaN-Region120 zu definieren. - Unter Bezugnahme auf
3 ist eine Dielektrikumschicht122 auf der dotierten GaN-Region120 und auf der AlGaN-Schicht114 gebildet. Die Dielektrikumschicht122 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Dielektrikum mit niedriger Dielektrizitätskonstante oder einer Kombination davon hergestellt sein. Die Dielektrikumschicht122 kann durch einen Abscheidungsprozess wie einen ALD-Prozess, einen CVD-Prozess oder einen PVD-Prozess gebildet sein. Die Dicke der Dielektrikumschicht122 liegt in einem Bereich von ungefähr 300 Angström bis zu ungefähr 3000 Angström. - Die Dielektrikumschicht
122 ist weiter strukturiert, um mehrere von ohmschen Kontaktregionen124 in der Dielektrikumschicht122 zu definieren. Bei einigen Ausführungsformen ist die Dielektrikumschicht122 selektiv geätzt und gereinigt, um die ohmschen Kontaktregionen124 zu definieren. Beispielhafte Ätzprozesse umfassen Ionenätzen, Reaktivgasätzen, chemisches Ätzen und Ionenätzen. - Unter Bezugnahme auf
4 ist eine ohmsche Metallschicht130 auf der Dielektrikumschicht122 und in den ohmschen Kontaktregionen124 gebildet. Die ohmsche Metallschicht130 ist auf der Dielektrikumschicht122 und in den ohmschen Kontaktregionen124 abgeschieden. Der Abscheidungsprozess kann Zerstäubungsabscheidung, Verdampfung oder chemische Gasphasenabscheidung (CVD) sein. Beispielhafte ohmsche Metalle umfassen, sind aber nicht beschränkt auf, Ta, TaN, Pd, W, WSi2, Ti, Al, TiN, AlCu, AlSiCu und Cu. Die Dicke der ohmschen Metallschicht130 liegt im Bereich von 2000 bis 5000 Angström. Es wird dann ein Glühen nach der Abscheidung der ohmschen Metallschicht130 ausgeführt, um irgendwelche wünschenswerten Reaktionen zwischen dem ohmschen Metall und der angrenzenden AlGaN-Schicht114 zu induzieren. Bei einigen Ausführungsformen ist die ohmsche Metallschicht130 durch schnelles thermisches Glühen (RTA) bei einer Glühtemperatur im Bereich von ca. 800 °C bis ca. 900 °C gebildet. - Eine Antireflexionsbeschichtungs- (ARC) -Schicht
132 ist weiter auf der ohmschen Metallschicht130 gebildet. Die ARC-Schicht132 ist beispielsweise aus TiN oder einem anderen geeigneten Material hergestellt. Die ARC-Schicht132 ist durch einen Abscheidungsprozess gebildet. Bei einigen Ausführungsformen ist die ARC-Schicht132 mittels Zerstäubungsabscheidung, Verdampfung oder CVD abgeschieden. Die ARC-Schicht132 kann eine Dicke im Bereich von ungefähr 50 bis 500 Angström aufweisen. - Außerdem ist eine Ätzstoppschicht
134 auf der ARC-Schicht132 gebildet. Die Ätzstoppschicht134 kann aus Oxid, SiN oder einem anderen geeigneten Material hergestellt sein. Die Ätzstoppschicht134 ist unter Verwendung geeigneter Aufdampfungsprozesse (z. B. CVD) oder einem anderen Verfahren abgeschieden. Beispielhafte Siliziumnitride (SiN) umfassen amorphes SiN, Trisiliziumtetranitrid, Disiliziummononitrid und Siliziummononitrid. Bei einigen Ausführungsformen ist die Ätzstoppschicht134 mit einer Dicke im Bereich von ungefähr 100 bis 1000 Angström abgeschieden. - Unter Bezugnahme auf
5 sind die Abschnitte der ohmschen Metallschicht130 , der ARC-Schicht132 und der Ätzstoppschicht134 entfernt, um ohmsche Kontakte in der Kontaktregion124 zu definieren. Die ARC-Schicht132 und die Ätzstoppschicht134 sind auf dem ohmschen Kontakt136 gebildet. Der Entfernungsprozess umfasst das Ausführen von einem oder mehreren Ätzprozessen. Die ohmschen Kontakte136 sind mit der AlGaN-Schicht114 verbunden. Bei einigen Ausführungsformen verbinden die ohmschen Kontakte136 direkt mit der AlGaN-Schicht114 . Die ohmschen Kontakte136 werden als ein Teil einer Drainelektrode und einer Sourceelektrode verwendet. - Unter Bezugnahme auf
6 ist eine Gatefeldplatte140 auf der Dielektrikumschicht122 gebildet. Die Prozesse des Bildens der Gatefeldplatte140 umfassen das Bilden einer Gatefeldplattenmetallschicht auf der Dielektrikumschicht122 und das Strukturieren der Gatefeldplattenmetallschicht. Die Gatefeldplattenmetallschicht kann durch einen Abscheidungsprozess wie einen ALD-Prozess, einen CVD-Prozess oder ein Vakuumaufdampfverfahren gebildet werden. Der Strukturierungsprozess umfasst das Ausführen von einem oder mehreren Ätzprozessen. Die Gatefeldplatte140 kann aus TiN, Ti, Al, AlCu, Cu oder einem anderen geeigneten Metall hergestellt werden. Die Dicke der Gatefeldplatte140 liegt im Bereich von 100 bis 1200 Angström. - Die Gatefeldplatte
140 ist neben der dotierten GaN-Region120 angeordnet. Die Gatefeldplatte140 ist zwischen der dotierten GaN-Region120 und einem der ohmschen Kontakte136 gebildet. Die Gatefeldplatte140 deckt die dotierte GaN-Region120 nicht ab. Die Gatefeldplatte140 ist zu einem der ohmschen Kontakte136 elektrisch. - Die Ätzstoppschicht
134 wird verwendet, um die darunterliegende ARC-Schicht132 und den ohmschen Kontakt136 davor zu schützen, während des Prozesses des Ätzens der Gatefeldplatte140 geätzt zu werden. Die ARC-Schicht132 wird durch die Ätzstoppschicht134 geschützt, sodass die Fläche der ARC-Schicht132 glatt gehalten werden kann. Der ohmsche Kontakt136 wird auch durch die Ätzstoppschicht134 geschützt, sodass das Profil des ohmschen Kontaktes136 aufrechterhalten wird und das Problem von Metallverlust des ohmschen Kontaktes136 während des Prozesses des Definierens der Gatefeldplatte140 verhindert werden kann. - Unter Bezugnahme auf
7 ist eine weitere Dielektrikumschicht150 auf der Dielektrikumschicht122 gebildet. Die Dielektrikumschicht150 deckt auch die Gatefeldplatte140 und die ohmschen Kontakte136 ab. Die Dielektrikumschicht150 kann aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Dielektrikum mit niedriger Dielektrizitätskonstante oder einer Kombination davon hergestellt werden. Die Dielektrikumschicht150 ist durch einen Abscheidungsprozess wie einen ALD-Prozess gebildet. Die Dicke der Dielektrikumschicht150 liegt in einem Bereich von ungefähr 500 Angström bis zu ungefähr 5000 Angström. - Unter Bezugnahme auf
8 ist eine Öffnung152 gebildet, welche die Dielektrikumschichten122 und150 durchdringt, um mindestens einen Teil der dotierten GaN-Region120 freizulegen. Die Prozesse des Bildens der Öffnung152 umfassen das Bilden einer Maskenschicht wie eine Fotoresistschicht, die in der Dielektrikumschicht150 gebildet ist, und die Maskenschicht ist durch einen Lithografieprozess strukturiert, um mehrere Merkmale und mindestens eine Öffnung zu bilden, die durch die Merkmale auf der Dielektrikumschicht150 definiert ist. Die Struktur der Maskenschicht ist gemäß einer vorbestimmten IC-Struktur gebildet, bei der die Position der Öffnung der Maskenschicht im Wesentlichen die gleiche wie die Position der Öffnung152 ist. Der Lithografieprozess kann Fotoresistbeschichtung, Belichtung, Härten nach Belichtung und Entwickeln umfassen. Dann wird ein Ätzprozess ausgeführt, um die Öffnung152 auf der dotierten GaN-Region120 zu bilden. - Nachdem die Öffnung
152 gebildet wurde, um die dotierte GaN-Region120 freizulegen, wird ein Gatemetallstapel in der Öffnung152 gebildet und mit der dotierten GaN-Region120 verbunden. Der Gatemetallstapel wird auf der dotierten GaN-Region120 gebildet und zwischen den Source- und Drainkontakten (z. B. den ohmschen Kontakten136 ) eingeschoben. Der Gatemetallstapel umfasst eine Schicht aus leitfähigem Material, wie eine Metallschicht, die als eine Gateelektrode arbeitet, die für eine Spannungsanpassung und elektrische Kopplung mit dem Kanal konfiguriert ist. Gemäß unterschiedlichen Ausführungsformen kann der Gatemetallstapel unterschiedliche Zusammensetzungen aufweisen.9 bis12 zeigen die Variationen des Gatemetallstapels der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung. - In
9 umfasst der Gatemetallstapel160a ein oder mehrere Übergangsisolationsmerkmale, die unter der Metallschicht166 liegend angeordnet sind. Die dotierte GaN-Region120 ist eine p-dotierte GaN-Region. Das Übergangsisolationsmerkmal umfasst eine n-dotierte Halbleiterschicht164 und eine Aluminiumnitrid- (AlN) -Schicht162 , die zwischen der n-dotierten Halbleiterschicht164 und der p-dotierten GaN-Region120 angeordnet ist, wobei die Schichten als eine Diode konfiguriert sind. Bei einigen Ausführungsformen kann die AlN-Schicht162 mittels MOCVD oder einer anderen geeigneten Technik gebildet sein. Der Gatemetallstapel160a resultiert in einer Vorrichtung, die eine Anreicherungstyp- (E-Modus) - Vorrichtung ergibt. Bei einigen Ausführungsformen ist die n-dotierte Halbleiterschicht164 eine n-dotierte III-V-Verbindungsschicht. Bei einigen Ausführungsformen ist die n-dotierte III-V-Verbindungsschicht eine n-dotierte GaN-Schicht. Die n-dotierte GaN-Schicht164 wird durch einen n-Dotierstoff, wie z. B., aber nicht beschränkt auf, Silizium, Sauerstoff oder eine Kombination davon dotiert. Bei einigen Ausführungsformen kann die n-dotierte GaN-Schicht164 durch MOCVD oder eine andere geeignete Technik gebildet sein. Die p-dotierte GaN-Region120 ist durch einen p-Dotierstoff, wie z. B., aber nicht beschränkt auf, Magnesium, Kalzium, Zink, Beryllium, Kohlenstoff und Kombinationen davon dotiert. Bei einigen Ausführungsformen kann die p-dotierte GaN-Region120 durch MOCVD oder eine andere geeignete Technik gebildet sein. Die Metallschicht168 umfasst Ti, Mo, Pt, Cr, W, Ni, Al, AlCu, AlSiCu, Cu oder ein anderes geeignetes Material. In der in9 dargestellten Ausführungsform sind der Gatemetallstapel160a , die Source- und Drainkontakte136 und die 2DEG-Region116 (als ein Kanal) in der GaN-Schicht112 als ein E-Modus-Transistor konfiguriert, wobei der E-Modus-Transistor eingeschaltet wird, wenn eine positive Spannung, die an dem Gatestapel für die Durchlassspannung angelegt wird, groß genug ist. Ein derartig konfigurierter Transistor wird auch als ein E-Modus-Transistor mit hoher Elektronenbeweglichkeit (HEMT) bezeichnet. - Wenn in
10 die Metallschicht166 des Gatemetallstapels160b in direktem Kontakt mit der AIN-Schicht162 angeordnet wird, die über der p-dotierten GaN-Region120 angrenzend an die AlGaN-Schicht114 angeordnet ist, ergibt die resultierende Vorrichtung eine Schottky-Diode oder eine E-Modus-Vorrichtung mit niedriger Schwellenspannung. Bei einigen Ausführungsformen kann die AlN-Schicht162 mittels MOCVD oder einer anderen geeigneten Technik gebildet sein. Bei einigen Ausführungsformen wird die p-dotierte GaN-Region120 durch einen p-Dotierstoff, wie z. B., aber nicht beschränkt auf, Magnesium, Kalzium, Zink, Beryllium, Kohlenstoff und Kombinationen davon dotiert. Bei einigen Ausführungsformen kann die p-dotierte GaN-Region120 durch MOCVD oder eine andere geeignete Technik gebildet sein. - In
11 ist die p-dotierte Region120 ausgelassen und die Metallschicht166 des Gatemetallstapels160c in direktem Kontakt mit der AlGaN-Schicht114 angeordnet, wobei die resultierende Vorrichtung eine Verarmungs- (D-Modus) -Vorrichtung ergibt. Bei einigen Ausführungsformen sind der Gatemetallstapel160c , die Source- und Drainkontakte (z. B. die ohmschen Kontakte136 ) und die 2DEG-Region116 in der GaN-Schicht112 als ein D-Modus-Transistor konfiguriert, wobei die Vorrichtung bei null Gate-Source-Spannung selbstleitend ist. Daher kann der D-Modus-Transistor durch Ziehen des Gates mit einer negativen Spannung ausgeschaltet werden. Ein derartig konfigurierter Transistor wird auch als ein D-Modus-Transistor mit hoher Elektronenbeweglichkeit (HEMT) bezeichnet. - Jedoch kann bei einigen Ausführungsformen wie gezeigt in
12 die Halbleitervorrichtung mehrere E-Modus- und/oder D-Modus-HEMTs aufweisen. In12 ist der E-Modus-HEMT100a , der den Gatemetallstapel160a , die Source- und Drainkontakte136 und die 2DEG-Region116 (als ein Kanal) in der GaN-Schicht112 umfasst, auf dem Substrat110 gebildet. Der D-Modus HEMT100b , der den Gatemetallstapel160c , die Source- und Drainkontakte (z. B. die ohmschen Kontakte136 ) und die 2DEG-Region116 in der GaN-Schicht112 umfasst, ist auf dem Substrat110 gebildet. Der E-Modus HEMT100a und der D-Modus HEMT100b können den ohmschen Kontakt136 gemeinsam benutzen. - Unter Bezugnahme auf
13 wird eine weitere ARC-Schicht170 auf dem Gatemetallstapel160 gebildet, nachdem der Gatemetallstapel160 , der irgendeiner oder mehrere der Gatemetallstapel160a bis160c sein kann, welche die Zusammensetzungen und zuvor beschriebenen Strukturen aufweisen, auf der Halbleiterstruktur100 gebildet wurde. Die ARC-Schicht170 ist beispielsweise aus TiN, SiON oder einem anderen geeigneten Material hergestellt. Die ARC-Schicht170 ist durch einen Abscheidungs- und Ätzprozess gebildet. Bei einigen Ausführungsformen ist die ARC-Schicht170 mittels Zerstäubungsabscheidung, Verdampfung oder CVD abgeschieden. Die ARC-Schicht170 kann eine Dicke im Bereich von ungefähr 50 bis 1000 Angström aufweisen. - Unter Bezugnahme auf
14 ist eine Zwischenschichtdielektrikum- (ILD) -Schicht 180 auf dem Substrat110 abgeschieden. Die ILD-Schicht180 deckt die Dielektrikumschicht150 und den Gatemetallstapel160 und die ARC-Schicht170 ab. Die ILD-Schicht180 wird verwendet, um Kondensatormerkmale wie parallele leitende Metallleitungen zu isolieren und zu stützen. Die ILD-Schicht180 ist aus Dielektrikum hergestellt. Bei einigen Ausführungsformen ist die ILD-Schicht180 aus Materialien mit niedriger Dielektrizitätskonstante (k) (d. h., „Low-k“-Materialien) wie Oxid, fluoriertes Kieselglas (FSG), SiLK™, SiN oder einem anderen geeigneten Dielektrikum hergestellt. Bei einigen Ausführungsformen kann ein Glühprozess ausgeführt werden, um die Eigenschaften der elektrischen Isolierung der ILD-Schicht180 zu verbessern. Zusätzlich kann die ILD-Schicht180 dotiert werden, z. B. kohlenstoffdotiertes Oxid oder bor-/phosphordotiertes Oxid, um ihre Stufenabdeckungs- und Glüheigenschaften zu verbessern. Die Fläche der ILD-Schicht180 ist abgeflacht. Der Prozess des Abflachens der ILD-Schicht180 umfasst das Ausführen eines CMP-Prozesses. - Unter Bezugnahme auf
15 sind mehrere Durchkontaktierungen182 in der ILD-Schicht180 gebildet. Die Durchkontaktierungen182 sind zu den ARC-Schichten132 ,170 geführt. Die Durchkontaktierungen182 können durch einen oder mehrere Ätzprozesse gebildet sein. Abschnitte der Ätzstoppschicht134 sind ebenfalls entfernt, um die ARC-Schicht132 freizulegen. Das in dem Ätzprozess verwendete Ätzmittel kann eine hohe Selektivität zwischen der ARC-Schicht132 und den anderen Schichten wie der Ätzstoppschicht134 , der Dielektrikumschicht150 und der ILD-Schicht180 aufweisen. - Nachdem die Durchkontaktierungen
182 in der ILD-Schicht180 gebildet sind, um die ARC-Schichten132 und170 freizulegen, wird eine Metallschicht190 auf der ILD-Schicht180 gebildet und füllt die Durchkontaktierungen182 . Die Metallschicht190 kann durch einen oder mehrere Abscheidungsprozesse gebildet werden. Der Abscheidungsprozess kann Zerstäubungsabscheidung, Verdampfung oder chemische Gasphasenabscheidung (CVD) sein. Die Metallschicht190 ist aus Ti, Mo, Pt, Cr, W, Ni, Al, AlCu, AlSiCu, Cu oder einem anderen geeigneten Material hergestellt. - Unter Bezugnahme auf
16 ist die Metallschicht strukturiert und wird zu mehreren Metallkontakten192 , die jeweils elektrisch mit den ohmschen Kontakten136 verbunden sind. Die Metallkontakte192 durchdringen die Ätzstoppschicht134 , um mit der ARC-Schicht132 zu verbinden. Bei einigen Ausführungsformen bilden ein oder mehrere von den ohmschen Kontakten136 die ARC-Schicht132 und ein oder mehrere Metallkontakte192 eine Sourceelektrode200a ; ein oder mehrere von den ohmschen Kontakten136 , die ARC-Schicht132 und ein oder mehrere Metallkontakte192 bilden eine Drainelektrode200b ; ein oder mehrere von den Gatemetallstapeln160 , die ARC-Schicht170 und ein oder mehrere Metallkontakte192 bilden eine Gateelektrode200c . - Bei einigen Ausführungsformen ist die Gatefeldplatte
140 zwischen der Gateelektrode200c und der Drainelektrode200b angeordnet. Die Gatefeldplatte140 ist mit der Sourceelektrode200a elektrisch verbunden. Die Einführung der Gatefeldplatte140 spielte eine Rolle bei der Modulation am Gate, der Effekt von Kriechstrom zwischen State-Trap, um den Stromeinbrucheffekt einzuschränken; gleichzeitig mit der Einführung der Gatefeldplatten140 wurde das elektrische Feld zwischen der Gateelektrode200c und der Drainelektrode200b umverteilt. Ohne eine Gatefeldplatte weist die elektrische Feldstärke eine Spitzenregion zwischen der Gateelektrode200c und der Drainelektrode200b auf. Wenn jedoch die Gatefeldplatte140 zwischen der Gateelektrode200c und der Drainelektrode200b gebildet wird, wird die Region mit der maximalen elektrischen Feldstärke zur Drainelektrode200b erweiterte und die Spitze des elektrischen Feldes zwischen der Gateelektrode200c und der Drainelektrode200b reduziert, was die Durchbruchspannung der Vorrichtung in hohem Maße verbessern kann. Des Weiteren reduziert die Gatefeldplatte140 auch die Gate-zu-Drain-Kapazität (Cgd). - Es wird nun Bezug genommen auf
17 , die eine schematische Draufsicht der Halbleitervorrichtung gemäß einiger Ausführungsformen der Offenbarung ist. Die Halbleitervorrichtung kann mehrere E-Modus-HEMTs oder D-Modus-HEMTs umfassen. Die Halbleitervorrichtung umfasst eine Sourceleitung210 , eine Gateleitung220 , eine Drainleitung230 und eine Gatefeldplatte240 in einer parallelen Anordnung. Die Gateleitung220 umfasst mehrere der Gateelektroden200c linear angeordnet. Die Drainleitung230 umfasst mehrere Drainelektroden200b linear angeordnet. Bei einigen Ausführungsformen ist die Gateleitung220 zwischen der Sourceleitung210 und der Drainleitung230 angeordnet und die Gatefeldplatte240 ist zwischen der Gateleitung220 und der Drainleitung230 angeordnet. Die Halbleitervorrichtung umfasst weiter eine erste Metallleitung250 , die mit der Drainleitung230 verbunden und zur Drainleitung230 senkrecht ist. Die Halbleitervorrichtung umfasst weiter eine zweite Metallleitung260 , die zur Sourceleitung210 , der Gateleitung220 , der Drainleitung230 und der Gatefeldplatte240 senkrecht angeordnet ist. Die Sourceleitung210 und die Gatefeldplatte240 sind mit den Durchkontaktierungen der zweiten Metallleitung260 derart verbunden, dass die Gatefeldplatte240 mit der Sourceleitung210 durch die zweite Metallleitung260 elektrisch verbunden ist. Die Halbleitervorrichtung umfasst weiter eine dritte Metallleitung270 , die mit der Gateleitung220 verbunden und zur Gateleitung220 senkrecht ist. - Es wird nun Bezug genommen auf
18 , die eine schematische Draufsicht der Halbleitervorrichtung gemäß einigen Ausführungsformen der Offenbarung ist. Die Halbleitervorrichtung kann sowohl E-Modus-HEMTs als auch D-Modus HEMTs umfassen. Die Halbleitervorrichtung umfasst mehrere Sourceleitungen210 , mehrere Gateleitungen220 , mindestens eine Drainleitung230 und mehrere Gatefeldplatten240 in einer parallelen Anordnung. Jede der Gateleitungen220 umfasst mehrere der linear angeordneten Gateelektroden200c . Die Drainleitung230 umfasst mehrere linear angeordnete Drainelektroden200b . Bei einigen Ausführungsformen können E-Modus-HEMTs und die D-Modus-HEMTs die Drainleitung230 gemeinsam benutzen. Die Gateleitung220 ist zwischen der Sourceleitung210 und der Drainleitung230 angeordnet und die Gatefeldplatte240 zwischen der Gateleitung220 und der Drainleitung230 angeordnet. Das heißt, die Gatefeldplatten240 sind an gegenüberliegenden Seiten der Drainleitung230 angeordnet, die Gateleitungen220 sind an gegenüberliegenden Seiten der Gatefeldplatten240 angeordnet und die Sourceleitungen210 sind an gegenüberliegenden Seiten der Gateleitungen240 angeordnet. Die Halbleitervorrichtung umfasst weiter ein erstes Metall250 , das mit der Drainleitung230 verbunden und zur Drainleitung230 senkrecht ist. Die Halbleitervorrichtung umfasst weiter eine zweite Metallleitung260 , die senkrecht zu den Sourceleitungen210 , den Gateleitungen220 , der Drainleitung230 und den Gatefeldplatten240 angeordnet ist. Die Sourceleitungen210 und die Gatefeldplatten240 sind mit Durchkontaktierungen der zweiten Metallleitung260 verbunden, sodass die Gatefeldplatten240 mit den Sourceleitungen210 durch die zweite Metallleitung260 elektrisch verbunden sind. Die Halbleitervorrichtung umfasst weiter eine dritte Metallleitung270 , die mit den Gateleitungen220 verbunden und zu den Gateleitungen220 senkrecht ist. - Die Halbleitervorrichtung umfasst eine auf der ARC-Schicht gebildete Ätzstoppschicht, sodass die ARC-Schicht während des Prozesses des Bildens der Gatefeldplatte durch die Ätzstoppschicht geschützt ist. Das Profil des ohmschen Kontaktes wird aufrechterhalten und das Problem von Metallverlust des ohmschen Kontaktes während des Prozesses des Definierens der Gatefeldplatte kann verhindert werden.
- Eine Halbleitervorrichtung kann eine Galliumnitrid- (GaN) -Schicht auf einem Substrat, eine Aluminiumgalliumnitridschicht (AlGaN), die auf der GaN-Schicht angeordnet ist, einen Gatemetallstapel, der auf der AlGaN-Schicht angeordnet ist, mindestens einen ohmschen Kontakt, der auf der AlGaN-Schicht angeordnet ist, eine Gatefeldplatte, die zwischen dem ohmschen Kontakt und dem Gatemetallstapel angeordnet ist, eine Antireflexionsbeschichtungs-(ARC) -Schicht, die auf dem ohmschen Kontakt gebildet ist, und eine Ätzstoppschicht aufweisen, die auf der ARC-Schicht gebildet ist.
- Eine Halbleitervorrichtung kann eine erste III-V-Verbindungsschicht auf einem Substrat, eine zweite III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet, einen Gatemetallstapel, der auf der zweiten III-V-Verbindungsschicht angeordnet ist, einen Sourcekontakt und einen Drainkontakt, die an gegenüberliegenden Seiten des Gatemetallstapels angeordnet sind, eine Gatefeldplatte, die zwischen dem Gatemetallstapel und dem Drainkontakt angeordnet ist, eine Antireflexionsbeschichtungs- (ARC) -Schicht, die auf dem Sourcekontakt und dem Drainkontakt gebildet ist, und eine Ätzstoppschicht aufweisen, die auf der ARC-Schicht gebildet ist.
- Ein Verfahren zur Herstellung eines Halbleiters umfasst das Bilden einer ersten III-V-Verbindungsschicht auf einem Substrat, das Bilden einer zweiten III-V-Verbindungsschicht auf der ersten III-V-Verbindungsschicht, wobei sich ein Material der ersten III-V-Verbindungsschicht von dem der zweiten III-V-Verbindungsschicht unterscheidet, das Bilden einer Dielektrikumschicht auf der zweiten III-V-Verbindungsschicht, das Bilden eines ohmschen Kontaktes, der die Dielektrikumschicht durchdringt und mit der zweiten III-V-Verbindungsschicht verbindet, das Bilden einer Antireflexionsbeschichtungs- (ARC) -Schicht auf dem ohmschen Kontakt, das Bilden einer Ätzstoppschicht auf der ARC-Schicht und das Bilden einer Gatefeldplatte auf der Dielektrikumschicht unter Verwendung eines Abscheidungs- und Ätzprozesses.
- Das Vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann.
Claims (10)
- Verfahren zur Herstellung eines Halbleiters, umfassend: Bilden einer ersten III-V-Verbindungsschicht (112) auf einem Substrat (110); Bilden einer zweiten III-V-Verbindungsschicht (114) auf der ersten III-V-Verbindungsschicht (112), wobei sich ein Material der ersten III-V-Verbindungsschicht (112) von dem der zweiten III-V-Verbindungsschicht (114) unterscheidet; Bilden einer Dielektrikumschicht (122) auf der zweiten III-V-Verbindungsschicht (114); Bilden eines ohmschen Kontaktes (136), der die Dielektrikumschicht (122) durchdringt und eine Verbindung zu der zweiten III-V-Verbindungsschicht (114) herstellt; Bilden einer ARC-Schicht (132) auf dem ohmschen Kontakt (136); Bilden einer Ätzstoppschicht (134) auf der ARC-Schicht (132); Bilden einer Gatefeldplatte (140) auf der Dielektrikumschicht (122) unter Verwendung eines Abscheidungs- und Ätzprozesses; und Bilden einer weiteren Dielektrikumschicht (150) auf der Dielektrikumschicht (122) durch einen ALD-Prozess, wobei die weitere Dielektrikumschicht (150) auch die Gatefeldplatte (140) und den ohmschen Kontakt (136) abdeckt.
- Verfahren nach
Anspruch 1 , wobei ein Ätzmittel des Abscheidungs- und Ätzprozesses eine hohe Selektivität zwischen der Ätzstoppschicht (134) und der Gatefeldplatte (140) aufweist. - Verfahren nach
Anspruch 1 oder2 , weiter umfassend das Bilden eines Gatemetallstapels (160) auf der Dielektrikumschicht (122), wobei die Gatefeldplatte (140) zwischen dem Gatemetallstapel (160) und dem ohmschen Kontakt (136) angeordnet ist. - Verfahren nach einem der
Ansprüche 1 bis3 , weiter umfassend: Entfernen eines Abschnitts der Ätzstoppschicht (134), um die ARC-Schicht (132) freizulegen; und Bilden eines Metallkontaktes (192) auf der ARC-Schicht (132). - Verfahren nach einem der vorherigen Ansprüche, wobei die Ätzstoppschicht (134) aus Oxid oder Siliziumnitrid hergestellt ist; und/oder die ARC-Schicht (132) aus TiN hergestellt ist; und/oder die Gatefeldplatte aus TiN, Ti, Al, AlCu oder Cu hergestellt ist.
- Verfahren nach
Anspruch 4 , wobei der Metallkontakt (192) die Ätzstoppschicht (134) durchdringt, um einen Kontakt zu der ARC-Schicht (132) herzustellen. - Verfahren nach einem der vorherigen Ansprüche, weiterhin umfassend Bilden einer dotierten GaN-Region (120) zwischen dem Gatemetallstapel (160) und der AlGaN-Schicht (114).
- Verfahren nach einem der vorherigen Ansprüche, wobei eine 2DEG-Region (116) an dem Übergang der AlGaN-Schicht (114) und der GaN-Schicht (112) gebildet wird.
- Verfahren nach einem der vorherigen Ansprüche, wobei der ohmsche Kontakt (136) einen Sourcekontakt umfasst, wobei die Gatefeldplatte (140) mit dem Sourcekontakt elektrisch verbunden wird.
- Verfahren nach einem der
Ansprüche 1 bis8 , wobei der ohmsche Kontakt (136) einen Drainkontakt umfasst, wobei die Gatefeldplatte (140) zwischen dem Gatemetallstapel (160) und dem Drainkontakt angeordnet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/839,931 | 2015-08-29 | ||
US14/839,931 US9941384B2 (en) | 2015-08-29 | 2015-08-29 | Semiconductor device and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015114707A1 DE102015114707A1 (de) | 2017-03-02 |
DE102015114707B4 true DE102015114707B4 (de) | 2020-06-18 |
Family
ID=58010621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015114707.6A Active DE102015114707B4 (de) | 2015-08-29 | 2015-09-03 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (6) | US9941384B2 (de) |
KR (1) | KR101716049B1 (de) |
CN (1) | CN106486543B (de) |
DE (1) | DE102015114707B4 (de) |
TW (1) | TWI608568B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9941384B2 (en) | 2015-08-29 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating the same |
ITUB20155862A1 (it) * | 2015-11-24 | 2017-05-24 | St Microelectronics Srl | Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione |
US10741682B2 (en) * | 2016-11-17 | 2020-08-11 | Semiconductor Components Industries, Llc | High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance |
CN108630677B (zh) * | 2017-03-17 | 2022-03-08 | 智瑞佳(苏州)半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
TWI662701B (zh) * | 2017-09-05 | 2019-06-11 | 世界先進積體電路股份有限公司 | 高電子遷移率電晶體結構 |
US20190097001A1 (en) * | 2017-09-25 | 2019-03-28 | Raytheon Company | Electrode structure for field effect transistor |
CN107833916B (zh) * | 2017-10-13 | 2020-07-17 | 厦门市三安集成电路有限公司 | 一种高迁移率电子电晶体的制造方法 |
US10622551B2 (en) | 2017-11-29 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing techniques and devices for magnetic tunnel junction devices |
US10573516B2 (en) * | 2017-12-06 | 2020-02-25 | QROMIS, Inc. | Methods for integrated devices on an engineered substrate |
US10998434B2 (en) | 2017-12-22 | 2021-05-04 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
US10103239B1 (en) | 2017-12-28 | 2018-10-16 | Vanguard International Semiconductor Corporation | High electron mobility transistor structure |
GB2570318B (en) * | 2018-01-19 | 2022-03-09 | X Fab Semiconductor Foundries Gmbh | Ohmic contacts in semiconductor devices |
FR3077160B1 (fr) * | 2018-01-19 | 2022-01-21 | Commissariat Energie Atomique | Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre |
US11043563B2 (en) | 2018-03-12 | 2021-06-22 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for fabricating the same |
TWI676290B (zh) * | 2018-08-29 | 2019-11-01 | 世界先進積體電路股份有限公司 | 高電子移動率電晶體及其形成方法 |
CN110880532B (zh) * | 2018-09-06 | 2023-03-14 | 世界先进积体电路股份有限公司 | 高电子移动率晶体管及其形成方法 |
US10741666B2 (en) * | 2018-11-19 | 2020-08-11 | Vanguard International Semiconductor Corporation | High electron mobility transistor and method for forming the same |
US10573734B1 (en) | 2018-12-28 | 2020-02-25 | Vanguard International Semiconductor Corporation | High electron mobility transistor and method for forming the same |
US11925126B2 (en) * | 2019-03-03 | 2024-03-05 | The University Of Chicago | Technologies for tuning superconducting Josephson junctions |
US11101378B2 (en) | 2019-04-09 | 2021-08-24 | Raytheon Company | Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors |
CN110071173B (zh) * | 2019-04-30 | 2023-04-18 | 英诺赛科(珠海)科技有限公司 | 半导体装置及其制造方法 |
TWI706564B (zh) * | 2019-08-08 | 2020-10-01 | 世界先進積體電路股份有限公司 | 半導體結構及其形成方法 |
CN112420825A (zh) * | 2019-08-23 | 2021-02-26 | 世界先进积体电路股份有限公司 | 半导体结构及其形成方法 |
TWI812805B (zh) | 2019-11-05 | 2023-08-21 | 聯華電子股份有限公司 | 高電子遷移率電晶體及其製作方法 |
US11114532B2 (en) * | 2019-11-20 | 2021-09-07 | Vanguard International Semiconductor Corporation | Semiconductor structures and methods of forming the same |
US11545566B2 (en) * | 2019-12-26 | 2023-01-03 | Raytheon Company | Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement |
US11380767B2 (en) | 2020-04-28 | 2022-07-05 | Vanguard International Semiconductor Corporation | High electron mobility transistor and fabrication method thereof |
US11362190B2 (en) | 2020-05-22 | 2022-06-14 | Raytheon Company | Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers |
WO2022011633A1 (en) * | 2020-07-16 | 2022-01-20 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device structures and methods of manufacturing the same |
WO2022067644A1 (en) * | 2020-09-30 | 2022-04-07 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN112771678B (zh) * | 2020-12-25 | 2023-05-02 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
US20220293779A1 (en) * | 2021-03-15 | 2022-09-15 | Vanguard International Semiconductor Corporation | High electron mobility transistor and fabrication method thereof |
CN113506821B (zh) * | 2021-09-09 | 2021-12-14 | 深圳市时代速信科技有限公司 | 半导体器件 |
EP4244893A4 (de) * | 2022-01-18 | 2023-11-29 | Innoscience (Suzhou) Semiconductor Co., Ltd. | Auf nitrid basierende bidirektionale schaltvorrichtung für batterieverwaltung und verfahren zum herstellen derselben |
CN118043972A (zh) * | 2022-04-14 | 2024-05-14 | 英诺赛科(苏州)半导体有限公司 | 氮化物基半导体装置及其制造方法 |
TWI832676B (zh) * | 2022-06-09 | 2024-02-11 | 超赫科技股份有限公司 | 高電子遷移率電晶體之製造方法 |
CN117936569A (zh) * | 2024-03-22 | 2024-04-26 | 英诺赛科(珠海)科技有限公司 | 一种半导体器件以及制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038252B2 (en) * | 2004-02-27 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device using a nitride semiconductor |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US20140203289A1 (en) | 2013-01-21 | 2014-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Electron Mobility Transistors |
US20140252368A1 (en) * | 2013-03-08 | 2014-09-11 | Samsung Electronics Co., Ltd. | High-electron-mobility transistor |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713234B2 (en) * | 1999-02-18 | 2004-03-30 | Micron Technology, Inc. | Fabrication of semiconductor devices using anti-reflective coatings |
US7417267B2 (en) * | 2004-09-24 | 2008-08-26 | International Rectifier Corporation | Non-planar III-nitride power device having a lateral conduction path |
US7563662B2 (en) * | 2005-03-18 | 2009-07-21 | Freescale Semiconductor, Inc. | Processes for forming electronic devices including non-volatile memory |
US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
TWI462180B (zh) | 2009-06-26 | 2014-11-21 | United Microelectronics Corp | 蝕刻複合膜的方式 |
JP5649112B2 (ja) * | 2010-07-30 | 2015-01-07 | パナソニック株式会社 | 電界効果トランジスタ |
JP5776217B2 (ja) | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
US8772833B2 (en) * | 2011-09-21 | 2014-07-08 | Electronics And Telecommunications Research Institute | Power semiconductor device and fabrication method thereof |
US9159784B2 (en) * | 2011-11-17 | 2015-10-13 | Avogy, Inc. | Aluminum gallium nitride etch stop layer for gallium nitride based devices |
US8680535B2 (en) * | 2011-12-23 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor structure with improved breakdown voltage performance |
KR101927408B1 (ko) | 2012-07-20 | 2019-03-07 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
US9024324B2 (en) * | 2012-09-05 | 2015-05-05 | Freescale Semiconductor, Inc. | GaN dual field plate device with single field plate metal |
JP2014072379A (ja) | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP6085442B2 (ja) | 2012-09-28 | 2017-02-22 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
KR101927410B1 (ko) | 2012-11-30 | 2018-12-10 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
US8890106B2 (en) * | 2012-12-18 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Hybrid circuit of nitride-based transistor and memristor |
KR20140105056A (ko) | 2013-02-21 | 2014-09-01 | 홍익대학교 산학협력단 | 반도체 소자 및 그 제조방법 |
US8928037B2 (en) * | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US8916427B2 (en) * | 2013-05-03 | 2014-12-23 | Texas Instruments Incorporated | FET dielectric reliability enhancement |
US9847411B2 (en) * | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
TWI566328B (zh) * | 2013-07-29 | 2017-01-11 | 高效電源轉換公司 | 具有用於產生附加構件之多晶矽層的氮化鎵電晶體 |
JP2015032745A (ja) | 2013-08-05 | 2015-02-16 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2016139718A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
US9941384B2 (en) | 2015-08-29 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating the same |
-
2015
- 2015-08-29 US US14/839,931 patent/US9941384B2/en active Active
- 2015-09-03 DE DE102015114707.6A patent/DE102015114707B4/de active Active
- 2015-10-20 KR KR1020150145840A patent/KR101716049B1/ko active IP Right Grant
- 2015-11-02 TW TW104136037A patent/TWI608568B/zh active
-
2016
- 2016-01-07 CN CN201610008536.7A patent/CN106486543B/zh active Active
-
2018
- 2018-04-06 US US15/947,356 patent/US10134867B2/en active Active
- 2018-11-19 US US16/195,683 patent/US10686054B2/en active Active
-
2020
- 2020-06-15 US US16/901,555 patent/US11374107B2/en active Active
-
2021
- 2021-08-24 US US17/410,648 patent/US11901433B2/en active Active
-
2022
- 2022-07-05 US US17/857,719 patent/US20220336631A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038252B2 (en) * | 2004-02-27 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device using a nitride semiconductor |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US20140203289A1 (en) | 2013-01-21 | 2014-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Electron Mobility Transistors |
US20140252368A1 (en) * | 2013-03-08 | 2014-09-11 | Samsung Electronics Co., Ltd. | High-electron-mobility transistor |
Also Published As
Publication number | Publication date |
---|---|
CN106486543B (zh) | 2019-12-10 |
US20200312983A1 (en) | 2020-10-01 |
CN106486543A (zh) | 2017-03-08 |
US20170062581A1 (en) | 2017-03-02 |
US20210384319A1 (en) | 2021-12-09 |
KR20170026038A (ko) | 2017-03-08 |
US10134867B2 (en) | 2018-11-20 |
US20190109210A1 (en) | 2019-04-11 |
DE102015114707A1 (de) | 2017-03-02 |
US11901433B2 (en) | 2024-02-13 |
US10686054B2 (en) | 2020-06-16 |
KR101716049B1 (ko) | 2017-03-13 |
TWI608568B (zh) | 2017-12-11 |
US20220336631A1 (en) | 2022-10-20 |
US11374107B2 (en) | 2022-06-28 |
US20180233577A1 (en) | 2018-08-16 |
US9941384B2 (en) | 2018-04-10 |
TW201709419A (zh) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015114707B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102013105701B4 (de) | Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren | |
DE102015117874B4 (de) | Transistoren hoher elektronenmobilität und verfahren zu deren oberflächenbehandlung und passivierung | |
DE102016109876B4 (de) | Verfahren zum Herstellen eines HEMT-Transistors und HEMT-Transistor mit verbesserter Elektronenmobilität | |
CN105938799B (zh) | 半导体器件的制造方法和半导体器件 | |
DE102017119774B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102019113589A1 (de) | Transistorbauelement mit hoher elektronenmobilität (hemt) und verfahren zu seiner herstellung | |
DE102013010487A1 (de) | Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur | |
DE102013008512A1 (de) | Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht | |
DE102013008456A1 (de) | In-situ Sperren-Oxidationstechniken und -gestaltungen | |
DE102008013755A1 (de) | Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung | |
DE102014108625A1 (de) | Gate-stack für selbstsperrenden verbundhalbleitertransistor | |
DE112011103695T5 (de) | Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE102013002986B4 (de) | Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung | |
DE112018003323T5 (de) | Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung | |
DE102016109338A1 (de) | Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür | |
DE112011103772T5 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102021132381A1 (de) | Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren | |
DE102021115509A1 (de) | Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung | |
DE112011105316T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102014102467A1 (de) | Ladungsschutz für III-Nitrid-Vorrichtungen | |
DE102016116592A1 (de) | Semiconductor structure und herstellungsverfahren davon | |
DE102020126161B4 (de) | Reduzierung der Elektromigration | |
DE102017119356A1 (de) | Halbleiter-lithographie-ausrichtungsstruktur mit epitaxieblocker | |
DE102013210814A1 (de) | Verfahren zum Herstellen eines Transistors mit hoher Elektronenbeweglichkeit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0029778000 Ipc: H01L0021338000 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |