CN110880532B - 高电子移动率晶体管及其形成方法 - Google Patents

高电子移动率晶体管及其形成方法 Download PDF

Info

Publication number
CN110880532B
CN110880532B CN201811037757.2A CN201811037757A CN110880532B CN 110880532 B CN110880532 B CN 110880532B CN 201811037757 A CN201811037757 A CN 201811037757A CN 110880532 B CN110880532 B CN 110880532B
Authority
CN
China
Prior art keywords
layer
energy band
band adjusting
adjusting layer
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811037757.2A
Other languages
English (en)
Other versions
CN110880532A (zh
Inventor
周钰杰
林信志
洪章响
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201811037757.2A priority Critical patent/CN110880532B/zh
Publication of CN110880532A publication Critical patent/CN110880532A/zh
Application granted granted Critical
Publication of CN110880532B publication Critical patent/CN110880532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例提供一种高电子移动率晶体管及其形成方法，高电子移动率晶体管包括：缓冲层位于基板上；阻障层位于缓冲层上，通道区位于缓冲层中，邻近缓冲层与阻障层的界面；能带调整层位于阻障层上，由上而下包括第一能带调整层、第二能带调整层及第三能带调整层；钝化层位于阻障层上，邻接能带调整层；栅极电极位于能带调整层上，并与能带调整层电性连接；及源极/漏极电极，分别位于栅极电极的两相对侧，穿过钝化层，设于阻障层上；第一能带调整层、第二能带调整层、及第三能带调整层分别包括N型掺杂、未掺杂及P型掺杂三五族半导体或二六族半导体。

Description

高电子移动率晶体管及其形成方法
技术领域
本发明实施例是有关于一种半导体技术，特别是有关于一种高电子移动率晶体管及其形成方法。
背景技术
高电子移动率晶体管(High Electron Mobility Transistor，HEMT)因具有高崩溃电压、高输出电压等优点，广泛应用于高功率半导体装置当中，以满足消费电子产品、通讯硬体、电动车、或家电市场需求。
增强型(enhancement mode，E-mode)高电子移动率晶体管在未外加栅极电压时，即为截止状态。传统上，使用P型三五族半导体与栅极电性连接以做为能带调整层。随着超高压应用的需求，需要更高的高电子移动率晶体管的阈值电压(threshold voltage，Vt)。然而，产生的栅极漏电亦更大，而易造成元件损伤。
虽然现有的高电子移动率晶体管大致符合需求，但并非各方面皆令人满意，特别是提升高电子移动率晶体管的阈值电压与降低其栅极漏电仍需进一步改善。
发明内容
根据一实施例，本发明提供一种高电子移动率晶体管包括：缓冲层，位于基板上；阻障层，位于缓冲层上，通道区位于缓冲层中，邻近缓冲层与阻障层的界面；能带调整层，位于阻障层上，由上而下包括第一能带调整层、第二能带调整层及第三能带调整层；钝化层，位于阻障层上，邻接能带调整层；栅极电极，位于能带调整层上，并与能带调整层电性连接；及源极/漏极电极，分别位于栅极电极的两相对侧，穿过钝化层，设于阻障层上；第一能带调整层包括N型掺杂三五族半导体或N型掺杂二六族半导体，第二能带调整层包括未掺杂三五族半导体或未掺杂二六族半导体，第三能带调整层包括P型掺杂三五族半导体或P型掺杂二六族半导体。
根据其他的实施例，本发明提供一种高电子移动率晶体管的形成方法，包括：形成缓冲层于基板上；形成阻障层于缓冲层上，通道区位于缓冲层中，邻近缓冲层与阻障层的界面；形成一能带调整层于阻障层上，由上而下包括第一能带调整层、第二能带调整层及第三能带调整层；形成钝化层于阻障层上，邻接能带调整层；形成栅极电极于能带调整层上，并与能带调整层电性连接；及形成源极/漏极电极分别位于栅极电极的两相对侧，穿过钝化层，设于阻障层上；第一能带调整层包括N型掺杂三五族半导体或N型掺杂二六族半导体，第二能带调整层包括未掺杂三五族半导体或未掺杂二六族半导体，第三能带调整层包括P型掺杂三五族半导体或P型掺杂二六族半导体。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举数个实施例，并配合所附图式，作详细说明如下。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1～图3、图4A、图4B、图4C、图5～图8是根据一些实施例绘示出形成高电子移动率晶体管不同阶段的剖面示意图。
图9是根据一些实施例所绘示的高电子移动率晶体管的漏极电流-栅极电压图。
图10是根据一些实施例所绘示的高电子移动率晶体管的栅极电流-栅极电压图。
100～高电子移动率晶体管
102～基板
104～缓冲层
106～阻障层
108～通道区
110～能带调整层
110a～第一能带调整层
110b～第二能带调整层
110c～第三能带调整层
110P～能带调整层
110NP～能带调整层
112～第一钝化层
112a～第二钝化层
114～源极/漏极电极
116～栅极电极
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外，其中可能用到与空间相对用词，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词，这些空间相对用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相对用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。
在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。
虽然所述的一些实施例中的步骤以特定顺序进行，这些步骤亦可以其他合逻辑的顺序进行。在不同实施例中，可替换或省略一些所述的步骤，亦可于本发明实施例所述的步骤之前、之中、及/或之后进行一些其他操作。本发明实施例中的高电子移动率晶体管可加入其他的特征。在不同实施例中，可替换或省略一些特征。
本发明实施例提供一种高电子移动率晶体管(high electron mobilitytransistor，HEMT)，在栅极下方形成能带调整层，其由上而下依序为N型掺杂、未掺杂及P型掺杂三五族半导体或二六族半导体的能带调整层结构，可有效提高阈值电压，并降低栅极漏电。
图1至图8是根据一些实施例绘示出形成高电子移动率晶体管100不同阶段的剖面示意图。如图1所绘示，提供一基板102。在一些实施例中，此基板102可为Al2O3(蓝宝石(sapphire))基板。此外，上述半导体基板亦可为元素半导体，包括硅(silicon)或锗(germanium)；化合物半导体，包括氮化镓(gallium nitride，GaN)、碳化硅(siliconcarbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indiumphosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。在一些实施例中，基板102可为单晶基板、多层基板(multi-layer substrate)、梯度基板(gradient substrate)、其他适当的基板或上述的组合。此外，基板102也可以是绝缘层上覆半导体(semiconductor on insulator)基板，上述绝缘层覆半导体基板可包括底板、设置于底板上的埋藏氧化层或设置于埋藏氧化层上的半导体层。
接着，如图2所绘示，在基板102上形成缓冲层104。在一些实施例中，缓冲层104包括III-V族半导体，例如GaN。缓冲层104亦可包括AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族半导体材料或上述的组合。在一些实施例中，缓冲层104厚度小于20μm。在一些实施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有机金属气相沉积法(metalorganic chemical vapor deposition，MOCVD)、氢化物气相磊晶法(hydride vapor phase epitaxy，HVPE)、其他适当的方法或上述的组合在基板102上形成缓冲层104。
接着，如图3所绘示，在缓冲层104上形成阻障层106，在一些实施例中，阻障层106包括与缓冲层104相异的材料。阻障层106可包括III-V族半导体，例如AlxGa1-xN，其中0<x<1。阻障层106亦可包括GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族材料或上述的组合。在一些实施例中，阻障层106厚度小于100nm。在一些实施例中，可使用分子束磊晶法、有机金属气相沉积法、氢化物气相磊晶法、其他适当的方法或上述的组合在缓冲层104上形成阻障层106。
由于缓冲层104与阻障层106的材料相异，其能带间隙(band gap)不同，缓冲层104与阻障层106的界面处形成异质接面(heterojunction)。异质接面处的能带弯曲，导带(conduction band)弯曲深处形成量子井(quantum well)，将压电效应(Piezoelectricity)所产生的电子约束于量子井中，因此在缓冲层104与阻障层106的界面处形成二维电子气(two-dimensional electron gas，2DEG)，进而形成导通电流。如图3所示，在缓冲层104与阻障层106的界面处形成通道区108，通道区108即为二维电子气形成导通电流之处。
接着，如图4A所绘示，在阻障层106上形成能带调整层(band adjustment layer)110。在一些实施例中，能带调整层110由上而下包括第一能带调整层110a、第二能带调整层110b、第三能带调整层110c。在一些实施例中，第一能带调整层110a与第二能带调整层110b直接接触，且第二能带调整层110b与第三能带调整层110c直接接触。
在一些实施例中，第三能带调整层110c包括P型掺杂三五族半导体或P型掺杂二六族半导体。举例而言，第三能带调整层110c包括P型掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe、SiGe、SiC或ZnS。在一些实施例中，第三能带调整层110c是以Mg、Zn、Ca、Be、Sr、Ba、Ra、C、Ag、Au、Li或Na进行P型掺杂，其P型掺杂浓度介于1E15/cm3至1E25/cm3之间。在一些实施例中，第三能带调整层110c的厚度为能带调整层110的厚度的1％至99％，较佳为能带调整层110的厚度的50％至90％，第三能带调整层110c的厚度介于1nm至1000nm。在一些实施例中，可通过调整第三能带调整层110c的P型掺杂浓度以及厚度调整能带的高低。举例而言，第三能带调整层110c的P型掺杂浓度较高以及厚度较厚时，能带可能较高，因而在通道区108中所产生的二维电子气可能较少。反之，第三能带调整层110c的P型掺杂浓度较低以及厚度较薄时，能带可能较低，因而在通道区108中所产生的二维电子气可能较多。在一些实施例中，可使用分子束磊晶法、有机金属气相沉积法、化学气相沉积法、氢化物气相磊晶法，在阻障层106上沉积P型掺杂三五族半导体材料或P型掺杂二六族半导体材料以形成第三能带调整层110c。
在一些实施例中，第二能带调整层110b包括未掺杂三五族半导体或未掺杂二六族半导体。举例而言，第二能带调整层110b包括未掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe、SiGe、SiC或ZnS。在一些实施例中，第二能带调整层110b的厚度为能带调整层110的厚度的1％至99％，较佳为能带调整层110的厚度的10％至50％。在一些实施例中，第二能带调整层110b厚度介于10nm至1000nm。第二能带调整层110b的厚度若太厚，则栅极电阻太高，第二能带调整层110b的厚度若太薄，则在对能带调整层110施加逆向偏压时空乏区太小，无法有效降低栅极漏电。在一些实施例中，可使用分子束磊晶法、有机金属气相沉积法、化学气相沉积法、氢化物气相磊晶法，在第三能带调整层110c上沉积未掺杂三五族半导体材料或未掺杂二六族半导体材料以形成第二能带调整层110b。
在一些实施例中，第一能带调整层110a包括N型掺杂三五族半导体或N型掺杂二六族半导体。举例而言，第一能带调整层110a包括N型掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe、SiC、SiGe、或ZnS。在一些实施例中，第一能带调整层110a是以Si、C、Ge、Sn、Pb、Cl、Br、或I进行N型掺杂，其N型掺杂浓度介于1E15/cm3至1E25/cm3之间。在一些实施例中，第一能带调整层110a的厚度为能带调整层110的厚度的1％至99％，较佳为能带调整层110的厚度的10％至50％，第一能带调整层110a的厚度介于1nm至1000nm。在一些实施例中，可通过调整第一能带调整层110a的N型掺杂浓度以及厚度调整能带的高低。举例而言，当第一能带调整层110a的N型掺杂浓度较高以及厚度较厚时，在高电子移动率晶体管100开启(栅极电压大于零)时，能带调整层110整体能带较不易降低。反之，当第一能带调整层110a的N型掺杂浓度较低以及厚度较薄时，在高电子移动率晶体管100开启(栅极电压大于零)时，能带调整层110整体能带较容易降低。在一些实施例中，可使用分子束磊晶法、有机金属气相沉积法、化学气相沉积法、氢化物气相磊晶法，在第二能带调整层110b上沉积N型掺杂三五族半导体材料或N型掺杂二六族半导体材料以形成第一能带调整层110a。
在一些实施例中，第一能带调整层110a、第二能带调整层110b、及第三能带调整层110c可包括同一种三五族半导体材料或二六族半导体材料，通过N型掺杂、未掺杂、P型掺杂的掺质及浓度调整能带调整层110的能带结构。在另一些实施例中，第一能带调整层110a、第二能带调整层110b及第三能带调整层110c可包括不同三五族半导体材料或二六族半导体材料，可通过不同材料不同的能带结构，以及N型掺杂、未掺杂、P型掺杂的掺质及浓度调整能带调整层110的能带结构。
接着，可通过微影及蚀刻制程将第一能带调整层110a、第二能带调整层110b、及第三能带调整层110c图案化而形成能带调整层110。微影制程可包括光阻涂布(例如旋转涂布)、软烤(soft baking)、罩幕对准、曝光图案、曝光后烘烤、光阻显影、清洗及干燥(例如硬烤(hard baking))、其他合适的技术或上述的组合。蚀刻制程可包括干蚀刻制程(例如反应离子蚀刻、非等向性电浆蚀刻)、湿蚀刻制程或上述的组合。在一些实施例中，能带调整层110位于后续将形成的栅极电极的下方。
值得注意的是，在前述说明中，是分别沉积第三能带调整层110c、第二能带调整层110b及第一能带调整层110a后再一起图案化而形成能带调整层110。然而，本发明实施例并不以此为限。在一些实施例中，可在分别沉积第三能带调整层110c、第二能带调整层110b及第一能带调整层110a后分别图案化以形成能带调整层能带调整层110。
相较于如图4B所示的仅包括第三能带调整层110c的P能带调整层结构110P或如图4C所示的由上而下仅包括第一能带调整层110a及第三能带调整层110c的NP能带调整层结构110NP，通过形成由上而下包括第一能带调整层110a、第二能带调整层110b、第三能带调整层110c的NIP能带调整层110可提高高电子移动率晶体管100开启(栅极电压大于零)时的能带。如此一来，缓冲层104与阻障层106的界面处的导带能量较高，导致通道区108中二维电子气较少。若欲于通道区108形成导通电流，需再增加栅极电压，才能使能带下降，形成导通电流。因此，NIP能带调整层结构110可提升高电子移动率晶体管100的阈值电压，消除超高压杂讯干扰。在一些实施例中，具有NIP能带调整层结构110的电子移动率晶体管100可适用于大于1000V的应用。
此外，相较于P能带调整层结构110P或NP能带调整层结构110NP，NIP能带调整层结构110在高电子移动率晶体管100开启(栅极电压大于零)时是逆向偏压，此时第二能带调整层110b可使空乏区变大。如此一来，栅极漏电可大幅降低，因而可增加栅极电压操作范围。
值得注意的是，在图4A中能带调整层110包括三层能带调整层110a、110b、110c，然而，本发明实施例并不以此为限，能带调整层110可包括三层以上的能带调整层，其整体而言由上而下包括N型掺杂三五族半导体或N型掺杂二六族半导体、未掺杂三五族半导体或未掺杂二六族半导体及P型掺杂三五族半导体或P型掺杂二六族半导体，视制程需求而定。
接着，如图5所示，形成第一钝化层112于阻障层106上并邻接能带调整层110。在一些实施例中，第一钝化层112可包括SiO2、SiN3、SiON、Al2O3、AlN、聚亚酰胺(polyimide，PI)、苯环丁烯(benzocyclobutene，BCB)、聚苯并恶唑(polybenzoxazole，PBO)、其他绝缘材料或上述的组合。第一钝化层112厚度介于1nm至1000nm之间。在一些实施例中，可使用有机金属气相沉积法、化学气相沉积法、旋转涂布法、其他适当的方法、或上述的组合形成第一钝化层112。在一些实施例中，第一钝化层112可毯覆性地(blanketly)形成于阻障层106及能带调整层110上。接着，第一钝化层112可经化学机械研磨(chemical mechanical polishing，CMP)而具有平坦的上表面。在一些实施例中，第一钝化层112的顶表面与能带调整层110的顶表面等高。第一钝化层112可保护下方的膜层，并提供物理隔离及结构支撑。
接着，如图6所示，形成源极/漏极电极114，其穿过第一钝化层112，设置于阻障层106上。在一些实施例中，源极/漏极电极114各自可包括Ti、Al、W、Au、Pd、其他适当的金属材料、其合金或上述的组合。在一些实施例中，可进行微影制程及蚀刻制程，于第一钝化层112中形成源极/漏极电极开口，接着以化学气相沉积法、物理气相沉积法(例如蒸镀或溅镀)、电镀、原子层沉积法、其他适当的方法或上述的组合于第一钝化层112上沉积导电材料并填入上述源极/漏极电极开口中，之后以蚀刻制程去除开口以外的导电材料，以形成源极/漏极电极114。
接着，如图7所示，形成第二钝化层112a于第一钝化层112、能带调整层110、及源极/漏极电极114上。在一些实施例中，第二钝化层112a可包括SiO2、SiN3、SiON、Al2O3、AlN、聚亚酰胺(polyimide，PI)、苯环丁烯(benzocyclobutene，BCB)、聚苯并恶唑(polybenzoxazole，PBO)、其他绝缘材料或上述的组合。在一些实施例中，第一钝化层112与第二钝化层112a材料相同。在另一些实施例中，第一钝化层112与第二钝化层112a材料不同。第二钝化层112a厚度介于1nm至1000nm之间。在一些实施例中，可使用有机金属气相沉积法、化学气相沉积法、旋转涂布法、其他适当的方法或上述的组合形成第二钝化层112a。在一些实施例中，可顺应性地(conformally)形成第二钝化层112a于第一钝化层112、能带调整层110及源极/漏极电极114上。
接着，如图8所绘示，形成栅极电极116于能带调整层110上。在一些实施例中，栅极电极116可包括多晶硅、金属(例如钨、钛、铝、铜、钼、镍、铂、其相似物、或以上的组合)、金属合金、金属氮化物(例如氮化钨、氮化钼、氮化钛、氮化钽、其相似物或以上的组合)、金属硅化物(例如硅化钨、硅化钛、硅化钴、硅化镍、硅化铂、硅化铒、其相似物或以上的组合)、金属氧化物(氧化钌、氧化铟锡、其相似物或以上的组合)、其他适用的导电材料或上述的组合。在一些实施例中，可进行微影制程及蚀刻制程，以于第二钝化层112a中形成栅极开口，接着使用化学气相沉积制程(例如低压气相沉积制程或电浆辅助化学气相沉积制程)、物理气相沉积制程(例如电阻加热蒸镀法、电子束蒸镀法、或溅镀法)、电镀法、原子层沉积制程、其他合适的制程、或上述的组合于第二钝化层112a上沉积导电材料，并填入上述栅极开口中，之后以蚀刻制程去除开口以外的导电材料以形成栅极电极116。在一些实施例中，栅极电极116与能带调整层110上电性连接。
如上所述，通过于栅极下方由上而下形成包括N型掺杂三五族半导体或N型掺杂二六族半导体、未掺杂三五族半导体或未掺杂二六族半导体、及P型掺杂三五族半导体或P型掺杂二六族半导体的NIP能带调整层，可提高高电子移动率晶体管的阈值电压，消除超高压杂讯干扰，并可降低栅极漏电电流，以增加栅极操作范围。
图9是根据一些实施例所绘示的高电子移动率晶体管的漏极电流-栅极电压图。虚线数据代表高电子移动率晶体管包括P能带调整层结构110P，炼线数据代表高电子移动率晶体管包括NP能带调整层结构110NP，实线数据代表高电子移动率晶体管包括NIP能带调整层110。
如图9所示，在相同漏极电流之下，具有NIP结构能带调整层110的高电子移动率晶体管的栅极电压较大。亦即，具有NIP结构能带调整层110的高电子移动率晶体管的阈值电压较大。因此，NIP结构能带调整层110在高电子移动率晶体管开启(栅极电压大于零)时，可有效增加阈值电压。
图10是根据一些实施例所绘示的高电子移动率晶体管的栅极电流-栅极电压图。虚线数据代表高电子移动率晶体管包括P能带调整层结构110P，炼线数据代表高电子移动率晶体管包括NP能带调整层结构110NP，实线数据代表高电子移动率晶体管包括NIP能带调整层110。
如图10所示，在相同的栅极电压下，具有NIP结构能带调整层110的高电子移动率晶体管的栅极电流较小。亦即，具有NIP结构能带调整层110的高电子移动率晶体管的栅极漏电较小。因此，NIP结构能带调整层110可有效增加栅极操作的范围。
综上所述，本发明实施例提供一种形成高电子移动率晶体管的方法，于栅极下方由上而下形成包括N型掺杂三五族半导体或N型掺杂二六族半导体、未掺杂三五族半导体或未掺杂二六族半导体及P型掺杂三五族半导体或P型掺杂二六族半导体的能带调整层(NIP结构能带调整层)，可提高高电子移动率晶体管的阈值电压，消除超高压杂讯干扰，并可降低栅极漏电电流，以增加栅极操作范围。
应注意的是，虽然以上描述了本发明一些实施例的优点与功效，但并非各个实施例都需要达到所有的优点与功效。
上述内容概述许多实施例的特征，因此任何本领域技术人员，可更加理解本发明实施例的各面向。任何本领域技术人员，可能无困难地以本发明实施例为基础，设计或修改其他制程及结构，以达到与本发明实施例相同的目的及/或得到相同的优点。任何本领域技术人员也应了解，在不脱离本发明实施例的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明权利要求的精神及范围。

Claims (20)

1.一种高电子移动率晶体管，包括：
一缓冲层，位于一基板上；
一阻障层，位于该缓冲层上，其中一通道区位于该缓冲层中，邻近该缓冲层与该阻障层的一界面；
一能带调整层，位于该阻障层上，由上而下包括一第一能带调整层、一第二能带调整层及一第三能带调整层；
一第一钝化层，位于该阻障层上，邻接该能带调整层；且该能带调整层完全嵌入该第一钝化层中；
一栅极电极，位于该能带调整层上，并与该能带调整层电性连接；
一源极/漏极电极，分别位于该栅极电极的两相对侧，穿过该第一钝化层，设于该阻障层上；
一第二钝化层，位于该能带调整层的顶表面上；
其中该第一能带调整层包括N型掺杂三五族半导体或N型掺杂二六族半导体，该第二能带调整层包括未掺杂三五族半导体或未掺杂二六族半导体，该第三能带调整层包括P型掺杂三五族半导体或P型掺杂二六族半导体。
2.如权利要求1所述的高电子移动率晶体管，其中该第一能带调整层与该第二能带调整层直接接触，且该第二能带调整层与该第三能带调整层直接接触。
3.如权利要求1所述的高电子移动率晶体管，其中该第二能带调整层包括未掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe或ZnS。
4.如权利要求1所述的高电子移动率晶体管，其中该第二能带调整层厚度介于1nm至1000nm。
5.如权利要求1所述的高电子移动率晶体管，其中该第二能带调整层的厚度为该能带调整层的厚度的1％至99％。
6.如权利要求1所述的高电子移动率晶体管，其中该第一能带调整层包括N型掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe或ZnS。
7.如权利要求1所述的高电子移动率晶体管，其中该第一能带调整层以Si、C、Ge、Sn、Pb、Cl、Br或I进行掺杂。
8.如权利要求1所述的高电子移动率晶体管，其中该第一能带调整层的N型掺杂浓度介于1E15/cm3至1E25/cm3之间。
9.如权利要求1所述的高电子移动率晶体管，其中该第一能带调整层的厚度为该能带调整层的厚度的1％至99％。
10.如权利要求1所述的高电子移动率晶体管，其中该第三能带调整层包括P型掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe或ZnS。
11.如权利要求1所述的高电子移动率晶体管，其中该第三能带调整层以Mg、Zn、Ca、Be、Sr、Ba、Ra、C、Ag、Au、Li或Na进行掺杂。
12.如权利要求1所述的高电子移动率晶体管，其中该第三能带调整层的P型掺杂浓度介于1E15/cm3至1E25/cm3之间。
13.如权利要求1所述的高电子移动率晶体管，其中该第三能带调整层的厚度为该能带调整层的厚度的1％至99％。
14.如权利要求1所述的高电子移动率晶体管，其中该阻障层包括AlxGa1-xN，其中0<x<1。
15.如权利要求1所述的高电子移动率晶体管，其中该缓冲层包括GaN。
16.如权利要求1所述的高电子移动率晶体管，其中该钝化层包括SiO2、SiN3、SiON、Al2O3、AlN、聚亚酰胺、苯环丁烯或聚苯并恶唑。
17.一种高电子移动率晶体管的形成方法，包括：
形成一缓冲层于一基板上；
形成一阻障层于该缓冲层上，其中一通道区位于该缓冲层中，邻近该缓冲层与该阻障层的一界面；
形成一能带调整层于该阻障层上，由上而下包括一第一能带调整层、一第二能带调整层及一第三能带调整层；
形成一第一钝化层于该阻障层上，邻接该能带调整层，且该能带调整层完全嵌入该第一钝化层中；
形成一栅极电极于该能带调整层上，并与该能带调整层电性连接；及
形成一源极/漏极电极分别位于该栅极电极的两相对侧，穿过该第一钝化层，设于该阻障层上；
形成一第二钝化层于该能带调整层的顶表面上；
其中该第一能带调整层包括N型掺杂三五族半导体或N型掺杂二六族半导体，该第二能带调整层包括未掺杂三五族半导体或未掺杂二六族半导体，该第三能带调整层包括P型掺杂三五族半导体或P型掺杂二六族半导体。
18.如权利要求17所述的高电子移动率晶体管的形成方法，其中该第二能带调整层包括未掺杂的GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、InGaAs、CdS、CdTe或ZnS。
19.如权利要求17所述的高电子移动率晶体管的形成方法，其中该第二能带调整层厚度介于1nm至1000nm。
20.如权利要求17所述的高电子移动率晶体管的形成方法，其中该第二能带调整层的厚度为该能带调整层的厚度的1％至99％。
CN201811037757.2A 2018-09-06 2018-09-06 高电子移动率晶体管及其形成方法 Active CN110880532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811037757.2A CN110880532B (zh) 2018-09-06 2018-09-06 高电子移动率晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811037757.2A CN110880532B (zh) 2018-09-06 2018-09-06 高电子移动率晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN110880532A CN110880532A (zh) 2020-03-13
CN110880532B true CN110880532B (zh) 2023-03-14

Family

ID=69727011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811037757.2A Active CN110880532B (zh) 2018-09-06 2018-09-06 高电子移动率晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN110880532B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8866192B1 (en) * 2013-07-17 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US10014402B1 (en) * 2016-12-14 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistor (HEMT) device structure
US10002956B1 (en) * 2017-08-31 2018-06-19 Vanguard International Semiconductor Corporation High electron mobility transistor

Also Published As

Publication number Publication date
CN110880532A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US10573734B1 (en) High electron mobility transistor and method for forming the same
CN110071173B (zh) 半导体装置及其制造方法
CN111509041B (zh) 半导体器件及其制造方法
CN111490100B (zh) 半导体装置及其制造方法
US10002956B1 (en) High electron mobility transistor
CN109524460B (zh) 高空穴移动率晶体管
CN111613665B (zh) 半导体装置及其制造方法
US10256332B1 (en) High hole mobility transistor
CN110634867B (zh) 半导体装置及其制造方法
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US11527606B2 (en) Semiconductor device and method for forming the same
CN111527610A (zh) 半导体装置及其制造方法
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
CN107068748B (zh) 半导体功率元件
TWI676290B (zh) 高電子移動率電晶體及其形成方法
CN110875383B (zh) 半导体装置及其制造方法
US10431676B2 (en) Semiconductor device and method for forming the same
CN111129118A (zh) 半导体器件及其制造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN110880532B (zh) 高电子移动率晶体管及其形成方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN112768419A (zh) 一种半导体装置封装
CN110034171B (zh) 高电子移动率晶体管
CN111106163A (zh) 半导体器件及其制造方法
CN215496684U (zh) 一种半导体装置封装

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant