DE102021132381A1 - Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren - Google Patents

Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren Download PDF

Info

Publication number
DE102021132381A1
DE102021132381A1 DE102021132381.9A DE102021132381A DE102021132381A1 DE 102021132381 A1 DE102021132381 A1 DE 102021132381A1 DE 102021132381 A DE102021132381 A DE 102021132381A DE 102021132381 A1 DE102021132381 A1 DE 102021132381A1
Authority
DE
Germany
Prior art keywords
gate
source
drain
layer
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021132381.9A
Other languages
English (en)
Inventor
Johnatan A. Kantarovsky
Mark D. Levy
Jeonghyun Hwang
Siva P. Adusumilli
Ajay Raman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102021132381A1 publication Critical patent/DE102021132381A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Offenbart sind ein Transistor und ein Verfahren zum Bilden des Transistors. Das Verfahren umfasst ein gleichlaufendes Bilden von Gate- und Source-/Drain-Öffnungen durch eine oberste Schicht (d.h. eine Dielektrikumsschicht) in einem Stapel von Schichten. Das Verfahren kann ferner umfassen: ein Abscheiden und Strukturieren eines Gate-Leitermaterials so, dass eine erste Gate-Sektion in der Gate-Öffnung ist und eine zweite Gate-Sektion über der Gate-Öffnung ist, und so, dass die Source-/Drain-Öffnungen exponiert sind; ein Erstrecken der Tiefe der Source-/Drain-Öffnungen; und ein Abscheiden und Strukturieren eines Source-/Drain-Leitermaterials so, dass eine erste Source-/Drain-Sektion in jeder Source-/Drain-Öffnung ist und eine zweite Source-/Drain-Sektion über jeder Source-/Drain-Öffnung ist. Alternativ kann das Verfahren umfassen: ein Bilden eines Stopfens in der Gate-Öffnung und von Seitenwand-Spacern in den Source-/Drain-Öffnungen; ein Erstrecken der Tiefe von Source-/Drain-Öffnungen; ein Abscheiden und Strukturieren des Source-/Drain-Leitermaterials; und anschließend ein Abscheiden und Strukturieren des Gate-Leitermaterials.

Description

  • HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Transistoren, wie etwa III-V-Transistoren mit hoher Elektronenmobilität (high electron mobility transistors; HEMTs), III-V-Metall-Isolator-Halbleiter-HEMTs (metal-insulator-semiconductor HEMTs; MISHEMTs) oder andere Typen von Transistoren. Insbesondere betrifft die vorliegende Erfindung Ausführungsformen eines Verfahrens zum Bilden eines Transistors so, dass eine Anschlussfehlausrichtung vermieden wird, und eine Struktur, die gemäß dem Verfahren gebildet ist.
  • Beschreibung des Stands der Technik
  • III-V-Halbleitervorrichtungen, wie etwa Transistoren mit hoher Elektronenmobilität (high electron mobility transistors; HEMTs) und Metall-Isolator-Halbleiter-HEMTs (metal-insulator-semiconductor HEMTs; MISHEMTs) sind als eine führende Technologie für Radiofrequenz (RF)- und Millimeterwellen (mmWave) (z.B. 3-300GHz)-Drahtlosanwendungen in Erscheinung getreten. Da jedoch Vorrichtungsgrößen weiterhin reduziert werden, um eine bessere Performance zu ermöglichen, können HEMTs und MISHEMTs sowie andere Transistortypen unter Fehlern aufgrund einer Fehlausrichtung der Anschlüsse und insbesondere einer Fehlausrichtung der Gate- und Source-/Drain-Anschlüsse während der Fertigung leiden.
  • KURZER ABRISS
  • Hierin offenbart sind Ausführungsformen einer Halbleiterstruktur. Die Halbleiterstruktur kann einen Stapel von Schichten auf einem Substrat umfassen. Der Stapel von Schichten kann wenigstens die folgenden Schichten umfassen: eine Kanalschicht; eine Barrierenschicht auf der Kanalschicht; und eine Dielektrikumsschicht auf der Barrierenschicht. Die Halbleiterstruktur kann ferner einen Transistor umfassen. Dieser Transistor kann Source-/Drain-Anschlüsse und einen Gate-Anschluss umfassen, der lateral zwischen den Source-/Drain-Anschlüssen positioniert ist. Insbesondere kann jeder Source-/Drain-Anschluss eine erste Source-/Drain-Sektion und eine zweite Source-/Drain-Sektion umfassen. Die erste Source-/Drain-Sektion kann innerhalb einer Source-/Drain-Öffnung sein, die sich durch die Dielektrikumsschicht und die Barrierenschicht zu der Kanalschicht erstreckt. Die zweite Source-/Drain-Sektion kann über der Source-/Drain-Öffnung sein und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion, um über dem Level der oberen Oberfläche der Dielektrikumsschicht zu sein. Optional kann die zweite Source-/Drain-Sektion breiter als die erste Source-/Drain-Sektion sein, derart, dass sie sich lateral auf der oberen Oberfläche der Dielektrikumsschicht erstreckt. Der Gate-Anschluss kann eine erste Gate-Sektion und eine zweite Gate-Sektion umfassen. Die erste Gate-Sektion kann innerhalb einer Gate-Öffnung sein, die sich durch die Dielektrikumsschicht erstreckt und die einen Boden über der Barrierenschicht in dem Stapel (z.B. unmittelbar angrenzend an die obere Oberfläche der Barrierenschicht oder, in einigen Ausführungsformen, physisch getrennt von der oberen Oberfläche der Barrierenschicht durch ein Gate-Dielektrikum) aufweist. Die zweite Gate-Sektion kann über der Gate-Öffnung und insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion sein, um über dem Level der oberen Oberfläche der Dielektrikumsschicht zu sein. Optional kann die zweite Gate-Sektion breiter als die erste Gate-Sektion sein, derart, dass sie sich lateral auf der oberen Oberfläche der Dielektrikumsschicht erstreckt. In jedem Fall können die erste Source-/Drain-Sektion und die zweite Source-/Drain-Sektion, wenigstens primär, aus einem Source-/Drain-Leitermaterial hergestellt sein, wohingegen die erste Gate-Sektion und die zweite Gate-Sektion, wenigstens primär, aus einem Gate-Leitermaterial hergestellt sein können, das unterschiedlich von dem Source-/Drain-Leitermaterial ist.
  • Auch hierin offenbart sind Verfahrensausführungsformen zum Bilden der oben beschriebenen Halbleiterstruktur.
  • Im Allgemeinen können die Verfahrensausführungsformen ein Bilden eines Stapels von Schichten auf einem Substrat umfassen. Dieser Stapel von Schichten kann wenigstens umfassen: eine Kanalschicht; eine Barrierenschicht auf der Kanalschicht; und eine Dielektrikumsschicht auf der Barrierenschicht. Das Verfahren kann ferner ein Bilden eines Transistors, wie oben beschrieben, in dem Stapel umfassen.
  • In jeder der Ausführungsformen des Verfahrens kann der Transistor durch zuerst gleichlaufendes Bilden mehrerer Öffnungen durch die Dielektrikumsschicht gebildet werden. Diese Öffnungen können beispielsweise unter Verwendung konventioneller lithografischer Strukturier- und Ätzprozesse gebildet werden und können Source-/Drain-Öffnungen und eine Gate-Öffnung umfassen, die lateral zwischen den Source-/Drain-Öffnungen positioniert ist.
  • Optional können die Öffnungen so strukturiert werden, dass die Gate-Öffnung schmäler als die Source-/Drain-Öffnungen ist.
  • In einigen Ausführungsformen kann eine zusätzliche Prozessierung zum Bilden des Transistors ein Abscheiden einer Schicht eines Gate-Leitermaterials über der Dielektrikumsschicht und in die mehreren Öffnungen umfassen. Dann kann die Schicht des Gate-Leitermaterials strukturiert werden, um, für einen Gate-Anschluss, eine erste Gate-Sektion innerhalb der Gate-Öffnung und eine zweite Gate-Sektion zu bilden, die über der Gate-Öffnung ist und die insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion ist, derart, dass sie über dem Level der oberen Oberfläche der Dielektrikumsschicht ist. Optional kann das Gate-Leitermaterial so strukturiert werden, dass die zweite Gate-Sektion breiter als die erste Gate-Sektion ist und somit so, dass sich die zweite Gate-Sektion lateral auf der oberen Oberfläche der Dielektrikumsschicht erstreckt. In jedem Fall kann ein Strukturieren der Schicht des Gate-Leitermaterials so durchgeführt werden, dass die Source-/Drain-Öffnungen auch exponiert sind. Dann können die Source-/Drain-Öffnungen tiefer in den Stapel, und insbesondere hinunter zu der Kanalschicht, erstreckt werden. Eine Schicht eines Source-/Drain-Leitermaterials, das unterschiedlich von dem Gate-Leitermaterial ist, kann anschließend über der teilweise fertiggestellten Struktur abgeschieden werden. Die Schicht eines Source-/Drain-Leitermaterials kann strukturiert werden, um, für jeden der zwei Source-/Drain-Anschlüsse, eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung und eine zweite Source-/Drain-Sektion über der Source-/Drain-Öffnung und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht zu sein. Optional kann das Source-/Drain-Leitermaterial so strukturiert werden, dass die zweite Source-/Drain-Sektion von jedem Source-/Drain-Anschluss breiter als die erste Source-/Drain-Sektion ist, und somit so, dass sich die zweiten Source-/Drain-Sektionen lateral auf die obere Oberfläche der Dielektrikumsschicht erstrecken. Es sollte angemerkt werden, dass dieser Source-/Drain-Leitermaterial-Strukturierprozess auch gleichlaufend finale Anpassungen der Form der zweiten Gate-Sektion vornimmt.
  • In anderen Ausführungsformen kann eine zusätzliche Prozessierung zum Bilden des Transistors ein Bilden eines Schutzstopfens in der Gate-Öffnung und von Seitenwand-Spacern in den Source-/Drain-Öffnungen umfassen. Wie in der detaillierten Beschreibungssektion weiter erörtert, kann die Bildung des Schutzstopfens in der Gate-Öffnung und der Seitenwand-Spacer in den Source-/Drain-Öffnungen gleichlaufend sein und unter Verwenden einer konventionellen Seitenwand-Spacer-Bildungstechnik erreicht werden, wenn die Gate-Öffnung schmäler als die Source-/Drain-Öffnungen ist. Dann können die Source-/Drain-Öffnungen tiefer in den Stapel, und insbesondere hinunter zu der Kanalschicht, erstreckt werden. Optional können der Schutzstopfen und die Seitenwand-Spacer an diesem Punkt in dem Verfahren selektiv entfernt werden. Dann kann eine Schicht eines Source-/Drain-Leitermaterials abgeschieden werden. Die Schicht eines Source-/Drain-Leitermaterials kann strukturiert werden, um, für jeden der zwei Source-/Drain-Anschlüsse, eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung und eine zweite Source-/Drain-Sektion über der Source-/Drain-Öffnung und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht zu sein. Optional kann das Source-/Drain-Leitermaterial so strukturiert werden, dass jede zweite Source-/Drain-Sektion breiter als die erste Source-/Drain-Sektion darunter ist, und somit so, dass sich die zweiten Source-/Drain-Sektionen lateral auf der oberen Oberfläche der Dielektrikumsschicht erstrecken. Es sollte angemerkt werden, dass das Strukturieren der Schicht eines Source-/Drain-Leitermaterials durchgeführt werden kann, um auch die Gate-Öffnung zu exponieren. Das heißt, jegliches Source-/Drain-Leitermaterial und, falls zutreffend, der Schutzstopfen können während dieses Strukturierprozesses von der Gate-Öffnung entfernt werden. Dann kann eine Schicht eines Gate-Leitermaterials, das unterschiedlich von dem Source-/Drain-Leitermaterial ist, über der teilweise fertiggestellten Struktur abgeschieden werden. Diese Schicht des Gate-Leitermaterials kann strukturiert werden, um, für einen Gate-Anschluss, eine erste Gate-Sektion innerhalb der Gate-Öffnung und eine zweite Gate-Sektion über der Gate-Öffnung und insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht zu sein. Optional kann das Gate-Leitermaterial so strukturiert werden, dass die zweite Gate-Sektion breiter als die erste Gate-Sektion ist, und somit so, dass sich die zweite Gate-Sektion lateral auf der oberen Oberfläche der Dielektrikumsschicht erstreckt. Es sollte angemerkt werden, dass dieser Gate-Leitermaterial-Strukturierprozess auch gleichlaufend finale Anpassungen der Form der ersten Gate-Sektion vornimmt.
  • Da in allen der Verfahrensausführungsformen die Dielektrikumsschicht gleichlaufend mit der Gate-Öffnung für die erste Gate-Sektion für den Gate-Anschluss und mit den Source-/Drain-Öffnungen für die ersten Source-/Drain-Sektionen der Source-/Drain-Anschlüsse strukturiert wird, werden jene ersten Gate- und Source-/Drain-Sektionen auf niedrigerem Level innerhalb der Dielektrikumsschicht als selbstausgerichtet betrachtet. Da außerdem in allen der Verfahrensausführungsformen der letzte Leitermaterial-Strukturierprozess sich auf die finalen Formen aller Sektionen auf höherem Level der Gate- und Source-/Drain-Anschlüsse (d.h. der zweiten Gate-Sektion und der zweiten Source-/Drain-Sektionen) auswirkt, werden jene Sektionen auf höherem Level auch als selbstausgerichtet betrachtet. Mit diesen selbstausgerichteten Multi-Level-Gate und Source-/Drain-Anschlüssen werden auf eine Anschlussfehlausrichtung bezogene Fehler vermieden (z.B. wenn Vorrichtungsgrößen reduziert werden).
  • Figurenliste
  • Die vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnungen besser verständlich, die nicht notwendigerweise maßstabsgetreu gezeichnet sind und in denen:
    • 1A ein Flussdiagramm ist, das Verfahrensausführungsformen zum Bilden einer Halbleiterstruktur veranschaulicht;
    • 1B ein Flussdiagramm ist, das ferner exemplarische Prozessflüsse A und B veranschaulicht, die bei Prozessschritt 12 von 1A eingesetzt werden können;
    • 2A-2C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A oder B gebildet sind;
    • 3A-3C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A oder B gebildet sind;
    • 4A-4C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 5A-5C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 6A-6C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 7A-7C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 8A-8C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 9A-9C Querschnittsdiagramme sind, die jeweils Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 10A-10C Querschnittsdiagramme sind, die jeweils Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 11A-11C Querschnittsdiagramme sind, die jeweils alternative Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 12A-12C Querschnittsdiagramme sind, die jeweils alternative Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 13A-13C Querschnittsdiagramme sind, die jeweils alternative Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 14A-14C Querschnittsdiagramme sind, die jeweils alternative Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss A gebildet sind;
    • 15A-15C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 16A-16C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 17A-17C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 18A-18C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 19A-19C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 20A-20C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 21A-21C Querschnittsdiagramme sind, die jeweils drei unterschiedliche teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 22A-22C Querschnittsdiagramme sind, die jeweils Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 23A-23C Querschnittsdiagramme sind, die jeweils drei unterschiedliche alternative teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind;
    • 24A-24C Querschnittsdiagramme sind, die jeweils drei unterschiedliche alternative teilweise fertiggestellte Strukturen veranschaulichen, die gemäß Prozessfluss B gebildet sind; und
    • 25A-25C Querschnittsdiagramme sind, die jeweils alternative Ausführungsformen eines HEMTs, eines MISHEMTs und eines weiteren MISHEMTs veranschaulichen, die gemäß Prozessfluss B gebildet sind.
  • DETAILLIERTE BESCHREIBUNG
  • Wie oben erwähnt, sind III-V Halbleitervorrichtungen, wie etwa Transistoren mit hoher Elektronenmobilität (high electron mobility transistors; HEMTs) und Metall-Isolator-Halbleiter-HEMTs (metal-insulator-semiconductor HEMTs; MISHEMTs) als eine führende Technologie für Radiofrequenz (RF)- und Millimeterwellen (mmWave) (z.B. 3-300GHz)-Drahtlosanwendungen in Erscheinung getreten. Da jedoch Vorrichtungsgrößen weiterhin reduziert werden, um eine bessere Performance zu ermöglichen, können HEMTs und MISHEMTs sowie andere Transistortypen unter Fehlern aufgrund einer Fehlausrichtung der Anschlüsse und insbesondere, einer Fehlausrichtung der Gate- und Source-/Drain-Anschlüsse während der Fertigung leiden.
  • Angesichts des Vorhergehenden sind hierin Ausführungsformen einer Halbleiterstruktur offenbart, die einen Transistor (z.B. einen Transistor mit hoher Elektronenmobilität (HEMT), einen Metall-Isolator-Halbleiter- (MISHEMT) etc.) mit selbstausgerichteten Multi-Level-Gate und Source-/Drain-Anschlüssen umfasst, so dass auf eine Anschlussfehlausrichtung bezogene Fehler vermieden werden (z.B. wenn Vorrichtungsgrößen reduziert werden). Auch hierin offenbart sind verschiedene Verfahrensausführungsformen zum Bilden einer derartigen Halbleiterstruktur. Insbesondere können die Verfahrensausführungsformen ein gleichlaufendes Bilden (z.B. lithografisches Strukturieren und Ätzen) einer Gate-Öffnung und von Source-/Drain-Öffnungen durch eine oberste Schicht eines Stapels von Schichten und insbesondere durch eine Dielektrikumsschicht umfassen. In einigen Ausführungsformen kann das Verfahren ferner umfassen: Abscheiden und Strukturieren von Gate-Leitermaterial so, dass der Gate-Anschluss eine erste Gate-Sektion in der Gate-Öffnung und eine zweite Gate-Sektion über der Gate-Öffnung umfasst, und so, dass die Source-/Drain-Öffnungen exponiert sind; Erstrecken der Source-/Drain-Öffnungen tiefer innerhalb des Stapels; und Abscheiden und Strukturieren von Source-/Drain-Leitermaterial so, dass jeder Source-/Drain-Anschluss eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung und eine zweite Source-/Drain-Sektion über der Source-/Drain-Öffnung umfasst. Dieser letzte Leitermaterial-Strukturierprozess nimmt auch gleichlaufend finale Anpassungen der Form der zweiten Gate-Sektion vor. In anderen Ausführungsformen können die Source-/Drain-Öffnungen irgendeine Leitermaterialabscheidung erstrecken und kann die Reihenfolge von Gate-Leitermaterial- und Source-/Drain-Leitermaterial-Abscheidung und Strukturieren vertauscht werden. Beispielsweise kann in anderen Ausführungsformen das Verfahren ferner umfassen: gleichlaufendes Bilden eines Stopfens in der Gate-Öffnung und von Seitenwand-Spacern in den Source-/Drain-Öffnungen; Erstrecken der Source-/Drain-Öffnungen tiefer in dem Stapel; Abscheiden und Strukturieren von Source-/Drain-Leitermaterial so, dass jeder Source-/Drain-Anschluss eine erste Source-/Drain-Sektion in einer Source-/Drain-Öffnung und eine zweite Source-/Drain-Sektion über der Source-/Drain-Öffnung umfasst, und so, dass die Gate-Öffnung exponiert ist; und Abscheiden und Strukturieren von Gate-Leitermaterial für den Gate-Anschluss so, dass der Gate-Anschluss eine erste Gate-Sektion in der Gate-Öffnung und eine zweite Gate-Sektion über der Gate-Öffnung umfasst. Dieser letzte Leitermaterial-Strukturierprozess nimmt auch gleichlaufend finale Anpassungen der Formen der zweiten Source-/Drain-Sektionen vor. Da in allen der Verfahrensausführungsformen die Dielektrikumsschicht gleichlaufend mit der Gate-Öffnung für die erste Gate-Sektion des Gate-Anschlusses und mit den Source-/Drain-Öffnungen für die ersten Source-/Drain-Sektionen der Source-/Drain-Anschlüsse strukturiert wird, werden jene Sektionen auf niedrigerem Level innerhalb der Dielektrikumsschicht als selbstausgerichtet betrachtet. Da sich außerdem in allen der Verfahrensausführungsformen der letzte Leitermaterial-Strukturierprozess auf die finalen Formen der zweiten Gate-Sektion des Gate-Anschlusses und der zweiten Source-/Drain-Sektionen der Source-/Drain-Anschlüsse auswirkt, werden jene Sektionen auf höherem Level des Gates und der Source-/Drain-Anschlüsse, die über der Dielektrikumsschicht sind, auch als selbstausgerichtet betrachtet.
  • 1A ist ein Flussdiagramm, das Verfahrensausführungsformen zum Bilden einer Halbleiterstruktur veranschaulicht. Im Allgemeinen können die Verfahrensausführungsformen ein Bilden eines Stapels von Schichten umfassen, die für die Bildung eines Transistors erforderlich sind (z.B. erforderlich für die Bildung eines Transistors mit hoher Elektronenmobilität (HEMT), erforderlich für die Bildung eines Metall-Isolator-Halbleiter-HEMTs (MISHEMT), oder erforderlich für die Bildung irgendeines anderen ähnlichen Transistortyps) (siehe Prozessschritt 10). Die Verfahrensausführungsformen können ferner ein Verwenden des Stapels zum Bilden eines Transistors (z.B. eines HEMTs, MISHEMT etc.) mit selbstausgerichteten Multi-Level-Gate und Source-/Drain-Anschlüssen umfassen, so dass auf eine Anschlussfehlausrichtung bezogene Fehler vermieden werden (z.B. wenn Vorrichtungsgrößen reduziert werden). 1B ist ein Flussdiagramm, das ferner exemplarische Prozessflüsse A und B veranschaulicht, die bei Prozessschritt 12 eingesetzt werden können, um den Transistor zu bilden.
  • Es sollte angemerkt werden, dass die Verfahrensausführungsformen nachstehend in Bezug auf die Bildung eines HEMTs, der keine Gate-Dielektrikumsschicht erfordert, die Bildung eines MISHEMTs, der eine konforme Gate-Dielektrikumsschicht umfasst, und die Bildung eines MISHEMTs mit einer eingebauten Gate-Dielektrikumsschicht in dem Stapel von Schichten beschrieben und in den Figuren veranschaulicht werden. Somit repräsentiert in den Figuren jede „A“ Figur eine teilweise fertiggestellte oder fertiggestellte HEMT-Struktur, jede „B“ Figur repräsentiert eine teilweise fertiggestellte oder fertiggestellte MISHEMT Struktur mit einer konform abgeschiedenen Gate-Dielektrikumsschicht, und jede „C“ Figur repräsentiert eine teilweise fertiggestellte oder fertiggestellte MISHEMT-Struktur mit eingebauter Gate-Dielektrikumsschicht in dem Stapel von Schichten.
  • Wie oben erwähnt, kann in jeder der Verfahrensausführungsformen ein Stapel von Schichten gebildet werden, die für die Bildung eines Transistors erforderlich sind (siehe Prozessschritt 10 und 2A-2C). Die in dem Stapel umfassten spezifischen Schichten können sich leicht unterscheiden, abhängig davon, ob der Transistor ein HEMT, ein MISHEMT, wo eine konforme Gate-Dielektrikumsschicht in eine Gate-Öffnung abgeschieden wird (hierin als MISHEMT#1 bezeichnet), oder ein MISHEMT sein wird, wo eine Gate-Dielektrikumsschicht in den Stapel eingebaut wird (hierin als MISHEMT#2 bezeichnet).
  • Insbesondere kann für die Bildung eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2 der Stapel von Schichten, der bei Prozessschritt 10 gebildet wird, ein Substrat 101 umfassen. Dieses Substrat 101 kann beispielsweise ein Silizium- oder Silizium-basiertes Substrat (z.B. ein Siliziumkarbid (SiC)-Substrat), ein Saphir-Substrat, ein III-V-Halbleitersubstrat (z.B. ein Galliumnitrid (GaN)-Substrat oder ein anderes geeignetes III-V Halbleitersubstrat) oder irgendein anderes geeignetes Substrat für eine III-V-Halbleitervorrichtung sein.
  • Für die Bildung eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2 kann der bei Prozessschritt 10 gebildete Stapel von Schichten ferner mehrere epitaktisch aufgewachsene Schichten umfassen. Die epitaktisch aufgewachsenen Schichten können eine Bufferschicht 102 umfassen, die auf der oberen Oberfläche des Substrats 101 epitaktisch aufgewachsen ist. Eine derartige Bufferschicht 102 kann als ein Anker eingesetzt werden, um eine Nukleation zu erreichen und eine Ausrichtung in anschließend aufgewachsenen epitaktischen Schichten zu duplizieren. Diese Bufferschicht 102 kann dotiert oder undotiert sein. Optional kann die Bufferschicht 102 kohlenstoffdotiert sein. Die epitaktisch aufgewachsenen Schichten können auch eine Kanalschicht 103 und insbesondere eine III-V-Halbleiter-Kanalschicht umfassen, die auf der oberen Oberfläche der Bufferschicht 102 epitaktisch aufgewachsen ist und die als die Vorrichtungskanalschicht eingesetzt wird. Die Fachleute werden erkennen, dass ein III-V-Halbleiter sich auf eine Verbindung bezieht, die durch Kombinieren von Gruppe-III-Elementen, wie etwa Aluminum (Al), Gallium (Ga) oder Indium (In), mit Gruppe-V-Elementen, wie etwa Stickstoff (N), Phosphor (P), Arsen (As) oder Antimon (Sb)) erhalten wird (z.B. GaN, InP, GaAs oder GaP). Es sollte angemerkt werden, dass die Bufferschicht 102 auch eingesetzt werden kann, um zu erlauben, dass die Kanalschicht 103 aufgewachsen wird, und um Gitterkonstanten des Substrats 101 darunter und der Kanalschicht 103 darüber bereitzustellen. Die epitaktisch aufgewachsenen Schichten können ferner eine Barrierenschicht 104 umfassen, die auf der oberen Oberfläche der III-V-Halbleiter-Kanalschicht 103 epitaktisch aufgewachsen ist. Die Barrierenschicht 104 kann eine Bandlücke aufweisen, die breiter als die Bandlücke der III-V-Halbleiter-Kanalschicht 103 für den Vorrichtungskanal ist. Die Fachleute werden erkennen, dass die Barrieren- und Kanalmaterialien so ausgewählt werden können, dass ein Heteroübergang an der Schnittstelle zwischen den zwei Schichten gebildet wird, wodurch die Bildung eines zweidimensionalen Elektronengases (two-dimensional electron gas; 2DEG) in der Kanalschicht 103 resultiert. Dieses 2DEG in der Kanalschicht 103 kann die Leiterbahn für das Driften von Ladungen zwischen der Source und dem Drain bereitstellen.
  • In einigen Ausführungsformen könnte die Bufferschicht 102 beispielsweise eine Galliumnitrid (GaN)-Bufferschicht, eine Aluminiumnitrid (AlN)-Bufferschicht oder eine Bufferschicht aus irgendeinem anderen Material sein, das geeignet zur Verwendung als eine Bufferschicht eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2 ist. Die III-V-Halbleiter-Kanalschicht 103 könnte beispielsweise eine Galliumnitrid (GaN)-Schicht oder eine III-V-Halbleiter-Kanalschicht sein, die aus irgendeiner anderen geeigneten III-V-Halbleiter-Verbindung hergestellt ist, die geeignet zur Verwendung als eine Kanalschicht in einem derartigen Transistor ist. Außerdem könnte die Barrierenschicht 104 beispielsweise eine Aluminiumgalliumnitrid (AlGaN)-Barrierenschicht, Aluminiumnitrid (AlN)-Barrierenschicht oder eine Barrierenschicht aus irgendeinem anderen Material sein, das geeignet zur Verwendung als eine Barrierenschicht in einem derartigen Transistor ist. Techniken zum epitaktischen Aufwachsen derartiger Schichten sind in der Technik gut bekannt, und somit sind die Details davon aus dieser Spezifikation weggelassen worden, um es dem Leser zu erlauben, sich auf die hervorstechenden Aspekte der offenbarten Ausführungsformen zu fokussieren.
  • In jedem Fall können die oben erwähnten Schichten durch metallorganische chemische Dampfabscheidung (metal-organic chemical vapor deposition; MOCVD) oder irgendeine andere geeignete Technik (z.B. Molekularstrahlepitaxie (molecular beam epitaxy; MBE), Hydriddampfphasenepitaxie (hydride vapor phase epitaxy; HVPE) etc.) epitaktisch aufgewachsen werden.
  • Zu Veranschaulichungszwecken stellen die Figuren und die Beschreibung oben die epitaktisch aufgewachsenen Schichten in dem Stapel (z.B. die Bufferschicht 102, die Kanalschicht 103 und die Barrierenschicht 104) als einzelne geschichtete Strukturen (d.h. umfassend eine Schicht aus Buffermaterial, eine Schicht aus Kanalmaterial und eine Schicht aus Barrierenmaterial) dar. Es versteht sich jedoch, dass alternativ irgendeine oder mehrere der epitaktisch aufgewachsenen Schichten in dem Stapel mehrschichtige Strukturen sein könnten (z.B. umfassend mehrere Sub-Schichten aus unterschiedlichen Buffermaterialien, mehrere Sub-Schichten aus unterschiedlichen III-V-Halbleiter-Kanalmaterialien und/oder mehrere Sub-Schichten aus unterschiedlichen Barrierenmaterialien).
  • Optional kann für die Bildung von einem MISHEMT#2 der bei Prozessschritt 10 gebildete Stapel von Schichten auch eine Gate-Dielektrikumsschicht 106 auf der oberen Oberfläche der Barrierenschicht 104 umfassen (z.B. wie in 2C gezeigt). Diese Gate-Dielektrikumsschicht 106 kann beispielsweise eine Siliziumdioxid (SiO2)-Schicht, eine High-k-Dielektrikumsschicht oder eine Schicht aus irgendeinem anderen Dielektrikumsmaterial sein, das geeignet zur Verwendung als eine Gate-Dielektrikumsschicht eines MISHEMTs ist. Exemplarische High-k-Dielektrikumsmaterialien, die eingesetzt werden könnten, umfassen, sind aber nicht darauf beschränkt, ein Hafnium (Hf)-basiertes Dielektrikum (z.B. Hafniumoxid, Hafniumsiliziumoxid, Hafniumsiliziumoxynitrid, Hafniumaluminiumoxid etc.) oder irgendein anderes geeignetes High-k-Dielektrikum (z.B. Aluminiumoxid, Tantaloxid, Zirkoniumoxid etc.).
  • Schließlich kann für die Bildung eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2 der Stapel von bei Prozessschritt 10 gebildeten Schichten eine Blanket-Dielektrikumsschicht 105 auf der oberen Oberfläche der Barrierenschicht 104 (z.B. wie in 2A oder 2B gezeigt) oder, falls zutreffend, auf der oberen Oberfläche der Gate-Dielektrikumsschicht 106 umfassen (z.B. wie in 2C gezeigt). Diese Blanket-Dielektrikumsschicht 105 kann beispielsweise eine Siliziumnitrid (SiN)-Schicht, eine Siliziumdioxid (SiO2)-Schicht, eine Low-k-Dielektrikumsschicht oder eine Schicht aus irgendeinem anderen geeigneten Dielektrikumsmaterial sein. Exemplarische Low-k-Dielektrikumsmaterialien, die eingesetzt werden könnten, umfassen, sind aber nicht darauf beschränkt, Silizium-Bor-Kohlenstoff-Nitrid (SiBCN), Silizium-Sauerstoff-Kohlenstoff-Nitrid (SiONC), Silizium-Kohlenstoff-Nitrid (SiCN), Siliziumoxykarbid (SiCO) und hydriertes Siliziumoxykarbid (SiCOH).
  • Die Verfahrensausführungsformen können ferner ein Bilden eines Transistors (z.B. eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2) unter Verwenden des Stapels umfassen (siehe Prozessschritt 12 und 1B).
  • Insbesondere können zum Bilden eines HEMTs, eines MISHEMTs#1 oder eines MISHEMTs#2 mehrere Öffnungen, umfassend Source-/Drain-Öffnungen 112 und eine Gate-Öffnung 111, die lateral zwischen den Source-/Drain-Öffnungen 112 positioniert ist, in der Dielektrikumsschicht 105 gebildet werden (siehe Prozessschritt 20 und 3A-3C). Beispielsweise kann eine Maskenschicht 107 auf der oberen Oberfläche der Dielektrikumsschicht 105 gebildet werden. Eine Struktur von Öffnungen kann (z.B. unter Verwenden konventioneller lithografischer Strukturier- und Ätzprozesse) in der Maskenschicht 107 gebildet werden. Die Struktur kann insbesondere eine Gate-Öffnung 111 umfassen, die lateral zwischen Source-/Drain-Öffnungen 112 positioniert ist.
  • Optional kann die Gate-Öffnung 111 so strukturiert sein, dass sie schmäler als die Source-/Drain-Öffnungen 112 ist, wie veranschaulicht. Beispielsweise kann die Gate-Öffnung 111 eine erste Breite (w1) aufweisen und können die Source-/Drain-Öffnungen 112 eine zweite Breite (w2) aufweisen, die größer als die erste Breite (w1) ist. Alternativ könnte eine erste Breite (w1) der Gate-Öffnung 111 gleich der oder größer als die zweite Breite (w2) der Source-/Drain-Öffnungen sein. Anschließend kann diese Struktur einer Gate-Öffnung 111 und von Source-/Drain-Öffnungen 112 in den Stapel von Schichten darunter und insbesondere durch nur die Dielektrikumsschicht 105 zu der gewünschten finalen Tiefe für die Gate-Öffnung 111 für den Gate-Anschluss transferiert (z.B. unter Verwenden eines anisotropen Ätzprozesses) werden. Der anisotrope Ätzprozess, der für die Bildung von Gate- und Source-/Drain-Öffnung verwendet wird, kann selektiv für das Dielektrikumsmaterial der Dielektrikumsschicht 105 sein, derart, dass das Ätzen an der Barrierenschicht 104 stoppt (z.B. wie in 3A and 3B veranschaulicht). Im Fall eines MISHEMTs#2, wo die Gate-Dielektrikumsschicht 106 in dem Stapel eingebettet ist, kann die Gate-Dielektrikumsschicht 106 aus einem unterschiedlichen Dielektrikumsmaterial als die Dielektrikumsschicht 105 hergestellt sein und kann der anisotrope Ätzprozess selektiv für das Dielektrikumsmaterial der Dielektrikumsschicht 105 sein, derart, dass das Ätzen an der Gate-Dielektrikumsschicht 106 stoppt (z.B. wie in 3C veranschaulicht).
  • Es sollte angemerkt werden, dass optional anstelle eines Umfassens einer diskreten Gate-Dielektrikumsschicht 106 in dem Stapel (z.B. wie in 2C gezeigt) eine relativ dicke Blanket-Dielektrikumsschicht 105 (z.B. eine Siliziumdioxid-Schicht) verwendet werden könnte. In diesem Fall könnte der anisotrope Ätzprozess, der für die Bildung von Gate- und Source-/Drain-Öffnung verwendet wird, zeitlich so abgestimmt werden, dass das Ätzen in einigem Abstand über der Barrierenschicht 104 stoppt und der verbleibende untere Abschnitt der Dielektrikumsschicht 105 an dem Boden der Gate-Öffnung anschließend als das Gate-Dielektrikum fungieren kann. Jedoch machen Prozesssteuerungsprobleme diese Option weniger als ideal. In jedem Fall wird die gleiche Maskenschicht 107 verwendet, um gleichlaufend die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112 in die Dielektrikumsschicht 105 zu strukturieren. Außerdem werden die Gate-Öffnung 111 und Source-/Drain-Öffnungen 112 bis zu der gleichen Tiefe (z.B. bis zu dem Boden der Dielektrikumsschicht 105, wie in 3A-3C gezeigt) geätzt. Dann kann die Maskenschicht 107 selektiv entfernt werden.
  • Sobald die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112 bei Prozessschritt 20 gebildet sind, können einige Verfahrensausführungsformen mit zusätzlichen Prozessschritten fortfahren, wie in Prozessfluss A dargelegt.
  • Insbesondere auf Prozessfluss A Bezug nehmend, kann für die Bildung von einem MISHEMT#1, wo die Gate-Dielektrikumsschicht nicht in den Stapel eingebettet ist, eine konforme Gate-Dielektrikumsschicht 108 abgeschieden werden, um die obere Oberfläche der Dielektrikumsschicht 105 abzudecken und alle der Öffnungen auszukleiden (d.h. die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112) (siehe 4B). Diese Gate-Dielektrikumsschicht 108 kann beispielsweise eine Siliziumdioxid (SiO2)-Schicht, eine High-k-Dielektrikumsschicht oder eine Schicht aus irgendeinem anderen Dielektrikumsmaterial sein, das geeignet zur Verwendung als eine Gate-Dielektrikumsschicht eines MISHEMTs ist. Exemplarische High-k-Dielektrikumsmaterialien, die eingesetzt werden könnten, umfassen, sind aber nicht darauf beschränkt, ein Hafnium (Hf)-basiertes Dielektrikum (z.B. Hafniumoxid, Hafniumsiliziumoxid, Hafniumsiliziumoxynitrid, Hafniumaluminiumoxid etc.) oder irgendein anderes geeignetes High-k-Dielektrikum (z.B. Aluminiumoxid, Tantaloxid, Zirkoniumoxid etc.). Eine konforme Abscheidung einer Gate-Dielektrikumsschicht ist nicht notwendig für die Bildung eines HEMTs (siehe 4A) oder für die Bildung eines MISHEMTs, wenn die Gate-Dielektrikumsschicht in dem Stapel eingebettet ist (siehe 4C).
  • Als Nächstes kann eine Schicht aus einem Gate-Leitermaterial 121 über der teilweise fertiggestellten Struktur abgeschieden werden (siehe Prozessschritt 30 und 5A-5C). Insbesondere kann die Schicht aus dem Gate-Leitermaterial 121 abgeschieden werden, um die Oberseite der teilweise fertiggestellten Struktur abzudecken, und ferner, um alle Öffnungen vollständig zu füllen (d.h. die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112). Diese Schicht aus dem Gate-Leitermaterial 121 wird anschließend bei Prozessschritt 31 strukturiert, der nachstehend erörtert ist, um einen Gate-Anschluss 131 (oder einen primären Körper von diesem) zu bilden. Zu Veranschaulichungszwecken stellen die Figuren und die Beschreibung diese Schicht aus dem ersten Leitermaterial 121 als einzelne geschichtete Struktur (d.h. umfassend eine Schicht aus einem Gate-Leitermaterial) dar. Es versteht sich jedoch, dass alternativ diese Schicht aus einem Gate-Leitermaterial 121 eine mehrschichtige Struktur (d.h. umfassend mehrere Sub-Schichten aus unterschiedlichen Gate-Leitermaterialien) sein könnte. Zusätzlich sollte angemerkt werden, dass bei Prozessschritt 30 die Typen von Leitermaterial(ien), die für das Gate-Leitermaterial 121 verwendet werden, abhängig davon variieren können, ob es die Bildung eines HEMTs (der erfordert, dass der Gate-Anschluss ein Schottky-Kontakt ist) oder eines MISHEMTs#1 oder eines MISHEMTs#2 (der nicht erfordert, dass der Gate-Anschluss ein Schottky-Kontakt) ist.
  • Beispielsweise kann für die Bildung eines HEMTs, der keine Gate-Dielektrikumsschicht erfordert, die Schicht aus dem Gate-Leitermaterial 121 so abgeschieden werden, dass sie unmittelbar angrenzend an die obere Oberfläche der Dielektrikumsschicht 105 ist, so, dass sie unmittelbar angrenzend an vertikale Oberflächen der Dielektrikumsschicht 105 an den Seitenwänden der Öffnungen (d.h. an den Seitenwänden der Gate-Öffnung 111 und der Source-/Drain-Öffnungen 112) ist, und ferner so, dass sie unmittelbar angrenzend an die Barrierenschicht 104 an dem Boden der Öffnungen ist (siehe 5A). Das Gate-Leitermaterial 121 wird anschließend dazu strukturiert, einen Schottky-Kontakt-Gate-Anschluss zu bilden, der ein zweidimensionales Elektronengas (2DEG) unter dem Gate steuert. Somit muss das Gate-Leitermaterial 121 ein Metall (Metalle) oder eine Metalllegierung (Metalllegierungen) umfassen, die einen derartigen Schottky-Kontakt (d.h. eine Potentialenergiebarriere für Elektronen) an dem Metall-Halbleiter-Übergang an dem Boden der Gate-Öffnung bilden. Exemplarische Metalle oder Metalllegierungen, die für einen Schottky-Kontakt-Gate-Anschluss eingesetzt werden können, umfassen, sind aber nicht darauf beschränkt, Gold (Au), Titan (Ti), Nickel-Gold (Ni-Au), oder Titan-Platin-Gold (Ti/Pt/Au).
  • Für die Bildung eines MISHEMTs#1 oder eines MISHEMTs#2 kann die Schicht aus einem Gate-Leitermaterial 121 so abgeschieden werden, dass sie unmittelbar angrenzend an entweder eine konform abgeschiedene Gate-Dielektrikumsschicht 108 (siehe 5B) oder eine eingebaute Gate-Dielektrikumsschicht 106 ist (siehe 5C). Somit ist, in diesen Vorrichtungen, die Schicht aus einem Gate-Leitermaterial durch ein Gate-Dielektrikum-Material physisch getrennt von der Barrierenschicht 104 an den Böden der Gate-Öffnung 111 und der Source-/Drain-Öffnungen 112. Da die Bildung eines Schottky-Kontakt-Gate-Anschlusses für MISHEMTs nicht erforderlich ist, könnte das Gate-Leitermaterial 121 eine Schicht oder mehrere Sub-Schichten aus irgendeinem geeigneten Gate-Leitermaterial (z.B. Gate-Metall(e), Gate-Metalllegierung(en), dotiertes Polysilizium etc.) umfassen.
  • In jedem Fall kann die Schicht aus einem Gate-Leitermaterial 121 dazu strukturiert werden, den Gate-Anschluss 131 (oder den primären Körper von diesem) zu bilden (siehe Prozessschritt 31). Insbesondere kann eine Maskenschicht 109 auf der oberen Oberfläche der Schicht aus einem Gate-Leitermaterial 121 gebildet werden (siehe 6A-6C). Die Maskenschicht 109 kann so strukturiert werden (z.B. unter Verwenden konventioneller lithografischer Strukturier- und Ätzprozesse), dass der Abschnitt der Schicht aus dem Gate-Leitermaterial, der über der Gate-Öffnung 111 ausgerichtet ist, maskiert (d.h. geschützt) ist, und so, dass die Abschnitte der Schicht aus dem Gate-Leitermaterial 121, die über den Source-/Drain-Öffnungen 112 ausgerichtet sind, exponiert (d.h. unmaskiert, ungeschützt etc.) sind. Die Struktur der Maskenschicht 109 kann dann (z.B. unter Verwenden eines selektiven anisotropen Ätzprozesses) in die Schicht aus dem Gate-Leitermaterial 121 transferiert werden. Dieser selektive anisotrope Ätzprozess kann in einer ersten Gate-Sektion 131a eines Gate-Anschlusses 131 innerhalb der Gate-Öffnung 111 und einer zweiten Gate-Sektion 131b des Gate-Anschlusses 131 über der Gate-Öffnung 111 und insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion 131a resultieren, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein. Optional kann die Schicht aus dem Gate-Leitermaterial 121 insbesondere so strukturiert werden, dass die zweite Gate-Sektion 131b breiter als die erste Gate-Sektion 131a ist, und somit so, dass die zweite Gate-Sektion 131b sich lateral auf die obere Oberfläche der Dielektrikumsschicht 105 erstreckt. Somit könnte das strukturierte Gate-Leitermaterial für den Gate-Anschluss 131 beispielsweise T-förmig, in Form eines umgekehrten L etc. sein. In jedem Fall kann dieses Strukturieren der Schicht aus dem Gate-Leitermaterial 121 so durchgeführt werden, dass die Source-/Drain-Öffnungen 112 und die obere Oberfläche der Dielektrikumsschicht 105, die die Source-/Drain-Öffnungen 112 umgibt, auch exponiert sind. Es sollte sich verstehen, dass, falls die Schicht aus einem Gate-Leitermaterial eine mehrschichtige Struktur ist, mehrere selektive anisotrope Ätzprozesses eingesetzt werden würden, so dass das (die) Gate-Leitermaterial(ien) von den Source-/Drain-Öffnungen 112 und von der oberen Oberfläche der Dielektrikumsschicht 105 angrenzend an die Source-/Drain-Öffnungen vollständig entfernt wird (werden). Außerdem können die Spezifikationen für den (die) selektive(n) anisotrope(n) Ätzprozess(e) abhängig von dem Typ des (der) Gate-Leitermaterials(ien) variieren, die verwendet werden, so dass ein Ätzen im Wesentlichen stoppt, ohne sich signifikant auf Materialien auszuwirken, die während der Entfernung des (der) Gate-Leitermaterials(ien) 121 exponiert sind.
  • Für die Bildung eines HEMTs resultiert Prozessschritt 31 darin, dass die obere Oberfläche der Barrierenschicht 104 an dem Boden der Source-/Drain-Öffnungen 112 exponiert ist. Für die Bildung eines MISHEMTs#1, wo eine Gate-Dielektrikumsschicht 108 vor einer Abscheidung der Schicht aus einem Gate-Leitermaterial 121 bei Prozessschritt 30 konform abgeschieden wurde, resultiert Prozessschritt 31 in einer Exposition der Gate-Dielektrikumsschicht 108, die die Source-/Drain-Öffnungen 112 auskleidet. Für die Bildung eines MISHEMTs#2, wo eine Gate-Dielektrikumsschicht 106 in dem Stapel eingebettet ist, resultiert Prozessschritt 31 darin, dass die obere Oberfläche der Gate-Dielektrikumsschicht 106 an dem Boden der Source-/Drain-Öffnungen 112 exponiert ist.
  • Die Source-/Drain-Öffnungen 112 können dann hinunter tiefer in den Stapel, und insbesondere hinunter zu der Kanalschicht 103, erstreckt werden (siehe Prozessschritt 32 und 7A-7C).
  • Für die Bildung eines HEMTs kann Prozessschritt 32 einen selektiven anisotropen Ätzprozess umfassen, um durch die Barrierenschicht 104 an dem Boden der Source-/Drain-Öffnungen 112 zu ätzen, um die obere Oberfläche der Kanalschicht 103 zu exponieren (siehe 7A).
  • Für die Bildung eines MISHEMTs#1, wo eine Gate-Dielektrikumsschicht 108 die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112 auskleidet, kann Prozessschritt 32 mehrere selektive Ätzprozesse umfassen. Beispielsweise kann ein erster selektiver anisotroper Ätzprozess durchgeführt werden, um exponierte horizontale Abschnitte der Gate-Dielektrikumsschicht 108 zu entfernen, und dadurch die obere Oberfläche der Dielektrikumsschicht 105 um die Source-/Drain-Öffnungen 112 herum sowie die obere Oberfläche der Barrierenschicht 104 an dem Boden der Source-/Drain-Öffnungen 112 zu exponieren. Dann kann ein zweiter selektiver anisotroper Ätzprozess durchgeführt werden, um durch die Barrierenschicht 104 an dem Boden der Source-/Drain-Öffnungen 112 zu ätzen, um die obere Oberfläche der Kanalschicht 103 zu exponieren (siehe 7B). Somit bleiben, wie in 7B veranschaulicht, die Seitenwände der oberen Sektionen der Source-/Drain-Öffnungen 112 innerhalb der Dielektrikumsschicht 105 durch die Gate-Dielektrikumsschicht 108 abgedeckt. Alternativ könnte das selektive Ätzen der Gate-Dielektrikumsschicht 108 innerhalb der Source-/Drain-Öffnungen 112 (vor dem selektiven anisotropen Ätzen der Barrierenschicht 104) ein selektiver isotroper Ätzprozess sein, der das Gate-Dielektrikum-Material von den Source-/Drain-Öffnungen 112 vollständig entfernt (nicht gezeigt). Zu Veranschaulichungszwecken sind alle anschließenden Prozessschritte für den MISHEMT#1 in Bezug auf die in 7B gezeigte, teilweise fertiggestellte Struktur gezeigt und somit sind die finalen MISHEMT#1-Strukturen in 9B, 10B, 11B, 12B, 13B und 14B als mit einem Gate-Dielektrikum-Material innerhalb der Source-/Drain-Öffnungen 112 gezeigt. Es sollte sich jedoch verstehen, dass die gleichen Prozessschritte in Bezug auf eine teilweise fertiggestellte Struktur durchgeführt werden könnten, wo das Gate-Dielektrikum-Material durch einen selektiven isotropen Ätzprozess vollständig von den Source-/Drain-Öffnungen 112 entfernt worden ist, derart, dass irgendeine der hierin offenbarten und nachstehend erörterten finalen MISHEMT#1-Strukturen auch vollständig frei von dem Gate-Dielektrikum-Material sein könnte.
  • Für die Bildung eines MISHEMTs#2, wo eine Gate-Dielektrikumsschicht 106 in dem Stapel eingebettet ist, kann Prozessschritt 32 auch mehrere selektive anisotrope Ätzprozesse umfassen. Insbesondere kann ein erster selektiver anisotroper Ätzprozess durchgeführt werden, um durch die Gate-Dielektrikumsschicht 106 an dem Boden der Source-/Drain-Öffnungen 112 zu ätzen, um die obere Oberfläche der Barrierenschicht 104 zu exponieren. Dann kann ein zweiter selektiver anisotroper Ätzprozess durchgeführt werden, um durch die Barrierenschicht 104 an dem Boden der Source-/Drain-Öffnungen 112 zu ätzen, um die obere Oberfläche der Kanalschicht 103 zu exponieren (siehe 7C). Es sollte sich verstehen, dass der (die) oben erwähnte(n) selektive(n) anisotrope(n) Ätzprozess(e) abhängig von dem Typ des Gate-Dielektrikums (falls zutreffend) und der Barrierenmaterialien, die verwendet werden, variieren kann (können), so dass ein Ätzen im Wesentlichen stoppt, ohne andere exponierte Materialien oder die Kanalschicht 103 während der Erstreckung der Source-/Drain-Öffnungen 112 signifikant zu ätzen. Somit erstreckt sich folgend auf Prozessschritt 32 die Gate-Öffnung 111 über eine erste Tiefe (d1) von der oberen Oberfläche der Dielektrikumsschicht 105 in den Stapel und erstrecken sich die Source-/Drain-Öffnungen 112 über eine zweite Tiefe (d2), die größer als die erste Tiefe (d1) ist, von der oberen Oberfläche der Dielektrikumsschicht 105 in den Stapel.
  • Als Nächstes kann eine Schicht aus einem Source-/Drain-Leitermaterial 122 auf die obere Oberfläche der Dielektrikumsschicht 105 angrenzend an die Source-/Drain-Öffnungen 112 in die Source-/Drain-Öffnungen 112 so abgeschieden werden, dass sie unmittelbar angrenzend an die Kanalschicht 103 ist, und so, dass sie vollständig die Source-/Drain-Öffnungen 112 füllt, und ferner über der zweiten Gate-Sektion 131b des Gate-Anschlusses 131 ist (siehe Prozessschritt 33 und 8A-8C). Zu Veranschaulichungszwecken stellen die Zeichnungen und die Beschreibung die Schicht aus dem Source-/Drain-Leitermaterial 122 als eine einzelne geschichtete Struktur dar (d.h. umfassend eine Schicht aus Leitermaterial). Es versteht sich jedoch, dass alternativ diese Schicht aus einem Source-/Drain-Leitermaterial 122 eine mehrschichtige Struktur (d.h. umfassend mehrere Sub-Schichten aus unterschiedlichen Leitermaterialien) sein könnte. Für Transistoren, wie etwa einen HEMT, einem MISHEMT#1 oder einen MISHEMT#2, sollten die Source-/Drain-Anschlüsse 132 ohmsche Kontakt-Source-/Drain-Anschlüsse an dem Metall-Halbleiter-Übergang an dem Boden der Source-/Drain-Öffnungen 112 sein. Somit umfassen exemplarische Metalle oder Metalllegierungen, die für das Source-/Drain-Leitermaterial 122 eingesetzt werden können, Ti/Al/TiN, Ti/Al/Ti/Au oder Mo/Al/Mo/Au, sind aber nicht darauf beschränkt.
  • Die Schicht aus einem Source-/Drain-Leitermaterial 122 kann optional poliert werden (siehe Prozessschritt 34). Die Schicht aus einem Source-/Drain-Leitermaterial 122 kann ferner strukturiert werden, um Source-/Drain-Anschlüsse 132 zu bilden, wo jeder Source-/Drain-Anschluss 132 eine erste Source-/Drain-Sektion 132a innerhalb einer Source-/Drain-Öffnung 112 und eine zweite Source-/Drain-Sektion 132b über der Source-/Drain-Öffnung 112 und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion 132a umfasst, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein (siehe Prozessschritt 35). Optional kann das Strukturieren bei Prozessschritt 35 derart durchgeführt werden, dass in jedem Source-/Drain-Anschluss 132 die zweite Source-/Drain-Sektion 132b breiter als die erste Source-/Drain-Sektion 132a ist, derart, dass sie sich lateral auf die obere Oberfläche der Dielektrikumsschicht 105 erstreckt. Somit könnte das strukturierte Source-/Drain-Leitermaterial 122 für jeden Source-/Drain-Anschluss 132 beispielsweise T-förmig, in Form eines umgekehrten L etc. sein.
  • Insbesondere kann optional bei Prozessschritt 34 ein konventioneller CMP (chemical mechanical planarization; chemisch-mechanische Planarisierung)-Prozess durchgeführt werden. Ob der CMP-Prozess durchgeführt wird oder nicht, ein Strukturieren der Schicht aus einem Source-/Drain-Leitermaterial 122 durch Verwenden konventioneller lithografischer Strukturier- und Ätzprozesse kann fortschreiten. Beispielsweise kann eine Maskenschicht auf der Schicht aus dem Source-/Drain-Leitermaterial 122 gebildet werden. Die Maskenschicht kann in eine erste Maskensektion, die über der Gate-Öffnung 111 ausgerichtet ist, und zweite Maskensektionen strukturiert werden, die über den Source-/Drain-Öffnungen 112 ausgerichtet sind. Die Breite der ersten Maskensektion kann geringer als die, gleich der oder breiter als die zweite Gate-Sektion 131b des zuvor strukturierten Gate-Leitermaterials sein. Als Nächstes kann die Struktur dieser Maskenschicht in die Schicht aus dem Source-/Drain-Leitermaterial 122 transferiert werden (z.B. unter Verwenden eines selektiven anisotropen Ätzprozesses). Es sollte sich verstehen, dass, falls die Schicht aus einem Source-/Drain-Leitermaterial 122 eine mehrschichtige Struktur ist, mehrere selektive anisotrope Ätzprozesse eingesetzt werden können. Außerdem können die Spezifikationen für die selektiven anisotropen Ätzprozesse abhängig von dem Typ des (der) Leitermaterial(ien) variieren, die für das Source-/Drain-Leitermaterial 122 verwendet werden, so dass ein Ätzen im Wesentlichen stoppt, ohne sich signifikant auf Materialien auszuwirken, die während des Strukturierens des Source-/Drain-Leitermaterials 122 exponiert sind. Folgend auf das Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial 122 kann eine zusätzliche Prozessierung durchgeführt werden, um die HEMT- oder MISHEMT-Strukturen zu vervollständigen (siehe Prozessschritt 36). Diese zusätzliche Prozessierung kann eine Abscheidung von einer oder mehreren zusätzlichen Dielektrikumsschichten 195 (z.B. eine optionale konforme Ätzstoppschicht, eine Zwischenlagen-Dielektrikumsschicht etc.) über der teilweise fertiggestellten Struktur, eine Bildung von Middle-of-Line-(MOL)-Kontakten (z.B. siehe MOL-Kontakt 198 zu dem Gate-Anschluss 131 und MOL-Kontakte 199 zu den Source-/Drain-Anschlüssen 132), etc. umfassen, ist aber nicht darauf beschränkt.
  • Es sollte angemerkt werden, dass die aus Prozessfluss A resultierende Struktur und insbesondere die Konfiguration des Gate-Anschlusses 131 im Transistor abhängig von mehreren Faktoren variiert. Beispielsweise hängt die Konfiguration des Gate-Anschlusses davon ab, ob die optionale CMP bei Prozessschritt 34 durchgeführt wird oder nicht, und falls ja, ob die obere Oberfläche der zweiten Gate-Sektion 131b des Gate-Anschluss 131 durch die CMP exponiert wird oder nicht. Die Konfiguration des Gate-Anschlusses 131 hängt auch davon ab, wie die Schicht aus dem Source-/Drain-Leitermaterial 122 tatsächlich strukturiert ist, und insbesondere, ob Seitenwände der zweiten Gate-Sektion 131b des Gate-Anschlusses 131 während des Strukturierprozesses exponiert werden oder nicht.
  • Beispielsweise könnte eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 koplanar sind, und so, dass die obere Oberfläche der zweiten Gate-Sektion 131b exponiert ist. Anschließend könnte die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b auch exponiert sind (z.B. siehe den HEMT 901, den MISHEMT 902 oder den MISHEMT 903 jeweils in den Halbleiterstrukturen 900A-900C von 9A-9C).
  • Alternativ könnte eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 koplanar sind, und so, dass die obere Oberfläche der zweiten Gate-Sektion 131b exponiert ist. Anschließend könnte die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b nicht exponiert sind. Somit umfasst in dem HEMT 1001, dem MISHEMT 1002 und dem MISHEMT 1003 jeweils in den Halbleiterstrukturen 1000A-1000C von 10A-10C der Gate-Anschluss 131 ferner eine zusätzliche Gate-Sektion 131c, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die lateral unmittelbar angrenzend an die Seitenwände der zweiten Gate-Sektion 131b positioniert ist.
  • Alternativ könnte eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 koplanar sind, aber so, dass die obere Oberfläche der zweiten Gate-Sektion 131b nicht exponiert ist (z.B. falls die Schicht aus einem Source-/Drain-Leitermaterial dicker als die Höhe der zweiten Gate-Sektion ist). Anschließend könnte die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b exponiert sind. Somit umfasst in dem HEMT 1101, dem MISHEMT 1102 und dem MISHEMT 1103 jeweils in den Halbleiterstrukturen 1100A-1100C von 11A-11C der Gate-Anschluss 131 ferner eine zusätzliche Gate-Sektion 131c, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche der zweiten Gate-Sektion 131b ist.
  • Alternativ könnte eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 koplanar sind, aber so, dass die obere Oberfläche der zweiten Gate-Sektion 131b nicht exponiert ist. Anschließend könnte die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b auch nicht exponiert sind. Somit umfasst in dem HEMT 1201, dem MISHEMT 1202 und dem MISHEMT 1203 jeweils in den Halbleiterstrukturen 1200A-1200C von 12A-12C der Gate-Anschluss 131 ferner eine zusätzliche Gate-Sektion 131c, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an sowohl die obere Oberfläche als auch die Seitenwände der zweiten Gate-Sektion 131b ist.
  • Alternativ könnte eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 übersprungen werden, derart, dass die obere Oberfläche des Gate-Anschlusses 131 über dem Level der oberen Oberflächen der Source-/Drain-Anschlüsse 132 ist, und somit, dass die obere Oberfläche der zweiten Gate-Sektion 131b durch das Source-/Drain-Leitermaterial 122 abgedeckt bleibt. Anschließend könnte die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b exponiert sind. Somit umfasst in dem HEMT 1301, dem MISHEMT 1302 und dem MISHEMT 1303 jeweils in den Halbleiterstrukturen 1300A-1300C von 13A-13C der Gate-Anschluss 131 ferner eine zusätzliche Gate-Sektion 131c, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche der zweiten Gate-Sektion 131b ist.
  • Alternativ kann eine CMP des Source-/Drain-Leitermaterials 122 bei Prozessschritt 34 übersprungen werden, derart, dass die obere Oberfläche des Gate-Anschlusses 131 über dem Level der oberen Oberflächen der Source-/Drain-Anschlüsse 132 ist, und somit so, dass die obere Oberfläche der zweiten Gate-Sektion 131b durch das Source-/Drain-Leitermaterial 122 abgedeckt bleibt. Anschließend kann die Schicht aus dem Source-/Drain-Leitermaterial 122 bei Prozessschritt 35 so strukturiert werden, dass die Seitenwände der zweiten Gate-Sektion 131b nicht exponiert sind. Somit umfasst in dem HEMT 1401, dem MISHEMT 1402 und dem MISHEMT 1403 jeweils in den Halbleiterstrukturen 1400A-1400C von 14A-14C der Gate-Anschluss 131 ferner eine zusätzliche Gate-Sektion 131c, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an sowohl die obere Oberfläche als auch die Seitenwände der zweiten Gate-Sektion 131b ist.
  • Da in den oben beschriebenen Verfahrensausführungsformen, die auf Prozessfluss A folgen, die Dielektrikumsschicht 105 gleichlaufend mit der Gate-Öffnung 111 für die erste Gate-Sektion 131a des Gate-Anschlusses 131 und mit den Source-/Drain-Öffnungen 112 für die ersten Source-/Drain-Sektionen 132a der Source-/Drain-Anschlüsse 132 strukturiert wird, werden jene niedrigeren/ersten Gate- und Source-/Drain-Sektionen 131a und 132a innerhalb der Dielektrikumsschicht 105 als selbstausgerichtet betrachtet. Da sich außerdem das Strukturieren der Schicht des Source-/Drain-Leitermaterials 122 zum Bilden der zweiten Source-/Drain-Sektionen 132b der Source-/Drain-Anschlüsse 132 auch gleichlaufend auf die finale Form der zweiten Gate-Sektion 131b des Gate-Anschlusses 131 auswirken kann, werden die Sektionen auf höherem Level des Gates und der Source-/Drain-Anschlüsse (d.h. der zweiten Gate-Sektion 131b und der zweiten Source-/Drain-Sektionen 132b), die alle über der Dielektrikumsschicht 105 sind, auch als selbstausgerichtet betrachtet. Mit diesen selbstausgerichteten Multi-Level-Gate und Source-/Drain-Anschlüssen 131-132, werden auf Anschlussfehlausrichtung bezogene Fehler vermieden (z.B. wenn Vorrichtungsgrößen reduziert werden).
  • Wieder Bezug nehmend auf das Flussdiagramm von 1B, können, sobald die Gate-Öffnung 111 und die Source-/Drain-Öffnungen 112 bei Prozessschritt 20 gebildet werden, andere Verfahrensausführungsformen mit zusätzlichen Prozessschritten fortfahren, wie in Prozessfluss B dargelegt (im Gegensatz zu den oben erörterten zusätzlichen Prozessschritten von Prozessfluss A). Prozessfluss B ist insbesondere unterschiedlich von Prozessfluss A in Bezug darauf, wann die Source-/Drain-Öffnungen tiefer in den Stapel von Schichten erstreckt werden, and in Bezug auf die Reihenfolge, in der die Gate- und Source-/Drain-Leitermaterialien abgeschieden und strukturiert werden. Es sollte sich jedoch verstehen, dass die verschiedenen Materalien, die für Komponenten verwendet werden, die durch das gleiche Bezugszeichen identifiziert werden, die gleichen sind.
  • Insbesondere kann Prozessfluss B ein Bilden eines Schutzstopfens 113 in der Gate-Öffnung 111 und von Seitenwand-Spacern 114 in den Source-/Drain-Öffnungen 112 (siehe Prozessschritt 40 und 15A-15C) umfassen. Der Schutzstopfen 113 und die Seitenwand-Spacer 114 können beispielsweise unter Verwenden einer konventionellen Seitenwand-Spacer-Bildungstechnik gleichlaufend gebildet werden, wenn die Gate-Öffnung 111 schmäler als die Source-/Drain-Öffnungen 112 ist. Das heißt, ein Stopfen und eine Spacerschicht können konform über der teilweise fertiggestellten Struktur abgeschieden werden. Dann kann ein selektiver anisotroper Ätzprozess durchgeführt werden, um den Stopfen und die Spacerschicht von horizontalen Oberflächen zu entfernen, wobei er sie auf vertikalen Oberflächen zurücklässt. Die Dicke des Stopfens und der Spacerschicht und die verwendeten Ätzspezifikationen können angesichts der unterschiedlichen Breiten der Gate-Öffnung 111 und der Source-/Drain-Öffnungen 112 so zugeschnitten werden, dass verbleibende Abschnitte des Stopfens und der Spacerschicht einen Stopfen 113, der wenigstens einen unteren Abschnitt der Gate-Öffnung 111 füllt, und Seitenwand-Spacer 114 bilden, die lateral angrenzend an die Seitenwände der Source-/Drain-Öffnungen 112 derart positioniert sind, dass wenigstens ein Zentrumsbereich der unteren Oberfläche von jeder Source-/Drain-Öffnung 112 exponiert bleibt (z.B. ein Zentrumsbereich der Barrierenschicht 104 an dem Boden von jeder Source-/Drain-Öffnung 112, wie in 15A und 15B gezeigt, oder ein Zentrumsbereich der Gate-Dielektrikumsschicht 106 an dem Boden von jeder Source-/Drain-Öffnung 112, wie in 15C gezeigt). Es sollte angemerkt werden, dass der Stopfen und die Spacerschicht aus Polysilizium, einem amorphen Silizium oder irgendeinem anderen geeigneten Material hergestellt sein können, das während einer Stopfen- und Seitenwand-Spacer-Bildung selektiv geätzt werden kann und während einer anschließenden Prozessierung auch selektiv entfernt werden kann (wie nachstehend erörtert).
  • Die Source-/Drain-Öffnungen 112 können dann tiefer in den Stapel und insbesondere hinunter zu der Kanalschicht 103 erstreckt werden (siehe Prozessschritt 41 und 16A-16C).
  • Optional können der Schutzstopfen 113 und die Seitenwand-Spacer 114 an diesem Punkt in dem Verfahren selektiv entfernt werden (siehe Prozessschritt 42 und 17A-17C). Es sollte angemerkt werden, dass 18A-18C bis 22A-22C die verbleibenden Prozessschritte 43-48 veranschaulichen, wenn der Schutzstopfen 113 und die Seitenwand-Spacer 114 bei Prozessschritt 42 entfernt worden sind. 23A-23C bis 25A-25C veranschaulichen die verbleibenden Prozessschritte 43-48, wenn der Schutzstopfen 113 und die Seitenwand-Spacer 114 bei Prozessschritt 42 nicht entfernt worden sind.
  • Insbesondere kann, nachdem der Schutzstopfen 113 und die Seitenwand-Spacer 114 bei Prozessschritt 42 selektiv entfernt worden sind, eine Schicht aus einem Source-/Drain-Leitermaterial 122 über der teilweise fertiggestellten Struktur abgeschieden werden (siehe Prozessschritt 43 und 18A-18C). Die Schicht aus einem Source-/Drain-Leitermaterial 122 kann strukturiert werden (z.B. unter Verwenden konventioneller lithografischer Strukturier- und Ätzprozesse), um, für jeden der zwei Source-/Drain-Anschlüsse 132, eine erste Source-/Drain-Sektion 132a innerhalb einer Source-/Drain-Öffnung 112 und eine zweite Source-/Drain-Sektion 132b über der Source-/Drain-Öffnung 112 und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion 132a zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein (siehe Prozessschritt 44 und 19A-19C). Optional kann das Source-/Drain-Leitermaterial 122 bei Prozessschritt 44 so strukturiert werden, das jede zweite Source-/Drain-Sektion 132b breiter als die erste Source-/Drain-Sektion 132a darunter ist, und somit so, dass sich die zweiten Source-/Drain-Sektionen 132b lateral auf die obere Oberfläche der Dielektrikumsschicht 105 erstrecken. Somit könnte das strukturierte Source-/Drain-Leitermaterial 122 für die Source-/Drain-Anschlüsse 132 beispielsweise T-förmig, in Form eines umgekehrten L etc. sein. Es sollte angemerkt werden, dass das Strukturieren der Schicht aus einem Source-/Drain-Leitermaterial 122 ferner durchgeführt werden sollte, um auch die Gate-Öffnung 111 zu exponieren. Das heißt, während dieses Strukturierprozesses kann jegliches Source-/Drain-Leitermaterial von der Gate-Öffnung 111 und von der oberen Oberfläche der Dielektrikumsschicht 105 um die Gate-Öffnung 111 herum entfernt werden.
  • Nur für einen MISHEMT#2 kann dann eine konforme Gate-Dielektrikumsschicht 108 über der teilweise fertiggestellten Struktur abgeschieden werden und insbesondere so, dass sie die Gate-Öffnung 111 auskleidet (siehe 20A-20C). Dann kann eine Schicht aus einem Gate-Leitermaterial 121, das unterschiedlich von dem Source-/Drain-Leitermaterial 122 ist, über der teilweise fertiggestellten Struktur abgeschieden werden (siehe Prozessschritt 45 und 21A-21C).
  • Die Schicht aus einem Gate-Leitermaterial 121 kann optional poliert werden (siehe Prozessschritt 46). Zusätzlich kann die Schicht aus dem Gate-Leitermaterial 121 strukturiert werden, um, für einen Gate-Anschluss 131, eine erste Gate-Sektion 131a innerhalb der Gate-Öffnung 111 und die zweite Gate-Sektion 131b über der Gate-Öffnung 111 und insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion 131a zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein (siehe Prozessschritt 47 und 22A-22C). Optional kann die Schicht aus einem Gate-Leitermaterial 121 so strukturiert werden, dass die zweite Gate-Sektion 131b breiter als die erste Gate-Sektion 131a ist, und somit so, dass sich die zweite Gate-Sektion 131b lateral auf die obere Oberfläche der Dielektrikumsschicht 105 erstreckt. Somit könnte das strukturierte Gate-Leitermaterial für den Gate-Anschluss 131 beispielsweise T-förmig, in Form eines umgekehrten L etc. sein.
  • Folgend auf das Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial 122 kann eine zusätzliche Prozessierung durchgeführt werden, um die HEMT- oder MISHEMT-Strukturen zu vervollständigen (siehe Prozessschritt 48). Diese zusätzliche Prozessierung kann eine Abscheidung von einer oder mehreren zusätzlichen Dielektrikumsschichten 195 (z.B. eine optionale konforme Ätzstoppschicht, eine Zwischenlagen-Dielektrikumsschicht etc.) über der teilweise fertiggestellten Struktur, eine Bildung von Middle-of-Line-(MOL)-Kontakten (z.B. siehe MOL-Kontakt 198 zu dem Gate-Anschluss 131 und MOL-Kontakte 199 zu den Source-/Drain-Anschlüssen 132), etc. umfassen, ist aber nicht darauf beschränkt.
  • Wie oben erwähnt, könnte die Entfernung des Schutzstopfens 113 und der Seitenwand-Spacer 114 bei Prozessschritt 42 alternativ übersprungen werden. In diesem Fall kann bei Prozessschritt 43 die Schicht aus einem Source-/Drain-Leitermaterial 122 über der teilweise fertiggestellten Struktur und insbesondere über dem Schutzstopfen 113 innerhalb der Gate-Öffnung 111 und in die Source-/Drain-Öffnungen 112 derart abgeschieden werden, dass sie die Seitenwand-Spacer 114 abdeckt und lateral zwischen ihnen positioniert ist (siehe 23A-23C). Die Schicht aus einem Source-/Drain-Leitermaterial 122 kann dann, wie oben bei Prozessschritt 44 beschrieben, strukturiert werden, um, für jeden der zwei Source-/Drain-Anschlüsse 132, eine erste Source-/Drain-Sektion 132a innerhalb einer Source-/Drain-Öffnung 112 und lateral zwischen den Seitenwand-Spacern 114 positioniert, und eine zweite Source-/Drain-Sektion 132b über der Source-/Drain-Öffnung 112 und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion 132a zu bilden, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein (24A-24C). In diesem Fall sollte das Strukturieren der Schicht aus einem Source-/Drain-Leitermaterial 122 bei Prozessschritt 44 ferner durchgeführt werden, um, durch Entfernen von jeglichem Source-/Drain-Leitermaterial von der Gate-Öffnung 111 und von der oberen Oberfläche der Dielektrikumsschicht 105 um die Gate-Öffnung 111 herum und ferner durch Entfernen des Schutzstopfens 113, auch die Gate-Öffnung 111 zu exponieren. Prozessschritte 45-48 können fortfahren wie oben beschrieben (siehe 25A-25C).
  • Es sollte angemerkt werden, dass die folgend auf Prozessfluss B resultierenden Strukturen und insbesondere die Konfiguration der Source-/Drain-Anschlüsse 132 in der resultierenden Struktur abhängig von mehreren Faktoren variiert. Beispielsweise hängt die Konfiguration der Source-/Drain-Anschlüsse davon ab, ob die optionale CMP bei Prozessschritt 46 durchgeführt wird oder nicht, und falls ja, ob die obere Oberfläche der zweiten Source-/Drain-Sektion 132b von jedem Source-/Drain-Anschluss 132 durch die CMP exponiert wird oder nicht. Die Konfiguration von jedem Source-/Drain-Anschluss 132 hängt auch davon ab, wie die Schicht aus einem Gate-Leitermaterial 121 tatsächlich strukturiert ist, und insbesondere, ob Seitenwände von jeder zweiten Source-/Drain-Sektion 132b von jedem Source-/Drain-Anschluss 132 während des Strukturierprozess exponiert werden oder nicht.
  • Beispielsweise könnte eine CMP der Schicht aus einem Gate-Leitermaterial 121 bei Prozessschritt 46 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 koplanar sind, und so, dass die oberen Oberflächen der zweiten Source-/Drain-Sektionen 132b exponiert sind. Anschließend könnte die Schicht aus dem Gate-Leitermaterial 121 bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen 132b exponiert sind. Siehe den HEMT 2201, den MISHEMT 2202 und den MISHEMT 2203 jeweils in den Halbleiterstrukturen 2200A-2200C von 22A-22C; siehe auch den HEMT 2501, den MISHEMT 2502 und den MISHEMT 2503 jeweils in den Halbleiterstrukturen 2500A-2500C von 25A-25C.
  • Alternativ könnte eine CMP des Gate-Leitermaterials bei Prozessschritt 46 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses und der Source-/Drain-Anschlüsse koplanar sind, und so, dass die oberen Oberflächen von jeder zweiten Source-/Drain-Sektion exponiert sind. Anschließend könnte die Schicht aus dem Gate-Leitermaterial bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen nicht exponiert sind. Somit könnte jeder Source-/Drain-Anschluss ferner eine zusätzliche Source-/Drain-Sektion umfassen, die aus dem Gate-Leitermaterial hergestellt ist und die lateral unmittelbar angrenzend an die Seitenwände der zweiten Source-/Drain-Sektion positioniert ist.
  • Alternativ könnte eine CMP des Gate-Leitermaterials bei Prozessschritt 46 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses und der Source-/Drain-Anschlüsse koplanar sind, aber so, dass die oberen Oberflächen der zweiten Source-/Drain-Sektionen nicht exponiert sind (z.B. falls die Schicht aus einem Gate-Leitermaterial dicker als die Höhe der zweiten Source-/Drain-Sektionen ist). Anschließend könnte die Schicht aus dem Gate-Leitermaterial bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen exponiert sind. Somit könnte jeder Source-/Drain-Anschluss ferner eine zusätzliche Source-/Drain-Sektion umfassen, die aus dem Gate-Leitermaterial hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche der zweiten Source-/Drain-Sektion ist.
  • Alternativ könnte eine CMP des Gate-Leitermaterials bei Prozessschritt 46 derart durchgeführt werden, dass die oberen Oberflächen des Gate-Anschlusses und der Source-/Drain-Anschlüsse koplanar sind, aber so, dass die oberen Oberflächen der zweiten Source-/Drain-Sektionen nicht exponiert sind. Anschließend könnte die Schicht aus dem Gate-Leitermaterial bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen auch nicht exponiert sind. Somit könnte jeder Source-/Drain-Anschluss ferner eine zusätzliche Source-/Drain-Sektion umfassen, die aus dem Gate-Leitermaterial hergestellt ist und die unmittelbar angrenzend an sowohl die obere Oberfläche als auch die Seitenwände der zweiten Source-/Drain-Sektion ist.
  • Alternativ kann eine CMP des Gate-Leitermaterials bei Prozessschritt 46 übersprungen werden, derart, dass die oberen Oberflächen der Source-/Drain-Anschlüsse über dem Level der oberen Oberfläche der Gate-Anschlüsse sind, und derart, dass die oberen Oberflächen der zweiten Source-/Drain-Sektionen nicht exponiert sind. Anschließend könnte die Schicht aus dem Gate-Leitermaterial bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen exponiert sind. Somit könnte jeder Source-/Drain-Anschluss ferner eine zusätzliche Source-/Drain-Sektion umfassen, die aus dem Gate-Leitermaterial hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche der zweite Source-/Drain-Sektion ist.
  • Alternativ kann eine CMP des Gate-Leitermaterials bei Prozessschritt 46 übersprungen werden, derart, dass die oberen Oberflächen der Source-/Drain-Anschlüsse über dem Level der oberen Oberfläche des Gate-Anschlusses sind, und derart, dass die oberen Oberflächen der zweiten Source-/Drain-Sektionen nicht exponiert sind. Anschließend kann die Schicht aus dem Gate-Leitermaterial bei Prozessschritt 47 so strukturiert werden, dass die Seitenwände der zweiten Source-/Drain-Sektionen nicht exponiert sind. Somit könnte jeder Source-/Drain-Anschluss ferner eine zusätzliche Source-/Drain-Sektion umfassen, die aus dem Gate-Leitermaterial hergestellt ist und die unmittelbar angrenzend an sowohl die obere Oberfläche und Seitenwände der zweiten Source-/Drain-Sektion ist.
  • Da in den oben beschriebenen Verfahrensausführungsformen, die auf Prozessfluss B folgen, die Dielektrikumsschicht 105 gleichlaufend mit der Gate-Öffnung 111 für die erste Gate-Sektion 131a des Gate-Anschlusses 131 und mit den Source-/Drain-Öffnungen 112 für die ersten Source-/Drain-Sektionen 132a der Source-/Drain-Anschlüsse 132 strukturiert wird, werden jene unteren/ersten Gate- und Source-/Drain-Sektionen 131a und 132a innerhalb der Dielektrikumsschicht 105 als selbstausgerichtet betrachtet. Da sich außerdem das Strukturieren der Schicht aus dem Gate-Leitermaterial 121 zum Bilden der zweiten Gate-Sektion 131b des Gate-Anschlusses 131 auch gleichlaufend auf die finale Form der zweiten Source-/Drain-Sektionen 132b der Source-/Drain-Anschlüsse 132 auswirkt, werden jene Sektionen auf höherem Level der Gate- und Source-/Drain-Anschlüsse (d.h. die zweite Gate-Sektion 131b und die zweiten Source-/Drain-Sektionen 132b), die alle über der Dielektrikumsschicht 105 sind, auch als selbstausgerichtet betrachtet. Mit diesen selbstausgerichteten Multi-Level-Gate und Source-/Drain-Anschlüssen 131-132 werden auf eine Anschlussfehlausrichtung bezogene Fehler vermieden (z.B. wenn Vorrichtungsgrößen reduziert werden).
  • Auch hierin offenbart sind Ausführungsformen einer Halbleiterstruktur, die gemäß den oben beschriebenen Verfahrensausführungsformen gebildet worden ist. Siehe beispielsweise irgendeine der Halbleiterstrukturen 900A-900C von 9A-9C, 1000A-1000C von 10A-10C, 1100A-1100C von 11A-11C, 1200A-1200C von 12A-12C, 1300A-1300C von 13A-13C, 1400A-1400C von 14A-14C, 2200A-2200C von 22A-22C und 2500A-2500C von 25A-25C.
  • Insbesondere kann die Halbleiterstruktur ein Substrat 101 und, auf dem Substrat 101, einen Stapel von Schichten umfassen.
  • Der Stapel von Schichten kann mehrere epitaktische Schichten umfassen. Die epitaktischen Schichten können umfassen: eine Bufferschicht 102 auf dem Substrat 101; eine Kanalschicht 103 und insbesondere eine III-V Halbleiter-Kanalschicht auf der Bufferschicht 102; und eine Barrierenschicht 104 auf der Kanalschicht 103. Zu Veranschaulichungszwecken stellen die Zeichnungen und die Beschreibung oben die epitaktischen Schichten in dem Stapel (z.B. die Bufferschicht 102, die Kanalschicht 103 und die Barrierenschicht 104) als einzelne geschichtete Strukturen (d.h. umfassend eine Schicht aus Buffermaterial, eine Schicht aus Kanalmaterial und eine Schicht aus Barrierenmaterial) dar. Es versteht sich jedoch, dass alternativ irgendeine oder mehrere der epitaktischen Schichten in dem Stapel mehrschichtige Strukturen sein könnten (z.B. umfassend mehrere Sub-Schichten aus unterschiedlichen Buffermaterialien, mehrere Sub-Schichten aus unterschiedlichen III-V-Halbleiter-Kanalmaterialien und/oder mehrere Sub-Schichten aus unterschiedlichen Barrierenmaterialien). In einigen Ausführungsformen (z.B. siehe die Halbleiterstrukturen 900C von 9C, 1000C von 10C, 1100C von 11C, 1200C von 12C, 1300C von 13C, 1400C von 14C, 2200C von 22C und 2500C von 25C) kann der Stapel von Schichten ferner eine Gate-Dielektrikumsschicht 106 auf der oberen Oberfläche der Barrierenschicht 104 umfassen. Schließlich kann der Stapel von Schichten eine Blanket-Dielektrikumsschicht 105 auf der oberen Oberfläche der Barrierenschicht 104 oder, falls zutreffend, auf der oberen Oberfläche der Gate-Dielektrikumsschicht 106, umfassen.
  • Die Halbleiterstruktur kann ferner einen Transistor umfassen. Dieser Transistor kann ein Transistor mit hoher Elektronenmobilität (HEMT) sein (z.B. siehe HEMTs 901, 1001, 1101, 1201, 1301, 1401, 2201 und 2501 in den „A“-Figuren). Alternativ kann der Transistor ein Metall-Isolator-Halbleiter HEMT (MISHEMT) mit einer konform abgeschiedenen Gate-Dielektrikumsschicht 108 sein (z.B. siehe die MISHEMTs 902, 1002, 1102, 1202, 1302, 1402, 2202 und 2502 in den „B“ Figuren). Alternativ könnte der Transistor ein MISHEMT mit einer Stapel-eingebetteten Gate-Dielektrikumsschicht 106 sein (z.B. siehe die MISHEMTs 903, 1003, 1103, 1203, 1303, 1403, 2203 und 2503 in den „C“-Figuren). Alternativ könnte der Transistor irgendein anderer ähnlicher Typ von Transistor sein.
  • Jeder Transistor kann, innerhalb des oben erörterten Stapels von Schichten, eine Gate-Öffnung 111 und Source-/Drain-Öffnungen 112 umfassen. Die Gate-Öffnung 111 kann schmäler als die Source-/Drain-Öffnungen 112 sein, wie veranschaulicht. Beispielsweise kann die Gate-Öffnung 111 eine erste Breite (w1) aufweisen und können die Source-/Drain-Öffnungen 112 eine zweite Breite (w2) aufweisen, die größer als die erste Breite (w1) ist. Alternativ könnte eine erste Breite (w1) der Gate-Öffnung 111 gleich der oder größer als die zweite Breite (w2) der Source-/Drain-Öffnungen sein.
  • Die Gate-Öffnung 111 kann sich von der oberen Oberfläche der Dielektrikumsschicht 105 zu der unteren Oberfläche der Dielektrikumsschicht 105 erstrecken. In einigen Ausführungsformen (z.B. siehe die Halbleiterstrukturen 900A- 900B von 9A-9B, 1000A-1000B von 10A-10B, 1100A-1100B von 11A-11B, 1200A-1200B von 12A-12B, 1300A-1300B von 13A-13B, 1400A-1400B von 14A-14B, 2200A-2200B von 22A-22B und 2500A-2500B von 25A-25B) kann der Boden der Gate-Öffnung 111 an der oberen Oberfläche der Barrierenschicht 104 sein. In anderen Ausführungsformen (z.B. siehe die Halbleiterstrukturen 900C von 9C, 1000C von 10C, 1100C von 11C, 1200C von 12C, 1300C von 13C, 1400C von 14C, 2200C von 22C und 2500C von 25C) kann der Boden der Gate-Öffnung 111 an der oberen Oberfläche der Stapel-eingebetteten Gate-Dielektrikumsschicht 106 sein.
  • Die Source-/Drain-Öffnungen 112 können sich jeweils von der oberen Oberfläche der Dielektrikumsschicht 105 zu der Kanalschicht 103 erstrecken. Somit erstreckt sich in einigen Ausführungsformen (z.B. siehe die Halbleiterstrukturen 900A- 900B von 9A-9B, 1000A-1000B von 10A-10B, 1100A-1100B von 11A-11B, 1200A-1200B von 12A-12B, 1300A-1300B von 13A-13B, 1400A-1400B von 14A-14B, 2200A-2200B von 22A-22B und 2500A-2500B von 25A-25B) jede Source-/Drain-Öffnung 112 vollständig durch die Dielektrikumsschicht 105 und die Barrierenschicht 104 zu der Kanalschicht 103. In anderen Ausführungsformen erstreckt sich (z.B. siehe die Halbleiterstrukturen 900C von 9C, 1000C von 10C, 1100C von 11C, 1200C von 12C, 1300C von 13C, 1400C von 14C, 2200C von 22C und 2500C von 25C) jede Source-/Drain-Öffnung 112 vollständig durch die Dielektrikumsschicht 105, die Stapel-eingebettete Gate-Dielektrikumsschicht 106 und die Barrierenschicht 104 zu der Kanalschicht 103.
  • In einigen Ausführungsformen kann jede Source-/Drain-Öffnung 112 eine im Wesentlichen gleichmäßige Breite (wie veranschaulicht) oder eine zu der Kanalschicht 103 hin leicht verjüngte Breite aufweisen (z.B. siehe die Halbleiterstrukturen 900A- 900C von 9A-9C, 1000A-1000C von 10A-10C, 1100A-1100C von 11A-11C, 1200A-1200C von 12A-12C, 1300A-1300C von 13A-13C und 1400A-1400C von 14A-14C). In anderen Ausführungsformen kann jede Source-/Drain-Öffnung 112 einen unteren schmalen Abschnitt, der innerhalb der Barrierenschicht 104, und, falls vorhanden, der Stapel-eingebettete Gate-Dielektrikumsschicht 106 ist, und einen oberen breiteren Abschnitt aufweisen, der über dem unteren schmalen Abschnitt innerhalb der Dielektrikumsschicht 105 ist (z.B. siehe Halbleiterstrukturen 2200A-2200C von 22A-22C und 2500A-2500C von 25A-25C). Optional können in Ausführungsformen, wo jede Source-/Drain-Öffnung 112 einen unteren schmalen Abschnitt und einen oberen breiten Abschnitt aufweist, Seitenwand-Spacer 114 innerhalb des oberen breiteren Abschnitts über der Barrierenschicht 104 (oder, falls zutreffend, über der Gate-Dielektrikumsschicht 106) und ferner lateral angrenzend an die Seitenwände der Öffnung positioniert sein (z.B. siehe Halbleiterstrukturen 2500A-2500C von 25A-25C).
  • Jeder Transistor kann ferner einen Gate-Anschluss 131 umfassen. Der Gate-Anschluss 131 kann eine erste Gate-Sektion 131a und eine zweite Gate-Sektion 131b umfassen. Die erste Gate-Sektion 131a kann innerhalb einer Gate-Öffnung 111 sein, die sich durch die Dielektrikumsschicht 105 erstreckt und die einen Boden über der Barrierenschicht 104 in dem Stapel aufweist. Die zweite Gate-Sektion 131b kann über der Gate-Öffnung 111 und insbesondere über und unmittelbar angrenzend an die erste Gate-Sektion 131a sein, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein. Die erste Gate-Sektion 131a und die zweite Gate-Sektion 131b des Gate-Anschlusses 131 können aus einer strukturierten Schicht aus einem Gate-Leitermaterial 121 hergestellt sein. Optional kann die zweite Gate-Sektion 131b breiter als die erste Gate-Sektion 131a sein, derart, dass sie sich lateral auf die obere Oberfläche der Dielektrikumsschicht 105 erstreckt. Somit könnte der Gate-Anschluss 131 T-förmig, in Form eines umgekehrten L etc. sein. Zu Veranschaulichungszwecken stellen die Zeichnungen und die Beschreibung die ersten und zweiten Gate-Sektionen 131a-131b (in Kombination) als eine einzelne geschichtete Struktur dar (d.h.umfassend eine Schicht aus einem Gate-Leitermaterial). Es versteht sich jedoch, dass alternativ die ersten und zweiten Gate-Sektionen 131a-131b (in Kombination) eine mehrschichtige Struktur (d.h. umfassend mehrere Sub-Schichten aus unterschiedlichen Leitermaterialien) sein könnte.
  • Es sollte angemerkt werden, dass, falls der Transistor ein HEMT (siehe die „A“-Figuren) ist, der Gate-Anschluss 131 ein Schottky-Kontakt-Gate-Anschluss sein kann und der Boden der ersten Gate-Sektion 131a unmittelbar angrenzend an die Barrierenschicht 104 sein kann. Wie oben in Bezug auf die Verfahrensausführungsformen detaillierter erörtert, muss das Gate-Leitermaterial 121, das für den Gate-Anschluss 131 des HEMTs verwendet wird, (ein) Metall(e) oder (eine) Metalllegierung(en) umfassen, die einen derartigen Schottky-Kontakt (d.h. eine Potentialenergiebarriere für Elektronen) an dem Metall-Halbleiter-Übergang an dem Boden der Gate-Öffnung 111 bilden. Alternativ kann, falls der Transistor ein MISHEMT ist (siehe die „B“-Figuren), eine konforme Gate-Dielektrikumsschicht 108 die Gate-Öffnung 111 auskleiden und können die Seiten und der Boden der ersten Gate-Sektion 131a unmittelbar angrenzend an die Gate-Dielektrikumsschicht 108 sein. Alternativ kann, falls der Transistor ein unterschiedlicher MISHEMT ist (siehe die „C“-Figuren), wo eine Gate-Dielektrikumsschicht 106 in dem Stapel eingebettet ist, dann der Boden der ersten Gate-Sektion 131a unmittelbar angrenzend an die Gate-Dielektrikumsschicht 106 sein. Wie oben in Bezug auf die Verfahrensausführungsformen detaillierter erörtert, könnte, da derartige MISHEMTs keinen Schottky-Kontakt-Gate-Anschluss erfordern, das Gate-Leitermaterial 121, das für den Gate-Anschluss der MISHEMTs verwendet wird, eine Schicht oder mehrere Sub-Schichten aus irgendeinem geeigneten Gate-Leitermaterial (z.B. (ein) Gate-Metall(e), (eine) Gate-Metalllegierung(en), dotiertes Polysilizium, etc.) umfassen.
  • Jeder Transistor kann ferner einen Source-/Drain-Anschluss 132 umfassen. Jeder Source-/Drain-Anschluss 132 kann eine erste Source-/Drain-Sektion 132a und eine zweite Source-/Drain-Sektion 132b umfassen. Die erste Source-/Drain-Sektion 132a kann innerhalb einer Source-/Drain-Öffnung 112 sein, die sich durch die Dielektrikumsschicht 105 und die Barrierenschicht 104 zu der Kanalschicht 130 erstreckt. Die zweite Source-/Drain-Sektion 132b kann über der Source-/Drain-Öffnung 112 und insbesondere über und unmittelbar angrenzend an die erste Source-/Drain-Sektion 132a sein, um über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 zu sein. In jedem Source-/Drain-Anschluss 132 können die erste Source-/Drain-Sektion 132a und die zweite Source-/Drain-Sektion 132b aus einem strukturierten Source-/Drain-Leitermaterial 122 hergestellt sein. Optional kann die zweite Source-/Drain-Sektion 132b breiter als die erste Source-/Drain-Sektion 132a sein, derart, dass sie sich lateral auf der oberen Oberfläche der Dielektrikumsschicht erstreckt. Somit könnte jeder Source-/Drain-Anschluss 132 T-förmig, in Form eines umgekehrten L etc. sein. Zu Veranschaulichungszwecken stellen die Zeichnungen und die Beschreibung die ersten und zweiten Source-/Drain-Sektionen (in Kombination) von jedem Source-/Drain-Anschluss als eine einzelne geschichtete Struktur dar (d.h. umfassend eine Schicht aus Leitermaterial). Es versteht sich jedoch, dass alternativ die ersten und die zweiten Source-/Drain-Sektionen (in Kombination) von jedem Source-/Drain-Anschluss eine mehrschichtige Struktur sein können (d.h. umfassend mehrere Sub-Schichten aus unterschiedlichen Leitermaterialien). Wie oben in Bezug auf die Verfahrensausführungsformen detaillierter erörtert, sollte das Source-/Drain-Leitermaterial 122 für die Bildung von ohmschen Kontakt-Source-/Drain-Anschlüssen an dem Metall-Halbleiter-Übergang an dem Boden der Source-/Drain-Öffnungen 112 geeignet sein.
  • Zusätzlich sollte angemerkt werden, dass, aufgrund einiger alternativer und/oder optionaler Prozessschritte innerhalb der oben beschriebenen Verfahrensausführungsformen, bestimmte Merkmale der Halbleiterstrukturausführungsformen, insbesondere bezogen auf die Struktur des Gate-Anschlusses 131 und die Struktur der Source-/Drain-Anschlüsse 132 variieren können.
  • Beispielsweise können in Halbleiterstrukturausführungsformen, die gemäß dem oben erörterten Prozessfluss A gebildet sind (z.B. siehe die Halbleiterstrukturen 900A-900C von 9A-9C, 1000A-1000C von 10A-10C, 1100A-1100C von 11A-11C, 1200A-1200C von 12A-12C, 1300A-1300C von 13A-13C und 1400A-1400C von 14A-14C), die Source-/Drain-Anschlüsse 132 vollständig frei von dem Gate-Leitermaterial 121 sein, aber der Gate-Anschluss 131 kann oder kann nicht frei von dem Source-/Drain-Leitermaterial 122 sein. Insbesondere sind in einigen dieser Ausführungsformen, die gemäß Prozessfluss A gebildet sind (z.B. siehe die Halbleiterstrukturen 900A-900C von 9A-9C, 1000A-1000C von 10A-10C, 1100A-1100C von 11A-11C und 1200A-1200C von 12A-12C), die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 im Wesentlichen koplanar. In der Halbleiterstruktur 900A-900C von 9A-9C ist der Gate-Anschluss 131 auch vollständig frei von Source-/Drain-Leitermaterial 122. Jedoch weist in der Halbleiterstruktur 1000A-1000C von 10A-10C der Gate-Anschluss 131 eine zusätzliche Gate-Sektion 131c auf, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die lateral unmittelbar angrenzend an die Seitenwände der zweiten Gate-Sektion 131b positioniert ist. In der Halbleiterstruktur 1100A-1100C von 11A-11C weist der Gate-Anschluss 131 eine zusätzliche Gate-Sektion 131c auf, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche der zweiten Gate-Sektion 131b ist. In der Halbleiterstruktur 1200A-1200C von 12A-12C weist der Gate-Anschluss 131 eine zusätzliche Gate-Sektion 131c auf, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an die obere Oberfläche und die Seitenwände der zweiten Gate-Sektion 131b ist.
  • In anderen Ausführungsformen, die gemäß dem oben erwähnten Prozessfluss A gebildet sind, sind die oberen Oberflächen des Gate-Anschlusses 131 und der Source-/Drain-Anschlüsse 132 nicht koplanar (z.B. siehe die Halbleiterstrukturen 1300A-1300C von 13A-13C und 1400A-1400C von 14A-14C). Insbesondere ist die Oberseite des Gate-Anschlusses 131 in einem ersten Abstand über dem Level der oberen Oberfläche der Dielektrikumsschicht 105 und sind die Oberseiten der Source-/Drain-Anschlüsse in einem zweiten Abstand, der geringer als der erste Abstand ist, über dem Level der oberen Oberfläche der Dielektrikumsschicht 105. In der Halbleiterstruktur 1300A-1300C von 13A-13C weist der Gate-Anschluss 131 eine zusätzliche Gate-Sektion 131c auf, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist, die relativ dick ist, und die unmittelbar angrenzend an die obere Oberfläche der zweiten Gate-Sektion 131b positioniert ist. In der Halbleiterstruktur 1400A-1400C von 14A-14C kann der Gate-Anschluss 131 eine zusätzliche Gate-Sektion 131c aufweisen, die aus dem Source-/Drain-Leitermaterial 122 hergestellt ist und die unmittelbar angrenzend an sowohl die obere Oberfläche als auch die Seitenwände der zweiten Gate-Sektion 131b ist.
  • In Halbleiterstrukturausführungsformen, die gemäß dem oben erörterten Prozessfluss B gebildet sind (z.B. siehe die Halbleiterstrukturen 2200A-2200C von 22A-22C und 2500A-2500C von 25A-25C) kann der Gate-Anschluss 131 vollständig frei von dem Gate-Leitermaterial 121 sein, aber die Source-/Drain-Anschlüsse können frei von dem Gate-Leitermaterial 121 (wie gezeigt) oder können alternativ nicht frei von dem Gate-Leitermaterial 121 sein (nicht gezeigt).
  • In jedem Fall kann jede der offenbarten Halbleiterstrukturausführungsformen ferner eine oder mehrere zusätzliche Dielektrikumsschichten 195 (z.B. eine optionale konforme Ätzstoppschicht, eine Zwischenlagen-Dielektrikumsschicht etc.) über der Dielektrikumsschicht 105 und der zweiten Gate-Sektion 131b und den zweiten Source-/Drain-Sektionen 132b darauf umfassen. Jede der offenbarten Halbleiterstrukturausführungsformen kann ferner Middle-of-Line- (MOL)-Kontakte umfassen, die sich durch die zusätzliche(n) Dielektrikumsschicht(en) 195 zu dem Transistor erstrecken (z.B. siehe MOL-Kontakt 198 zu dem Gate-Anschluss 131 und MOL-Kontakte 199 zu den Source-/Drain-Anschlüssen 132).
  • Zusätzlich sollte es sich verstehen, dass in dem Verfahren und den Strukturen, die oben beschrieben sind, sich ein Halbleitermaterial auf ein Material bezieht, dessen leitende Eigenschaften durch Dotieren mit einer Verunreinigung geändert werden kann. Exemplarische Halbleitermaterialien umfassen beispielsweise Silizium-basierte Halbleitermaterialien (z.B. Silizium, Siliziumgermanium, Siliziumgermaniumkarbid, Siliziumkarbid etc.) und III-V-Verbindunghalbleiter (d.h. Verbindungen, die durch Kombinieren von Gruppe-III-Elementen, wie etwa Aluminum (Al), Gallium (Ga) oder Indium (In), mit Gruppe-V Elementen, wie etwa Stickstoff (N), Phosphor (P), Arsen (As) oder Antimon (Sb)) erhalten werden (z.B. GaN, InP, GaAs oder GaP). Ein reines Halbleitermaterial und insbesondere ein Halbleitermaterial, das nicht zu Zwecken des Erhöhens der Leitfähigkeit mit einer Verunreinigung dotiert ist (d.h. ein undotiertes Halbleitermaterial) wird in der Technik als intrinsischer Halbleiter bezeichnet. Ein Halbleitermaterial, das zu Zwecken des Erhöhens der Leitfähigkeit mit einer Verunreinigung dotiert ist (d.h. ein dotiertes Halbleitermaterial) wird in der Technik als extrinsischer Halbleiter bezeichnet und ist leitfähiger als ein intrinsischer Halbleiter, der aus dem gleichen Basismaterial hergestellt ist. Das heißt, extrinsisches Silizium ist leitfähiger als intrinsisches Silizium; extrinsisches Siliziumgermanium ist leitfähiger als intrinsisches Siliziumgermanium; und so weiter. Es sollte sich außerdem verstehen, dass unterschiedliche Verunreinigungen (d.h. unterschiedliche Dotierstoffe) verwendet werden können, um unterschiedliche Leitfähigkeitstypen (z.B. P-Typ-Leitfähigkeit und N-Typ Leitfähigkeit) zu erreichen, und dass die Dotierstoffe abhängig von den verwendeten unterschiedlichen Halbleitermaterialien variieren können. Beispielsweise ist ein Silizium-basiertes Halbleitermaterial (z.B. Silizium, Siliziumgermanium, etc.) typischerweise mit einem Gruppe-III-Dotierstoff, wie etwa Bor (B) oder Indium (In), dotiert, um eine P-Typ Leitfähigkeit zu erreichen, wohingegen ein Silizium-basiertes Halbleitermaterial typischerweise mit einem Gruppe-V-Dotierstoff, wie etwa Arsen (As), Phosphor (P) oder Antimon (Sb) dotiert ist, um eine N-Typ Leitfähigkeit zu erreichen. Ein Galliumnitrid (GaN)-basiertes Halbleitermaterial ist typischerweise mit Magnesium (Mg) dotiert, um eine P-Typ-Leitfähigkeit zu erreichen, und mit Silizium (Si) oder Sauerstoff dotiert, um eine N-Typ-Leitfähigkeit zu erreichen. Die Fachleute werden auch erkennen, dass unterschiedliche Leitfähigkeitlevel von den relativen Konzentrationsleveln des(der) Dotierstoffs(e) in einer gegebenen Halbleiterregion abhängen.
  • Es sollte sich verstehen, dass die hierin verwendete Terminologie zum Zweck des Beschreibens der offenbarten Strukturen und Verfahren dient und nicht beschränkend sein soll. Beispielsweise sollen die Singularformen „ein“, „eine“, „einer“ und „der“, „die“, „das“, wie hierin verwendet, auch die Pluralformen umfassen, sofern nicht der Kontext klar etwas anderes angibt. Zusätzlich spezifizieren die Begriffe „umfasst“, „umfassend“, „schließt ein“ und/oder „einschließend“, wie hierin verwendet, das Vorhandensein von angegebenen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen und/oder Komponenten, schließen aber nicht das Vorhandensein oder Hinzufügen von einem oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen von diesen aus. Außerdem sollen, wie hierin verwendet, Begriffe wie etwa „rechts“, „links“, „vertikal“, „horizontal“, „Oberseite“, „Unterseite“, „obere(r)(s)“, „untere(r)(s)“, „unter“, „unten“, „darunterliegend“, „über“, „darüberliegend“, „parallel“, „senkrecht“ etc. relative Orte beschreiben, wie sie in den Zeichnungen ausgerichtet und veranschaulicht sind (sofern nicht anders angegeben), und sollen Begriffe wie etwa „berührend“, „in direktem Kontakt“, „anliegend“, „direkt angrenzend an“, „unmittelbar angrenzend an“ etc. angeben, dass wenigstens ein Element ein anderes Element physisch kontaktiert (ohne dass andere Elemente die beschriebenen Elemente trennen). Der Begriff „lateral“ wird hierin verwendet, um die relativen Orte von Elementen zu beschreiben und insbesondere anzugeben, dass ein Element an der Seite eines anderen Elements im Gegensatz zu über oder unter dem anderen Element positioniert ist, wie diese Elemente in den Zeichnungen ausgerichtet und veranschaulicht sind. Beispielsweise ist ein Element, das lateral angrenzend an ein anderes Element positioniert ist, neben dem anderen Element, ein Element, das lateral unmittelbar angrenzend an ein anderes Element positioniert ist, direkt neben dem anderen Element, und ein Element, das ein anderes Element lateral umgibt, angrenzend an die äußeren Seitenwände des anderen Elements und diese umgrenzend. Die entsprechenden Strukturen, Materialien, Aktionen und Äquivalente aller Means- oder Step-plus-Function-Elemente in den nachstehenden Ansprüchen sollen jegliche Struktur, jegliches Material oder jegliche Aktion zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen einschließen, wie insbesondere beansprucht.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: einen Stapel von Schichten umfassend: eine Kanalschicht; eine Barrierenschicht auf der Kanalschicht; und eine Dielektrikumsschicht auf der Barrierenschicht; Source-/Drain-Anschlüsse; und einen Gate-Anschluss, der lateral zwischen den Source-/Drain-Anschlüssen positioniert ist, wobei jeder Source-/Drain-Anschluss umfasst: eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung, die sich durch die Dielektrikumsschicht und die Barrierenschicht zu der Kanalschicht erstreckt; und eine zweite Source-/Drain-Sektion über der ersten Source-/Drain-Sektion und der Dielektrikumsschicht, wobei der Gate-Anschluss umfasst: eine erste Gate-Sektion innerhalb einer Gate-Öffnung, die sich durch die Dielektrikumsschicht erstreckt und einen Boden über der Barrierenschicht aufweist; und eine zweite Gate-Sektion über der ersten Gate-Sektion und der Dielektrikumsschicht, und wobei die erste Source-/Drain-Sektion und die zweite Source-/Drain-Sektion ein Source-/Drain-Leitermaterial umfassen und die erste Gate-Sektion und die zweite Gate-Sektion ein Gate-Leitermaterial umfassen, das unterschiedlich von dem Source-/Drain-Leitermaterial ist.
  2. Struktur nach Anspruch 1, wobei obere Oberflächen des Gate-Anschlusses und der Source-/Drain-Anschlüsse koplanar sind.
  3. Struktur nach Anspruch 2, wobei der Gate-Anschluss ferner eine zusätzliche Gate-Sektion umfassend das Source-/Drain-Leitermaterial umfasst, die wenigstens lateral unmittelbar angrenzend an die zweite Gate-Sektion positioniert ist.
  4. Struktur nach Anspruch 1, wobei eine obere Oberfläche des Gate-Anschlusses über einem Level von oberen Oberflächen der Source-/Drain-Anschlüsse ist und wobei der Gate-Anschluss ferner eine zusätzliche Gate-Sektion, die das Source-/Drain-Leitermaterial umfasst, unmittelbar angrenzend an wenigstens eine obere Oberfläche der zweiten Gate-Sektion umfasst.
  5. Struktur nach einem der Ansprüche 1 bis 4, wobei die erste Gate-Sektion unmittelbar angrenzend an die Barrierenschicht an einem Boden der Gate-Öffnung ist.
  6. Struktur nach einem der Ansprüche 1 bis 4, wobei der Stapel von Schichten ferner eine Gate-Dielektrikumsschicht zwischen der Barrierenschicht und der Dielektrikumsschicht umfasst, wobei sich die Gate-Öffnung durch die Dielektrikumsschicht zu der Gate-Dielektrikumsschicht erstreckt, und wobei die erste Gate-Sektion unmittelbar angrenzend an die Gate-Dielektrikumsschicht an dem Boden der Gate-Öffnung ist.
  7. Struktur nach einem der Ansprüche 1 bis 4, ferner umfassend: Gate-Dielektrikum-Material, das die Gate-Öffnung auskleidet, wobei die erste Gate-Sektion unmittelbar angrenzend an das Gate-Dielektrikum-Material ist.
  8. Struktur nach einem der Ansprüche 1 bis 7, wobei die Gate-Öffnung schmäler als jede Source-/Drain-Öffnung ist.
  9. Struktur nach einem der Ansprüche 1 bis 8, wobei jede Source-/Drain-Öffnung einen unteren Abschnitt und einen oberen Abschnitt aufweist, der breiter als der untere Abschnitt ist.
  10. Struktur nach Anspruch 9, ferner umfassend: Seitenwand-Spacer innerhalb des oberen Abschnitts jeder Source-/Drain-Öffnung.
  11. Verfahren umfassend: Bilden eines Stapels von Schichten umfassend: eine Kanalschicht; eine Barrierenschicht auf der Kanalschicht; und eine Dielektrikumsschicht auf der Barrierenschicht; und Bilden eines Transistors in dem Stapel derart, dass der Transistor umfasst: Source-/Drain-Anschlüsse; und einen Gate-Anschluss, der lateral zwischen den Source-/Drain-Anschlüssen positioniert ist, wobei jeder Source-/Drain-Anschluss umfasst: eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung, die sich durch die Dielektrikumsschicht und die Barrierenschicht zu der Kanalschicht erstreckt; und eine zweite Source-/Drain-Sektion über der ersten Source-/Drain-Sektion und der Dielektrikumsschicht, wobei der Gate-Anschluss umfasst: eine erste Gate-Sektion innerhalb einer Gate-Öffnung, die sich durch die Dielektrikumsschicht erstreckt und einen Boden über der Barrierenschicht aufweist; und eine zweite Gate-Sektion über der ersten Gate-Sektion und der Dielektrikumsschicht, und wobei die erste Source-/Drain-Sektion und die zweite Source-/Drain-Sektion ein Source-/Drain-Leitermaterial umfassen und die erste Gate-Sektion und die zweite Gate-Sektion ein Gate-Leitermaterial umfassen, das unterschiedlich von dem Source-/Drain-Leitermaterial ist.
  12. Verfahren nach Anspruch 11, wobei das Bilden des Transistors umfasst: Bilden mehrerer Öffnungen durch die Dielektrikumsschicht, wobei die mehreren Öffnungen Source-/Drain-Öffnungen und eine Gate-Öffnung umfassen, die lateral zwischen den Source-/Drain-Öffnungen positioniert ist; Abscheiden einer Schicht aus einem Gate-Leitermaterial über der Dielektrikumsschicht und in die mehreren Öffnungen; Strukturieren der Schicht aus dem Gate-Leitermaterial, um, für den Gate-Anschluss, die erste Gate-Sektion innerhalb der Gate-Öffnung und die zweite Gate-Sektion über der ersten Gate-Sektion und der Dielektrikumsschicht zu bilden, wobei das Strukturieren der Schicht aus dem Gate-Leitermaterial die Source-/Drain-Öffnungen exponiert; Erstrecken der Source-/Drain-Öffnungen zu der Kanalschicht; Abscheiden einer Schicht aus einem Source-/Drain-Leitermaterial, das unterschiedlich von dem Gate-Leitermaterial ist; und Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial, um, für jeden Source-/Drain-Anschluss, die erste Source-/Drain-Sektion innerhalb der Source-/Drain-Öffnung und die zweite Source-/Drain-Sektion über der ersten Source-/Drain-Sektion und der Dielektrikumsschicht zu bilden.
  13. Verfahren nach Anspruch 12, ferner umfassend, zwischen dem Abscheiden der Schicht aus dem Source-/Drain-Leitermaterial und dem Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial, ein Koplanar-Machen von oberen Oberflächen des Gate-Anschlusses und der Source-/Drain-Anschlüsse.
  14. Verfahren nach Anspruch 12 oder 13, wobei das Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial derart durchgeführt wird, dass der Gate-Anschluss ferner eine zusätzliche Gate-Sektion umfassend das Source-/Drain-Leitermaterial umfasst, die wenigstens lateral unmittelbar angrenzend an die zweite Gate-Sektion positioniert ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das Abscheiden und das Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial derart durchgeführt werden, dass der Gate-Anschluss ferner eine zusätzliche Gate-Sektion umfassend das Source-/Drain-Leitermaterial unmittelbar angrenzend an wenigstens eine obere Oberfläche der zweiten Gate-Sektion umfasst.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Abscheiden der Schicht aus dem Gate-Leitermaterial ein Abscheiden der Schicht aus dem Gate-Leitermaterial in der Gate-Öffnung derart umfasst, dass die erste Gate-Sektion unmittelbar angrenzend an die Barrierenschicht an einem Boden der Gate-Öffnung gebildet wird.
  17. Verfahren nach einem der Ansprüche 12 bis 15, wobei der Stapel von Schichten ferner eine Gate-Dielektrikumsschicht zwischen der Barrierenschicht und der Dielektrikumsschicht umfasst, wobei sich jede Source-/Drain-Öffnung durch die Dielektrikumsschicht, durch die Gate-Dielektrikumsschicht und die Barrierenschicht zu der Kanalschicht erstreckt, und wobei sich die Gate-Öffnung durch die Dielektrikumsschicht zu der Gate-Dielektrikumsschicht derart erstreckt, dass die erste Gate-Sektion des Gate-Anschlusses innerhalb der Gate-Öffnung unmittelbar angrenzend an die Gate-Dielektrikumsschicht an einem Boden der Gate-Öffnung gebildet ist.
  18. Verfahren nach einem der Ansprüche 12 bis 16, ferner umfassend ein Abscheiden eines Gate-Dielektrikum-Materials, um die mehreren Öffnungen auszukleiden, wobei die erste Gate-Sektion des Gate-Anschlusses innerhalb der Gate-Öffnung unmittelbar angrenzend an die Gate-Dielektrikumsschicht gebildet wird und wobei das Erstrecken der Source-/Drain-Öffnungen sicherstellt, dass die erste Source-/Drain-Sektion jedes Source-/Drain-Anschlusses unmittelbar angrenzend an die Kanalschicht gebildet wird.
  19. Verfahren nach einem der Ansprüche 12 bis 18, wobei die mehreren Öffnungen in der Dielektrikumsschicht gleichlaufend derart gebildet werden, dass die Gate-Öffnung schmäler als jede Source-/Drain-Öffnung ist.
  20. Verfahren umfassend: Bilden eines Stapels von Schichten umfassend: eine Kanalschicht; eine Barrierenschicht auf der Kanalschicht; und eine Dielektrikumsschicht auf der Barrierenschicht; und Bilden eines Transistors in dem Stapel, wobei das Bilden des Transistors umfasst: Bilden mehrerer Öffnungen durch die Dielektrikumsschicht, wobei die mehreren Öffnungen Source-/Drain-Öffnungen und eine Gate-Öffnung umfassen, die lateral zwischen den Source-/Drain-Öffnungen positioniert ist, wobei die Gate-Öffnung schmäler als die Source-/Drain-Öffnungen ist; Bilden eines Schutzstopfens in der Gate-Öffnung und von Seitenwand-Spacern in den Source-/Drain-Öffnungen; Erstrecken der Source-/Drain-Öffnungen zu der Kanalschicht; Abscheiden einer Schicht aus einem Source-/Drain-Leitermaterial; Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial, um, für jeden der zwei Source-/Drain-Anschlüsse, eine erste Source-/Drain-Sektion innerhalb einer Source-/Drain-Öffnung und eine zweite Source-/Drain-Sektion über der ersten Source-/Drain-Sektion und der Dielektrikumsschicht zu bilden, wobei das Strukturieren der Schicht aus dem Source-/Drain-Leitermaterial die Gate-Öffnung exponiert; Abscheiden einer Schicht aus einem Gate-Leitermaterial, das unterschiedlich von dem Source-/Drain-Leitermaterial ist; und Strukturieren der Schicht aus dem Gate-Leitermaterial, um, für einen Gate-Anschluss, eine erste Gate-Sektion innerhalb der Gate-Öffnung und eine zweite Gate-Sektion über der ersten Gate-Sektion und der Dielektrikumsschicht zu bilden.
DE102021132381.9A 2021-01-12 2021-12-09 Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren Pending DE102021132381A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/146,513 US11646351B2 (en) 2021-01-12 2021-01-12 Transistor with multi-level self-aligned gate and source/drain terminals and methods
US17/146,513 2021-01-12

Publications (1)

Publication Number Publication Date
DE102021132381A1 true DE102021132381A1 (de) 2022-07-14

Family

ID=82116514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021132381.9A Pending DE102021132381A1 (de) 2021-01-12 2021-12-09 Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren

Country Status (3)

Country Link
US (2) US11646351B2 (de)
CN (1) CN114765216A (de)
DE (1) DE102021132381A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN115132585A (zh) * 2021-03-29 2022-09-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US20220376085A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470941B2 (en) 2001-12-06 2008-12-30 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US8318562B2 (en) * 2007-04-02 2012-11-27 University Of South Carolina Method to increase breakdown voltage of semiconductor devices
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US8324037B1 (en) 2011-09-28 2012-12-04 Ishiang Shih Fabrication methods for HEMT devices and circuits on compound semiconductor materials
US20130295757A1 (en) 2012-05-04 2013-11-07 BAE Systems Information and Electronic Systems Integration Inc. Short gate-length high electron-mobility transistors with asymmetric recess and self-aligned ohmic electrodes
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US9842923B2 (en) * 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
WO2016144263A1 (en) 2015-03-09 2016-09-15 Agency For Science, Technology And Research Self-aligning source, drain and gate process for iii-v nitride mishemts
US11677002B2 (en) * 2020-09-16 2023-06-13 Vanguard International Semiconductor Corporation Semiconductor structure

Also Published As

Publication number Publication date
CN114765216A (zh) 2022-07-19
US20220223694A1 (en) 2022-07-14
US20230207639A1 (en) 2023-06-29
US11646351B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
DE112018000832B4 (de) Verringerung eines widerstands eines unten liegenden kontakts bei einem vfet
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE102021132381A1 (de) Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren
DE102013105713B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017113479A1 (de) Metallgates von transistoren mit verringertem widerstand
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE112018000914B4 (de) Halbleitereinheiten und verfahren zu deren herstellung
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
DE102011002234A1 (de) GaN-basierte Leistungsvorrichtung mit integrierten Schutzvorrichtungen: Strukturen und Verfahren
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE102019207381B4 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE112018000689T5 (de) Dual-kanal-cmos mit gemeinsamen gate-stapeln
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE112018002294T5 (de) Transistoren mit vertikalem transport mit gleichen gatestapeldicken
DE102020120522A1 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
DE102020130156A1 (de) Halbleitervorrichtung und verfahren der herstellung davon
DE102020113628A1 (de) Halbleitervorrichtung und verfahren
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102023118803A1 (de) Integrierte Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit im Verarmungs- und Anreicherungsmodus

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029778000

Ipc: H01L0029410000

R016 Response to examination communication