CN103489898A - 半导体器件以及在该半导体器件中使用的超晶格层 - Google Patents

半导体器件以及在该半导体器件中使用的超晶格层 Download PDF

Info

Publication number
CN103489898A
CN103489898A CN201310157632.4A CN201310157632A CN103489898A CN 103489898 A CN103489898 A CN 103489898A CN 201310157632 A CN201310157632 A CN 201310157632A CN 103489898 A CN103489898 A CN 103489898A
Authority
CN
China
Prior art keywords
layer
thickness
semiconductor device
composite bed
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310157632.4A
Other languages
English (en)
Inventor
金在均
金峻渊
卓泳助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103489898A publication Critical patent/CN103489898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体器件以及在该半导体器件中使用的超晶格层。该半导体器件包括：硅衬底；氮化物成核层，设置在硅衬底上；至少一个超晶格层，设置在氮化物成核层上；以及至少一个镓氮化物基半导体层，设置在超晶格层上，其中至少一个超晶格层通过重复地堆叠复合层而形成，每个复合层包括具有不同组分的多个氮化物半导体层，其中多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，至少一个应力控制层设置在多个氮化物半导体层之间或者设置在重复地堆叠的复合层之间，至少一个应力控制层具有超过假晶生长的临界厚度的厚度。

Description

半导体器件以及在该半导体器件中使用的超晶格层
技术领域
本公开涉及半导体器件以及在该半导体器件中使用的超晶格层，更具体地，涉及通过减少张应力而减少断裂产生的半导体器件以及在该半导体器件中使用的超晶格层。
背景技术
蓝宝石被广泛用作用于形成氮化物基半导体器件的衬底。然而，蓝宝石衬底价格高、太硬而不能制造芯片以及具有低导电率。此外，当蓝宝石衬底外延生长成具有大直径时，蓝宝石衬底可能由于低导热率而在高温下弯曲，因而难以制造具有大面积的蓝宝石衬底。因此，正在开发使用硅衬底而不是蓝宝石衬底的镓氮化物基半导体器件。
因为硅衬底具有比蓝宝石衬底高的导热率，所以硅衬底即使在用于生长镓氮化物基半导体薄膜的高温下也不弯曲太多，因而可以生长具有大直径的薄膜。然而，当镓氮化物基半导体薄膜生长在硅衬底上时，由于硅衬底和镓氮化物基半导体薄膜之间的不同晶格常数而使位错密度增加，并且由于不同热膨胀系数而在镓氮化物基半导体薄膜中产生张应力时，产生断裂。为了减少断裂的产生，已提出通过在镓氮化物基半导体薄膜上施加压应力来补偿由于不同热膨胀系数而产生的张应力的方法。
发明内容
提供半导体器件以及在该半导体器件中使用的超晶格层，其能够提供更有效的压应力以补偿由于硅衬底与镓氮化物基半导体之间的热膨胀系数差而产生的张应力。
附加方面将在以下的描述中部分地阐述，并且部分将通过该描述变得明显，或者可以通过对提出的实施方式的实践而习知。
根据本发明的一方面，一种半导体器件包括：硅衬底；氮化物成核层，设置在硅衬底上；至少一个超晶格层，设置在氮化物成核层上；以及至少一个镓氮化物基半导体层，设置在超晶格层上，其中至少一个超晶格层通过重复地堆叠复合层而形成，每个复合层包括具有不同组分的多个氮化物半导体层，其中多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，至少一个应力控制层设置在多个氮化物半导体层之间或设置在重复地堆叠的复合层之间，至少一个应力控制层具有超过假晶生长的临界厚度的厚度。
氮化物成核层可以包括铝氮化物（AlN）。
每个复合层可以具有其中包括Alx1Iny1Ga1-x1-y1N的第一层和包括Alx2Iny2Ga1-x2-y2N的第二层相互堆叠的结构，其中0<x1≤1，0≤x2<1，x1>x2，0≤y1<1以及0≤y2<1。
至少一个应力控制层可以包括Alx3Iny3Ga1-x3-y3N，其中0<x3≤1以及0≤y3<1。
至少一个应力控制层可以具有超过3nm并且小于或等于20nm的厚度，以不超过断裂强度。
第一层和第二层的至少之一可以根据堆叠位置而具有不同的厚度，其中根据堆叠位置的厚度在从氮化物成核层到至少一个镓氮化物基半导体层的方向上增加或减小。
第一层和第二层的至少之一可以根据堆叠位置而具有不同的厚度，其中根据堆叠位置的厚度可以随机地改变。
至少一个应力控制层可以形成在第一层和第二层之间。
重复地堆叠的复合层可以包括接触至少一个应力控制层的底部的第一复合层以及接触至少一个应力层的顶部的第二复合层。
第一复合层的第一层可以比第二复合层的第一层厚，并且第一复合层的第二层可以比第二复合层的第二层薄。
至少一个应力控制层可以与第一层一体地形成。
x1、x2和x3的至少一个值可以在厚度方向上变化。
多个超晶格层的每个的平均铝（Al）组分可以在从氮化物成核层到至少一个镓氮化物基半导体层的方向上减小。
根据本发明的另一方面，一种半导体器件包括：硅衬底；氮化物成核层，设置在硅衬底上；多个超晶格层，设置在氮化物成核层上；以及至少一个镓氮化物基半导体层，形成在多个超晶格层上，其中多个超晶格层的每个通过重复地堆叠复合层形成，每个复合层包括具有不同组分的多个氮化物半导体层，并且多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，以及多个超晶格层的每个的平均Al组分在从氮化物成核层到至少一个镓氮化物基半导体层的方向上减小。
氮化物成核层可以包括AlN。
每个复合层可以具有其中包括Alx1Iny1Ga1-x1-y1N的第一层和包括Alx2Iny2Ga1-x2-y2N的第二层相互堆叠的结构，其中0<x1≤1，0≤x2<1，x1>x2，0≤y1<1以及0≤y2<1。
第一层和第二层的至少之一可以根据堆叠位置而具有不同的厚度，其中根据堆叠位置的厚度可以在从氮化物成核层到至少一个镓氮化物基半导体层的方向上增加或减小。
第一层和第二层的至少之一可以根据堆叠位置而具有不同的厚度，其中根据堆叠位置的厚度可以随机地改变。
x1和x2的至少一个值可以在厚度方向上变化。
根据本发明的另一方面，一种超晶格层通过重复地堆叠复合层形成，每个复合层包括具有不同组分的多个氮化物半导体层，其中多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，并且至少一个应力控制层设置在多个氮化物半导体层之间或者设置在重复地堆叠的复合层之间，至少一个应力控制层具有超过假晶生长的临界厚度的厚度。
附图说明
通过结合附图对实施方式的以下描述，这些和/或其它方面将变得明显并且更易于理解，在附图中：
图1是示意性地示出根据本发明的一实施方式的半导体器件的视图；
图2A和图2B是根据本发明的实施方式的图1的超晶格层的放大图；
图3是根据本发明的另一实施方式的图1的超晶格层的放大图；
图4A和图4B是根据本发明的其它实施方式的图1的超晶格层的放大图；
图5是根据本发明的另一实施方式的图1的超晶格层的放大图；
图6A和图6B是根据本发明的实施方式的用于描述随着图1的超晶格层的厚度的组分变化的视图；
图7是示意性地示出根据本发明的一实施方式的多个超晶格层的视图；
图8A至图8C是分别示出根据本发明的一实施方式的图7的多个超晶格层的放大图；
图9A至图9C是分别示出根据本发明的另一实施方式的图7的多个超晶格层的放大图；以及
图10是示出根据本发明的另一实施方式的应用于发光器件的半导体器件的视图。
具体实施方式
在下文中，将参考附图更全面地描述半导体器件。在图中，相同的附图标记表示相同的元件，并且为了清楚，可以夸大元件的大小和厚度。然而，本发明可以具体实施为多种不同形式，并且不应被解释为限于在此阐述的实施方式；而且，这些实施方式被提供而使得本公开将是全面和完整的，并将本发明的构思全面地传达给本领域的技术人员。还将理解，当一层被称为在另一层或衬底“上方”或“上”时，它可以直接在另一层或衬底上，或者也可以存在中间层。当诸如“至少之一”的表述出现在一列元件之前时，其修饰整列元件而不是修饰该列元件中的个别元件。
图1是示意性地示出根据本发明的一实施方式的半导体器件100的视图。图1所示的半导体器件100可以包括硅衬底110、设置在硅衬底110上的氮化物成核层120、设置在氮化物成核层120上的超晶格层130以及设置在超晶格层130上的镓氮化物基半导体层160。
硅衬底110是包含硅（Si）的衬底并且可具有大直径。例如，硅衬底110可具有等于或大于8英寸（inch）的直径。硅衬底110可以掺杂有p型或n型杂质。p型杂质可以包括从硼（B）、铝（Al）、镁（Mg）、钙（Ca）、锌（Zn）、镉（Cd）、汞（Hg）和镓（Ga）组成的组选择的至少一种，而n型杂质可以包括从砷（As）和磷（P）组成的组选择的至少一种。当p型杂质以高浓度掺杂时，可以减少硅衬底110的弯曲现象。硅衬底110可以使用（111）表面。硅衬底110可以利用过硫酸（peroxosulfuric acid）、氢氟酸或去离子水进行清洗。诸如金属和有机物的杂质以及自然氧化膜可以从已清洗的硅衬底110去除，硅衬底110的表面可以通过使用氢终止并且可以变得适于外延生长。硅衬底110可以在制造半导体器件100期间或之后被去除。
氮化物成核层（nitride nucleation layer）120设置在硅衬底110上，并且防止硅衬底110和超晶格层130或者硅衬底110和镓氮化物基半导体层160彼此反应时产生的回熔现象（melt-back phenomenon）。此外，氮化物成核层120可以使得在其上生长的超晶格层130或镓氮化物基半导体层160能够被良好地湿化。氮化物成核层120的材料可以包括铝氮化物（AlN）。
图2A是根据本发明的一实施方式的图1的超晶格层130的放大图。
参考图2A，超晶格层130通过重复地堆叠复合层141、142、143和144形成，复合层141、142、143和144分别包括多个氮化物半导体层1411和1413、1421和1423、1431和1433以及1441和1443。氮化物半导体层1411至1443可具有不同的组分以具有不同的晶格常数。通过重复地堆叠具有不同晶格常数的氮化物半导体层1411至1443，超晶格层130可具有与氮化物半导体层1411至1443的晶格常数不同的新晶格常数。因此，氮化物半导体层1411至1443每个可以具有小于或等于假晶生长（pseudomorphic growth）的临界厚度的厚度。假晶生长的临界厚度指的是在衬底上生长薄膜时在该薄膜具有本征晶格常数之前在衬底材料的晶格常数的影响下生长的薄膜的最大厚度。
形成复合层141至144的氮化物半导体层1411至1443可以是两个或更多层。然而，为了便于说明，复合层141至144每个包括两个氮化物半导体层。
多个氮化物半导体层1411至1443可以是如图2A所示的第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443。第一层1411、1421、1431和1441可以包括Alx1Iny1Ga1-x1-y1N，第二层1413、1423、1433和1443分别堆叠在第一层1411、1421、1431和1441上，并且可以包括Alx2Iny2Ga1-x2-y2N（0<x1≤1，0≤x2<1，0≤y1<1和0≤y2<1）。第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443可以具有不同的组分，例如可以具有不同的Al量（即，x1>x2）。例如，第一层1411、1421、1431和1441可以是包括AlN的层，第二层1413、1423、1433和1443可以是包括镓氮化物（GaN）的层。可替换地，第一层1411、1421、1431和1441可以包括AlGaN，第二层1413、1423、1433和1443可以包括GaN。在图2A中，第二层1413、1423、1433和1443分别堆叠在第一层1411、1421、1431和1441上作为复合层141、142、143和144的堆叠结构，但是可替换地，第一层1411、1421、1431和1441可以分别堆叠在第二层1413、1423、1433和1443上。
第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的厚度可以小于或等于假晶生长的临界厚度。假晶生长的临界厚度可以根据第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的材料而不同。例如，当第一层1411、1421、1431和1441包括Alx1Iny1Ga1-x1-y1N以及第二层1413、1423、1433和1443包括Alx2Iny2Ga1-x2-y2N（0<x1≤1，0≤x2<1，0≤y1<1，0≤y2<1以及x1>x2）时，第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的厚度可以是几
Figure BDA00003133218800061
至几nm以小于或等于假晶生长的临界厚度。
多个氮化物半导体层1411至1443的至少之一可根据堆叠位置而具有不同的厚度。当一层的厚度根据堆叠位置而不同时，与相邻层的厚度比根据堆叠位置而改变。当与相邻层的厚度比改变时，与相邻层的平均晶格常数也改变。因而，超晶格层130中的应力施加效应可以通过使用不同的平均晶格常数而产生。
例如，如图2A所示，第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443可根据堆叠位置而具有不同的厚度。当第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443根据堆叠位置而具有不同的厚度时，分别形成复合层141至144的第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的厚度比可以根据复合层141至144而不同。例如，当设置在顶部的复合层144的第一层1441的厚度是1nm并且第二层1443的厚度是5nm以及设置在复合层144下面的复合层143的第一层1431的厚度是2nm并且第二层1433的厚度是4nm时，设置在顶部的复合层144的第一层1441和第二层1443的厚度比是1:5，而设置在复合层144下面的复合层143的第一层1431和第二层1433的厚度比是2:4。根据复合层143和144之间的这样的厚度比差异而在复合层143和144之间产生晶格常数差异，并且通过利用晶格常数差异而在复合层143和144之间可产生应力施加效应。
当第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的至少之一根据堆叠位置而具有不同的厚度时，所有的第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443可根据堆叠位置而具有不同的厚度，或者仅第一层1411、1421、1431和1441或仅第二层1413、1423、1433和1443可根据堆叠位置而具有不同的厚度。
当所有的第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443根据堆叠位置而具有不同的厚度时，第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的厚度可以在从图1的氮化物成核层120到图1的镓氮化物基半导体层160的方向上增加或减小。换言之，第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443的根据堆叠位置的厚度变化可具有阶梯式的等级（grade）或连续的等级。
例如，如图2A所示，第一层1411、1421、1431和1441的厚度可以朝向镓氮化物基半导体层160减小，而第二层1413、1423、1433和1443的厚度可以朝向镓氮化物基半导体层160增加。换言之，彼此间隔开的第一层1411、1421、1431和1441之中，接触氮化物成核层120的第一层1411的厚度最厚，并且最靠近镓氮化物基半导体层160设置的第一层1441的厚度最薄，而第一层1421和1431的厚度朝向镓氮化物基半导体层160减小。另一方面，彼此间隔开的第二层1413、1423、1433和1443之中，最靠近氮化物成核层120设置的第二层1413的厚度最薄，并且最靠近镓氮化物基半导体层160设置的第二层1443的厚度最厚，而第二层1423和1433的厚度朝向镓氮化物基半导体层160增大。当厚度增加或减小时，直接接触氮化物成核层120的第一层1411以及接触镓氮化物基半导体层160的第二层1443可以是最厚的。在此情形下，因为与第一层1421、1431和1441以及第二层1413、1423和1433相比，最厚的第一层1411和第二层1443最接近本征晶格常数，所以第一层1411和第二层1443可以施加更大的应力到镓氮化物基半导体层160和氮化物成核层120。
可替换地，如图2B所示，第一层1411、1421、1431和1441的厚度可以朝向镓氮化物基半导体层160增加，而第二层1413、1423、1433和1443的厚度可以朝向镓氮化物基半导体层160减小。
可替换地，当第一层1411、1421、1431和1441以及第二层1413、1423、1433和1443具有不同的厚度时，根据堆叠位置的厚度变化可以不具有一致的方向性，即，可以如图3所示是随机的。这里，随机的厚度变化具有无规则的方向性，并且可以经由预定的随机数表实现。
可替换地，如上所述，氮化物半导体层1411至1443中的一些,例如，仅第一层1411、1421、1431和1441或第二层1413、1423、1433和1443可具有不同的厚度。当仅第一层1411、1421、1431和1441具有不同的厚度时，第二层1413、1423、1433和1443根据堆叠位置具有一致的厚度，而第一层1411、1421、1431和1441根据堆叠位置具有不同的厚度，如图4A所示。另一方面，当仅第二层1413、1423、1433和1443具有不同的厚度时，第一层1411、1421、1431和1441根据堆叠位置具有一致的厚度，而第二层1413、1423、1433和1443根据堆叠位置具有不同的厚度，如图4B所示。第一层1411、1421、1431和1441或第二层1413、1423、1433和1443的厚度可以朝向镓氮化物基半导体层160增加或减小，如图4A或图4B所示，但是可替换地，第一层1411、1421、1431和1441或第二层1413、1423、1433和1443的厚度可以根据堆叠位置随机地改变，如图3所示。
返回参考图2A，超晶格层130还可以包括应力控制层150。通过包括应力控制层150，将压应力提供至超晶格层130之内与应力控制层150相邻的氮化物半导体层1413和1421，使得整个超晶格层130增加施加到镓氮化物基半导体层160的压应力。
应力控制层150可具有超过假晶生长的临界厚度的厚度。因此，应力控制层150可含有具有本征晶格常数的材料。应力控制层150可以包括Alx3Iny3Ga1-x3-y3N（这里，0<x3≤1以及0≤y3<1）。例如，当应力控制层150由AlN形成时，应力控制层150可具有比假晶生长的临界厚度超出3nm的厚度。
应力控制层150可具有不超过材料断裂强度的厚度。如上所述，应力控制层150通过超过假晶生长的临界厚度而具有本征晶格常数，并且应力控制层150施加压应力到设置在顶部的第一层1421，在这时，应力控制层150接收作为所述压应力的反作用的张应力。当应力控制层150的厚度t5增大时，施加到应力控制层150的张应力增大。当施加到应力控制层150的张应力过度地增加时，应力控制层150可能断裂。因此，应力控制层150可具有经受住由设置在顶部的第一层1421施加的张应力而没有断裂的厚度，即，可以具有不超过材料断裂强度的厚度。当应力控制层150由AlN形成时，满足材料断裂强度的厚度小于或等于20nm。因此，当应力控制层150由AlN形成时，应力控制层150的厚度t5可以超过3nm并且小于或等于20nm，从而向相邻层提供最恰当的压应力而没有断裂。
当应力控制层150设置在超晶格层130之内时，应力控制层150可以设置在重复地堆叠的复合层141至144之间，如图2A和图2B所示。
当应力控制层150设置在复合层141至144之间时，应力控制层150可以接触设置在底部的复合层141并且接触设置在顶部的复合层142。
这里，分别设置在应力控制层150的底部和顶部的复合层141和142的第一层1411和1421以及第二层1413和1423的厚度变化可具有等级。例如，设置在应力控制层150的底部的复合层141的第一层1411的厚度t11可以厚于设置在应力控制层150的顶部的复合层142的第一层1421的厚度t21，而设置在应力控制层150的底部的复合层141的第二层1413的厚度t13可以薄于设置在应力控制层150的顶部的复合层142的第二层1423的厚度t23。可替换地，如图2B所示，设置在应力控制层150的底部的复合层141的第一层1411的厚度t11可以薄于设置在应力控制层150的顶部的复合层142的第一层1421的厚度t21，而设置在应力控制层150的底部的复合层141的第二层1413的厚度t13可以厚于设置在应力控制层150的顶部的复合层142的第二层1423的厚度t23。
可替换地，当应力控制层150设置在超晶格层130之内时，应力控制层150可以设置在复合层141至144中的一个之内，即，设置在该复合层的氮化物半导体层之间。例如，如图5所示，应力控制层150'可以设置在复合层142之内，即，设置在复合层142的第一层1421和第二层1423之间。
在以上图中应力控制层150被示出为与相邻的氮化物半导体层分开的层，但是可替换地，应力控制层150可以在需要时与相邻的氮化物半导体层一体地形成。例如，在图2A中，应力控制层150以及与其相邻的第一层1421可以一体地形成。此外，如上所述的应力控制层150的数目是1。然而，实施方式不限于此。虽然未示出，但是多个应力控制层150可以分别设置在复合层141至144之间或之内。
形成复合层141至144的氮化物半导体层1411至1443以及应力控制层150的组分可以改变。
例如，第一层1411、1421、1431和1441、第二层1413、1423、1433和1443以及应力控制层150的组分可以在厚度方向上是固定的。例如，如图6A所示，当第一层1411、1421、1431和1441包括Alx1Iny1Ga1-x1-y1N，第二层1413、1423、1433和1443包括Alx2Iny2Ga1-x2-y2N以及应力控制层150包括Alx3Iny3Ga1-x3-y3N时，x1、x2、x3、y1、y2和y3的值可以是固定的。在图6A中，应力控制层150的Al量（x3）高于第一层1411、1421、1431和1441的Al量（x1）。然而，当应力控制层150和第一层1421一体地形成时，A1量可以是相同的。
可替换地，第一层1411、1421、1431和1441、第二层1413、1423、1433和1443以及应力控制层150的至少之一可以在厚度方向上具有变化的组分。当组分在厚度方向上变化时，相应层的假晶生长的临界厚度可以变化。因此，经由厚度变化而可实现的晶格常数可以改变，因而可以施加不同种类的应力。
当组分在厚度方向上变化时，在第一层1411、1421、1431和1441包括Alx1Iny1Ga1-x1-y1N，第二层1413、1423、1433和1443包括Alx2Iny2Ga1-x2-y2N以及应力控制层150包括Alx3Iny3Ga1-x3-y3N时，x1、x2和x3中的至少任一个可以变化。例如，如图6B所示，第一层1411、1421、1431和1441的Al量（x1）可以变化。
图7是示意性地示出根据本发明的一实施方式的第一超晶格层131至第三超晶格层133的视图。参考图7，第一超晶格层131可以形成在氮化物成核层120上，第二超晶格层132可以形成在第一超晶格层131上，第三超晶格层133可以形成在第二超晶格层132上。第一超晶格层131至第三超晶格层133的平均Al组分分别在从氮化物成核层120到镓氮化物基半导体层160的方向上减少。例如，第一超晶格层131的平均Al组分可以是0.75，第二超晶格层132的平均Al组分可以是0.5，第三超晶格层133的平均Al组分可以是0.25。因而，因为形成在氮化物成核层120上的第一超晶格层131的平均Al组分最高，所以第一超晶格层131的晶格常数可以最接近氮化物成核层120的晶格常数，而因为与镓氮化物基半导体层160相邻的第三超晶格层133的平均Al组分最低，所以第三超晶格层133的晶格常数可以最接近镓氮化物基半导体层160的晶格常数。因此，通过相对于镓氮化物基半导体层160减小晶格常数差异，可以减少由于晶格常数差异而产生的位错密度。
图8A至图8C以及图9A至图9C是分别示出根据本发明的实施方式的图7的第一超晶格层131至第三超晶格层133的放大图。
参考图8A至8C，第一超晶格层131至第三超晶格层133每个包括复合层141至144、141'至144'和141''至144''以及设置在复合层141至144、141'至144'和141''至144''之间的应力控制层150，其中复合层141至144分别包括根据堆叠位置而具有不同厚度的第一层1411至1441、1411'至1441'和1411''至1441''以及第二层1413至1443、1413'至1443'和1413''至1443''。为了改变第一超晶格层131至第三超晶格层133的平均Al组分，可以考虑每个层的组分和厚度。例如，当第一层1411至1441、1411'至1441'和1411''至1441''包括AlGaN，第二层1413至1443、1413'至1443'和1413''至1443''包括GaN，以及应力控制层150包括AlN时，通过包括多个层而具有最高Al组分的第一层1411至1441占据第一超晶格层131的厚度比可以作为一个重要因素。因此，在接触氮化物成核层120的第一超晶格层131的整个厚度中第一层1411至1441（参考图8A）的厚度比可以高于设置在第一超晶格层131上的第二超晶格层132的整个厚度中第一层1411'至1441'（参考图8B）的厚度比。此外，在与镓氮化物基半导体层160相邻的第三超晶格层133的整个厚度中第一层1411''至1441''（参考图8C）的厚度比可以低于设置在第三超晶格层133下面的第二超晶格层132的整个厚度中第一层1411'至1441'（参考图8B）的厚度比。因而，在第一超晶格层131至第三超晶格层133中由第一层1411至1441、1411'至1441'和1411''至1441''占据的厚度比可以朝向镓氮化物基半导体层160减小。因此，第一超晶格层131至第三超晶格层133的平均Al组分顺序地减少，因而镓氮化物基半导体层160和与其相邻的第三超晶格层133之间的晶格常数差异可以减小。换言之，第二超晶格层132的平均Al组分可以低于第一超晶格层131的平均Al组分并且高于第三超晶格层133的平均Al组分，因而镓氮化物基半导体层160和与其相邻的第三超晶格层133之间的晶格常数差异可以减小。
在图9A至图9C的第一超晶格层131至第三超晶格层133的每个中，包括第一层1411至1441、1411'至1441'和1411''至1441''以及第二层1413至1443、1413'至1443'和1413''至1443''（其为根据堆叠位置而具有不同厚度的氮化物半导体层）的复合层141至144、141'至144'和141''至144''重复地相互堆叠。这大致类似于上述实施方式，除了第一超晶格层131至第三超晶格层133不包括应力控制层150之外。
为了改变第一超晶格层131至第三超晶格层133的平均Al组分，可以考虑每个层的组分和厚度。例如，当第一层1411至1441、1411'至1441'和1411''至1441''包括AlN以及第二层1413至1443、1413'至1443'和1413''至1443''包括GaN时，包括Al的第一层1411至1441、1411'至1441'以及1411''至1441''占据第一超晶格层131至第三超晶格层133'的厚度比可以作为一个重要因素，类似于图8。因此，在形成在氮化物成核层120上的第一超晶格层131的整个厚度中第一层1411至1441（参考图9A）的厚度比可以高于设置在第一超晶格层131上的第二超晶格层132的整个厚度中第一层1411'至1441'（参考图9B）的厚度比。此外，在与镓氮化物基半导体层160相邻的第三超晶格层133的整个厚度中第一层1411''至1441''（参考图9C）的厚度比可以低于设置在第三超晶格层133下面的第二超晶格层132的整个厚度中第一层1411'至1441'（参考图9B）的厚度比。因此，第一超晶格层131至第三超晶格层133的平均Al组分顺序地减少，因而镓氮化物基半导体层160和与其相邻的第三超晶格层133之间的晶格常数差异可以减小。换言之，第二超晶格层132的平均Al组分可以低于第一超晶格层131的平均Al组分并且高于第三超晶格层133的平均Al组分，因而镓氮化物基半导体层160和与其相邻的第三超晶格层133之间的晶格常数差异可以减小。
镓氮化物基半导体层160设置在超晶格层130以及第一超晶格层131至第三超晶格层133上，如上所述。镓氮化物基半导体层160是基于镓氮化物的半导体层，并且包括镓氮化物（GaN）、铝镓氮化物（AlGaN）、铟镓氮化物（InGaN）、铝铟镓氮化物（AlInGaN）或镓氮化物的合金。
图10是示出根据本发明的另一实施方式的应用于发光二极管的半导体器件100'的视图。图10的半导体器件100'可以包括硅衬底110、设置在硅衬底110上的氮化物成核层120、设置在氮化物成核层120上的超晶格层130、以及设置在超晶格层130上的至少一个镓氮化物基半导体层160。例如，可以包括第一镓氮化物基半导体层161和第二镓氮化物基半导体层163作为设置在超晶格层130上的至少一个镓氮化物基半导体层160。此外，有源层165可以设置在第一镓氮化物基半导体层161和第二镓氮化物基半导体层163之间。第一镓氮化物基半导体层161可以掺杂有第一类型掺杂剂，例如，n型掺杂剂。第二镓氮化物基半导体层163可以掺杂有第二类型掺杂剂，例如，p型掺杂剂。当空穴和电子在有源层165中复合时，与有源层165的能带隙相应的能量可以作为光发出。有源层165可以包括多量子阱层。第一镓氮化物基半导体层161和第二镓氮化物基半导体层163每个可以具有单层或多层结构，其中每个氮化物半导体层可以被选择性地掺杂或未掺杂。
根据本发明的一实施方式的半导体器件100可以通过在硅衬底110上生长镓氮化物基半导体层160的同时减少张应力而将镓氮化物基半导体层160生长至期望的厚度。此外，有可能通过使用硅衬底110制造具有大直径的晶片。根据本发明的一实施方式的半导体器件100不仅可以应用至发光二极管，而且可以应用至肖特基二极管（Schottky diode）、激光二极管、场效应晶体管或功率器件。
如上所述，根据本发明的一个或多个实施方式的半导体器件，可以在形成镓氮化物基半导体层时通过超晶格层在镓氮化物基半导体层上施加压应力以补偿由于热膨胀系数差异而产生的张应力来抑制断裂产生。因此，可以增大镓氮化物基半导体层的生长厚度。
应该理解，在此描述的示例性实施方式仅应以说明性含义被理解，而不是用于限制目的。在每个实施方式内的特征或方面的描述应被一般地理解为可用于其它实施方式中的其它类似特征或方面。
本申请要求享有2012年6月13日在韩国知识产权局提交的韩国专利申请No.10-2012-0063404的权益，其公开通过全文引用结合于此。

Claims (20)

1.一种半导体器件，包括：
硅衬底；
氮化物成核层，设置在所述硅衬底上；
至少一个超晶格层，设置在所述氮化物成核层上；以及
至少一个镓氮化物基半导体层，设置在所述超晶格层上，
其中所述至少一个超晶格层通过重复地堆叠复合层而形成，每个所述复合层包括具有不同组分的多个氮化物半导体层，其中所述多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，至少一个应力控制层设置在所述多个氮化物半导体层之间或者设置在重复地堆叠的所述复合层之间，所述至少一个应力控制层具有超过假晶生长的临界厚度的厚度。
2.根据权利要求1所述的半导体器件，其中所述氮化物成核层包括铝氮化物（AlN）。
3.根据权利要求1所述的半导体器件，其中每个所述复合层具有其中包括Alx1Iny1Ga1-x1-y1N的第一层和包括Alx2Iny2Ga1-x2-y2N的第二层相互堆叠的结构，其中0<x1≤1，0≤x2<1，x1>x2，0≤y1<1以及0≤y2<1。
4.根据权利要求3所述的半导体器件，其中所述至少一个应力控制层包括Alx3Iny3Ga1-x3-y3N，其中0<x3≤1以及0≤y3<1。
5.根据权利要求1所述的半导体器件，其中所述至少一个应力控制层具有超过3nm并且小于或等于20nm的厚度，以不超过断裂强度。
6.根据权利要求4所述的半导体器件，其中所述第一层和所述第二层的至少之一根据堆叠位置而具有不同的厚度，其中根据所述堆叠位置的厚度在从所述氮化物成核层到所述至少一个镓氮化物基半导体层的方向上增加或减小。
7.根据权利要求4所述的半导体器件，其中所述第一层和所述第二层的至少之一根据堆叠位置而具有不同的厚度，其中根据所述堆叠位置的厚度随机地改变。
8.根据权利要求4所述的半导体器件，其中所述至少一个应力控制层形成在所述第一层和所述第二层之间。
9.根据权利要求4所述的半导体器件，其中重复地堆叠的所述复合层包括接触所述至少一个应力控制层的底部的第一复合层以及接触所述至少一个应力控制层的顶部的第二复合层。
10.根据权利要求9所述的半导体器件，其中所述第一复合层的第一层比所述第二复合层的第一层厚，所述第一复合层的第二层比所述第二复合层的第二层薄。
11.根据权利要求4所述的半导体器件，其中所述至少一个应力控制层与所述第一层一体地形成。
12.根据权利要求4所述的半导体器件，其中x1、x2和x3的至少一个值在厚度方向上变化。
13.根据权利要求4所述的半导体器件，所述多个超晶格层的每个的平均铝（Al）组分在从所述氮化物成核层到所述至少一个镓氮化物基半导体层的方向上减小。
14.一种半导体器件，包括：
硅衬底；
氮化物成核层，设置在所述硅衬底上；
多个超晶格层，设置在所述氮化物成核层上；以及
至少一个镓氮化物基半导体层，形成在所述多个超晶格层上，
其中所述多个超晶格层的每个通过重复地堆叠复合层而形成，每个所述复合层包括具有不同组分的多个氮化物半导体层，所述多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，以及
所述多个超晶格层的每个的平均Al组分在从所述氮化物成核层到所述至少一个镓氮化物基半导体层的方向上减小。
15.根据权利要求14所述的半导体器件，其中所述氮化物成核层包括AlN。
16.根据权利要求14所述的半导体器件，其中每个所述复合层具有其中包括Alx1Iny1Ga1-x1-y1N的第一层和包括Alx2Iny2Ga1-x2-y2N的第二层相互堆叠的结构，其中0<x1≤1，0≤x2<1，x1>x2，0≤y1<1以及0≤y2<1。
17.根据权利要求16的半导体器件，其中所述第一层和所述第二层的至少之一根据堆叠位置而具有不同的厚度，其中根据所述堆叠位置的厚度在从所述氮化物成核层到所述至少一个镓氮化物基半导体层的方向上增加或减小。
18.根据权利要求16的半导体器件，其中所述第一层和所述第二层的至少之一根据堆叠位置而具有不同的厚度，其中根据所述堆叠位置的厚度随机地改变。
19.根据权利要求16的半导体器件，其中x1和x2的至少一个值在厚度方向上变化。
20.一种超晶格层，所述超晶格层通过重复地堆叠复合层而形成，每个所述复合层包括具有不同组分的多个氮化物半导体层，
其中所述多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，以及
至少一个应力控制层设置在所述多个氮化物半导体层之间或者设置在重复地堆叠的所述复合层之间，所述至少一个应力控制层具有超过假晶生长的临界厚度的厚度。
CN201310157632.4A 2012-06-13 2013-05-02 半导体器件以及在该半导体器件中使用的超晶格层 Pending CN103489898A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120063404A KR20130139707A (ko) 2012-06-13 2012-06-13 반도체 소자 및 이에 사용되는 초격자층
KR10-2012-0063404 2012-06-13

Publications (1)

Publication Number Publication Date
CN103489898A true CN103489898A (zh) 2014-01-01

Family

ID=49668142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157632.4A Pending CN103489898A (zh) 2012-06-13 2013-05-02 半导体器件以及在该半导体器件中使用的超晶格层

Country Status (4)

Country Link
US (1) US20130334496A1 (zh)
KR (1) KR20130139707A (zh)
CN (1) CN103489898A (zh)
DE (1) DE102013105707A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779405A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 GaAs衬底上生长赝配高电子迁移晶体管材料及方法
WO2016065884A1 (zh) * 2014-10-31 2016-05-06 厦门市三安光电科技有限公司 发光二极管
CN108447953A (zh) * 2018-05-17 2018-08-24 安徽三安光电有限公司 一种氮化物发光二极管组件
CN110828627A (zh) * 2019-11-15 2020-02-21 中国科学院半导体研究所 可协变应力AlN结构及其制备方法
CN111029442A (zh) * 2018-10-09 2020-04-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物紫外发光二极管及其制作方法
CN111341891A (zh) * 2020-03-09 2020-06-26 江西新正耀光学研究院有限公司 紫外led外延结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung
US10192959B2 (en) 2017-01-23 2019-01-29 Imec Vzw III-N based substrate for power electronic devices and method for manufacturing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882734A (en) * 1988-03-09 1989-11-21 Xerox Corporation Quantum well heterostructure lasers with low current density threshold and higher TO values
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
US8698127B2 (en) * 2010-01-08 2014-04-15 Sensor Electronic Technology, Inc. Superlattice structure and method for making the same
KR20120063404A (ko) 2010-12-07 2012-06-15 장재형 욕조 물 조절기
KR101762177B1 (ko) * 2010-12-17 2017-07-27 삼성전자 주식회사 반도체 소자 및 반도체 소자 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779405A (zh) * 2014-01-02 2014-05-07 中国电子科技集团公司第五十五研究所 GaAs衬底上生长赝配高电子迁移晶体管材料及方法
CN103779405B (zh) * 2014-01-02 2017-03-29 中国电子科技集团公司第五十五研究所 GaAs衬底上生长赝配高电子迁移晶体管材料及方法
WO2016065884A1 (zh) * 2014-10-31 2016-05-06 厦门市三安光电科技有限公司 发光二极管
CN108447953A (zh) * 2018-05-17 2018-08-24 安徽三安光电有限公司 一种氮化物发光二极管组件
CN108447953B (zh) * 2018-05-17 2021-06-08 安徽三安光电有限公司 一种氮化物发光二极管组件
US11522106B2 (en) 2018-05-17 2022-12-06 Xiamen San'an Optoelectronics Co., Ltd. Nitride-based light-emitting diode device
US11817528B2 (en) 2018-05-17 2023-11-14 Xiamen San'an Optoelectronics Co., Ltd. Nitride-based light-emitting diode device
CN111029442A (zh) * 2018-10-09 2020-04-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物紫外发光二极管及其制作方法
CN111029442B (zh) * 2018-10-09 2022-03-08 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物紫外发光二极管及其制作方法
CN110828627A (zh) * 2019-11-15 2020-02-21 中国科学院半导体研究所 可协变应力AlN结构及其制备方法
CN111341891A (zh) * 2020-03-09 2020-06-26 江西新正耀光学研究院有限公司 紫外led外延结构及其制备方法

Also Published As

Publication number Publication date
KR20130139707A (ko) 2013-12-23
DE102013105707A1 (de) 2013-12-19
US20130334496A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
CN103489898A (zh) 半导体器件以及在该半导体器件中使用的超晶格层
US9449817B2 (en) Semiconductor devices and methods of manufacturing the same
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
KR101438808B1 (ko) 반도체 발광소자 및 그 제조방법
CN100452456C (zh) 氮化物半导体发光器件及其制造方法
CN103531612A (zh) 半导体器件
TW201222869A (en) Gallium nitride LED devices with pitted layers and methods for making the same
CN106415860B (zh) 氮化物半导体发光元件
CN104576861A (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
JP7480300B2 (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
JP7481618B2 (ja) 窒化物半導体素子の製造方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN113659047B (zh) 一种外延结构和发光二极管
CN102468389A (zh) 氮化物半导体发光元件
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
CN104465916B (zh) 氮化镓发光二极管外延片
TWI567877B (zh) Manufacturing method of nitride semiconductor device
TW201415662A (zh) 氮化物半導體裝置
CN103985799B (zh) 发光二极管及其制作方法
CN115911198A (zh) 半导体发光元件的外延结构、半导体发光元件及发光装置
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
CN102217100A (zh) Iii族氮化物半导体发光器件
TW201415663A (zh) 氮化物半導體裝置
TW201415661A (zh) 氮化物半導體裝置
KR100730753B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140101