JP7378562B2 - 平衡応力を有する半導体基板 - Google Patents

Description

本発明は、半導体素子に関するものであり、特に、平衡応力を有する半導体基板に関するものである。

パワー素子に低いオン抵抗、高いスイッチング周波数、高い破壊電圧、および高温操作等の性能を持たせるために、窒化ガリウム（ＧａＮ）半導体素子は、現在、高パワー素子が注目する選択となっている。

窒化ガリウム半導体素子において、半導体基板は、その上に形成される膜層の品質に影響を与える。例を挙げて説明すると、半導体基板の曲率が大き過ぎる時、反り（warpage）が深刻になるため、続いて半導体基板上に膜層を形成すると、形成される膜層は、優れた品質を有することができない。

本発明は、漸変するドーパント濃度を有するバッファ層によってベースが受ける引張応力と圧縮応力をほぼ同じにし、且つベースとその上にある膜層が突然大き過ぎる相反応力を受けて損傷するのを有効に防ぐことのできる平衡応力を有する半導体基板を提供する。

本発明の１つの実施形態の平衡応力を有する半導体基板は、セラミックベースと、核生成層と、第１ドーパントでドープした第１バッファ層とを含む。前記セラミックベースは、０度ではないオフ角（off-cut angle）を有する。前記核生成層は、前記セラミックベース上に設置される。前記第１バッファ層は、前記核生成層上に設置される。前記第１ドーパントは、炭素、鉄、またはその組み合わせを含む。前記第１バッファ層は、前記セラミックベースに圧縮応力を提供する。前記第１バッファ層における前記第１ドーパントの濃度は、前記セラミックベースから離れる方向に向かって増加する。前記半導体基板の曲率は、＋１６ｋｍ^-1～－１６ｋｍ^-1の間である。

本発明の別の実施形態の平衡応力を有する半導体基板は、セラミックベースと、核生成層と、複合過渡層と、第１ドーパントでドープした第１バッファ層と、第２ドーパントでドープした第２バッファ層とを含む。前記核生成層は、前記セラミックベース上に設置される。前記複合過渡層は、前記核生成層の上に順番に積み重ねられた複数のアルミニウム含有層を含む。前記第１バッファ層は、前記複合過渡層上に設置され、且つ前記セラミックベースに圧縮応力を提供する。前記第２バッファ層は、前記第１バッファ層上に設置され、且つ前記セラミックベースに引張応力を提供する。前記複合過渡層において、前記セラミックベースに相対的に離れている前記アルミニウム含有層のアルミニウム含有量は、前記セラミックベースに相対的に隣接する前記アルミニウム含有層のアルミニウム含有量より多い。前記第１ドーパントは、炭素、鉄、またはその組み合わせを含む。前記第２ドーパントは、ケイ素、ゲルマニウム、またはその組み合わせを含む。前記第２バッファ層における前記第２ドーパントの濃度は、前記セラミックベースから離れる方向に向かって増加する。前記半導体基板の曲率は、－１０ｋｍ^-1～＋１０ｋｍ^-1の間である。

本発明において、半導体基板は、平衡した応力を有することができるため、比較的低い曲率を有することができ、後続の膜層のエピタキシャル成長に有利である。

本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。

添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込まれ、且つその一部を構成するものである。図面は、本発明の実施形態を例示しており、説明とともに、本発明の原理を説明する役割を果たしている。

図１Ａ～図１Ｂは、本発明の実施形態の半導体基板の製造フローの断面概略図である。 図２は、本発明の実施形態の半導体基板におけるアルミニウムイオン濃度とアルミニウムイオン拡散深さの関係図である。 図３は、本発明の実施形態のトランジスタの断面概略図である。 図４は、本発明の実施形態の発光ダイオードの断面概略図である。 図５Ａ～図５Ｂは、本発明の実施形態の半導体基板の製造フローの断面概略図である。 図６は、本発明の実施形態の半導体基板の断面概略図である。 図７は、本発明の実施形態のトランジスタの断面概略図である。 図８Ａ～図８Ｄは、本発明の実施形態の半導体基板の製造フローの断面概略図である。 図９は、本発明の実施形態の半導体基板の断面概略図である。 図１０Ａ～図１０Ｂは、本発明の実施形態のトランジスタの製造フローの断面概略図である。

下記の実施形態および添付の図面を組み合わせてさらに詳細に説明するが、提供する実施形態は、本発明の範囲を制限するためのものではない。また、添付の図面は、単に説明することが目的であり、元の寸法に基づいて作図したものではない。理解しやすいよう、下記の説明において、同じ素子には同一の符号を表示して説明する。

本文中に使用する「含む（包含、包括）」、「有する（具有）」等の用語は、いずれも開放性の用語である。つまり、「含むが、これに限定されない」を指す。

「第１」、「第２」等の用語を用いて素子を説明する時、これらの素子を互いに区分するものに過ぎず、これらの素子の順序または重要性を限定するものではない。したがって、いくつかの状況において、第１素子を第２素子と称してもよく、第２素子を第１素子と称してもよく、且つ本発明の範囲を逸脱しないものとする。

また、本文において、「ある数値から別の数値」で表示した範囲は、明細書で当該範囲内の全ての数値を１つ１つ挙げることを回避するための概要的表示方法である。したがって、ある特定数値範囲についての描写は、当該数値範囲内の任意の数値および当該数値範囲内の任意の数値により限定される比較的小さな数値範囲を含むことを意味する。

図１Ａ～図１Ｂは、本発明の実施形態の半導体基板の製造フローの断面概略図である。まず、図１Ａを参照し、複合ベース１００を提供する。本実施形態において、複合ベース１００は、ベース１００ａと、絶縁層１００ｂと、半導体層１００ｃとを含む。ベース１００ａの材料は、例えば、ケイ素、窒化アルミニウム、炭化ケイ素（ＳｉＣ）、サファイア（sapphire）、またはその組み合わせである。絶縁層１００ｂは、ベース１００ａ上に設置される。絶縁層１００ｂは、例えば、酸化ケイ素層であるが、本発明はこれに限定されない。絶縁層１００ｂの厚さは、例えば、１００ｎｍ～２００ｎｍの間である。半導体層１００ｃは、絶縁層１００ｂ上に設置される。半導体層１００ｃは、例えば、ケイ素層、炭化ケイ素層、またはその組み合わせである。半導体層１００ｃの厚さは、例えば、３０ｎｍ～３μｍの間であり、より好ましくは、７０ｎｍ～２００ｍの間である。つまり、本実施形態において、複合ベース１００は、一般的に知られている絶縁層上のシリコン（silicon-on-insulator, SOI）ベースまたはＱＳＴベースであってもよく、高い抵抗値を有し、特に、高周波デバイスに適用される。本実施形態において、ベース１００ａは、１．４Ｗ／ｃｍ・Ｋより大きい熱伝導係数を有することができるため、複合ベース１００は、支持ベースとして機能することだけではなく、放熱ベースとして機能するすることもができる。

続いて、複合ベース１００の半導体層１００ｃの上にワイドバンドギャップ拡散バッファ層１０２を形成する。本実施形態において、ワイドバンドギャップ拡散バッファ層１０２のバンドギャップは、２．５ｅＶより高く、より好ましくは、３．２ｅＶ～９．１ｅＶの間であり、さらに好ましくは、４．５ｅＶ～５．５ｅＶの間である。ワイドバンドギャップ拡散バッファ層１０２は、例えば、窒化ケイ素層、酸化ケイ素層、酸化亜鉛層、酸化アルミニウム層、酸化ガリウム層、またはその組み合わせである。本実施形態において、ワイドバンドギャップ拡散バッファ層１０２は、非晶質（amorphous）層であってもよく、例えば、非晶窒化ケイ素層である。本実施形態において、ワイドバンドギャップ拡散バッファ層１０２の厚さは、例えば、３０ｎｍ～１２０ｎｍの間であり、より好ましくは、３５ｎｍ～１００ｎｍの間であり、さらに好ましくは、４０ｎｍ～９０ｎｍの間である。本実施形態において、ワイドバンドギャップ拡散バッファ層１０２の形成方法は、例えば、プラズマ増強化学気相堆積（plasma-enhanced chemical vapor deposition, PECVD）プロセス、電子銃蒸着（E-gun evaporation）プロセス、またはスパッタリング蒸着（sputtering deposition）プロセスを行うことである。また、本実施形態において、ワイドバンドギャップ拡散バッファ層１０２は、１×１０^４ｏｈｍ・ｃｍ～１×１０^１４ｏｈｍ・ｃｍの間の電気抵抗値を有することができる。

その後、図１Ｂを参照し、ワイドバンドギャップ拡散バッファ層１０２の上に核生成層１０４を形成して、本実施形態の半導体基板１０を製造する。本実施形態において、核生成層１０４は、アルミニウム含有層であり、例えば、窒化アルミニウム層であるが、本発明はこれに限定されない。

一般的に、核生成層１０４を高温プロセスにおいて形成する時、核生成層１０４に含まれるアルミニウムは、下方の膜層の中に拡散する。アルミニウムが半導体層１００ｃの中に拡散することによって、Ｐ型ドーピングの導電層を形成する。本実施形態において、複合ベース１００の半導体層１００ｃと核生成層１０４の間にワイドバンドギャップ拡散バッファ層１０２を形成するため、高温プロセスにおいて、核生成層１０４内のアルミニウムは、ワイドバンドギャップ拡散バッファ層１０２の中に拡散する。ワイドバンドギャップ拡散バッファ層１０２の厚さがアルミニウム拡散の深さに近い時、核生成層１０４に含まれるアルミニウムが半導体層１００ｃの中に拡散してＰ型ドーピングの導電層を形成するのを防ぐことができるため、さらに、形成される半導体素子が動作している時に複合ベース１００において漏洩現象が生じるのを防ぐことができる。本実施形態において、ワイドバンドギャップ拡散バッファ層１０２の厚さは、アルミニウム拡散の深さより大きいため、核生成層１０４に含まれるアルミニウムが半導体層１００ｃの中に拡散するのを確実に防ぐことができる。また、ワイドバンドギャップ拡散バッファ層１０２のバンドギャップは、２．５ｅＶより高いため、たとえアルミニウムがワイドバンドギャップ拡散バッファ層１０２の中に拡散しても、Ｐ型ドーピングの導電層を形成しない。

また、本実施形態において、ワイドバンドギャップ拡散バッファ層１０２の材料は、非晶質であるため、単結晶材料と比較して、非晶質のワイドバンドギャップ拡散バッファ層１０２は、核生成層１０４に含まれるアルミニウムが半導体層１００ｃの中に拡散する速度およびアルミニウムがワイドバンドギャップ拡散バッファ層１０２の中に拡散する深さを有効に下げることができる。一般的に、アルミニウム拡散の深さは、５０ｎｍ～１００ｎｍの間である。ワイドバンドギャップ拡散バッファ層１０２は、アルミニウム拡散の速度と深さを下げることができ、アルミニウム拡散の深さを４０ｎｍ～９０ｎｍの間に減らすことができる。最良の状況において、ワイドバンドギャップ拡散バッファ層１０２の厚さを４０ｎｍ～９０ｎｍの間に設計することにより、アルミニウムが半導体層１００ｃの中に拡散するのを防ぐことができる。

本実施形態において、核生成層１０４の形成過程または後続の高温プロセスにおいて、核生成層１０４に含まれるアルミニウムは、ワイドバンドギャップ拡散バッファ層１０２の中に拡散するため、拡散層１０４ａが形成される。図１Ｂに示すように、本実施形態において、核生成層１０４に含まれるアルミニウムは、ワイドバンドギャップ拡散バッファ層１０２の上部にのみ拡散するため、拡散層１０４ａは、ワイドバンドギャップ拡散バッファ層１０２の上表面に隣接する部分に形成されるが、本発明はこれに限定されない。別の実施形態において、核生成層１０４に含まれるアルミニウムは、ワイドバンドギャップ拡散バッファ層１０２全体に拡散してもよい。つまり、拡散層１０４ａの厚さは、実質的に、ワイドバンドギャップ拡散バッファ層１０２の厚さに等しくてもよい。

図２は、本発明の実施形態の半導体基板におけるアルミニウムイオン濃度とアルミニウムイオン拡散深さの関係図である。図２を参照し、半導体基板１０の核生成層１０４上にバッファ層２００（例えば、ＡｌＧａＮ層）を形成し、且つワイドバンドギャップ拡散バッファ層１０２と核生成層１０４を半導体層１００ｃ上に順番に設置する。高温プロセスにおいて、核生成層１０４に含まれるアルミニウムは、バッファ層２００の中に上向きに拡散し、ワイドバンドギャップ拡散バッファ層１０２の中に下向きに拡散する。核生成層１０４に含まれるアルミニウムがワイドバンドギャップ拡散バッファ層１０２の中に拡散した後、ワイドバンドギャップ拡散バッファ層１０２におけるアルミニウム濃度は、勾配分布を表す。つまり、ワイドバンドギャップ拡散バッファ層１０２において、アルミニウムは、ワイドバンドギャップ拡散バッファ層１０２内の表面に隣接する部分に比較的大量に累積し、且つ拡散深さが増えるにつれてアルミニウム濃度が大幅に低くなるため、ワイドバンドギャップ拡散バッファ層１０２における核生成層１０４に隣接する部分のアルミニウム濃度は、核生成層１０４から離れている部分のアルミニウム濃度より高い。また、ワイドバンドギャップ拡散バッファ層１０２は、核生成層１０４に含まれるアルミニウムが半導体層１００ｃの中に拡散するのを減らす（さらには、防ぐ）ことができるため、核生成層１０４に含まれるアルミニウムがワイドバンドギャップ拡散バッファ層１０２を突き抜けて半導体層１００ｃの中に拡散した時、半導体層１００ｃには極微量のアルミニウムしか含まれない。この時、アルミニウム含有量は、例えば、１０¹⁷ａｔｏｍ／ｃｍ³より小さく、さらには、０に近くてもよい。このように、半導体基板１０をトランジスタ、発光ダイオード、またはその他の電子デバイスの基板として使用する時、トランジスタまたは発光ダイオードが動作している時の漏れ電流や電気信号の損失を有効に減らす、または防ぐことができる。

以下、半導体基板１０を例に挙げて、本発明の半導体基板を含むトランジスタについて説明する。

図３は、本発明の実施形態のトランジスタの断面概略図である。図３を参照し、トランジスタ２０の製造過程において、半導体基板１０の核生成層１０４上にバッファ層２００を形成することができる。バッファ層２００は、例えば、ＡｌＧａＮ層であるが、本発明はこれに限定されない。複合ベース１００とその上に生長したＧａＮ層の間の格子定数差は、応力を発生させ、複合ベース１００上のエピタキシャル層の品質に影響を与えるため、複合ベース１００とチャネル層２０２の間にバッファ層２００を追加して、複合ベース１００とその上に続いて形成されるエピタキシャル層（例えば、チャネル層２０２）の間の応力を平衡にする。本実施形態において、バッファ層２００の厚さは、例えば、１００ｎｍ～２．３μｍの間である。別の実施形態において、バッファ層２００を省略して、チャネル層２０２を核生成層１０４と直接接触させてもよい。

その後、チャネル層２０２とバリア層２０４を順番に形成する。チャネル層２０２は、例えば、ＧａＮ層である。チャネル層２０２の厚さは、例えば、２０ｎｍ～１００ｎｍの間である。バリア層２０４は、例えば、ＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＮ層、ＡｌＧａＩｎＮ層、またはその組み合わせである。バリア層２０４の厚さは、例えば、５ｎｍ～５０ｎｍの間である。チャネル層２０２内は、二次元電子ガス（２ＤＥＧ）２０２ａを有し、チャネル層２０２とバリア層２０４の間の界面の下方に位置する。その後、バリア層２０４上にゲート２０６、ソース２０８ｓ、およびドレイン２０８ｄを形成し、ゲート２０６は、ソース２０８ｓとドレイン２０８ｄの間に位置する。ゲート２０６の材料は、例えば、Ｎｉ、Ｍｏ、Ｗ、ＴｉＮ、またはその組み合わせである。ソース２０８ｓおよびドレイン２０８ｄの材料は、例えば、Ａｌ、Ｔｉ、Ａｕ、またはそれらの合金であり、あるいは、その他のIII－Ｖ族化合物とオーミック接触（ohmic contact）することのできる材料であってもよい。

トランジスタ２０において、半導体基板１０をその基板として使用するため、動作過程において漏れ電流の発生を有効に減らす、または防ぐことができ、同時に、電気信号の損失を減らす、または防ぐことができる。

特に言及すべきこととして、本実施形態において、トランジスタ２０は、高電子移動度トランジスタ（high electron mobility transistor, HEMT）を例に挙げるが、本発明のトランジスとの構造は、ＨＥＭＴに限定されない。別の実施形態において、トランジスタは、本発明の半導体基板を基板として採用していれば、各種周知の構造を有することができる。

また、本発明の半導体基板を発光ダイオードの基板とした時、本発明の半導体基板上に各種発光ダイオードの構造を形成することができるが、本発明はこれに限定されない。例を挙げて説明すると、図４に示すように、発光ダイオード３０は、半導体基板１０、バッファ層２００、第１導電型ＧａＮ層３００、発光層３０２、第２導電型ＧａＮ層３０４、第１電極３０６、および第２電極３０８を含む。発光層３０２は、第１導電型ＧａＮ層３００と第２導電型ＧａＮ層３０４の間に設置される。第１電極３０６は、第１導電型ＧａＮ層３００上に設置される。第２電極３０８は、第２導電型ＧａＮ層３０４上に設置される。第１導電型ＧａＮ層３００、発光層３０２、第２導電型ＧａＮ層３０４、第１電極３０６、および第２電極３０８の材料は、本分野の技術者に周知であるため、ここでは説明を省略する。

一方、以下の実施形態において、ベースが引張応力を受けると、上方（膜層のベース上の成長方向）に向いて反りが発生し、半導体基板の曲率が正の値になる。反対に、ベースが圧縮応力を受けると、下方に向かって反りが発生し、半導体基板の曲率が負の値になる。

図５Ａ～図５Ｂは、本発明の実施形態の半導体基板の製造フローの断面概略図である。本実施形態において、製造された半導体基板は、平衡した応力を有するため、比較的低い曲率を有することができ、後続の膜層のエピタキシャル成長に有利である。本実施形態において、平衡応力を有する半導体基板の曲率は、＋１６ｋｍ^-1～－１６ｋｍ^-1の間である。

まず、図５Ａを参照し、セラミックベース５００を提供する。セラミックベース５００は、例えば、ＱＳＴベース、ＡｌＮベース、Ａｌ₂Ｏ₃ベース、ＺｎＯベース、または炭化ケイ素ベースである。本実施形態において、セラミックベース５００は、炭化ケイ素ベースであり、且つ０度ではないオフ角を有するが、本発明はこれに限定されない。例を挙げて説明すると、セラミックベース５００は、４度のオフ角を有するが、本発明はこれに限定されない。別の実施形態において、セラミックベース５００は、８度、１２度等のオフ角を有することができる。また、セラミックベース５００の厚さは、例えば、５００μｍより小さい。本実施形態において、セラミックベース５００の厚さは、４５０μｍより小さい。例を挙げて説明すると、セラミックベース５００の厚さは、３５０μｍであってもよい。また、本実施形態において、セラミックベース５００の直径は、例えば、４インチ～６インチの間である。セラミックベースの応力が平衡でない時、反りが発生し、反りの現象は、セラミックベースの厚さの減少および直径の増加とともに深刻になる。本発明の半導体基板は、平衡応力を有するため、本実施形態において、セラミックベース５００の厚さが３５０μｍより小さく、直径が４インチ～６インチの時でも、ベース上に応力を平衡にすることのできるエピタキシャル構造があることによって、最終的な半導体基板は、深刻な反りが発生せず、半導体基板の曲率を＋１６ｋｍ^-1～－１６ｋｍ^-1の間に制御することができる。

続いて、セラミックベース５００上に核生成層５０２を形成する。本実施形態において、核生成層５０２は、窒化アルミニウム層であるが、本発明はこれに限定されない。核生成層５０２の厚さは、例えば、１０ｎｍ～１００ｎｍの間である。核生成層５０２は、セラミックベース５００に引張応力を提供することができる。この時、セラミックベース５００の曲率は、例えば、＋２０ｋｍ^-1～＋５０ｋｍ^-1の間である。

その後、核生成層５０２上にドープしていないバッファ層５０４を形成することができる。バッファ層５０４の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、バッファ層５０４は、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層５０４の厚さは、例えば、５０ｎｍ～５００ｎｍの間である。バッファ層５０４は、セラミックベース５００に圧縮応力を提供することができる。この時、セラミックベース５００の曲率は、例えば、-１０ｋｍ^-1～＋２０ｋｍ^-1の間である。ドープしていないバッファ層５０４は、選択的（optional）である。別の実施形態において、実際の要求に応じて、ドープしていないバッファ層５０４を省略してもよい。

その後、図５Ｂを参照し、バッファ層５０４上に第１ドーパントでドープしたバッファ層５０６を形成する。バッファ層５０６の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、第１ドーパントは、炭素、鉄、またはその組み合わせであってもよい。また、本実施形態において、バッファ層５０６は、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層５０６の厚さは、例えば、５０ｎｍ～５００ｎｍの間である。本実施形態において、第１ドーパントとして用いる炭素または鉄の大きさは、窒素またはガリウムより大きいため、形成されるバッファ層５０６は、比較的大きな結晶格子を有することができる。したがって、バッファ層５０６は、セラミックベース５００に圧縮応力を提供することができる。詳しく説明すると、第１ドーパントが炭素である場合、炭素は、バッファ層５０６内で置換して窒化ガリウムの窒素から比較的大きな結晶格子を発生させることができる。また、第１ドーパントが鉄である場合、鉄は、バッファ層５０６内で置換して窒化ガリウムのガリウムから比較的大きな結晶格子を発生させることができる。

重要なこととして、バッファ層５０６において、第１ドーパントの濃度は、セラミックベース５００から離れる方向に向かって増加する。本実施形態において、バッファ層５０６における第１ドーパントの濃度は、５×１０¹⁶ａｔｏｍ／ｃｍ³から８×１０¹⁸ａｔｏｍ／ｃｍ³まで増加する。つまり、バッファ層５０６を形成する過程において、第１ドーパントの濃度は、少しずつ増加するため、セラミックベース５００に増大した圧縮応力を少しずつ提供することができ、セラミックベース５００およびその上にある膜層が突然大き過ぎる相反応力（圧縮応力）を受けて損傷するのを防ぐことができる。

続いて、バッファ層５０６上に第１ドーパントでドープしたバッファ層５０８を形成し、本実施形態の半導体基板５０を形成する。バッファ層５０８の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、バッファ層５０６と同様に、バッファ層５０８は、窒化ガリウム層であり、且つバッファ層５０８における第１ドーパントは、炭素、鉄、またはその組み合わせであってもよい。したがって、バッファ層５０８は、セラミックベース５００に圧縮応力を提供することができる。また、バッファ層５０８の厚さは、例えば、５００ｎｍより大きい。

バッファ層５０８において、第１ドーパントの濃度は、一定であり、且つバッファ層５０６における第１ドーパントの最大濃度より低くない。本実施形態において、バッファ層５０８における第１ドーパントの濃度は、８×１０¹⁸ａｔｏｍ／ｃｍ³より低くない。比較的高い第１ドーパント濃度を有するバッファ層５０８を形成する（比較的大きな圧縮応力を増やす）前に、漸変する第１ドーパントの濃度を有するバッファ層５０６が既に形成されているため、セラミックベース５００およびその上にある膜層が突然大き過ぎる相反応力（圧縮応力）を受けて損傷するのを有効に防ぐことができる。

本実施形態の半導体基板５０において、核生成層５０２は、セラミックベース５００に引張応力を提供し、且つ核生成層５０２上にバッファ層５０４、バッファ層５０６、およびバッファ層５０８を形成して、セラミックベース５００に圧縮応力を提供する。したがって、バッファ層５０６およびバッファ層５０８における第１ドーパントの濃度を調整することによって、セラミックベース５００が受ける引張応力と圧縮応力をほぼ同じにすることができる。セラミックベース５００は、平衡した応力を有するため、セラミックベース５００は、比較的低い曲率を有することができ、後続の膜層のエピタキシャル成長に有利である。

本実施形態において、漸変する第１ドーパントの濃度を有するバッファ層５０６および一定の第１ドーパントの濃度を有するバッファ層５０８をバッファ層５０４上に順番に設置するが、本発明はこれに限定されない。別の実施形態において、漸変する第１ドーパントの濃度を有するバッファ層のみをバッファ層５０４上に設置してもよい。

図６は、本発明の実施形態の半導体基板の断面概略図である。本実施形態において、図５Ｂと同じ素子には、同じ参照符号を用いて表示し、説明を省略する。

図６を参照し、本実施形態の半導体基板６０において、漸変する第１ドーパントの濃度を有するバッファ層５０６ａをバッファ層５０４上に設置する。バッファ層５０６ａの形成方法は、例えば、エピタキシャル成長プロセスを行うことである。第１ドーパントは、炭素、鉄、またはその組み合わせであってもよい。また、本実施形態において、バッファ層５０６ａは、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層５０６ａの第１ドーパントの濃度は、セラミックベース５００から離れる方向に向かって増加し、且つ第１ドーパントの濃度は、提供される圧縮応力はセラミックベース５００が受ける引張応力と圧縮応力がほぼ同じになるまでに増加する。例を挙げて説明すると、第１実施形態を参照するとわかるように、バッファ層５０６ａにおける第１ドーパントの濃度は、５×１０¹⁶ａｔｏｍ／ｃｍ³から８×１０¹⁸ａｔｏｍ／ｃｍ³以上まで増加することができる。また、この状況で、バッファ層５０６ａの厚さは、半導体基板５０におけるバッファ層５０６とバッファ層５０８の厚さの総和であってもよい。

以下、半導体基板５０を例として、本発明の平衡応力を有する応用を説明する。例を挙げて説明すると、半導体基板５０をトランジスタの製造に使用することができる。実際の要求に応じて、半導体基板５０は、半導体基板６０に置き換えてもよい。

図７は、本発明の実施形態のトランジスタの断面概略図である。本実施形態において、図５Ｂと同じ素子には、同じ参照符号を用いて表示し、説明を省略する。

図７を参照し、トランジスタ７０の製造過程において、半導体基板５０のバッファ層５０８上にチャネル層７００およびバリア層７０２を順番に形成することができる。チャネル層７００の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、チャネル層７００は、窒化ガリウム層であるが、本発明はこれに限定されない。チャネル層７００の厚さは、例えば、１５０ｎｍ～３００ｎｍの間である。バリア層７０２の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、バリア層７０２は、窒化アルミニウムガリウム層であるが（Ａｌ_xＧａ_1-xＮ、Ｘは、モル分率であり、Ｘは、０．２～０．２５の間であってもよい）、本発明はこれに限定されない。バリア層７０２の厚さは、例えば、１５ｎｍ～２５ｎｍの間である。その後、バリア層７０２上にゲート７０３、ソース７０４ａ、およびドレイン７０４ｂを形成し、ゲート７０３は、ソース７０４ａとドレイン７０４ｂの間に位置する。ゲート７０３の材料は、例えば、Ｎｉ、Ｐｔ、Ｐｄ、Ａｕ、またはその組み合わせである。ソース７０４ａおよびドレイン７０４ｂの材料は、例えば、Ａｌ、Ｔｉ、Ｉｎ、Ｃｒ、Ｖ、Ｔａ、ＴｉＮ、Ａｕ、またはそれらの合金であり、あるいは、その他のIII－Ｖ族化合物とオーミック接触することのできる材料であってもよい。

トランジスタ７０において、セラミックベース５００は、平衡した応力を有し、比較的低い曲率を有することができる。したがって、形成されるセラミックベース５００上のチャネル層７００およびバリア層７０２は、優れた品質を有することができるため、トランジスタ７０は、優れた電気的性能を有することができる。

トランジスタ７０のアルミニウムを含有するバリア層７０２に対して測定を行う。バリア層のアルミニウム含有量の均一性が悪い（差異が２．０％より大きい）一般的なトランジスタと比較して、トランジスタ７０におけるバリア層７０２のアルミニウム含有量は、比較的高い均一性を有する（差異が２．０％より小さい）。つまり、バリア層７０２は、優れた品質を有する。

図８Ａ～図８Ｄは、本発明の実施形態の半導体基板の製造フローの断面概略図である。本実施形態において、製造される半導体基板は、平衡した応力を有することができるため、比較的低い曲率を有することができ、後続の膜層のエピタキシャル成長に有利である。本実施形態において、平衡応力を有する半導体基板の曲率は、－１０ｋｍ^-1～＋１０ｋｍ^-1の間である。

まず、図８Ａを参照し、セラミックベース８００を提供する。セラミックベース８００は、例えば、ＱＳＴベース、ＡｌＮベース、Ａｌ₂Ｏ₃ベース、ＺｎＯベース、またはＳｉＣベースである。本実施形態において、セラミックベース８００は、ＱＳＴベースであるが、本発明はこれに限定されない。

続いて、セラミックベース８００上に核生成層８０２を形成する。本実施形態において、核生成層８０２は、窒化アルミニウム層であるが、本発明はこれに限定されない。核生成層８０２の厚さは、例えば、１５ｎｍ～１５０ｎｍの間である。核生成層８０２は、セラミックベース８００に引張応力を提供することができる。この時、セラミックベース８００の曲率は、例えば、＋５０ｋｍ^-1～＋８０ｋｍ^-1の間である。

続いて、図８Ｂを参照し、核生成層８０２上に複合過渡層８０４を形成する。複合過渡層８０４の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。複合過渡層８０４の厚さは、例えば、３００ｎｍより大きいである。複合過渡層８０４は、複数のアルミニウム含有層を含む。本実施形態において、アルミニウム含有層は、窒化アルミニウムガリウム層であるが（Ａｌ_YＧａ_1-YＮ、Ｙは、モル分率である）、本発明はこれに限定されない。複合過渡層８０４において、セラミックベース８００に相対的に離れているアルミニウム含有層のアルミニウム含有量は、セラミックベース８００に相対的に隣接するアルミニウム含有層のアルミニウム含有量より多い。アルミニウム含有層の差異は、結晶格子サイズの差異を生じさせるため、複合過渡層８０４は、結晶格子漸変層とみなすことができ、セラミックベース８００に漸変する圧縮応力を提供することができる。この時、セラミックベース８００の曲率は、例えば、０ｋｍ^-1～＋２０ｋｍ^-1の間である。また、本実施形態において、複合過渡層８０４は、２つのアルミニウム含有層を含むことができるが、本発明はこれに限定されない。別の実施形態において、複合過渡層８０４は、核生成層８０２上に順番に積み重ねられたさらに多くのアルミニウム含有層を含んでもよい。

詳しく説明すると、本実施形態において、複合過渡層８０４は、核生成層８０２上に順番に形成された２つのアルミニウム含有層を含む。複合過渡層８０４において、セラミックベース８００に相対的に離れているアルミニウム含有層８０４ｂのアルミニウム含有量は、セラミックベース８００に相対的に隣接するアルミニウム含有層８０４ｂのアルミニウム含有量より多い。そのため、アルミニウム含有層８０４ｂを形成した後、セラミックベース８００の曲率は、例えば、＋３０ｋｍ^-1～＋６０ｋｍ^-1の間であり、続いてアルミニウム含有層８０４ｂを形成した後、セラミックベース８００の曲率は、例えば、０ｋｍ^-1～＋２０ｋｍ^-1の間である。

本実施形態において、各アルミニウム含有層におけるアルミニウムモル分率Ｙは、例えば、０．１～０．９の間である。また、複合過渡層８０４において、隣接する２つのアルミニウム含有層におけるアルミニウムモル分率Ｙの差異は、例えば、０．４／Ｚ～０．９／Ｚの間であり、Ｚは、複合過渡層８０４におけるアルミニウム含有層の数量を示す。本実施形態において、複合過渡層８０４は、アルミニウム含有層８０４ａおよびアルミニウム含有層８０４ｂを含むため、アルミニウム含有層８０４ａとアルミニウム含有層８０４ｂの間のアルミニウムモル分率Ｙの差異は、０．２～０．４５の間である。

その後、図８Ｃを参照し、複合過渡層８０４上にドープしていないバッファ層８０６を形成することができる。バッファ層８０６の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、バッファ層８０６は、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層８０６の厚さは、例えば、２５０ｎｍ～５００ｎｍの間である。バッファ層８０６は、セラミックベース８００に圧縮応力を提供することができる。この時、セラミックベース８００の曲率は、例えば、０ｋｍ^-1～-２０ｋｍ^-1の間である。ドープしていないバッファ層８０６は、選択的である。別の実施形態において、実際の要求に応じて、ドープしていないバッファ層８０６を省略してもよい。

その後、バッファ層８０６上に第１ドーパントでドープしたバッファ層８０８を形成する。バッファ層８０８の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、第１ドーパントは、炭素、鉄、またはその組み合わせであってもよい。バッファ層８０８における第１ドーパントの濃度は、例えば、５×１０¹⁷ａｔｏｍ／ｃｍ³～１×１０¹⁹ａｔｏｍ／ｃｍ³の間である。また、本実施形態において、バッファ層８０８は、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層８０８の厚さは、例えば、０．５μｍ～１μｍの間である。本実施形態において、第１ドーパントとして用いる炭素または鉄の大きさは、窒素またはガリウムより大きいため、形成されるバッファ層８０８は、比較的大きな結晶格子を有することができる。したがって、バッファ層８０８は、セラミックベース８００に圧縮応力を提供することができる。この時、セラミックベース８００の曲率は、例えば、-４０ｋｍ^-1～-６０ｋｍ^-1の間である。

続いて、図８Ｄを参照し、バッファ層８０８上に第２ドーパントでドープしたバッファ層８１０を形成する。バッファ層８１０の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、第２ドーパントは、ケイ素、ゲルマニウム、またはその組み合わせであってもよい。また、本実施形態において、バッファ層８１０は、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層８１０の厚さは、例えば、１００ｎｍ～５００ｎｍの間である。本実施形態において、第２ドーパントとして用いるケイ素またはゲルマニウムの大きさは、窒素またはガリウムより小さいため、形成されるバッファ層８１０は、比較的小さな結晶格子を有することができる。したがって、バッファ層８１０は、セラミックベース８００に引張応力を提供することができる。この時、セラミックベース８００の曲率は、例えば、-２０ｋｍ^-1～-４０ｋｍ^-1の間である。

重要なこととして、バッファ層８１０において、第２ドーパントの濃度は、セラミックベース８００から離れる方向に向かって増加する。本実施形態において、バッファ層８１０における第２ドーパントの濃度は、１×１０¹⁷ａｔｏｍ／ｃｍ³から１×１０¹⁹ａｔｏｍ／ｃｍ³まで増加する。つまり、バッファ層８１０を形成する過程において、第２ドーパントの濃度は、少しずつ増加するため、セラミックベース８００に増大した引張応力を少しずつ提供することができ、セラミックベース８００およびその上にある膜層が突然大き過ぎる相反応力（引張応力）を受けて損傷するのを防ぐことができる。

その後、バッファ層８１０上に第２ドーパントでドープしたバッファ層８１２を形成して、本実施形態の半導体基板８０を形成する。バッファ層８１２の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。本実施形態において、バッファ層８１０と同様に、バッファ層８１２は、窒化ガリウム層であり、且つバッファ層８１２における第２ドーパントは、ケイ素、ゲルマニウム、またはその組み合わせであってもよい。したがって、バッファ層８１２は、セラミックベース８００に引張応力を提供することができる。バッファ層８１２の厚さは、例えば、５００ｎｍより大きい。

バッファ層８１２において、第２ドーパントの濃度は、一定であり、且つバッファ層８１０における第２ドーパントの最大濃度より低くない。本実施形態において、バッファ層８１２における第２ドーパントの濃度は、８×１０¹⁸ａｔｏｍ／ｃｍ³より低くない。比較的高い第２ドーパント濃度を有するバッファ層８１２を形成する（比較的大きな引張応力を増やす）前に、漸変する第２ドーパント濃度を有するバッファ層８１０が既に形成されているため、セラミックベース８００およびその上にある膜層が突然大き過ぎる相反応力（引張応力）を受けて損傷するのを有効に防ぐことができる。別の実施形態において、バッファ層８１２における第２ドーパントの濃度は、１×１０¹⁹ａｔｏｍ／ｃｍ³より高くてもよい。

本実施形態の半導体基板８０において、バッファ層８１０およびバッファ層８１２を形成する前に、セラミックベース８００が受ける総応力は圧縮応力であるため、バッファ層８１０およびバッファ層８１２を形成することによって、セラミックベース８００が受ける引張応力と圧縮応力をほぼ同じにすることができる。セラミックベース８００は、平衡した応力を有するため、セラミックベース８００は、比較的低い曲率を有することができ、後続の膜層のエピタキシャル成長に有利である。

本実施形態において、漸変する第２ドーパントの濃度を有するバッファ層８１０および一定の第２ドーパントの濃度を有するバッファ層８１２をバッファ層８０８上に順番に設置するが、本発明はこれに限定されない。別の実施形態において、漸変する第２ドーパントの濃度を有するバッファ層のみをバッファ層８０８上に設置してもよい。

図９は、本発明の実施形態の半導体基板の断面概略図である。本実施形態において、図８Ｄと同じ素子には、同じ参照符号を用いて表示し、説明を省略する。

図９を参照し、本実施形態の半導体基板９０において、漸変する第２ドーパントの濃度を有するバッファ層８１０ａをバッファ層８０８上に設置する。バッファ層８１０ａの形成方法は、例えば、エピタキシャル成長プロセスを行うことである。第２ドーパントは、ケイ素、ゲルマニウム、またはその組み合わせであってもよい。また、本実施形態において、バッファ層８１０ａは、窒化ガリウム層であるが、本発明はこれに限定されない。バッファ層８１０ａの第２ドーパントの濃度は、セラミックベース８００から離れる方向に向かって増加し、且つ第２ドーパントの濃度は、提供される引張応力はセラミックベース８００が受ける引張応力と圧縮応力がほぼ同じになるまでに増加する。例を挙げて説明すると、第３実施形態を参照するとわかるように、バッファ層８１０ａにおける第２ドーパントの濃度は、１×１０¹⁷ａｔｏｍ／ｃｍ³から１×１０¹⁹ａｔｏｍ／ｃｍ³以上まで増加することができる。また、この状況で、バッファ層８１０ａの厚さは、半導体基板８０におけるバッファ層８１０とバッファ層８１２の厚さの総和であってもよい。

以下、半導体基板８０を例として、本発明の平衡応力を有する応用を説明する。例を挙げて説明すると、半導体基板８０をトランジスタの製造に使用することができる。実際の要求に応じて、半導体基板８０は、半導体基板９０に置き換えてもよい。

図１０Ａ～図１０Ｂは、本発明の実施形態のトランジスタの製造フローの断面概略図である。本実施形態において、図８Ｄと同じ素子には、同じ参照符号を用いて表示し、説明を省略する。

まず、図１０Ａを参照し、半導体基板８０上にＮ型窒化ガリウム層１０００、Ｐ型窒化ガリウム層１００２、およびＮ型窒化ガリウム層１００４を順番に形成する。Ｎ型窒化ガリウム層１０００、Ｐ型窒化ガリウム層１００２、およびＮ型窒化ガリウム層１００４の形成方法は、例えば、エピタキシャル成長プロセスを行うことである。Ｎ型窒化ガリウム層１０００の厚さは、例えば、３μｍ～５μｍの間である。Ｐ型窒化ガリウム層１００２の厚さは、例えば、２５０ｎｍ～４００ｎｍの間である。Ｎ型窒化ガリウム層１００４の厚さは、例えば、１５０ｎｍ～３００ｎｍの間である。本実施形態において、Ｎ型窒化ガリウム層１０００、Ｐ型窒化ガリウム層１００２、およびＮ型窒化ガリウム層１００４は、単なる例であり、本発明を限定するものではない。

その後、図１０Ｂを参照し、Ｎ型窒化ガリウム層１０００、Ｐ型窒化ガリウム層１００２、およびＮ型窒化ガリウム層１００４をパターン化して、堆積構造１００８を形成する。本実施形態において、Ｎ型窒化ガリウム層１０００、Ｐ型窒化ガリウム層１００２、およびＮ型窒化ガリウム層１００４をパターン化する過程において、同時に、一部のバッファ層８１２を除去する。その後、露出したバッファ層８１２上にソース１０１０を形成する。本実施形態において、ソース１０１０は、堆積構造１００８の両側にあるバッファ層８１２上に形成される。その後、堆積構造１００８の中に凹溝を形成し、且つ凹溝の表面にゲート絶縁層１０１２を形成し、ゲート絶縁層１０１２上にゲート１０１４を形成し、ゲート１０１４の両側にあるＮ型窒化ガリウム層１００４上にドレイン１０１６を形成する。このようにして、本実施形態のトランジスタ９２の製造が完成する。ソース１０１０、ゲート絶縁層１０１２、ゲート１０１４、およびドレイン１０１６の形成方法については、本分野の技術者にとって周知であるため、ここでは説明を省略する。

トランジスタ９２において、セラミックベース８００は、平衡した応力を有し、比較的低い曲率を有することができる。したがって、形成されるセラミックベース８００上の各膜層は、いずれも優れた品質を有することができるため、トランジスタ９２は、優れた電気的性能を有することができる。

特に言及すべきこととして、本発明の半導体基板に含まれるトランジスタは、トランジスタ７０、９２のような構造を有するものに限定されない。別の実施形態において、トランジスタは、本発明の半導体基板をその基板として採用していれば、各種周知の構造を有してもよい。

また、本発明の半導体基板は、発光ダイオードの基板として使用してもよい。本発明の半導体基板を発光ダイオードの基板として使用する時、本発明の半導体基板上に各種発光ダイオードの構造を形成することができるが、本発明はこれに限定されない。

以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

本発明の半導体基板は、トランジスタまたは発光ダイオードの製造に使用することができる。

１０、５０、６０、８０、９０ 半導体基板
２０、７０、９２ トランジスタ
３０ 発光ダイオード
１００ 複合ベース
１００ａ ベース
１００ｂ 絶縁層
１００ｃ 半導体層
１０２ ワイドバンドギャップ拡散バッファ層
１０４、５０２、８０２ 核生成層
１０４ａ 拡散層
２００、５０４、５０６、５０６ａ、５０８、８０６、８０８、８１０、８１０ａ、８１２ バッファ層
２０２、７００ チャネル層
２０２ａ 二次元電子ガス
２０４、７０２ バリア層
２０６、７０３、１０１４ ゲート
２０８ｓ、７０４ａ、１０１０ ソース
２０８ｄ、７０４ｂ、１０１６ ドレイン
３００ 第１導電型ＧａＮ層
３０２ 発光層
３０４ 第２導電型ＧａＮ層
３０６ 第１電極
３０８ 第２電極
５００、８００ セラミックベース
８０４ 複合過渡層
８０４ａ、８０４ｂ アルミニウム含有層
１０００、１００４ Ｎ型窒化ガリウム層
１００２ Ｐ型窒化ガリウム層
１００８ 堆積構造
１０１２ ゲート絶縁層

Claims (8)

1. ０度ではないオフ角を有し、厚さが５００μｍより小さく、且つ直径が４インチより大きい炭化ケイ素ベースと、
   前記炭化ケイ素ベース上に設置された核生成層と、
   前記核生成層上に設置され、前記炭化ケイ素ベースに圧縮応力を提供する第１ドーパントでドープした第１バッファ層と、
   を含み、前記第１ドーパントが、炭素、鉄、またはその組み合わせを含み、
   前記第１バッファ層における前記第１ドーパントの濃度が、前記炭化ケイ素ベースから離れる方向に向かって増加し、
   半導体基板の曲率が、＋１６ｋｍ^-1～－１６ｋｍ^-1の間である平衡応力を有する半導体基板。
2. 前記炭化ケイ素ベースが、４度、８度、または１２度のオフ角を有する請求項１に記載の平衡応力を有する半導体基板。
3. 前記第１バッファ層における前記第１ドーパントの濃度が、５×１０¹⁶ａｔｏｍ／ｃｍ³から８×１０¹⁸ａｔｏｍ／ｃｍ³まで増加する請求項１に記載の平衡応力を有する半導体基板。
4. 前記第１バッファ層上に設置され、前記炭化ケイ素ベースに圧縮応力を提供する前記第１ドーパントでドープした第２バッファ層をさらに含む請求項１に記載の平衡応力を有する半導体基板。
5. 前記第１バッファ層および前記第２バッファ層が、それぞれ窒化ガリウム層を含む請求項４に記載の平衡応力を有する半導体基板。
6. 前記第２バッファ層における前記第１ドーパントの濃度が、８×１０¹⁸ａｔｏｍ／ｃｍ³より低くない請求項５に記載の平衡応力を有する半導体基板。
7. 前記炭化ケイ素ベースの直径が、４インチ～６インチの間である請求項１に記載の平衡応力を有する半導体基板。
8. 前記炭化ケイ素ベースの厚さが、３５０μｍより小さい請求項１に記載の平衡応力を有する半導体基板。