JP2015115371A - 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード - Google Patents

窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード Download PDF

Info

Publication number
JP2015115371A
JP2015115371A JP2013254499A JP2013254499A JP2015115371A JP 2015115371 A JP2015115371 A JP 2015115371A JP 2013254499 A JP2013254499 A JP 2013254499A JP 2013254499 A JP2013254499 A JP 2013254499A JP 2015115371 A JP2015115371 A JP 2015115371A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
nitride semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013254499A
Other languages
English (en)
Inventor
和行 梅野
Kazuyuki Umeno
和行 梅野
晋哉 大友
Shinya Otomo
晋哉 大友
達志 品川
Tatsushi Shinagawa
達志 品川
正清 池田
Masakiyo Ikeda
正清 池田
宏辰 石井
Hirotatsu Ishii
宏辰 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2013254499A priority Critical patent/JP2015115371A/ja
Publication of JP2015115371A publication Critical patent/JP2015115371A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】アクセプタ準位を形成する不純物の拡散を抑制して、電流コラプスの悪化を抑制しつつ低オン抵抗にすること。【解決手段】基板11およびバッファ層12と、バッファ層12上に設けた電子走行層13、異なるAl組成比からなる窒化物半導体層を複数回積層した超格子構造を有するとともに電子走行層13よりも平均的にバンドギャップが広い電子供給層14、およびエッチング犠牲層15を有する半導体積層体と、半導体積層体上に設けた、電子供給層14よりも平均的にバンドギャップが狭い窒化物半導体からなり、アクセプタ準位を形成するp型不純物を含むスペーサ層16および半導体層17と、を有し、スペーサ層16の不純物の濃度が、膜厚方向に沿った半導体層17との界面からエッチング犠牲層15との界面に向かって減少している。【選択図】図2

Description

本発明は、アクセプタ準位を形成する不純物を添加した半導体層を有する窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオードに関する。
ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、GaN、AlN、InN、BNまたはこれらのうち2以上の混晶である窒化物半導体がある。また、たとえばAlGaN/GaNヘテロ接合構造を有する電界効果トランジスタ(Field Effect Transistor:FET)は、ピエゾ分極および自発分極によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなAlGaN/GaNヘテロ接合構造を用いたヘテロ接合FET(HFET)は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能であり、パワースイッチング応用に非常に好適である(特許文献1)。
通常のAlGaN/GaN HFETは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、ユーザがデバイスを使用する際の容易性の観点から、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することで電流が流れる、ノーマリオフ型デバイスが好ましい。そこで、ゲート電極の下層に、マグネシウム(Mg)をp型不純物としてドープした窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層を設けることによって、デバイスをノーマリオフ化した構成の電界効果トランジスタが提案されている(特許文献2、非特許文献1)。
特許第4041075号公報 特許第4755961号公報
Y.Uemoto et. al., IEDM Tech. Dig., 2006, p. 907
しかしながら、本発明者が種々実験を行ったところ、ゲートやアノードの一部として用いるGaN層内のアクセプタ準位を形成する不純物であるMgが、電子供給層やさらには電子走行層にまで拡散する場合がある。この不純物の拡散により、電子走行層の電子供給層との界面に生成される2次元電子ガスのキャリア密度(2DEG濃度)が減少し、オン抵抗が増大したり、電流コラプスが悪化したりするという問題があった。
本発明は、上記に鑑みてなされたものであって、その目的は、アクセプタ準位を形成する不純物の拡散を抑制して、電流コラプスの悪化を抑制しつつ低オン抵抗にすることができる窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオードを提供することにある。
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置は、基体と、基体上に設けられた窒化物半導体からなる第1半導体層と、互いに異なるAl組成比からなる窒化物半導体層を複数回積層した超格子構造を有するとともに、第1半導体層よりも平均的にバンドギャップが広い第2半導体層と、を有する半導体積層体と、半導体積層体上に設けられた、第2半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなり、アクセプタ準位を形成する不純物を含む第3半導体層と、少なくとも一部が第3半導体層上に設けられた第1電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第1電極と離間して設けられた第2電極と、を備え、第3半導体層における不純物の濃度が、膜厚方向に沿った第3半導体層の上面側から第2半導体層側に向かって減少していることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第2半導体層が、第2半導体層の平均Al組成比Xよりも高い極大Al組成比の窒化物半導体を含む第1窒化物半導体層と、平均Al組成比Xよりも低い極小Al組成比の窒化物半導体を含む第2窒化物半導体層とを交互に少なくとも1回積層して構成されていることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、不純物の濃度が5×1019cm-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、少なくとも第3半導体層上に、不純物を含む窒化物半導体からなる第4半導体層をさらに有することを特徴とする。また、本発明に係る窒化物半導体装置は、この構成において、第3半導体層の膜厚が50nm以下であることを特徴とする。また、本発明に係る窒化物半導体装置は、この構成において、第3半導体層中における不純物の濃度が5×1018cm-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、第1半導体層中における不純物の濃度が1×1017cm-3以下であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体が、第3半導体層との界面に、第2半導体層の平均Al組成比よりも高いAl組成比を有するとともに、1nm以上12nm以下の膜厚のAlGaN層を有することを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、不純物がマグネシウム(Mg)、ベリリウム(Be)、亜鉛(Zn)、カドミウム(Cd)、およびルテニウム(Ru)からなる群より選ばれた少なくとも1種類の元素であることを特徴とする。
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第1電極および第2電極と離間して設けられた第3電極をさらに備えることを特徴とする。
本発明に係る電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第1電極がゲート電極、第2電極がドレイン電極、および第3電極がソース電極であることを特徴とする。
本発明に係るダイオードは、上記の発明による窒化物半導体装置の構成を有し、第1電極がアノード電極、および第2電極がカソード電極であることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、基体と、基体上に設けられた窒化物半導体からなる第1半導体層、および、異なるAl組成比からなる窒化物半導体層を複数回積層した超格子構造を有するとともに第1半導体層よりも平均的にバンドギャップが広い第2半導体層、を有する半導体積層体と、半導体積層体上に設けられ、第2半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなり、アクセプタ準位を形成する不純物を含む第3半導体層と、を有する窒化物半導体装置の製造方法において、有機金属化学気相成長装置を用いて第3半導体層を形成する際に、有機金属化学気相成長装置内における基体の設置位置での不純物の原料ガスの流量を、第3半導体層の成長に伴って増加させることを特徴とする。
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第3半導体層を形成する際に、原料ガスを基体の設置位置まで供給するための配管の壁面に原料ガス中の不純物原料が付着することによるドーピング遅延によって、第3半導体層の成長に伴って原料ガスの流量を増加させることを特徴とする。
本発明に係る窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオードによれば、アクセプタ準位を形成する不純物の拡散を抑制して、電流コラプスの悪化を抑制しつつ低オン抵抗にすることが可能となる。
図1は、本発明の実施の形態1によるHEMT型の電界効果トランジスタを示す模式的な断面図である。 図2は、本発明の実施の形態1による半導体積層基板を示す模式的な断面図である。 図3は、本発明の実施の形態1による半導体装置の製造に用いられるMOCVD装置を示すブロック図である。 図4は、半導体層の成長直後および活性化アニール後における、半導体積層基板の最表面からの深さに沿ったMgの元素濃度、並びにAl、Ga、およびNの二次イオン強度の計測値を示すグラフである。 図5は、半導体層の成長直後および活性化アニール後における、スペーサ層が設けられていない半導体積層基板の最表面からの深さに沿ったMgの元素濃度、並びにAl、Ga、およびNの二次イオン強度の計測値を示すグラフである。 図6は、本発明の実施の形態2によるHEMT型の電界効果トランジスタを示す模式的な断面図である。 図7は、本発明の実施の形態2による半導体積層基板を示す模式的な断面図である。 図8は、本発明の実施の形態2による半導体装置の製造に用いられるMOCVD装置を示すブロック図である。 図9は、本発明の実施の形態3によるSBDを示す模式的な断面図である。 図10は、従来の半導体装置を構成する半導体積層基板を示す模式的な断面図である。 図11は、半導体層を成長させた直後における半導体積層基板の最表面からの深さに沿ったMgの元素濃度、並びにAl、Ga、およびNの二次イオン強度の実測値を示すグラフである。 図12は、活性化アニールを行った後における半導体積層基板の最表面からの深さに沿ったMgの元素濃度、並びにAl、Ga、およびNの二次イオン強度の実測値を示すグラフである。 図13は、超格子構造を有する電子供給層を備えた半導体装置を構成する半導体積層基板を示す模式的な断面図である。 図14は、擬似混晶の電子供給層において、本発明者が想起したAl組成変調超格子構造と、AlN/GaN超格子層の各層構造とを説明するための電子供給層の深さ方向に沿ったAl組成比のグラフである。 図15は、半導体層を成長させた直後および活性化アニールを行った後における半導体積層基板の最表面からの深さに沿ったMgの元素濃度、並びにAl、Ga、およびNの二次イオン強度の実測値を示すグラフである。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施の形態の説明に用いる「上」、「上部」または「上方」、ならびに「下」、「下部」または「下方」はそれぞれ、半導体装置の基板の主面に対して直角に遠ざかる向き並びに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向とは必ずしも一致しない点にも留意する必要がある。
まず、本発明の実施の形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。まず、本発明者が鋭意検討を行う対象となった従来および本発明者が新たに想起した窒化物半導体装置とそれらが有する問題点について説明する。図10は、従来の半導体装置を構成するための、基板上に積層された複数の半導体層を備えた半導体積層基板を示す模式的な断面図である。
すなわち、図10に示すように、従来の半導体装置を構成する半導体積層基板100は、基板101上に、バッファ層102、電子走行層103、電子供給層104、および半導体層105が順次積層されて構成されている。電子走行層103は、アンドープの窒化ガリウム(u−GaN)から構成される。電子供給層104は、窒化物半導体であるAlGaNから構成される。また、半導体層105は、半導体積層基板100から電界効果トランジスタ(FET)を製造する場合に、ゲート電極(図示せず)の一部を構成する。そして、このFETをノーマリオフ型にするために、半導体層105は、アクセプタ準位を形成するp型不純物としてマグネシウム(Mg)がドープされた窒化ガリウム(GaN)から構成される。なお、半導体層105の膜厚は100nmであり、Mgのドープ量は1.5×1020cm-3程度である。
ここで、本発明者は、Csをイオンビームに利用した二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)を用いて半導体積層基板100の最表面からの深さごとに、各半導体層を構成するガリウム(Ga)、窒素(N)、アルミニウム(Al)、およびMgの二次イオン強度を計測し、Mg元素に対してはGaN中にMgをイオン注入した標準試料に対する測定結果を用いて二次イオン強度を元素濃度に換算した。図11は、半導体積層基板100において、基板101上に各半導体層を成長させた直後における、半導体積層基板100の最表面からの深さに沿ったMgの元素濃度の計測値と、Al、GaおよびNの二次イオン強度とを示すグラフである。なお、以下の図中のMgの元素濃度における1E+αは、1.0×10αを示し、横軸における界面は、電子供給層104と電子走行層103との界面の位置を示す。
図11におけるMgの元素濃度のグラフから、半導体層105の成長直後において、Mgが半導体層105から電子供給層104中に拡散し、さらに電子走行層103にまで拡散していることが分かる。すなわち、半導体層105に対するMgのドープ量が1020cm-3のオーダーであるのに対し、電子供給層104内においてはMgの元素濃度が1020cm-3から1017cm-3のオーダーになっていることが分かる。また、電子走行層103の、特に2次元電子ガス(2DEG)層Aが生成される電子供給層104とのヘテロ界面においては、Mgが1017cm-3以上の元素濃度で拡散していることが分かる。
また、本発明者は、半導体層105にMgをドープした後に活性化アニールを行って、上述と同様にSIMS法を用いて、半導体積層基板100の最表面からの深さごとに、Ga、N、Alの二次イオン強度、およびMgの元素濃度を計測した。なお、活性化アニールは、たとえば窒素雰囲気において700℃の温度で30分間行った。図12は、この活性化アニール後の半導体積層基板100の最表面からの深さに沿ったMgの元素濃度の計測値を示すグラフである。図12と図11とにおけるMgの元素濃度のグラフの比較から、半導体層105にドープされたMgの拡散状態は、活性化アニールの前後において大きく変化していないことが分かる。この結果から、本発明者は、Mgなどの不純物の拡散が、有機金属化学気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法により不純物をドープしながら半導体層105を成長させている間に発生していることを知見するに至った。
一方、本発明者は、電界効果トランジスタのさらなる高性能化を進めるために、電子供給層を、AlGaNの単層から構成する代わりに超格子層などからなる擬似混晶とした、半導体装置を案出した。すなわち、本発明者は、電子供給層104を、窒化アルミニウム(AlN)層と窒化ガリウム(GaN)層とを交互に順次積層させた、いわゆるAlN/GaN超格子層とした構成を案出した。これにより、電子供給層104において擬似混晶構造を実現できる。この構成によれば、格子緩和させることなく擬似混晶の平均Al組成比の増加、および電子供給層104の膜厚の増加が容易になるため、2DEG層Aにおける2DEG濃度を容易に増加できるとともに、電子移動度を増加させることができ、オン抵抗を低減できるという効果を奏する。
また、本発明者が、AlN/GaN超格子層からなる擬似混晶構造において、コンタクト抵抗の低減に関してさらなる検討を行ったところ、擬似混晶内のAlN層の存在がコンタクト抵抗の増減に大きな影響を及ぼすことを知見した。そこで、本発明者は、コンタクト抵抗を悪化させないような擬似混晶構造について種々検討を行い、擬似混晶構造をAlGaN/AlGaN超格子層とすることによって、コンタクト抵抗を悪化させることなく電子移動度を向上できることを想起した。図13は、本発明者が案出した半導体装置を構成するための半導体積層基板110を示す模式的な断面図である。
すなわち本発明者は、電子供給層をAlN/GaN超格子層に代えて、平均Al組成比Xに対して大きいAl組成比x1(x1>X)と小さいAl組成比x2(X>x2)との少なくとも2種類の異なるAl組成比のAlGaN層を交互に積層する構成を想起した。その上で、本発明者は、さらに実験および検討を行い、オーミック電極の部分において良好なオーミック接触を確保するために、AlGaN超格子層を構成する複数のAlGaN層におけるAl組成比を、AlGaN超格子層の膜厚方向(深さ方向)に沿って連続的に、たとえば三角波状や正弦波状に増減変調させる、いわゆるAl組成変調超格子構造を想起した。
以下に、本発明者が想起したAl組成変調超格子構造の電子供給層について、その概略を説明する。図14は、このAl組成変調超格子構造の電子供給層106における、深さ方向に沿ったAl組成比の一例のグラフを示す。なお、図14において点線は、AlN/GaN超格子層の積層構造を示す。
すなわち、図14に示すように、本発明者が想起したAl組成変調超格子構造の電子供給層106は、平均Al組成比Xよりも大きいAl組成比x1となる極大部分(以下、極大Al組成比x1)と、平均Al組成比Xよりも小さいAl組成比x2となる極小部分(以下、極小Al組成比x2)とが交互に並んだ構造を有する。このAl組成比の増減は、図14中点線で示すAlN/GaN超格子層の矩形状の増減よりも比較的緩やかにするのが好ましい。これにより、同じ膜厚のAlN層に対してAlx1Ga1-x1N層の方が伝導帯端のエネルギーが低いため、2DEG層Aを構成する電子の波動関数がAlGaN超格子層の基体側から表面側に向かってしみ出しやすくなり、コンタクト抵抗を低減できる。
この電子供給層106は、窒化物半導体装置の設計に応じて、少なくとも2層(n≧2)、好適には4層以上(n≧4)のAlxGa1-xN層106−1〜106−nから構成される。この各AlxGa1-xN層の膜厚としては、層状になる最低膜厚である2原子層以上、さらには、所望の平均Al組成比によって2DEG層Aにおける電子の波動関数をしみ出させる必要がある観点から、具体的には例えば0.5nm以上4.0nm以下、好適には0.5nm以上3.5nm以下、より好適には0.5nm以上3.0nm以下が好ましく、例えばそれぞれ1.5nm程度にする。また、2DEG濃度Nsを設計に基づく所望の濃度に制御する観点から、AlxGa1-xN層106−1〜106−nの組数としては、4.5組以上の5〜10組程度、層数としては9層以上の10〜20層程度が好ましい。
また、電子供給層106のAl組成比xは、深さ方向に沿って連続的に増減を繰り返している。具体的には、第1窒化物半導体層としてのAlx1Ga1-x1N層106−1において深さ方向とは逆向きの方向である積層方向に沿って山状に増加して、平均Al組成比Xより高い極大Al組成比x1の極大を経て減少する。また、その上層の第2窒化物半導体層としてのAlx2Ga1-x2N層106−2において、積層方向に沿って連続的に谷状に減少し、平均Al組成比Xより低い極小Al組成比x2の極小を経て増加する。そして、これらが繰り返されて、Al組成比xが、Alx1Ga1-x1N層106−1からAlx1Ga1-x1N層106−nまで連続的に増減するように積層されている。
また、これらのAlxGa1-xN層106−1〜106−nにおけるAl組成比xは、平均Al組成比Xを挟んで極大のAl組成比x1と極小のAl組成比x2との間で交互に増減している。ここで、電子供給層106の深さ方向に沿って、Al組成比xが極大から極小になる平均の減少率の絶対値は、Al組成比xが極小から極大になる場合の平均の増加率の絶対値よりも小さくなるようにするのが好ましい。換言すると、電子供給層106の積層方向に沿って、Al組成比xが極小から極大になる場合の平均の増加率の絶対値は、極大から極小になる場合の平均の減少率の絶対値よりも小さくするのが好ましい。
また、図14においては、極大Al組成比x1を第1窒化物半導体層としての各Alx1Ga1-x1N層106−1,106−3,…,106−nにおいて同じAl組成比にしているが、これらの極大Al組成比x1は各Alx1Ga1-x1N層106−1,106−3,…,106−nにおける少なくとも一部、場合によっては各層ごとに相違するAl組成比x11,x13,…,x1nでも良い。同様に、極小Al組成比x2を第2窒化物半導体層としての各Alx2Ga1-x2N層106−2,106−4,…,106−(n−1)において同じAl組成比にしているが、これらの極小Al組成比x2においても各Alx2Ga1-x2N層106−2,106−4,…,106−(n−1)における少なくとも一部、場合によっては各層ごとに相違するAl組成比でも良い。さらに、図14においては、電子供給層106の深さ方向に沿ったAl組成比の増減形状を、点線で示すAlN/GaN超格子層などの増減が急峻な矩形状(図14中点線)に比して、増減が緩やかな三角波形状としているが、同様に増減が緩やかな正弦波状や台形状としてもよい。
ここで、第1窒化物半導体層としてのAlx1Ga1-x1N層106−3,…,106−nは、電子供給層106の深さ方向とは逆向きの方向(積層の向き)に沿って、Al組成比xの極小から極大に至るまでの厚さ差分の中間値の位置から、極大を含み、極大から次の極小に至るまでの厚さ差分の中間値の位置までの領域を指す。また、第2窒化物半導体層としてのAlx2Ga1-x2N層106−2,106−4,…,106−(n−1)は、電子供給層106の深さ方向とは逆向きの方向に沿って、Al組成比xの極大から極小に至るまでの厚さ差分の中間値の位置から、極小点を含み、極小点から次の極大点に至るまでの厚さ差分の中間値の位置までの領域を指す。ただし、もっとも電子走行層103側に位置する、第1窒化物半導体層の1つであるAlx1Ga1-x1N層106−1は、下層の電子走行層103との境界の位置から極大値を挟んで、次の中間値の位置までの領域を指すものとする。
また、極大Al組成比x1が大きいと極大となる部分で電子の波動関数がしみ出しにくくなって電子走行層103における2DEG濃度Nsを増加できる反面、コンタクト抵抗が増加する。そこで、2DEG濃度Nsの増加およびコンタクト抵抗の低減を考慮すると、極大Al組成比x1は、電子供給層106の平均Al組成比Xに対して、0.03以上0.3未満の範囲内、好適には0.06以上0.25未満の範囲内、より好適には0.1以上0.2未満の範囲内で高くするのが望ましい。すなわち、以下の(1)式が成立するのが望ましい。
X+0.03≦x1<X+0.3……(1)
また、極大Al組成比x1が、各Alx1Ga1-x1N層106−1,106−3,…,106−nにおける少なくとも一部、場合によって各層ごとで相違する場合には、それぞれの層における極大Al組成比x11,x13,…,x1nに対して、極大Al組成比x1に代表された(1)式が成立するのが望ましい。すなわち、Alx11Ga1-x11N層106−1,Alx13Ga1-x13N層106−3,…,Alx1nGa1-x1nN層106−nにおいて、以下の(1−1)式が成立するのが望ましい。
X+0.03≦x11,x13,…,x1n<X+0.3……(1−1)
さらに、極小Al組成比x2が小さいと所望の2DEG濃度Nsを確保するために平均Al組成比Xを確保する観点から極大Al組成比x1を大きくする必要が生じる。この点を考慮すると、極小Al組成比x2は、電子供給層106の平均Al組成比Xに対して、0.03以上0.2未満の範囲内、好適には0.06以上0.18未満の範囲内、より好適には0.1以上0.15未満の範囲内で低くするのが望ましい。すなわち、以下の(2)式が成立するのが望ましい。
X−0.2<x2≦X−0.03……(2)
また、極小Al組成比x2が、各Alx2Ga1-x2N層106−2,106−4,…,106−(n−1)における少なくとも一部、場合によっては各層ごとで相違する場合には、それぞれの層における極小Al組成比x22,x24,…x2(n−1)に対して、極小Al組成比x2に代表された(2)式が成立するのが望ましい。すなわち、Alx22Ga1-x22N層106−2,Alx24Ga1-x24N層106−4,…,Alx2(n-1)Ga1-x2(n-1)N層106−(n−1)において、以下の(2−1)式が成立するのが望ましい。
X−0.2≦x22,x24,…,x2(n−1)<X−0.03……(2−1)
このように、Al組成比xが積層方向や深さ方向に沿って三角波状または正弦波状に連続的に増減するようにAlGaN層を積層させることにより、2DEGの波動関数を電子走行層103側から電子供給層106の表面側にしみ出しやすくできるので、コンタクト抵抗を低減できて、良好なオーミックコンタクトを得ることができる。
さらに、Al組成比x1(x11〜x1n),x2(x22〜x2(n−1))は、0<x2<X<x1≦1であり、電子供給層106における2DEGの波動関数のしみ出しやすさを考慮すると、極大Al組成比x1(x11〜x1n)は、比較的低い範囲である20%以上60%未満(0.2≦x1<0.6)が好ましく、好適には20%以上50%以下(0.2≦x1≦0.5)、より好適には20%以上40%以下(0.2≦x1≦0.4)である。
また、所望の2DEG濃度Nsを確保するための平均Al組成比Xを確保する観点から、極小Al組成比x2(x22〜x2(n−1))は、0%より大きく20%未満(0<x2<0.2)が好ましく、好適には5%より大きく20%未満(0.05<x2<0.20)、より好適には10%以上20%未満(0.10≦x1<0.20)である。
すなわち、所望の2DEG濃度Nsとなるように平均Al組成比Xを設定することを考慮すると、たとえば、極小Al組成比x2を0にしてしまうと、擬似混晶構造を採用した場合に電子移動度が大きくなる平均Al組成比Xの15%程度にするには、極大Al組成比x1を増加させる必要がある。極大Al組成比x1を増加させると、2DEG層Aの電子の波動関数がしみ出しにくくなってコンタクト抵抗が悪化するので好ましくない。さらに、これらのAlGaN層、とりわけ、50%を超える高いAl組成を有するAlGaN層を例えばMOCVD法によって結晶成長させる際に、良好な結晶品質を確保するのは困難である。このような観点からも、極大Al組成比x1および極小Al組成比x2は、上述した範囲に設定するのが好ましい。
さらに、本発明者は、AlGaN超格子層からなる電子供給層106の上層にAlGaNから構成される薄いエッチング犠牲層107を設ける構成も案出した。このように、電子供給層106を互いに異なる少なくとも2種類のAl組成比のAlGaN層を交互に順次積層した擬似混晶構造とした場合に、その上層にAlを含むAlGaN層からなるエッチング犠牲層107を設けることにより、電子供給層106の上方に形成される半導体層105のエッチングを、半導体装置の特性を悪化させることなく制御することが可能になる。さらに、エッチング時に電子供給層106のAlGaN層が最表面に露出することを防止できるので、表面酸化などによってオン電圧やコンタクト抵抗が増加したり電流コラプスが悪化したりすることを防止できる。
以上の構成を案出した本発明者は、エッチング犠牲層107上に、電界効果トランジスタのノーマリオフ化のための半導体層105を形成した。ここで、半導体層105におけるMgのドープ量は、2.9×1019cm-3である。その上で、上述と同様にして、半導体層105の成長直後および活性化アニール後におけるMgの拡散状態について測定を行った。なお、活性化アニールは、窒素雰囲気において700℃の温度で30分間行った。図15は、半導体層105の成長直後および活性化アニール後における、半導体積層基板110の最表面からの深さに沿ったGa、N、およびAlの二次イオン強度、およびMgの元素濃度の計測値を示すグラフである。なお、横軸の下方の数字は、それぞれ半導体層105、電子供給層106、エッチング犠牲層107、および電子走行層103の膜厚方向に沿った領域を示す。
図15から、半導体層105の成長直後と活性アニール後とでは、元素濃度のプロファイルは大きく変化していないことが分かる。また、Mgが半導体層105から電子供給層106に拡散していることが分かる。すなわち、半導体層105から電子供給層106に、5.0×1017〜1.0×1019cm-3の高濃度で、Mgが拡散していることが分かる。さらに、Mgは、電子供給層106を通過して電子走行層103にまで拡散しており、電子走行層103の電子供給層106との界面部分においては、5.0×1017cm-3程度の高濃度で拡散していることが分かる。
また、図15と図11および図12との比較から、半導体積層基板110において、電子走行層103内のMgの元素濃度は、電子走行層103の上面からバッファ層102側の下面に向かって緩やかに減少しつつも高濃度に拡散していることが分かる。これにより、本発明者は、電子供給層106をAlGaN超格子層から構成される擬似混晶構造とすることによって、半導体層105にドープされた不純物が電子供給層106および電子走行層103に極めて高濃度に拡散しやすくなることを知見するに至った。さらに、電子供給層を上述したAlGaN超格子層からなる擬似混晶構造(Al組成変調超格子構造)とした場合、AlN/GaN超格子層の場合に比して、Mgが極めて透過しやすくなることも判明した。そして、本発明者の知見によれば、このような不純物の拡散は、Mgのみならず、Be、Zn、Cd、およびRuなどのアクセプタ準位を形成する他のp型不純物においても同様に生じる現象であると考えられる。
また、本発明者は、この半導体積層基板110からノーマリオフ型の電界効果トランジスタを製造して種々実験および鋭意検討を行った。その結果、Mgのようにアクセプタ準位を形成する不純物が電子走行層103にまで拡散することで、2DEG層Aの2DEG濃度が減少することによって電子移動度が悪化した結果オン抵抗が増大し、不純物に起因した深い準位により電流コラプスが悪化するという問題が生じることを知見するに至った。したがって、擬似混晶構造の電子供給層を有するノーマリオフ型の電界効果トランジスタにおいて、オン抵抗を低減しつつ電流コラプスを抑制するには、アクセプタ準位を形成する不純物の電子走行層への拡散を抑制する必要がある。以下に説明する本発明の実施の形態は、以上の鋭意検討に基づいて案出されたものである。
(実施の形態1)
次に、本発明の実施の形態1による半導体装置について説明する。図1は、この実施の形態1による半導体装置としてのHEMT型の電界効果トランジスタを示す模式的な断面図である。
図1に示すように、この実施の形態1による半導体装置1は、基板11上に、バッファ層12、電子走行層13、電子供給層14、およびエッチング犠牲層15が順次積層されている。さらに、エッチング犠牲層15上に、選択的に、スペーサ層16、アクセプタ準位を形成するp型不純物がドープされた半導体層17、およびゲート電極18Gが積層されて設けられている。エッチング犠牲層15上に、ゲート電極18Gと離間して、互いに離間したドレイン電極18Dおよびソース電極18Sが設けられている。
基板11は、たとえばシリコン(Si)基板、ガリウム砒素(GaAs)基板、ガリウムリン(GaP)基板、GaN基板、AlN基板、炭化ケイ素(SiC)基板、炭素(C)基板、またはサファイア基板などからなる。バッファ層12は、たとえばGaN層やAlN層などからなる。なお、なお、バッファ層にC、Fe、Mgなどの不純物を添加することによって、バッファ層を半絶縁化させてもよい。また、必要に応じて、半導体装置の構成に必要な種々の層を設けても良い。そして、これらの基板11、バッファ層12、および必要に応じたその他の層により基体が構成されている。
第1半導体層としての電子走行層13は、たとえばアンドープのGaNからなるが、GaN以外の材料を用いてもよい。
第2半導体層としての電子供給層14は、Al組成比が異なってバンドギャップが異なる複数種類のIII族窒化物系化合物半導体を複数積層した超格子層から構成される。この場合、電子供給層14内に2DEGが発生しないように膜厚やAl組成比を調整して形成するのが好ましい。この実施の形態1において、電子供給層14は、上述した本発明者が想起した電子供給層106と同様の、Al組成変調超格子構造を有する。すなわち、電子供給層14はたとえば、Al組成比が異なる複数のAlGaN層が交互に順次複数積層されたAlGaN超格子層からなり、平均Al組成比XのAlXGa1-XNの擬似混晶構造を有する。ここで、電子供給層14のバンドギャップは、平均のバンドギャップであり、具体的には積層構造を構成する各半導体層の層厚比によって重み付け(積分)をしたバンドギャップの値である。そして、電子供給層14は、その平均バンドギャップが、電子走行層13のバンドギャップよりも広くなるように構成されている。
具体的に、この実施の形態1において電子供給層14の平均Al組成比Xは、0<X<1を前提として、電子走行層13との界面での2DEG層Aにおいて所望の2DEG濃度を得ることを考慮すると、10%以上40%以下(0.1≦X≦0.4)が好ましく、好適には15%以上35%以下(0.15≦X≦0.35)、より好適には20%以上30%以下(0.2≦X≦0.3)である。また、AlxGa1-xN超格子層におけるシート抵抗の観点、さらにひずみに対して自由に積層できる格子緩和の観点からも、電子供給層14の平均Al組成比Xはこれらの範囲が好ましい。
また、電子供給層14を構成する第1窒化物半導体層としての極大Al組成比x1のAlx1Ga1-x1N層、および第2窒化物半導体層としての極小Al組成比x2のAlx2Ga1-x2N層の膜厚としては、層状になる最低膜厚である2原子層以上、さらには、所望の平均Al組成比によって2DEG層Aの電子の波動関数をしみ出させる必要がある観点から、具体的には例えば0.5nm以上4.0nm以下、好適には0.5nm以上3.5nm以下、より好適には0.5nm以上3.0nm以下とし、この実施の形態1においては、たとえばそれぞれ1.5nm程度にする。また、各AlxGa1-xN層の膜厚は、ミスフィット転位を生じさせないために臨界膜厚以下にするのが好ましい。AlxGa1-xN層の臨界膜厚は、具体的には、GaN層の格子定数に対してAl組成比xが0.6の場合に5nm程度、Al組成比xが0.1の場合に100nm程度である。なお、臨界膜厚は、積層構造において隣接する層に応じて異なる膜厚になることから、必ずしもこれらの膜厚に限定されない。そして、上述の条件に基づいて、各AlxGa1-xN層の膜厚、ならびに層数(n)、および0.5組単位の組数(n/2)は、2DEG層Aの2DEG濃度Nsの設定濃度や窒化物半導体装置の設計に応じて適宜最適な値が選択される。
そして、電子供給層14の膜厚の下限としては、電子供給層14を極大Al組成比x1のAlx1Ga1-x1N層と極小Al組成比x2のAlx2Ga1-x2N層とが1組積層されたAlx1Ga1-x1N/Alx2Ga1-x2N超格子層から構成することを考慮すると、2nm以上にするのが好ましく、2DEG層Aの2DEG濃度Nsを増加させることを考慮すると、好適には5nm以上、より好適には10nm以上が好ましい。また、電子供給層14の膜厚の上限としては、ミスフィット転位が生じない臨界膜厚以下が好ましく、オーミック接触の限界を考慮すると、100nm以下、好適には50nm以下、より好適には30nm以下が好ましい。
また、エッチング犠牲層15は、平均Al組成比Yが平均Al組成比Xより大きい(X<Y)、AlYGa1-YN層(0<Y<1)からなる。ここで、エッチング犠牲層15の膜厚は、その上層に形成されるスペーサ層16や半導体層17のエッチングをオーバーエッチング時におけるエッチング速度の制御によって精密に制御できる膜厚以上とするのが好ましく、具体的には、たとえば1nm以上が好ましい。これは、AlyGa1-yN層上に設けられたスペーサ層16がたとえばGaN層などのAl組成比が0または極めて小さい材料からなる場合、GaN層とのエッチングレートがAlGaN層の約100倍程度と極めて大きく、AlGaN層がGaN層に対するエッチング犠牲層15として極めて有効に作用するためである。また、エッチング犠牲層15に発生する2DEG層Aの2DEG濃度を、半導体装置1への影響が無視できる程度にするためには、その膜厚は、12nm以下にするのが好ましい。したがって、エッチング犠牲層15の膜厚は、1nm以上12nm以下が好ましい。
また、エッチング犠牲層15は、その局所的なAl組成比yが、エッチング犠牲層15の表面内側から上層のスペーサ層16に向かって、なだらかに減少するように構成されている。このようにAlGaN層からなるエッチング犠牲層15から上層のスペーサ層16に向かって、局所的なAl組成比yを連続的または段階的に変化させることにより、上層のスペーサ層16のエッチング時において、エッチングがエッチング犠牲層15に到達した時点からエッチング速度が連続的または段階的に変化する。これにより、スペーサ層16のエッチングにおいて、エッチング犠牲層15へのオーバーエッチング時におけるエッチング速度が制御できる。そのため、エッチングが電子供給層14にまで到達することなく、エッチング犠牲層15においてエッチングを制御性良く止めることが可能になる。また、エッチング犠牲層15を設けることによって、エッチング時に電子供給層14における比較的高いAl組成比x1のAlx1Ga1-x1N層が最表面に露出することを防止できるので、表面酸化などによってオン電圧やコンタクト抵抗が増加したり電流コラプスが悪化したりすることを防止できる。
また、エッチング犠牲層15上には、第2電極としてのドレイン電極18Dおよび第3電極としてのソース電極18Sが選択的に設けられている。ドレイン電極18Dおよびソース電極18Sは、たとえば下部電極層がTi層で上部電極層がAl層(以下、Ti/Al)からなる積層構造を有し、エッチング犠牲層15の上に形成されるオーミック電極として機能する。また、ソース電極18Sとドレイン電極18Dとの間におけるゲートの形成領域には、スペーサ層16、半導体層17、およびNi/Auの積層構造を有する第1電極としてのゲート電極18Gからなる積層膜が設けられている。このスペーサ層16、半導体層17、およびゲート電極18Gの積層膜から、電界効果トランジスタからなる半導体装置1のゲートが構成されている。
また、第3半導体層としてのスペーサ層16は、たとえばAl組成比z(0≦z<1)のAlzGa1-zN層からなり、その下層のエッチング犠牲層15に対してエッチング選択比が高い材料が好ましく、具体的には、アンドープのGaN層からなる。ここで、スペーサ層16においては、後述する半導体層17から不純物が拡散されており、膜厚方向に沿って不純物の所定の濃度分布が形成されているが、その詳細については後述する。
また、第4半導体層としての半導体層17には、たとえばAl組成比u(0≦u<1)のAluGa1-uN層からなり、具体的には、アクセプタ準位を形成するp型不純物がドープされたGaN層からなる。アクセプタ準位を形成するp型不純物としては、たとえばマグネシウム(Mg)、ベリリウム(Be)、亜鉛(Zn)、カドミウム(Cd)、およびルテニウム(Ru)からなる群より選ばれた少なくとも1種類の元素が用いられ、それらは例えばCなどの他のドーパントと同時にドーピングされていても良い。ここで、この実施の形態1においては、半導体層17にはたとえばMgがドープされており、その不純物濃度は、半導体層17における不純物のクラスター欠陥の発生を抑制する点を考慮すると、5×1019cm-3以下が好ましい。
また、スペーサ層16においては、半導体層17からMgが拡散されて、膜厚方向に沿ってスペーサ層16における半導体層17との界面からエッチング犠牲層15との界面に向かって、不純物濃度が減少するように構成されている。ここで、スペーサ層16の最大不純物濃度は、5×1018cm-3以下が好ましく、3×1018cm-3以下がより好ましく、この実施の形態1においては、2×1018cm-3とする。また、スペーサ層16の膜厚は、10nm以上100nm以下が好ましく、10nm以上80nm以下がより好ましく、この実施の形態1においては、たとえば30nmとする。さらに、半導体層17の膜厚は、たとえば20nm以上200nm以下が好ましく、成長とエッチングを用いた膜厚制御により2DEG濃度の制御が容易な20nm以上100nm以下がより好ましく、膜厚ばらつきによる2DEG濃度のばらつきを受けにくい25nm以上80nm以下がさらに好ましく、この実施の形態1においてはたとえば50nmとする。
(半導体装置の製造方法)
次に、以上のように構成された半導体装置1の製造方法について説明する。図2は、この実施の形態1による製造方法によって製造される半導体積層基板10を示す模式的な断面図である。また、図3は、この半導体装置1における半導体層17などの成長に用いられるMOCVD装置を示すブロック図である。
図2に示すように、この実施の形態1による半導体装置の製造方法においては、まず、基板11上に、たとえばMOCVD法などの結晶成長法を用いて、バッファ層12、電子走行層13、電子供給層14、およびエッチング犠牲層15を順次成長させる。
ここで、上述したエッチング犠牲層15は、次のようにして成長させる。すなわち、まず、上述した構成の電子供給層14を成長させた後、たとえばアンモニア(NH3)、水素(H2)、および窒素(N2)の供給を継続しつつ所定時間成長ガスの供給を中断する。このとき電子供給層14の最上層のAlGaN層がエッチングされて、その表面にAlが残留する。そして、反応炉内を安定化させた後、この反応炉内にトリメチルガリウム(TMG)およびトリメチルアルミニウム(TMA)を供給して、Alが残留した電子供給層14のAlGaN層表面に、Al組成比yのAlyGa1-yNからなるエッチング犠牲層15を成長させる。これにより、エッチング犠牲層15の局所的なAl組成比yが、エッチング犠牲層15の表面内側から上層に向かって、なだらかに減少する。その後、エッチング犠牲層15上に、スペーサ層16および半導体層17を順次成長させる。
スペーサ層16の成長は、具体的に次のようにして行うことができる。すなわち、たとえばMOCVD法により、III族原料としてのTMGと、V族原料としてのNH3とを、それぞれ所定の流量(それぞれたとえば58μmol/min、12L/min)で導入して、スペーサ層16をエピタキシャル成長させる。
また、半導体層17の成長においては、図3に示す従来公知のMOCVD装置30を用いることができる。このMOCVD装置30は、図3に示すように、主として、基板上に材料をエピタキシャル成長させるための反応炉31、V族ガス配管32、およびIII族キャリアガス配管33を有して構成される。
V族ガス配管32は、たとえばNH3ガスなどの、V族元素の水素化物を反応炉31に供給するための配管である。III族キャリアガス配管33は、キャリアガスを流すことによって有機金属原料を反応炉31に供給するための配管である。また、III族キャリアガス配管33におけるIII族キャリアガス導入部分から反応炉31までの間には、半導体層17の成長に必要な各種のIII族原料をそれぞれIII族キャリアガス配管33に導入するための、導入部およびバルブが設けられている。
そして、各種のIII族原料として、たとえばGaの原料となるTMGやAlの原料となるTMAなどが、III族キャリアガス配管33に導入され、キャリアガスによって反応炉31に供給される。これにより、反応炉31内の所定位置に設置された基板11上に、AluGa1-uN(0≦u<1)層、たとえばGaN層からなる半導体層17を成長させる。このとき、反応炉31内における半導体層17の成長中に、不純物としてMgをドープするために、たとえばビスシクロペンタジエニルマグネシウム(Cp2Mg)などの不純物原料をIII族キャリアガス配管33に導入し、反応炉31に供給する。これにより、半導体層17にアクセプタ準位を形成するp型不純物としてのMgがドープされる。ここで、Mgのドープ量は5×1019cm-3以下とする。なお、V族ガス、III族キャリアガス、TMG、TMA、Cp2Mgなどの原料の導入流量は、たとえば流量制御手段としてのマスフローコントローラ(MFC)(図示せず)により制御される。
ここで、配管温度を室温近傍に保ったIII族キャリアガス配管33にCp2Mgなどの不純物原料を導入すると、この不純物原料は、常温で固体の蒸気圧の極めて低い有機金属であるなどの理由から、導入の開始当初はIII族キャリアガス配管33の内壁に堆積する。そして、この不純物原料の内壁への堆積が飽和するまでの間、反応炉31に供給される不純物原料の流量は、導入した流量に比して大幅に減少する。これにより、不純物原料の導入した当初は成長中の膜へのドープ量が減少する、いわゆるドーピング遅延効果が生じる。
そこで、この実施の形態1においては、Mgの原料であるCp2MgのIII族キャリアガス配管33への導入位置を、可能な限り反応炉31に近い位置にする。すなわち、図3中の間隔l0を、MOCVD装置30の設計上可能な限り小さくする。これによって、ドーピング遅延効果を抑制して、半導体層17にMgを一様にドープする。
また、上述したように、半導体層17の成長時においては、半導体層17にドープされたMgが下層のスペーサ層16に拡散する。これにより、スペーサ層16中の膜厚方向に沿った不純物濃度は、半導体層17との界面側からエッチング犠牲層15との界面側に向かって、段階的または連続的に減少する。その後、たとえば窒素雰囲気中において700℃の温度で30分間の活性化アニールを行うことにより、スペーサ層16および半導体層17中のMgを活性化させる。以上により、図2に示す半導体積層基板10が製造される。
その後、半導体積層基板10に対して、塩素系ガスを用いたドライエッチング法により、ゲートの形成領域以外の半導体層17およびスペーサ層16を、エッチング犠牲層15までエッチングする。その後、たとえばスパッタリング法およびリフトオフ法によって、エッチング犠牲層15上にドレイン電極18Dおよびソース電極18Sを形成する。次に、電子線蒸着法およびリフトオフ法により、半導体層17上にゲート電極18Gを形成する。以上の工程により、この実施の形態1による半導体装置1が製造される。
本発明者は、上述した半導体装置1を構成する半導体積層基板10に対して、その最表面からの深さごとに、各半導体層を構成するGa、N、およびAlの二次イオン強度、およびMgの元素濃度を計測した。また、比較のために、スペーサ層16が設けられていない点以外は半導体積層基板10と同様の構成の半導体積層基板に対しても、その最表面からの深さごとに各種元素の二次イオン強度およびMgの元素濃度を同様に計測した。なお、本発明者が実験により得た知見によれば、半導体層17へのMgのドープ量を低減させるほど、その下層へのMgの拡散を抑制できる。そこで、この拡散の抑制のために、ここでのMgのドープ量は、半導体層17に不純物のクラスターによる欠陥が生じない5×1019cm-3以下で、さらに上述したMgの拡散実験(図15参照)における2.9×1019cm-3より低減させた、たとえば8.5×1018cm-3とする。
図4および図5はそれぞれ、半導体積層基板10における、最表面からの深さに沿ったGa、N、およびAlの二次イオン強度、並びにMgの元素濃度の、半導体層17の成長直後および活性化アニール後での計測値を示すグラフである。ただし、図5は、図1における半導体積層基板10においてスペーサ層16を設けず、スペーサ層16の厚さだけ半導体層17の膜厚を厚くした構成での計測値であり、その他の各層の構成は図4と同様である。なお、横軸の下方の数字は、それぞれ半導体層17、スペーサ層16、エッチング犠牲層15、電子供給層14、および電子走行層13の膜厚方向に沿った領域を示す。
図4から、半導体層17およびスペーサ層16の膜厚方向に沿って、半導体層17の最表面からスペーサ層16のエッチング犠牲層15との界面に向かって、Mgの元素濃度(不純物濃度)が連続的に減少していることが分かる。また、半導体層17にドープしたMgのドープ量が8.5×1018cm-3であるのに対し、電子供給層14およびエッチング犠牲層15におけるMgの元素濃度が1.0×1017cm-3以下になっていることが分かる。
これに対し、図5においては、半導体層17の膜厚方向に沿って、半導体層17の最表面からエッチング犠牲層15との界面に向かって、Mgの元素濃度があまり変化していないことが分かる。さらに、電子供給層14およびエッチング犠牲層15におけるMgの元素濃度が1.0×1017〜3.0×1018cm-3であり、Mgが高濃度に拡散していることが分かる。
さらに、図4および図5と図15とのMgの元素濃度のグラフの比較から、この実施の形態1においては、Mgのドープ量を低減させていることによって、電子走行層13内へのMgの拡散が抑制されていることが分かる。また、半導体層17の下層にスペーサ層16を設けることによって、Mgの拡散濃度を、電子供給層14および電子走行層13において、1.0×1017cm-3以下に抑制できることが分かる。
また、本発明者が上述した半導体積層基板10により構成された半導体装置1として、HEMT型の電界効果トランジスタを試作したところ、デバイスをオン状態にするためのゲートのしきい値電圧Vgが7V程度のノーマリオフ型HEMTを製造できることを確認した。さらに、本発明者がスペーサ層16の膜厚を種々変更して半導体装置1を試作したところ、スペーサ層16の膜厚を調整することによって、しきい値電圧Vgを調整できることが確認された。したがって、ノーマリオフ型HEMTにおいて、種々のしきい値電圧Vgのデバイスを製造可能となった。
以上説明した本発明の実施の形態1によれば、HEMT型の電界効果トランジスタのノーマリオフ化のために設けられた、ゲートを構成する不純物がドープされた半導体層17の下層にスペーサ層16を設けることにより、半導体層17からスペーサ層16に多くの不純物が拡散して、電子供給層14および電子走行層13への不純物拡散を抑制することができるので、電子供給層14を擬似混晶構造とした半導体装置1において、オン電圧やコンタクト抵抗が増加したり、電流コラプスが悪化したりするのを防止することができ、電子供給層14を擬似混晶構造としたことによる2DEG濃度の増加とキャリア移動度の増加によるオン抵抗の低減といった効果が確保された、ノーマリオフ型の電界効果トランジスタを得ることができる。
(実施の形態2)
次に、本発明の実施の形態2による半導体装置について説明する。図6は、この実施の形態2による半導体装置としてのHEMT型の電界効果トランジスタを示す模式的な断面図である。
図6に示すように、この実施の形態2による半導体装置2は、実施の形態1と異なり、エッチング犠牲層15の表面上に、アクセプタ準位を形成するp型不純物が膜厚方向に沿って所定の濃度分布でドープされた、第3半導体層としての半導体層21が設けられている。半導体層21は、たとえばAl組成比v(0≦v<1)のAlvGa1-vNからなり、その下層のエッチング犠牲層15に対してエッチング選択比が高い材料が好ましく、具体的には、p型不純物がドープされたGaNからなる。なお、アクセプタ準位を形成するp型不純物としては、たとえばMg、Be、Zn、Cd、およびRuからなる群より選ばれた少なくとも1種類の元素が用いられ、これらの元素は例えばCなどの他のドーパントと同時にドーピングされていても良い。ここで、この実施の形態2においては、半導体層21にはたとえばMgがドープされており、Mgの不純物濃度は、半導体層21における欠陥の発生を抑制する点を考慮すると、5×1019cm-3以下が好ましい。
また、半導体層21における膜厚方向に沿った不純物の濃度分布は、具体的には、半導体層21の上面からエッチング犠牲層15との界面に向かって、不純物濃度が連続的または段階的に減少するような濃度分布である。そして、半導体層21のエッチング犠牲層15との界面から50nm以下の膜厚の領域において、不純物濃度が5×1018cm-3以下であるように形成するのが好ましい。ここで、半導体層21の膜厚は、たとえば20nm以上200nm以下が好ましく、成長とエッチングを用いた膜厚制御により2DEG濃度の制御が容易な20nm以上100nm以下がより好ましく、膜厚ばらつきによる2DEG濃度のばらつきを受けにくい25nm以上80nm以下がさらに好ましい。その他の構成については、実施の形態1と同様であるので、説明を省略する。
(半導体装置の製造方法)
次に、以上のように構成された半導体装置2の製造方法について説明する。図7は、この実施の形態2による製造方法によって製造される半導体積層基板20を示す模式的な断面図である。また、図8は、この半導体装置1における半導体層21の製造に好適に用いられるMOCVD装置を示すブロック図である。
図7に示すように、この実施の形態2による半導体装置の製造方法においては、実施の形態1と同様にして、基板11上に、バッファ層12、電子走行層13、電子供給層14、エッチング犠牲層15を順次成長させる。次に、エッチング犠牲層15上に半導体層21を成長させる。
ここで、半導体層21の成長は、具体的には、図8に示すMOCVD装置40を用いることができる。このMOCVD装置40は、図8に示すように、実施の形態1と同様に、主に、反応炉41、V族ガス配管42、およびIII族キャリアガス配管43を有して構成される。そして、III族キャリアガス配管43におけるIII族キャリアガス導入部分から反応炉41までの間には、半導体層21の成長に必要な各種のIII族原料をIII族キャリアガス配管43に導入するための導入部が設けられている。ここで、Cp2Mgなどの不純物原料をIII族キャリアガス配管43に導入すると、ドーピング遅延効果が発生する。
そこで、この実施の形態2においては、半導体層21において、膜厚方向に沿って下層のエッチング犠牲層15との界面から半導体層21の上面に向かって、不純物濃度が増加するような濃度分布を形成するために、図8中の間隔lを、MOCVD装置40の設計上可能な限り大きくする。すなわち、Mgの原料であるCp2MgのIII族キャリアガス配管43への導入位置を、可能な限り反応炉41から遠い位置にし、配管温度を室温近傍に保つ。これによって、半導体層21の成長の開始当初において、不純物原料がIII族キャリアガス配管43の内壁に堆積して、反応炉41に供給されるCp2Mgの流量が大幅に減少する。そのため、半導体層21のエッチング犠牲層15との界面近傍においては不純物濃度が極めて低くなる。そして、半導体層21の成長に従ってIII族キャリアガス配管43の内壁への堆積が徐々に進行するとともに、反応炉41に供給されるCp2Mgの流量が増加する。これにより、半導体層21は、その成長に伴って不純物濃度が増加するように形成される。このように、Cp2Mgの導入位置と反応炉41との間隔lを大きくして、反応炉41内において意図的にドーピング遅延を生じさせることによって、半導体層21を、その不純物濃度が上面からエッチング犠牲層15との界面に向かって減少するように形成することができる。なお、内壁に堆積した不純物は、半導体層21の成長完了後にガス配管43を加熱することにより除去することができる。ここで、間隔lは、ドーピング遅延を生じさせるために50cm以上とするのが好ましく、1m以上とするとより好ましい。
また、実施の形態1において用いた従来公知のMOCVD装置30によって、この実施の形態2による半導体層21を形成する場合には、次のように行う。すなわち、MFCによって、III族キャリアガス配管43に導入するCp2Mgの流量を、成長時間の経過に従って増加させるように制御する。これにより、半導体層21の成長の開始当初において反応炉41に供給されるCp2Mgの流量を減少させて、半導体層21の下部の不純物濃度を大幅に低くする。そして、半導体層21の成長に従って、反応炉41に供給するCp2Mgの流量を連続的または段階的に増加させる。これにより、半導体層21を、その不純物濃度が上面からエッチング犠牲層15との界面に向かって連続的または段階的に減少するように形成できる。
以上により、図7に示す半導体積層基板20が製造される。その後、この半導体積層基板20に対して、実施の形態1と同様にして、種々のエッチング工程や成膜工程を行うことにより、エッチング犠牲層15上にドレイン電極18Dおよびソース電極18Sを形成し、半導体層21上にゲート電極18Gを形成する。以上の工程により、この実施の形態2による半導体装置2を製造する。
以上説明した実施の形態2においても、ゲートを構成する半導体層21の不純物濃度を、膜厚方向に沿って、半導体層21の上面からエッチング犠牲層15との界面に向かって減少させて、特に半導体層21の下部の不純物濃度を極めて低くしていることにより、半導体層21にドープした不純物の電子供給層14および電子走行層13への拡散を抑制することができるので、実施の形態1と同様の効果を得ることができる。
(実施の形態3)
次に、本発明の実施の形態3による半導体装置について説明する。図9は、この実施の形態3による半導体装置としてのショットキーバリアダイオード(SBD)を示す模式的な断面図である。
図9に示すように、この実施の形態3による半導体装置3は、基板11上に、バッファ層12、電子走行層13、電子供給層14、およびエッチング犠牲層15が順次積層されている。さらに、エッチング犠牲層15上に、選択的に、スペーサ層52およびアクセプタ準位を形成するp型不純物がドープされた半導体層53が順次積層されて設けられている。スペーサ層52および半導体層53はそれぞれ、実施の形態1におけるスペーサ層16および半導体層17と同様の構成を有する。そして、スペーサ層52および半導体層53によって、フィールドプレート層が構成される、なお、フィールドプレート層としては、実施の形態2における半導体層21と同様の構成としてもよい。また、エッチング犠牲層15上に、フィールドプレート構造を有するアノード電極51A、およびアノード電極51Aと離間してカソード電極51Cが設けられている。
第1電極としてのアノード電極51Aは、たとえばNi/Auからなる積層構造を有して設けられている。これにより、アノード電極51Aは、電子走行層13の2DEG層Aに対してショットキー接触する。なお、エッチング犠牲層15および電子供給層14に、電子走行層13まで達するリセス部を設けて、このリセス部上にアノード電極51Aを設けることにより、側面から2DEGとショットキー接触させても良い。
このアノード電極51Aは、フィールドプレート層を構成するスペーサ層52および半導体層53上に乗り上げて少なくとも1段の段差を形成しているとともに、絶縁膜54から形成された少なくとも1段、ここでは2段の段差に乗り上げてカソード電極51C側にせり出すように延伸している。この実施の形態3において、アノード電極51Aは、スペーサ層52および半導体層53の側面および上面の一部に接触して設けられている。なお、アノード電極51Aとスペーサ層52および半導体層53との間に他の半導体膜や誘電体膜を介して互いに非接触としても良い。
また、スペーサ層52および半導体層53とアノード電極51Aとの間の絶縁膜54の膜厚は、アノード電極51A側からカソード電極51Cに向かって連続的または段階的に増加している。これによって、アノード電極51Aのフィールドプレート構造による電界分散効果が得られる。その上で、フィールドプレート層のカソード電極51C側端部にかかる電界の緩和を考慮すると、フィールドプレート層の上方領域における、フィールドプレート層とアノード電極51Aとの間の絶縁膜54のうちの最も厚い部分の膜厚は、たとえば500nm以上とするのが好ましい。また、さらなる電界分散の観点から、フィールドプレート層のカソード電極51C側端部は、基板11の主面に平行な面に沿ってアノード電極51Aの内側、さらにはアノード電極51Aのカソード電極51C側端部から1μm以上内側とするのが好ましい。
また、スペーサ層52においては、半導体層53からMgなどのアクセプタ準位を形成するp型不純物が拡散されて、膜厚方向に沿ってスペーサ層52の半導体層53との界面からエッチング犠牲層15との界面に向かって、不純物濃度が減少するように構成されている。ここで、スペーサ層52の最大不純物濃度は、5×1018cm-3以下が好ましく、3×1018cm-3以下がより好ましく、この実施の形態3においては、2×1018cm-3とする。個々でまた、スペーサ層52の膜厚は、10nm以上100nm以下が好ましく、10nm以上80nm以下がより好ましく、この実施の形態3においては、たとえば30nmとする。さらに、半導体層53の膜厚は、たとえば20nm以上200nm以下が好ましく、成長とエッチングを用いた膜厚制御により2DEG濃度の制御が容易な20nm以上100nm以下がより好ましく、膜厚ばらつきによる2DEG濃度のばらつきを受けにくい25nm以上80nm以下がさらに好ましく、この実施の形態3においてはたとえば50nmとする。
また、第2電極としてのカソード電極51Cは、エッチング犠牲層15上に、たとえばTi/Alからなる積層構造を有して設けられている。これにより、カソード電極51Cは、エッチング犠牲層15および電子供給層14を介し、電子走行層13に発生した2DEG層Aとオーミック接触する。
絶縁膜54は、たとえばSiO2から構成される。絶縁膜54は、主に、スペーサ層52、半導体層53、アノード電極51A、カソード電極51C、および電子供給層14の表面を保護する。なお、絶縁膜54は、SiO2以外の材料、具体的にはSiNやAl23などから構成しても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。
以上のようにして、この実施の形態3による半導体装置3が構成されている。そして、この半導体装置3は、次のように製造することができる。
すなわち、実施の形態1と同様にして、基板11上に、バッファ層12、電子走行層13、電子供給層14、およびエッチング犠牲層15を順次成長させる。次に、エッチング犠牲層15上に、実施の形態1と同様にしてスペーサ層52および半導体層53を順次成長させる。半導体層53の成長においては、図3に示すMOCVD装置30を用いることができる。また、半導体層53の成長時においては、半導体層53にドープされたMgが下層のスペーサ層52に拡散する。これにより、スペーサ層52中の膜厚方向に沿った不純物濃度は、半導体層53との界面側からエッチング犠牲層15との界面側に向かって、段階的または連続的に減少する。その後、活性化アニールを行ってスペーサ層52および半導体層53中のMgを活性化させる。
次に、たとえばドライエッチング法により、フィールドプレート層の形成領域以外の半導体層53およびスペーサ層52を、エッチング犠牲層15までエッチングする。続いて、たとえばスパッタリング法およびリフトオフ法により、エッチング犠牲層15上に選択的にカソード電極51Cを形成する。その後、たとえばPECVD法、フォトリソグラフィ技術、およびエッチング技術などの従来公知の技術を適宜用いることにより、絶縁膜54の一部を形成する。
次に、たとえばPECVD法、フォトリソグラフィ技術、およびエッチング技術を順次適宜用いることにより、階段状部分を有する絶縁膜54の一部を形成した後、スパッタリング法およびリフトオフ法によりフィールドプレート構造を有するアノード電極51Aを形成する。続いて、全体を覆うようにして絶縁膜54の残部を形成する。以上の工程により、この実施の形態3による半導体装置3が製造される。
以上説明した本発明の実施の形態3によれば、フィールドプレート層を構成する、不純物がドープされた半導体層53の下層にスペーサ層52を設けることにより、半導体層53からスペーサ層52に多くの不純物が拡散して、電子供給層14および電子走行層13への不純物拡散を抑制することができるので、電子供給層14を擬似混晶構造とした半導体装置3において、フィールドプレート層によりリーク電流を抑制し、オン電圧やコンタクト抵抗が増加したり、電流コラプスが悪化したりするのを防止することができ、電子供給層14を擬似混晶構造としたことによる2DEG濃度の増加とキャリア移動度の増加によるオン抵抗の低減といった効果が確保された、SBDなどのダイオードを得ることができる。
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、上述の実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
また、上述の実施の形態1,2において、半導体装置における所望の特性に基づいた構造設計に応じて、電子供給層として上述した以外にも種々の擬似混晶構造を採用することが可能である。
また、上述の実施の形態1,2において、電子走行層13と電子供給層14との間に、AlN層などからなるスペーサ層を介在させる構成を採用することも可能である。
また、上述の実施の形態においては、電子供給層14がAlGa1-xN(0≦x≦1)の超格子層から構成され、電子走行層13およびスペーサ層16がGaNから構成されている。しかしながら、これらの層の構成材料は上記のものに限定されない。すなわち、電子供給層14は、電子走行層13よりもバンドギャップが広いIII族窒化物系化合物半導体から構成されていれば良い。また、スペーサ層16は、エッチング犠牲層15や電子供給層14よりもバンドギャップが狭いIII族窒化物系化合物半導体から構成されていれば良い。ここで、III族窒化物系化合物半導体は、化学式AlInGa1−x−yAs1−u−v(ただし、0≦x≦1、0≦y≦1、x+y≦1、0≦u<1、0≦v<1、0≦u+v<1)で表されるものである。
また、トランジスタのゲート電極18Gの下部電極層は、上述したチタン(Ti)以外にも、たとえばニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タングステン(W)、金(Au)、銀(Ag)、銅(Cu)、タンタル(Ta)、アルミニウム(Al)のうち少なくとも1つを含む金属膜、または、Ti、Ni、Pt、Pd、W、Au、Ag、Cu、Ta、Alのうち少なくとも1つを含む合金よりなる金属膜、または、Ti、W、Taのうち少なくとも1つを含む窒化物合金よりなる金属膜などのうち、少なくとも1つを含む金属膜など、上記条件を満たす金属材料であれば種々のものを用いても良い。また、トランジスタのゲート電極18Gの上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いても良い。
また、トランジスタのソース電極18Sおよびドレイン電極18Dは、エッチング犠牲層15とオーミック接触する、または接触抵抗が十分に小さい状態で接触する電極である。ただし、本発明においてはこれに限定されず、たとえばTi、Al、シリコン(Si)、鉛(Pb)、クロム(Cr)、インジウム(In)、Taのうち少なくとも1つを含む金属膜、Ti、Al、Si、Pb、Cr、In、Taのうち少なくとも1つを含む合金よりなる金属膜、または、Ti、Al、Si、Taのうち少なくとも1つを含むシリサイド合金よりなる金属膜、または、Ti、W、Taのうち少なくとも1つを含む窒化物合金よりなる金属膜などのうち、少なくとも1つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いても良い。
また、上述の実施の形態においては、本発明による半導体装置として、HEMT型の電界効果トランジスタを例に挙げたが、本発明はこれに限定されない。すなわち、本発明は、MESFET(Metal Semiconductor FET)、MOSFET(Metal Oxide Semiconductor FET)、MISFET(Metal Insulator Semiconductor FET)などの、種々の半導体装置に対して適用することができる。そして、本発明をこれらのFETに適用する場合、ゲート電極18Gの下層に酸化膜などの絶縁膜を設けることも可能である。
また、上述の実施の形態においては、エッチング犠牲層15の表面に電極を形成しているが、必ずしもこれらに限定されるものではなく、電子走行層13、電子供給層14、およびエッチング犠牲層15を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも1層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の層の上に電極を設けても良い。具体的には、エッチング犠牲層15や電子供給層14の表面に、絶縁層、フィールドプレート層などの窒化物半導体層、またはこれらの積層膜を介して、ドレイン電極18Dやソース電極18S、またはカソード電極51Cを設けることも可能である。また、エッチング犠牲層15や電子供給層14の電極の形成領域の一部を電子走行層13に達するまでエッチング除去してリセス部を形成し、このリセス部の表面、またはリセス部表面に所定の膜を介して、ドレイン電極18Dやソース電極18S、またはカソード電極51Cを設けることも可能である。
1,2,3 半導体装置
10,20 半導体積層基板
11 基板
12 バッファ層
13 電子走行層
14 電子供給層
15 エッチング犠牲層
16,52 スペーサ層
17,21,53 半導体層
18D ドレイン電極
18G ゲート電極
18S ソース電極
30,40 MOCVD装置
31,41 反応炉
32,42 V族ガス配管
33,43 III族キャリアガス配管
51A アノード電極
51C カソード電極
54 絶縁膜

Claims (14)

  1. 基体と、
    前記基体上に設けられた窒化物半導体からなる第1半導体層と、互いに異なるAl組成比からなる窒化物半導体層を複数回積層した超格子構造を有するとともに、前記第1半導体層よりも平均的にバンドギャップが広い第2半導体層と、を有する半導体積層体と、
    前記半導体積層体上に設けられた、前記第2半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなり、アクセプタ準位を形成する不純物を含む第3半導体層と、
    少なくとも一部が前記第3半導体層上に設けられた第1電極と、
    前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第1電極と離間して設けられた第2電極と、を備え、
    前記第3半導体層における前記不純物の濃度が、膜厚方向に沿った前記第3半導体層の上面側から前記第2半導体層側に向かって減少している
    ことを特徴とする窒化物半導体装置。
  2. 前記第2半導体層が、前記第2半導体層の平均Al組成比Xよりも高い極大Al組成比の窒化物半導体を含む第1窒化物半導体層と、前記平均Al組成比Xよりも低い極小Al組成比の窒化物半導体を含む第2窒化物半導体層とを交互に少なくとも1回積層して構成されていることを特徴とする請求項1に記載の窒化物半導体装置。
  3. 前記不純物の濃度が5×1019cm-3以下であることを特徴とする請求項1または2に記載の窒化物半導体装置。
  4. 少なくとも前記第3半導体層上に、前記不純物を含む窒化物半導体からなる第4半導体層をさらに有することを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体装置。
  5. 前記第3半導体層の膜厚が50nm以下であることを特徴とする請求項4に記載の窒化物半導体装置。
  6. 前記第3半導体層中における前記不純物の濃度が5×1018cm-3以下であることを特徴とする請求項4または5に記載の窒化物半導体装置。
  7. 前記第1半導体層中における前記不純物の濃度が1×1017cm-3以下であることを特徴とする請求項1〜6のいずれか1項に記載の窒化物半導体装置。
  8. 前記半導体積層体が、前記第3半導体層との界面に、前記第2半導体層の平均Al組成比よりも高いAl組成比を有するとともに、1nm以上12nm以下の膜厚のAlGaN層を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体装置。
  9. 前記不純物がマグネシウム、ベリリウム、亜鉛、カドミウム、およびルテニウムからなる群より選ばれた少なくとも1種類の元素であることを特徴とする請求項1〜8のいずれか1項に記載の窒化物半導体装置。
  10. 前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第1電極および前記第2電極と離間して設けられた第3電極をさらに備えることを特徴とする請求項1〜9のいずれか1項に記載の窒化物半導体装置。
  11. 請求項10に記載の半導体装置の構成を有し、
    前記第1電極がゲート電極、前記第2電極がドレイン電極、および前記第3電極がソース電極である
    ことを特徴とする電界効果トランジスタ。
  12. 請求項1〜9のいずれか1項に記載の半導体装置の構成を有し、
    前記第1電極がアノード電極、および前記第2電極がカソード電極である
    ことを特徴とするダイオード。
  13. 基体と、前記基体上に設けられた窒化物半導体からなる第1半導体層、および、異なるAl組成比からなる窒化物半導体層を複数回積層した超格子構造を有するとともに前記第1半導体層よりも平均的にバンドギャップが広い第2半導体層、を有する半導体積層体と、前記半導体積層体上に設けられ、前記第2半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなり、アクセプタ準位を形成する不純物を含む第3半導体層と、を有する窒化物半導体装置の製造方法において、
    有機金属化学気相成長装置を用いて前記第3半導体層を形成する際に、前記有機金属化学気相成長装置内における前記基体の設置位置での前記不純物の原料ガスの流量を、前記第3半導体層の成長に伴って増加させる
    ことを特徴とする窒化物半導体装置の製造方法。
  14. 前記第3半導体層を形成する際に、前記原料ガスを前記基体の設置位置まで供給するための配管の壁面に前記原料ガス中の不純物原料が付着することによるドーピング遅延によって、前記第3半導体層の成長に伴って前記原料ガスの流量を増加させることを特徴とする請求項13に記載の窒化物半導体装置の製造方法。
JP2013254499A 2013-12-09 2013-12-09 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード Pending JP2015115371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254499A JP2015115371A (ja) 2013-12-09 2013-12-09 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254499A JP2015115371A (ja) 2013-12-09 2013-12-09 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード

Publications (1)

Publication Number Publication Date
JP2015115371A true JP2015115371A (ja) 2015-06-22

Family

ID=53528933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254499A Pending JP2015115371A (ja) 2013-12-09 2013-12-09 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード

Country Status (1)

Country Link
JP (1) JP2015115371A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217735A1 (ja) * 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
US20210126118A1 (en) * 2017-11-28 2021-04-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electronic component with a heterojunction provided with an improved buried barrier layer
WO2022123935A1 (ja) * 2020-12-08 2022-06-16 ローム株式会社 窒化物半導体装置
US11581407B2 (en) 2020-01-20 2023-02-14 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210126118A1 (en) * 2017-11-28 2021-04-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electronic component with a heterojunction provided with an improved buried barrier layer
WO2020217735A1 (ja) * 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
US11581407B2 (en) 2020-01-20 2023-02-14 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US11817483B2 (en) 2020-01-20 2023-11-14 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2022123935A1 (ja) * 2020-12-08 2022-06-16 ローム株式会社 窒化物半導体装置

Similar Documents

Publication Publication Date Title
JP5064824B2 (ja) 半導体素子
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
CN111540781B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US8907349B2 (en) Semiconductor device and method of manufacturing the same
US10229992B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6174874B2 (ja) 半導体装置
JP6229172B2 (ja) 半導体装置
US8330187B2 (en) GaN-based field effect transistor
US20130240901A1 (en) Nitride semiconductor device
JP6152124B2 (ja) 半導体装置の製造方法
JP2009044006A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2011166067A (ja) 窒化物半導体装置
US20120126291A1 (en) Semiconductor device
JP2015115371A (ja) 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP2015056627A (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
US11973137B2 (en) Stacked buffer in transistors
KR101200274B1 (ko) 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법
JP2015126034A (ja) 電界効果型半導体素子
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
JP2016134565A (ja) 半導体装置
JP2015153884A (ja) 窒化物半導体装置の製造方法および窒化物半導体装置ならびにダイオードおよび電界効果トランジスタ