WO2022123935A1 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
WO2022123935A1
WO2022123935A1 PCT/JP2021/039483 JP2021039483W WO2022123935A1 WO 2022123935 A1 WO2022123935 A1 WO 2022123935A1 JP 2021039483 W JP2021039483 W JP 2021039483W WO 2022123935 A1 WO2022123935 A1 WO 2022123935A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
nitride semiconductor
concentration
gate
Prior art date
Application number
PCT/JP2021/039483
Other languages
English (en)
French (fr)
Inventor
範和 伊藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202180081676.6A priority Critical patent/CN116583957A/zh
Priority to DE112021006044.9T priority patent/DE112021006044T5/de
Priority to US18/039,729 priority patent/US20240030336A1/en
Priority to JP2022568093A priority patent/JPWO2022123935A1/ja
Publication of WO2022123935A1 publication Critical patent/WO2022123935A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Definitions

  • This disclosure relates to a nitride semiconductor device.
  • Nitride semiconductors are group III-V semiconductors in which nitrogen is used as a group V element.
  • SiC silicon carbide
  • power devices using nitride semiconductors have the same low on-resistance characteristics as SiC power devices, and are faster and higher in frequency than SiC power devices. Recognized as an operable device.
  • Patent Document 1 describes a HEMT that realizes a normally-off type power transistor.
  • a gallium nitride (GaN) layer which is also called an electron traveling layer
  • an aluminum gallium nitride (AlGaN) layer which is laminated on the electron traveling layer and is also called an electron supply layer
  • a two-dimensional electron gas (2DEG) is formed as a channel in the GaN layer at a position near the heterojunction interface between the electron traveling layer and the electron supply layer.
  • 2DEG two-dimensional electron gas
  • a GaN layer p-type GaN layer
  • acceptor-type impurities is provided in a region directly below the gate electrode.
  • the channel of the electron traveling layer in the region directly below the gate electrode disappears, and a normally-off operation is realized. Then, by applying an appropriate on-voltage to the gate electrode, a channel is induced in the electron traveling layer in the region directly below the gate electrode, and the source and drain are conducted.
  • a HEMT as described in Patent Document 1 it is desirable to have a sufficiently large threshold voltage in order to achieve a reliable normally-off operation.
  • increasing the threshold voltage of HEMT has a trade-off relationship with the reduction of on-resistance, and therefore, it is required to realize a high threshold voltage while suppressing an increase in on-resistance.
  • the nitride semiconductor device is composed of an electron traveling layer made of a nitride semiconductor and a nitride semiconductor formed on the electron traveling layer and having a band gap larger than that of the electron traveling layer.
  • a gate layer formed on the electron supply layer, having a bandgap smaller than that of the electron supply layer, and composed of a nitride semiconductor containing acceptor-type impurities, and the gate layer.
  • the gate electrode is provided with a source electrode and a drain electrode in contact with the electron supply layer.
  • the acceptor-type impurities include zinc and magnesium, and the concentration profile of the zinc along the thickness direction of the gate layer is different from the concentration profile of the magnesium along the thickness direction of the gate layer. ..
  • the depletion of 2DEG is promoted in the region immediately below the gate layer as compared with the case where the acceptor-type impurity contained in the gate layer is only magnesium, and as a result, the nitride is nitrided while suppressing the increase in on-resistance.
  • the threshold voltage of the physical semiconductor device can be increased.
  • the threshold voltage can be increased while suppressing an increase in on-resistance.
  • FIG. 1 is a schematic cross-sectional view of an exemplary nitride semiconductor device according to the first embodiment.
  • FIG. 2 is a graph showing the concentration profiles of zinc and magnesium doped in a part of the gallium nitride layer.
  • FIG. 3 is a graph showing the drain current I d -gate voltage V g characteristics of the nitride semiconductor device of the example and the two comparative examples.
  • FIG. 4 is a graph showing the drain current I d -gate voltage V g characteristics of the nitride semiconductor device of the example and the two comparative examples.
  • FIG. 5 is a schematic cross-sectional view of an exemplary nitride semiconductor device according to a modified example of the first embodiment.
  • FIG. 1 is a schematic cross-sectional view of an exemplary nitride semiconductor device according to the first embodiment.
  • FIG. 2 is a graph showing the concentration profiles of zinc and magnesium doped in a part of the gallium nitride layer.
  • FIG. 6 is a graph showing the concentration profiles of zinc and magnesium co-doped into the gallium nitride layer corresponding to the gate layer of the nitride semiconductor device according to the modified example.
  • FIG. 7 is a schematic cross-sectional view of an exemplary nitride semiconductor device according to a second embodiment.
  • FIG. 8 is a schematic cross-sectional view of an exemplary nitride semiconductor device according to a third embodiment.
  • FIG. 1 is a schematic cross-sectional view of an exemplary nitride semiconductor device 10 according to the first embodiment.
  • the term "planar view” used in the present disclosure refers to viewing the nitride semiconductor device 10 in the Z-axis direction of the XYZ axes orthogonal to each other shown in FIG. Further, in the nitride semiconductor device 10 shown in FIG. 1, the + Z direction is defined as up, the ⁇ Z direction is defined as down, the + X direction is defined as right, and the ⁇ X direction is defined as left. Unless otherwise specified, “planar view” refers to viewing the nitride semiconductor device 10 from above along the Z axis.
  • the nitride semiconductor device 10 is a high electron mobility transistor (HEMT) using a nitride semiconductor. Further, the nitride semiconductor device 10 is a normally-off type transistor.
  • the nitride semiconductor device 10 includes a substrate 12, a buffer layer 14 formed on the substrate 12, an electron traveling layer 16 formed on the buffer layer 14, and an electron supply layer 18 formed on the electron traveling layer 16. And include.
  • a silicon (Si) substrate can be used.
  • a silicon carbide (SiC) substrate, a gallium nitride (GaN) substrate, or a sapphire substrate can be used instead of the Si substrate.
  • the thickness of the substrate 12 can be, for example, 200 ⁇ m or more and 1500 ⁇ m or less.
  • the buffer layer 14 can be formed of any material that is located between the substrate 12 and the electron traveling layer 16 and can alleviate the lattice mismatch between the substrate 12 and the electron traveling layer 16. Further, the buffer layer 14 can include one or more nitride semiconductor layers, for example, an aluminum nitride (AlN) layer, an aluminum gallium nitride (AlGaN) layer, and a graded having a different aluminum (Al) composition. It may contain at least one of the AlGaN layers.
  • AlN aluminum nitride
  • AlGaN aluminum gallium nitride
  • the buffer layer 14 is composed of an AlN single film, an AlGaN single film, a film having an AlGaN / GaN superlattice structure, a film having an AlN / AlGaN superlattice structure, a film having an AlN / GaN superlattice structure, and the like. May be done.
  • the buffer layer 14 can include a first buffer layer, which is an AlN layer formed on the substrate 12, and a second buffer layer, which is an AlGaN layer formed on the AlN layer.
  • the first buffer layer may be, for example, an AlN layer having a thickness of about 200 nm
  • the second buffer layer may be, for example, an AlGaN layer having a thickness of about 100 nm.
  • impurities may be introduced into a part of the buffer layer 14 to make the area other than the surface layer region of the buffer layer 14 semi-insulating.
  • the impurities are, for example, carbon (C) or iron (Fe), and the concentration of the impurities can be, for example, 4 ⁇ 10 16 cm -3 or more.
  • the electron traveling layer 16 is made of a nitride semiconductor, and may be, for example, a GaN layer.
  • the thickness of the electron traveling layer 16 can be, for example, 0.5 ⁇ m or more and 2 ⁇ m or less.
  • impurities may be introduced into a part of the electron traveling layer 16 to make the area other than the surface layer region of the electron traveling layer 16 semi-insulating.
  • the impurity is, for example, C
  • the concentration of the impurity can be, for example, 4 ⁇ 10 16 cm -3 or more.
  • the electron traveling layer 16 can include a plurality of GaN layers having different impurity concentrations, for example, a C-doped GaN layer and a non-doped GaN layer.
  • the C-doped GaN layer is formed on the buffer layer 14 and can have a thickness of 0.5 ⁇ m or more and 2 ⁇ m or less.
  • the C concentration in the C-doped GaN layer can be 5 ⁇ 10 17 cm -3 or more and 5 ⁇ 10 19 cm -3 or less.
  • the non-doped GaN layer is formed on the C-doped GaN layer and can have a thickness of 0.05 ⁇ m or more and 0.3 ⁇ m or less.
  • the non-doped GaN layer is in contact with the electron supply layer 18.
  • the electron traveling layer 16 includes a non-doped GaN layer having a thickness of about 0.1 ⁇ m and a C-doped GaN layer having a thickness of about 0.9 ⁇ m, and the C concentration in the C-doped GaN layer is about 1 ⁇ . It is 10 18 cm -3 .
  • the electron supply layer 18 is made of a nitride semiconductor having a band gap larger than that of the electron traveling layer 16, and may be, for example, an AlGaN layer.
  • a nitride semiconductor the higher the Al composition, the larger the band gap. Therefore, the electron supply layer 18 which is an AlGaN layer has a band gap larger than that of the electron traveling layer 16 which is a GaN layer.
  • the electron supply layer 18 is composed of Al x Ga 1-x N, where x is 0 ⁇ x ⁇ 0.4, more preferably 0.1 ⁇ x ⁇ 0.3.
  • the electron supply layer 18 can have a thickness of, for example, 5 nm or more and 20 nm or less.
  • the electron traveling layer 16 and the electron supply layer 18 have different lattice constants in the bulk region. Therefore, a lattice mismatch occurs between the electron traveling layer 16 and the electron supply layer 18.
  • the heterojunction interface between the electron traveling layer 16 and the electron supply layer 18 due to the spontaneous polarization of the electron traveling layer 16 and the electron supply layer 18 and the piezopolarization caused by the compressive stress applied to the heterojunction portion of the electron supply layer 18.
  • the energy level of the conduction band of the electron traveling layer 16 in the vicinity is lower than the Fermi level.
  • the two-dimensional electron gas (2DEG) 20 spreads in the electron traveling layer 16 at a position close to the heterojunction interface between the electron traveling layer 16 and the electron supply layer 18 (for example, a distance of about several nm from the interface). There is.
  • the nitride semiconductor device 10 further penetrates the gate layer 22 formed on the electron supply layer 18, the gate electrode 24 formed on the gate layer 22, the passivation layer 26, and the passivation layer 26 to supply electrons. It includes a source electrode 28 and a drain electrode 30 in contact with the layer 18.
  • the gate layer 22 is formed on the electron supply layer 18, has a bandgap smaller than that of the electron supply layer 18, and is composed of a nitride semiconductor containing acceptor-type impurities.
  • the gate layer 22 can be formed from any material having a bandgap smaller than, for example, the electron supply layer 18 which is an AlGaN layer.
  • the gate layer 22 is a GaN layer (p-type GaN layer) doped with acceptor-type impurities.
  • the gate layer 22 has a thickness of, for example, 80 nm or more and 150 nm or less, and can have a rectangular, trapezoidal, or ridge-shaped cross section.
  • the gate layer 22 has an upper surface 22A (first surface) in contact with the gate electrode 24 and a bottom surface 22B (second surface) opposite to the upper surface 22A in the thickness direction of the gate layer 22.
  • the bottom surface 22B is in contact with the electron supply layer 18.
  • the upper surface 22A and the bottom surface 22B are surfaces that intersect the thickness direction of the gate layer 22 (Z direction in FIG. 1), and are orthogonal to the thickness direction of the gate layer 22 in the present embodiment.
  • the gate layer 22 can contain at least two acceptor-type impurities.
  • acceptor-type impurities include zinc (Zn) and magnesium (Mg).
  • Zn zinc
  • Mg magnesium
  • the Zn concentration profile along the thickness direction of the gate layer 22 is different from the Mg concentration profile along the thickness direction of the gate layer 22.
  • the depth Et- Ev of the acceptor level from the valence band in the Mg-doped GaN is about 0.2 eV. Further, the depth Et- Ev of the acceptor level from the valence band in the Zn-doped GaN is about 0.3 eV. Therefore, regardless of whether Mg or Zn is used as the dopant, a p-type GaN layer can be obtained.
  • the maximum concentration of Zn in the gate layer 22 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less. Further, the maximum concentration of Mg in the gate layer 22 is, in one example, 1 ⁇ 10 19 cm -3 or more and 2 ⁇ 10 19 cm -3 or less.
  • the inclusion of acceptor-type impurities in the gate layer 22 raises the energy levels of the electron traveling layer 16 and the electron supply layer 18. Therefore, in the region directly below the gate layer 22, the energy level of the conduction band of the electron traveling layer 16 in the vicinity of the heterojunction interface between the electron traveling layer 16 and the electron supply layer 18 is almost the same as the Fermi level. Or larger than that. Therefore, 2DEG20 is not formed on the electron traveling layer 16 in the region directly below the gate layer 22 at the time of zero bias when no voltage is applied to the gate electrode 24. On the other hand, 2DEG20 is formed in the electron traveling layer 16 in a region other than the region directly below the gate layer 22.
  • the presence of the gate layer 22 doped with acceptor-type impurities depletes the 2DEG 20 in the region directly below the gate layer 22, and as a result, the normally-off operation of the nitride semiconductor device 10 is realized.
  • an appropriate on-voltage is applied to the gate electrode 24, a channel due to the 2DEG 20 is formed in the electron traveling layer 16 in the region directly below the gate electrode 24, and the source and drain are conducted to conduct electricity.
  • the gate electrode 24 is formed on the gate layer 22.
  • the gate electrode 24 is formed on a part of the upper surface 22A of the gate layer 22.
  • the gate electrode 24 may be formed on the entire upper surface 22A of the gate layer 22, or may extend from the upper surface 22A of the gate layer 22 to a part of the side surface.
  • the gate electrode 24 is composed of one or a plurality of metal layers, for example, a titanium nitride (TiN) layer.
  • the gate electrode 24 may be composed of a first metal layer made of Ti and a second metal layer made of TiN provided on the first metal layer.
  • the thickness of the gate electrode 24 may be, for example, 50 nm or more and 200 nm or less.
  • the gate electrode 24 can form a Schottky junction with the gate layer 22.
  • the passivation layer 26 covers the electron supply layer 18, the gate layer 22, and the gate electrode 24.
  • the passivation layer 26 is, for example, a silicon nitride (SiN) layer, a silicon dioxide (SiO 2 ) layer, a silicon nitride (SiON) layer, an alumina (Al 2 O 3 ) layer, an AlN layer, and an aluminum nitride (AlON) layer. It can consist of any one of them, or any combination of two or more of them.
  • the passivation layer 26 may be a SiN layer.
  • the passivation layer 26 can directly cover a part of the upper surface of the electron supply layer 18, the side surface and the upper surface 22A of the gate layer 22, and the side surface and the upper surface of the gate electrode 24.
  • the passion layer 26 includes a source contact hole 26A and a drain contact hole 26B, and the source electrode 28 and the drain electrode 30 are in ohmic contact with the electron supply layer 18 via the source contact hole 26A and the drain contact hole 26B, respectively.
  • Each of the source contact hole 26A and the drain contact hole 26B is separated from the gate layer 22.
  • the source electrode 28 and the drain electrode 30 are composed of one or a plurality of metal layers (for example, Ti, Al, TiN, etc.).
  • the source electrode 28 includes a source electrode portion 28A and a source field plate portion 28B continuous with the source electrode portion 28A.
  • the source electrode portion 28A includes a filling region filled in the source contact hole 26A and an upper region formed integrally with the filling region and located in a peripheral region of the source contact hole 26A and a region above the gate electrode 24 in a plan view.
  • the source field plate portion 28B is formed integrally with the upper region of the source electrode portion 28A, and is provided on the passivation layer 26 so as to extend from the end portion of the gate layer 22 toward the drain electrode 30 in a plan view. There is.
  • the source field plate portion 28B extends a depletion layer to the region directly below the source field plate portion 28B at the time of zero bias when no gate voltage is applied to the gate electrode 24, and relaxes the electric field concentration near the end of the gate electrode 24. Play a role.
  • the gate layer 22 can include a first region 22R1 and a second region 22R2. However, there is no physical boundary between the first region 22R1 and the second region 22R2.
  • the first region 22R1 and the second region 22R2 are adjacent to each other and are arranged in the thickness direction of the gate layer 22.
  • the gate layer 22 includes a first region 22R1 and a second region 22R2 in order from the bottom along the thickness direction. Therefore, it can be said that the first region 22R1 is the lowermost region in the gate layer 22.
  • the first region 22R1 is a region including the bottom surface 22B and is in contact with the electron supply layer 18.
  • the first region 22R1 is a region in which the concentration of Zn is higher than the concentration of Mg.
  • the second region 22R2 is a region adjacent to the first region 22R1 in the thickness direction of the gate layer 22.
  • the gate layer 22 of the present embodiment has a two-layer structure in which the second region 22R2 is laminated on the first region 22R1. Therefore, in this embodiment, the second region 22R2 includes the upper surface 22A.
  • the second region 22R2 is a region where the concentration of Mg is equal to or higher than the concentration of Zn. That is, the gate layer 22 of the present embodiment has a two-layer structure of a first region 22R1 having a relatively high concentration of Zn and a second region 22R2 having a relatively high concentration of Mg.
  • the first region 22R1 can be made thicker than the second region 22R2. However, the thickness of the first region 22R1 and the second region 22R2 may be the same, and the first region 22R1 may be thinner than the second region 22R2.
  • the Zn concentration profile has a steeper rise than the Mg concentration profile in the vicinity of the bottom surface 22B of the gate layer 22. It is formed due to.
  • concentration profiles of Zn and Mg will be described with reference to FIG.
  • FIG. 2 shows the concentration profiles of Zn and Mg doped in a part of the GaN layer.
  • the concentrations of Zn and Mg can be measured using secondary ion mass spectrometry.
  • the horizontal axis of the graph shown in FIG. 2 indicates the depth of the GaN layer, and the direction from the right to the left of the horizontal axis is the growth direction of the GaN layer.
  • the vertical axis of the graph shows the concentrations of Zn and Mg. In the graph, the concentration of Zn is shown by a solid line, and the concentration of Mg is shown by a broken line.
  • the dope region D 1 (the region with dot hatching in the graph shown in FIG. 2) represents a region to which a Zn or Mg doping gas is supplied during the continuous growth of the GaN layer. This means that during the growth of the GaN layer, the supply of each doping gas was started at the right end of the doping region D1 shown in FIG. 2 and stopped at the left end of the doping region D1.
  • the graph shown in FIG. 2 is a superposition of the result of measuring a sample in which only Zn is doped in a part of the GaN layer and the result of measuring a sample in which only Mg is doped in a part of the GaN layer. ..
  • the growth of the GaN layer continues even after the supply of the doping gas is stopped, but in the formation of the gate layer 22 of the nitride semiconductor device 10, the doping gas is used.
  • the supply and the supply of the raw material gas of the GaN layer constituting the gate layer 22 can be stopped almost at the same time.
  • the Zn concentration has a steeper rise and fall than the Mg concentration. This is due to the delay phenomenon that Mg is not immediately taken into the growing layer even if Mg doping gas is introduced into the growth chamber, and the Mg remaining in the chamber even if the gas introduction is stopped unintentionally. Can be due to the memory effect of being doped. Since Zn doping is less affected by the delay phenomenon and the memory effect as in Mg, it is possible to obtain a concentration profile having steep rising and falling edges as compared with Mg.
  • the concentration profile of Zn and Mg along the thickness direction of the gate layer 22 has a rising edge as shown in FIG. That is, due to the difference in the concentration profiles of Zn and Mg as described above, in the gate layer 22 of the present embodiment, the concentration of Zn is higher than the concentration of Mg in the first region 22R1 in contact with the electron supply layer 18. In the second region 22R2, the concentration of Mg is equal to or higher than the concentration of Zn.
  • the Zn and Mg concentrations vary depending on the thickness direction of the gate layer 22. Therefore, the maximum concentration of Zn and Mg is the concentration at the position where the concentration is highest in the thickness direction of the gate layer 22.
  • an example of a method for manufacturing the nitride semiconductor device 10 will be schematically described.
  • a substrate 12 which is a Si substrate
  • an AlN layer, an AlGaN layer (corresponding to the buffer layer 14), and a GaN layer (corresponding to the electron traveling layer 16) are used by using an organic metal vapor phase growth method (hereinafter referred to as MOCVD method).
  • MOCVD method organic metal vapor phase growth method
  • the AlGaN layer (corresponding to the electron supply layer 18) and the p-type GaN layer (corresponding to the gate layer 22) are epitaxially grown. Since these layers are formed of nitride semiconductors having relatively close lattice constants, they can be continuously epitaxially grown.
  • the layer By introducing a doping gas into the growth chamber during the epitaxial growth of the desired layer, the layer can be doped with impurities.
  • doping gases include biscyclopentadienylmagnesium (Cp 2 Mg) for doping Mg, dimethylzinc (DMZn) for doping Zn and the like.
  • the GaN layer corresponding to the gate layer 22 is doped with acceptor-type impurities, and in one example, the acceptor-type impurities include Zn and Mg. Therefore, DMZn and Cp 2 Mg can be introduced into the chamber during the growth of the GaN layer corresponding to the gate layer 22 to form a Zn and Mg-doped p-type GaN layer.
  • the maximum concentration of Zn is lower than the maximum concentration of Mg, but it is possible to increase the concentration of Zn depending on the process conditions.
  • the Zn concentration can be changed, for example, by controlling the flow rate of the Zn doping gas, the growth temperature of the GaN layer, and the like.
  • the high vapor pressure of DMZn, the equipment limitations of increasing the supply of doping gas, and varying the growth temperature increase other unwanted impurities such as carbon (C). Since there are cases, there is a limit to increasing the concentration of Zn.
  • Mg has the influence of the delay phenomenon and the memory effect, it is easy to increase the concentration as compared with Zn.
  • a GaN layer (p-type GaN) in which impurities of a desired concentration profile are doped as a whole layer. Layer) can be formed.
  • a metal layer is formed on the p-type GaN layer.
  • the p-type GaN layer and the metal layer are patterned by lithography and etching to form the gate layer 22 and the gate electrode 24.
  • the passivation layer 26 is then formed to cover the entire exposed surface of the electron supply layer 18, the gate layer 22, and the gate electrode 24.
  • the passivation layer 26 is formed with a source contact hole 26A and a drain contact hole 26B penetrating the passivation layer 26.
  • a metal layer is formed that fills the source contact hole 26A and the drain contact hole 26B and covers the entire exposed surface of the passivation layer 26. By patterning this metal layer by lithography and etching, the source electrode 28 and the drain electrode 30 are formed. In this way, the nitride semiconductor device 10 as shown in FIG. 1 is obtained.
  • the acceptor-type impurities doped in the gate layer 22 include Zn and Mg, and the concentration profile of Zn along the thickness direction of the gate layer 22 is different from the concentration profile of Mg along the thickness direction of the gate layer 22. It is different.
  • the concentration of Zn is higher than the concentration of Mg in the first region 22R1 including the bottom surface 22B of the gate layer 22. Therefore, the gate layer 22 can contain a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 22B as compared with the case where only Mg is doped as an acceptor-type impurity.
  • the concentration of Mg is equal to or higher than the concentration of Zn. Therefore, the gate layer 22 as a whole can contain more acceptor-type impurities as compared to the case where only Zn is doped as acceptor-type impurities.
  • the threshold voltage of the nitride semiconductor device 10 can be increased. can.
  • the gate layer 22 in the first region 22R1 of the gate layer 22 located relatively close to the 2DEG 20, it is effective for the gate layer 22 to contain a higher concentration of acceptor-type impurities in improving the threshold voltage.
  • I d -gate voltage V g characteristic (hereinafter referred to as I d -V g characteristic) of the nitride semiconductor device of the example and the two comparative examples.
  • the nitride semiconductor device of the embodiment can correspond to the nitride semiconductor device 10 of FIG. 1 including a gate layer 22 doped with Zn and Mg as acceptor type impurities.
  • a gate layer 22 doped with Zn and Mg as acceptor type impurities on the other hand, in Comparative Example 1, only Mg is doped in the gate layer. Further, in Comparative Example 2, only Zn is doped in the gate layer.
  • the nitride semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2 are equivalent except for the types of acceptor-type impurities doped in the gate layer.
  • FIGS . 3 and 4 the Id-V g characteristics of the nitride semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2 are shown by solid lines, broken lines, and alternate long and short dash lines, respectively.
  • FIG. 3 shows the Id-Vg characteristics of the nitride semiconductor device of Example, Comparative Example 1, and Comparative Example 2 on a linear scale.
  • V g when the gate voltage V g is 0 V, the drain current Id is substantially zero in all of Examples, Comparative Example 1, and Comparative Example 2. Therefore, the nitride semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2 all operate as normally-off transistors.
  • FIG. 4 shows the Id-Vg characteristics of the nitride semiconductor device of Example, Comparative Example 1, and Comparative Example 2 on a log scale.
  • the gate voltage Vg at a predetermined drain current Id shown by a horizontal broken line is defined as a threshold voltage.
  • the nitride semiconductor device of Comparative Example 2 in which Zn is doped in the gate layer is higher than the nitride semiconductor device of Comparative Example 1 in which the gate layer is doped with Mg. It has a threshold voltage.
  • Zn which can obtain a concentration profile with a relatively steep rising edge near the bottom surface of the gate layer
  • Zn which can obtain a concentration profile with a relatively steep rising edge near the bottom surface of the gate layer
  • the dopant of the gate layer is used as the dopant of the gate layer to obtain a threshold voltage.
  • the nitride semiconductor device of the embodiment in which Zn and Mg are doped in the gate layer has a higher threshold voltage than the nitride semiconductor device of Comparative Example 2 in which the gate layer is doped with Zn. is doing. Therefore, the threshold voltage can be further increased by doping the gate layer with a combination of Zn, which can obtain a density profile having a relatively steep rise in the vicinity of the bottom surface of the gate layer, and Mg, which can increase the concentration.
  • the first embodiment has the following effects.
  • (1-1) The nitride semiconductor device 10 has a gate layer 22 formed on the electron supply layer 18 and having a band gap smaller than that of the electron supply layer 18 and composed of a nitride semiconductor containing acceptor-type impurities.
  • the acceptor-type impurities include Zn and Mg, and the Zn concentration profile along the thickness direction of the gate layer 22 is different from the Mg concentration profile along the thickness direction of the gate layer 22. There is.
  • the depletion of 2DEG20 in the region directly below the gate layer 22 is promoted as compared with the case where the acceptor-type impurity contained in the gate layer 22 is only Mg, and as a result, the increase in on-resistance is suppressed.
  • the threshold voltage of the nitride semiconductor device 10 can be increased.
  • the maximum concentration of Zn in the gate layer 22 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less, and the maximum concentration of Mg in the gate layer 22 is 1 ⁇ 10 19 cm -3 or more and 2 ⁇ 10 19 cm -3 or less.
  • the concentrations of both Zn and Mg contained in the gate layer 22 are relatively high, the depletion of 2DEG20 in the region directly below the gate layer 22 is promoted, and as a result, the increase in on-resistance is suppressed.
  • the threshold voltage of the nitride semiconductor device 10 can be increased.
  • the concentration of Zn is higher than the concentration of Mg.
  • the gate layer 22 contains Zn having a concentration profile with a steep rise in the first region 22R1, the gate layer 22 can contain a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 22B. .. Therefore, the depletion of the 2DEG 20 in the region directly below the gate layer 22 is promoted, and as a result, the threshold voltage of the nitride semiconductor device 10 can be increased while suppressing the increase in the on-resistance.
  • the concentration of Mg is equal to or higher than the concentration of Zn. According to this configuration, since the gate layer 22 contains Mg capable of increasing the concentration in the second region 22R2, the gate layer 22 can contain a larger amount of acceptor-type impurities as a whole. Therefore, the depletion of the 2DEG 20 in the region directly below the gate layer 22 is promoted, and as a result, the threshold voltage of the nitride semiconductor device 10 can be increased while suppressing the increase in the on-resistance.
  • the first region 22R1 of the gate layer 22 is thicker than the second region 22R2. According to this configuration, more Zn having a density profile with a relatively steep rising edge can be contained in the gate layer 22 in the vicinity of the bottom surface 22B of the gate layer 22. Therefore, the depletion of the 2DEG 20 in the region directly below the gate layer 22 is promoted, and as a result, the threshold voltage of the nitride semiconductor device 10 can be increased while suppressing the increase in the on-resistance.
  • FIG. 5 is a schematic cross-sectional view of an exemplary nitride semiconductor device 50 according to a modified example of the first embodiment.
  • the nitride semiconductor device 50 is different from the nitride semiconductor device 10 of the first embodiment in that the gate layer 52 is composed of only the region 52R1 in which the concentration of Mg is higher than the concentration of Zn. ..
  • the gate layer 22 has a two-layer structure of a first region 22R1 having a relatively high concentration of Zn and a second region 22R2 having a relatively high concentration of Mg. is doing.
  • the gate layer 52 has a single-layer structure of the region 52R1 having a relatively high concentration of Mg. That is, the concentration of Mg is higher than the concentration of Zn in the entire region of the gate layer 52 of the nitride semiconductor device 50.
  • the region 52R1 includes a top surface 52A (first surface) and a bottom surface 52B (second surface).
  • the maximum concentration of Mg in the gate layer 52 can be at least twice the maximum concentration of Zn.
  • FIG. 6 shows the concentration profiles of Zn and Mg in the sample in which the GaN layer corresponding to the electron traveling layer 16, the AlGaN layer corresponding to the electron supply layer 18, and the GaN layer corresponding to the gate layer 52 are sequentially laminated. There is.
  • Zn and Mg are co-doped into the GaN layer corresponding to the gate layer 52.
  • the region where the secondary ionic strength of Al is locally high corresponds to the AlGaN layer which is the electron supply layer 18.
  • the concentrations of Zn and Mg can be measured using secondary ion mass spectrometry.
  • the horizontal axis of the graph of FIG. 6 indicates the depth of the measurement sample, and the left end of the horizontal axis corresponds to the position of the upper surface of the GaN layer (corresponding to the upper surface 52A of the gate layer 52).
  • the vertical axis on the left side of the graph shows the concentrations of Zn and Mg on a log scale, and the vertical axis on the right side of the graph shows the secondary ionic strengths of N, Al, and Ga on a log scale.
  • the concentration of Zn is shown by a solid line
  • the concentration of Mg is shown by a broken line.
  • the values of the concentrations of Zn and Mg are quantified by the GaN standard sample and are effective only in the GaN layer. Also, note that the concentration on the surface of the sample or near the interface may differ from the actual concentration due to the influence of the surface roughness of the sample.
  • the concentrations of Zn and Mg are at the background level.
  • Zn and Mg are co-doped, and the concentrations of Zn and Mg exceed the background level.
  • the concentration of Mg is higher than the concentration of Zn at any position along the thickness direction of the GaN layer corresponding to the gate layer 52.
  • the Zn concentration profile along the thickness direction of the GaN layer corresponding to the gate layer 52 is different from the Mg concentration profile along the thickness direction of the GaN layer corresponding to the gate layer 52.
  • the concentration of Mg is the concentration of Zn. It is about 5 times.
  • the concentration of Mg is about 2 to 3 times the concentration of Zn at a position near the interface with the AlGaN layer (corresponding to the vicinity of the bottom surface 52B of the gate layer 52). In other words, the difference between the concentration of Mg and the concentration of Zn in the GaN layer corresponding to the gate layer 52 becomes smaller as it approaches the interface with the AlGaN layer corresponding to the electron supply layer 18.
  • the proportion of Zn among the acceptor-type impurities contained in the GaN layer corresponding to the gate layer 52 changes along the thickness direction of the GaN layer, and specifically, the interface with the AlGaN layer ( The position closer to the bottom surface 52B of the gate layer 52) becomes larger. It is considered that this is because, as described above in relation to FIG. 2, in Zn doping, the delay phenomenon that occurs when Mg is doped is unlikely to occur.
  • the gate layer 22 of the nitride semiconductor device 10 according to the first embodiment includes a first region 22R1 having a relatively high concentration of Zn and a second region 22R2 having a relatively high concentration of Mg.
  • the maximum concentration of Mg is sufficiently (for example, at least twice) larger than the maximum concentration of Zn, the reversal of the concentration of Zn and the concentration of Mg may not occur in the GaN layer. As shown in FIG.
  • the concentration of Zn does not exceed the concentration of Mg.
  • Zn and Mg co-doped into the gate layer 52 of the nitride semiconductor device 50 according to the modification can have a concentration profile similar to that shown in FIG. 6, and therefore the gate layer 52 is relatively Mg. It is composed of only the region 52R1 having a high concentration of zinc.
  • the manufacturing method of the nitride semiconductor device 50 according to the modified example is almost the same as that of the first embodiment, but the flow rate and growth of Cp 2 Mg are increased so that the concentration of Mg in the gate layer 52 is higher than the concentration of Zn. Growth conditions for the gate layer 52, including temperature and the like, have been selected.
  • the concentration of Mg is higher than the concentration of Zn in the entire region of the gate layer 52. Further, in the gate layer 52, the maximum concentration of Mg is at least twice the maximum concentration of Zn.
  • the gate layer 52 can contain a relatively high concentration of Mg. Further, although the concentration of Zn does not exceed the concentration of Mg, the low concentration of Mg in the vicinity of the bottom surface 52B of the gate layer 52 can be compensated at least partially by Zn. Therefore, the gate layer 52 can contain a higher concentration of acceptor-type impurities, particularly in the vicinity of the bottom surface 52B of the gate layer 52, as compared with the case where the acceptor-type impurities consist only of Mg. As a result, the depletion of the 2DEG 20 is promoted in the region directly below the gate layer 52, and the threshold voltage of the nitride semiconductor device 50 can be increased while suppressing the increase in the on-resistance.
  • the nitride semiconductor device 50 has a higher threshold voltage than the nitride semiconductor devices of Comparative Example 1 (Mg-doped) and Comparative Example 2 (Zn-doped) shown in FIGS. 3 and 4. Can have.
  • the nitride semiconductor device 10 of the first embodiment is a HEMT, but the nitride semiconductor device 100 of the second embodiment is a light emitting device.
  • an electron block layer is provided on an active layer to suppress the outflow of electrons and improve the recombination efficiency of electrons and holes.
  • the electron block layer a p-type AlGaN layer doped with Mg can be used.
  • FIG. 7 is a schematic cross-sectional view of an exemplary nitride semiconductor device 100 according to a second embodiment.
  • the nitride semiconductor device 100 is a light emitting diode (LED) using a nitride semiconductor, and is a substrate 102, a buffer layer 104 formed on the substrate 102, and a first contact layer 106 formed on the buffer layer 104.
  • An electron block layer 110 formed on the first contact layer 106 and having a quantum well structure, an electron block layer 110 formed on the active layer 108 and composed of a nitride semiconductor containing an acceptor-type impurity, and an electron block. It includes a second contact layer 112 formed on the layer 110.
  • the nitride semiconductor device 100 further includes a first electrode 114 formed on the exposed surface of the first contact layer 106 and a second electrode 116 formed on the second contact layer 112.
  • the first contact layer 106 and the second contact layer 112 of the second embodiment are also referred to as a first nitride semiconductor layer and a second nitride semiconductor layer, respectively.
  • the substrate 102 is a sapphire substrate, but the substrate 102 is not limited to this, and may be a GaN substrate.
  • the buffer layer 104 can be formed from any material that is located between the substrate 102 and the first contact layer 106 and can alleviate the lattice mismatch between the substrate 102 and the first contact layer 106.
  • the buffer layer 104 may be an AlN layer.
  • the buffer layer 104 may be a GaN layer grown at a relatively low temperature of 500 ° C. or higher and 600 ° C. or lower.
  • the buffer layer 104 can have a thickness of 100 nm or more and 500 nm or less.
  • the first contact layer 106 is made of a nitride semiconductor, and may be an n-type GaN layer in one example.
  • the first contact layer 106 can have a thickness of 1 ⁇ m or more and 5 ⁇ m or less.
  • the active layer 108 can have a quantum well structure including a well layer and a barrier layer having a band gap larger than that of the well layer and sandwiching the well layer.
  • the active layer 108 may have a multiple quantum well (MQW) structure, in which case the active layer 108 comprises a plurality of quantum well structures.
  • the active layer 108 contains a plurality of AlBInGaN layers having different compositions, and the In composition ratio of the barrier layer is smaller than that of the well layer so that the barrier layer has a band gap larger than that of the well layer.
  • the electron block layer 110 is formed on the active layer 108 and is composed of a nitride semiconductor containing acceptor-type impurities.
  • the electron block layer 110 has a function of suppressing the outflow of electrons from the active layer 108 and increasing the recombination efficiency of electrons and holes.
  • the electron block layer 110 is an AlGaN layer (p-type AlGaN layer) doped with acceptor-type impurities. By doping the electron block layer 110 with acceptor-type impurities, the barrier to electrons in the electron block layer 110 can be increased.
  • the electron block layer 110 may have a thickness of, for example, 10 nm or more and 150 nm or less.
  • the electronic block layer 110 has an upper surface 110A (first surface) in contact with the second contact layer 112 and a bottom surface 110B (second surface) opposite to the upper surface 110A in the thickness direction of the electronic block layer 110. There is. In this embodiment, the bottom surface 110B is in contact with the active layer 108.
  • the upper surface 110A and the bottom surface 110B are surfaces that intersect with respect to the thickness direction of the electronic block layer 110, and are orthogonal to the thickness direction of the electronic block layer 110 in the present embodiment.
  • the electronic block layer 110 can contain at least two acceptor-type impurities.
  • acceptor-type impurities include Zn and Mg.
  • the Zn concentration profile along the thickness direction of the electron block layer 110 is different from the Mg concentration profile along the thickness direction of the electron block layer 110.
  • the maximum concentration of Zn in the electron block layer 110 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less. Further, the maximum concentration of Mg in the electron block layer 110 is, for example, 1 ⁇ 10 19 cm -3 or more and 1 ⁇ 10 20 cm -3 or less.
  • the electron block layer 110 contains acceptor-type impurities, it is possible to suppress the outflow of electrons from the active layer 108 and increase the recombination efficiency of electrons and holes.
  • the second contact layer 112 is made of a nitride semiconductor, and may be a p-type GaN layer in one example.
  • the second contact layer 112 can have a thickness of 0.2 ⁇ m or more and 1 ⁇ m or less.
  • the first electrode 114 and the second electrode 116 can be formed of a metal such as Al, Ti, Au, or Pd, or an alloy consisting of any combination thereof.
  • the first electrode 114 is in ohmic contact with the first contact layer 106
  • the second electrode 116 is in ohmic contact with the second contact layer 112.
  • the electronic block layer 110 can include a first region 110R1 and a second region 110R2. However, there is no physical boundary between the first region 110R1 and the second region 110R2.
  • the first region 110R1 and the second region 110R2 are adjacent to each other and are arranged in the thickness direction of the electron block layer 110.
  • the electronic block layer 110 includes a first region 110R1 and a second region 110R2 in order from the bottom along the thickness direction. Therefore, it can be said that the first region 110R1 is the lowermost region in the electronic block layer 110.
  • the first region 110R1 is a region including the bottom surface 110B and is in contact with the active layer 108.
  • the first region 110R1 is a region in which the concentration of Zn is higher than the concentration of Mg.
  • the second region 110R2 is a region adjacent to the first region 110R1 in the thickness direction of the electron block layer 110.
  • the electronic block layer 110 of the present embodiment has a two-layer structure in which the second region 110R2 is laminated on the first region 110R1. Therefore, in this embodiment, the second region 110R2 includes the upper surface 110A.
  • the second region 110R2 is a region where the concentration of Mg is equal to or higher than the concentration of Zn. That is, the electron block layer 110 of the present embodiment has a two-layer structure of a first region 110R1 having a relatively high concentration of Zn and a second region 110R2 having a relatively high concentration of Mg.
  • the first region 110R1 can be made thicker than the second region 110R2. However, the thickness of the first region 110R1 and the second region 110R2 may be the same, and the first region 110R1 may be thinner than the second region 110R2.
  • the Zn concentration profile has a steeper rise than the Mg concentration profile in the vicinity of the bottom surface 110B of the electronic block layer 110. It is formed due to that.
  • FIG. 2 shows a concentration profile of Zn and Mg doped in a part of the GaN layer, but even when a part of the AlGaN layer is doped with Zn and Mg, the concentration profile has the same characteristics as in FIG. Can be obtained. Therefore, even when the electron block layer 110 is formed from AlGaN as in the present embodiment, the concentration profile of Zn doped in the electron block layer 110 has a steep rise in the vicinity of the bottom surface 110B. Further, Mg can be doped into the electron block layer 110 at a relatively high concentration, although the rise of the concentration profile is slower than that of Zn.
  • a buffer layer 104 which is an AlN layer
  • a first contact layer 106 which is an n-type GaN layer
  • an active layer 108 having an MQW structure and a p-type AlGaN layer
  • the electron block layer 110 and the second contact layer 112, which is a p-type GaN layer are epitaxially grown. Since these layers are formed of nitride semiconductors having relatively close lattice constants, they can be continuously epitaxially grown.
  • the buffer layer 104 may be a GaN layer grown at a relatively low temperature of 500 ° C. or higher and 600 ° C. or lower.
  • the layer By introducing a doping gas into the growth chamber during the epitaxial growth of the desired layer, the layer can be doped with impurities.
  • the doping gas include silane for doping Si (SiH 4 ), Cp 2 Mg for doping Mg, DM Zn for doping Zn and the like.
  • SiH 4 can be introduced into the chamber during the growth of the GaN layer corresponding to the first contact layer 106 to form a Si-doped n-type GaN layer.
  • DMZn and Cp 2 Mg can be introduced into the chamber during the growth of the AlGaN layer corresponding to the electron block layer 110 to form a Zn and Mg-doped p-type AlGaN layer.
  • Cp 2 Mg can be introduced into the chamber during the growth of the GaN layer corresponding to the second contact layer 112 to form a Mg-doped p-type GaN layer.
  • the part from the second contact layer 112 to the middle of the first contact layer 106 is removed by mesa etching by, for example, reactive ion etching, and the surface of the first contact layer 106 is exposed. ..
  • the first electrode 114 can be formed on the surface of the exposed first contact layer 106
  • the second electrode 116 can be formed on the second contact layer 112 by, for example, vapor deposition.
  • the acceptor-type impurities doped in the electron block layer 110 include Zn and Mg, and the concentration profile of Zn along the thickness direction of the electron block layer 110 is the concentration of Mg along the thickness direction of the electron block layer 110. It is different from the profile.
  • the concentration of Zn is higher than the concentration of Mg in the first region 110R1 including the bottom surface 110B of the electron block layer 110. Therefore, the electron block layer 110 can contain a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 110B as compared with the case where only Mg is doped as an acceptor-type impurity.
  • the concentration of Mg is equal to or higher than the concentration of Zn. Therefore, the electron block layer 110 can contain more acceptor-type impurities as a whole as compared with the case where only Zn is doped as an acceptor-type impurity.
  • the electron emission suppression performance of the electron block layer 110 from the active layer 108 is improved, and as a result, the light emission of the nitride semiconductor device 100 is improved. It is possible to suppress a decrease in efficiency and achieve high brightness.
  • the second embodiment has the following effects.
  • the nitride semiconductor device 100 includes an electron block layer 110 formed on the active layer 108, and the electron block layer 110 is composed of a nitride semiconductor containing acceptor-type impurities.
  • the acceptor-type impurities include Zn and Mg, and the concentration profile of Zn along the thickness direction of the electron block layer 110 is different from the concentration profile of Mg along the thickness direction of the electron block layer 110.
  • the electron outflow suppression performance of the electron block layer 110 from the active layer 108 can be improved as compared with the case where the acceptor type impurities contained in the electron block layer 110 are only Mg. Therefore, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 100 and achieve high luminance.
  • the maximum concentration of Zn in the electronic block layer 110 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less, and the maximum concentration of Mg in the electronic block layer 110 is 1 ⁇ . It is 10 19 cm -3 or more and 1 ⁇ 10 20 cm -3 or less.
  • the concentrations of both Zn and Mg contained in the electron block layer 110 are relatively high, the electron outflow suppression performance of the electron block layer 110 from the active layer 108 can be improved. Therefore, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 100 and achieve high luminance.
  • the concentration of Zn is higher than the concentration of Mg.
  • the electron block layer 110 contains Zn having a density profile with a steep rise in the first region 110R1, the electron block layer 110 contains a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 110B. be able to. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 110 from the active layer 108. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 100 and achieve high brightness.
  • the concentration of Mg is equal to or higher than the concentration of Zn. According to this configuration, since the electron block layer 110 contains Mg capable of increasing the concentration in the second region 110R2, the electron block layer 110 can contain a larger amount of acceptor-type impurities as a whole. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 110 from the active layer 108. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 100 and achieve high brightness.
  • the first region 110R1 of the electron block layer 110 is thicker than the second region 110R2.
  • the electron block layer 110 can contain more Zn having a density profile having a relatively steep rising edge in the vicinity of the bottom surface 110B of the electron block layer 110. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 110 from the active layer 108. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 100 and achieve high brightness.
  • the nitride semiconductor device 10 of the first embodiment is a HEMT, but the nitride semiconductor device 200 of the third embodiment is a light emitting device.
  • FIG. 8 is a schematic cross-sectional view of an exemplary nitride semiconductor device 200 according to a third embodiment.
  • the nitride semiconductor device 200 is a laser diode (LD) using a nitride semiconductor, and is formed on a substrate 202, a first nitride semiconductor layer 204 formed on the substrate 202, and a first nitride semiconductor layer 204.
  • a second electron block layer 208 formed on the active layer 206 having a quantum well structure, an electron block layer 208 formed on the active layer 206 and composed of a nitride semiconductor containing acceptor-type impurities, and an electron block layer 208. Includes a nitride semiconductor layer 210.
  • the first nitride semiconductor layer 204 includes a first contact layer 212, a first clad layer 214 formed on the first contact layer 212, and a first guide layer 216 formed on the first clad layer 214.
  • the second nitride semiconductor layer 210 includes a second guide layer 218, a second clad layer 220 formed on the second guide layer 218, and a second contact layer 222 formed on the second clad layer 220.
  • the nitride semiconductor device 200 further includes a first electrode 224 formed on the exposed surface of the first contact layer 212 and a second electrode 226 formed on the second contact layer 222.
  • the substrate 202 is a GaN substrate, but the substrate 202 is not limited to this, and may be a sapphire substrate.
  • the first contact layer 212 is made of a nitride semiconductor, and may be an n-type GaN layer in one example.
  • the first clad layer 214 is formed from a nitride semiconductor and may include, for example, at least one of an n-type GaN layer, an n-type AlGaN layer, and an n-type InGaN layer. In one example, the first clad layer 214 is an n-type AlGaN layer.
  • the first clad layer 214 has a function of confining the light emitted from the active layer 206, and has a bandgap energy larger than the bandgap energy of the first guide layer 216.
  • the first guide layer 216 is formed from a nitride semiconductor and may include, for example, at least one of an n-type GaN layer, an n-type AlGaN layer, and an n-type InGaN layer. In one example, the first guide layer 216 is an n-type InGaN layer.
  • the first guide layer 216 has a function of adjusting the light density in the active layer 206, and has a bandgap energy larger than the bandgap energy of the active layer 206.
  • the active layer 206 can have a quantum well structure including a well layer and a barrier layer having a band gap larger than that of the well layer and sandwiching the well layer.
  • the active layer 206 may have an MQW structure, in which case the active layer 206 comprises a plurality of quantum well structures.
  • the well layer is formed of a nitride semiconductor such as InGaN and the barrier layer is formed of a nitride semiconductor such as InGaN or GaN so that the barrier layer has a larger bandgap than the well layer.
  • a barrier layer made of an AlGaN layer having a bandgap energy larger than that of the barrier layer can be provided between the quantum well structures.
  • the electron block layer 208 is formed on the active layer 206 and is composed of a nitride semiconductor containing acceptor-type impurities.
  • the electron block layer 208 has a function of suppressing the outflow of electrons from the active layer 206 and increasing the recombination efficiency of electrons and holes.
  • the electron block layer 208 is an AlGaN layer (p-type AlGaN layer) doped with acceptor-type impurities. By doping the electron block layer 208 with acceptor-type impurities, the barrier to electrons in the electron block layer 208 can be increased.
  • the electron block layer 208 may have a thickness of, for example, 10 nm or more and 150 nm or less.
  • the electronic block layer 208 has an upper surface 208A (first surface) in contact with the second guide layer 218 and a bottom surface 208B (second surface) opposite to the upper surface 208A in the thickness direction of the electronic block layer 208. There is. In this embodiment, the bottom surface 208B is in contact with the active layer 206.
  • the upper surface 208A and the bottom surface 208B are planes that intersect with respect to the thickness direction of the electronic block layer 208, and are orthogonal to the thickness direction of the electronic block layer 208 in this embodiment.
  • the electronic block layer 208 can contain at least two acceptor-type impurities.
  • acceptor-type impurities include Zn and Mg.
  • the Zn concentration profile along the thickness direction of the electron block layer 208 is different from the Mg concentration profile along the thickness direction of the electron block layer 208.
  • the maximum concentration of Zn in the electron block layer 208 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less. Further, in one example, the maximum concentration of Mg in the electron block layer 208 is 1 ⁇ 10 19 cm -3 or more and 1 ⁇ 10 20 cm -3 or less.
  • the electron block layer 208 contains acceptor-type impurities, it is possible to suppress the outflow of electrons from the active layer 206 and increase the electron and hole recombination efficiency.
  • the second guide layer 218 is formed from a nitride semiconductor and includes, for example, at least one of a p-type GaN layer and a p-type InGaN layer. In one example, the second guide layer 218 is a p-type GaN layer.
  • the second guide layer 218 has a function of adjusting the light density in the active layer 206 and has a bandgap energy larger than the bandgap energy of the active layer 206.
  • the second clad layer 220 is formed from a nitride semiconductor and includes, for example, at least one of a p-type GaN layer and a p-type InGaN layer. In one example, the second clad layer 220 is a p-type InGaN layer.
  • the second clad layer 220 has a function of confining the light emitted from the active layer 206, and has a bandgap energy larger than the bandgap energy of the second guide layer 218.
  • the second contact layer 222 is formed of a nitride semiconductor, and in one example, it may be a p-type GaN layer.
  • the first electrode 224 and the second electrode 226 can be formed of a metal such as Al, Ti, Au, or Pd, or an alloy consisting of any combination thereof.
  • the first electrode 224 is in ohmic contact with the first contact layer 212
  • the second electrode 226 is in ohmic contact with the second contact layer 222.
  • the electron block layer 208 can include a first region 208R1 and a second region 208R2. However, there is no physical boundary between the first region 208R1 and the second region 208R2.
  • the first region 208R1 and the second region 208R2 are adjacent to each other and are arranged in the thickness direction of the electron block layer 208.
  • the electron block layer 208 includes a first region 208R1 and a second region 208R2 in order from the bottom along the thickness direction. Therefore, it can be said that the first region 208R1 is the lowermost region in the electron block layer 208.
  • the first region 208R1 is a region including the bottom surface 208B and is in contact with the active layer 206.
  • the first region 208R1 is a region in which the concentration of Zn is higher than the concentration of Mg.
  • the second region 208R2 is a region adjacent to the first region 208R1 in the thickness direction of the electron block layer 208.
  • the electron block layer 208 of the present embodiment has a two-layer structure in which the second region 208R2 is laminated on the first region 208R1. Therefore, in this embodiment, the second region 208R2 includes the upper surface 208A.
  • the second region 208R2 is a region where the concentration of Mg is equal to or higher than the concentration of Zn. That is, the electron block layer 208 of the present embodiment has a two-layer structure of a first region 208R1 having a relatively high concentration of Zn and a second region 208R2 having a relatively high concentration of Mg.
  • the first region 208R1 can be made thicker than the second region 208R2. However, the thickness of the first region 208R1 and the second region 208R2 may be the same, and the first region 208R1 may be thinner than the second region 208R2.
  • the Zn concentration profile has a steeper rise than the Mg concentration profile in the vicinity of the bottom surface 208B of the electronic block layer 208. It is formed due to that.
  • FIG. 2 shows a concentration profile of Zn and Mg doped in a part of the GaN layer, but even when a part of the AlGaN layer is doped with Zn and Mg, the concentration profile has the same characteristics as in FIG. Can be obtained. Therefore, even when the electron block layer 208 is formed from AlGaN as in the present embodiment, the concentration profile of Zn doped in the electron block layer 208 has a steep rise in the vicinity of the bottom surface 208B. Further, Mg can be doped into the electron block layer 208 at a relatively high concentration, although the rise of the concentration profile is slower than that of Zn.
  • the first contact layer 212 which is an n-type GaN layer
  • the first clad layer 214 which is an n-type AlGaN layer
  • the first guide layer which is an n-type InGaN layer
  • an active layer 206 having an MQW structure an electron block layer 208 which is a p-type AlGaN layer
  • a second guide layer 218 which is a p-type GaN layer
  • a second clad layer 220 which is a p-type InGaN layer
  • a p-type GaN layer a p-type GaN layer
  • the second contact layer 222 is epitaxially grown. Since these layers are formed of nitride semiconductors having relatively close lattice constants, they can be continuously epitaxially grown.
  • the layer By introducing a doping gas into the growth chamber during the epitaxial growth of the desired layer, the layer can be doped with impurities.
  • doping gases include SiH 4 for doping Si, Cp 2 Mg for doping Mg, DMZn for doping Zn, and the like.
  • SiH 4 is introduced into the chamber during the growth of the layer corresponding to the first nitride semiconductor layer 204 (ie, the first contact layer 212, the first clad layer 214, and the first guide layer 216), and Si Can form an n-type nitride semiconductor layer doped with silane.
  • DMZn and Cp 2 Mg can be introduced into the chamber during the growth of the AlGaN layer corresponding to the electron block layer 208 to form a Zn and Mg-doped p-type AlGaN layer.
  • Cp 2 Mg is introduced into the chamber during the growth of the layer corresponding to the second nitride semiconductor layer 210 (that is, the second guide layer 218, the second clad layer 220, and the second contact layer 222).
  • a p-type nitride semiconductor layer doped with Mg can be formed.
  • the part from the second contact layer 222 to the middle of the first contact layer 212 is removed by mesa etching by, for example, reactive ion etching, and the surface of the first contact layer 212 is exposed. ..
  • the first electrode 224 can be formed on the surface of the exposed first contact layer 212
  • the second electrode 226 can be formed on the second contact layer 222, for example, by vapor deposition.
  • the acceptor-type impurities doped in the electron block layer 208 include Zn and Mg, and the concentration profile of Zn along the thickness direction of the electron block layer 208 is the concentration of Mg along the thickness direction of the electron block layer 208. It is different from the profile.
  • the concentration of Zn is higher than the concentration of Mg. Therefore, the electron block layer 208 can contain a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 208B as compared with the case where only Mg is doped as an acceptor-type impurity.
  • the concentration of Mg is equal to or higher than the concentration of Zn. Therefore, the electron block layer 208 can contain more acceptor-type impurities as a whole as compared with the case where only Zn is doped as an acceptor-type impurity.
  • the electron outflow suppression performance of the electron block layer 208 from the active layer 206 is improved, and as a result, the light emission of the nitride semiconductor device 200 is improved. It is possible to suppress a decrease in efficiency and achieve high brightness.
  • the third embodiment has the following effects.
  • (3-1) The nitride semiconductor device 200 includes an electron block layer 208 formed on the active layer 206, and the electron block layer 208 is composed of a nitride semiconductor containing acceptor-type impurities.
  • the acceptor-type impurities include Zn and Mg, and the concentration profile of Zn along the thickness direction of the electron block layer 208 is different from the concentration profile of Mg along the thickness direction of the electron block layer 208.
  • the electron outflow suppression performance of the electron block layer 208 from the active layer 206 can be improved as compared with the case where the acceptor type impurities contained in the electron block layer 208 are only Mg. Therefore, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 200 and achieve high luminance.
  • the maximum concentration of Zn in the electron block layer 208 is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less, and the maximum concentration of Mg in the electron block layer 208 is 1 ⁇ . It is 10 19 cm -3 or more and 1 ⁇ 10 20 cm -3 or less.
  • the concentrations of both Zn and Mg contained in the electron block layer 208 are relatively high, the electron outflow suppression performance of the electron block layer 208 from the active layer 206 can be improved. Therefore, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 200 and achieve high luminance.
  • the concentration of Zn is higher than the concentration of Mg.
  • the electron block layer 208 contains Zn having a density profile with a steep rise in the first region 208R1
  • the electron block layer 208 contains a higher concentration of acceptor-type impurities in the vicinity of the bottom surface 208B. be able to. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 208 from the active layer 206. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 200 and achieve high brightness.
  • the concentration of Mg is equal to or higher than the concentration of Zn. According to this configuration, since the electron block layer 208 contains Mg capable of increasing the concentration in the second region 208R2, the electron block layer 208 can contain a larger amount of acceptor-type impurities as a whole. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 208 from the active layer 206. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 200 and achieve high brightness.
  • the first region 208R1 of the electron block layer 208 is thicker than the second region 208R2.
  • the electron block layer 208 can contain more Zn having a density profile having a relatively steep rising edge in the vicinity of the bottom surface 208B of the electron block layer 208. Therefore, it is possible to improve the electron outflow suppression performance of the electron block layer 208 from the active layer 206. As a result, it is possible to suppress a decrease in the luminous efficiency of the nitride semiconductor device 200 and achieve high brightness.
  • the gate layer 22 includes the first region 22R1 and the second region 22R2, but the present invention is not limited to this, and the gate layer 22 has a Zn concentration higher than that of Mg. Higher third region 22R3 may be further included.
  • the third region 22R3 is a region adjacent to the second region 22R2 in the thickness direction of the gate layer 22.
  • the third region 22R3 can include the upper surface 22A of the gate layer 22. That is, the gate layer 22 may have a laminated structure of three or more layers.
  • the maximum concentration of Mg in the gate layer 22 may be higher than the maximum concentration of Zn.
  • the second region 22R2 is made thicker than the first region 22R1, the overall impurity concentration of the gate layer 22 can be increased.
  • the present invention is not limited to this, and the maximum concentration of Zn may be higher than the maximum concentration of Mg.
  • the acceptor-type impurity contained together with Mg in the gate layer 22 is Zn, but the present invention is not limited to this, and the depth of the acceptor level from the valence band in the GaN layer is not limited to this. Any impurity having an Et- Ev of 0.2 eV or more and less than 0.6 eV can be used together with Mg.
  • the electronic block layer 110 includes the first region 110R1 and the second region 110R2, but the present invention is not limited to this, and the electron block layer 110 has a Zn concentration of Mg. It may further include a higher third region 110R3.
  • the third region 110R3 is a region adjacent to the second region 110R2 in the thickness direction of the electron block layer 110.
  • the third region 110R3 can include the upper surface 110A of the electron block layer 110. That is, the electronic block layer 110 may have a laminated structure of three or more layers.
  • the maximum concentration of Mg in the electronic block layer 110 may be higher than the maximum concentration of Zn.
  • the second region 110R2 is made thicker than the first region 110R1, the overall impurity concentration of the electron block layer 110 can be increased.
  • the present invention is not limited to this, and the maximum concentration of Zn may be higher than the maximum concentration of Mg.
  • the electronic block layer 110 includes the first region 110R1 and the second region 110R2, but the present invention is not limited to this, and the concentration of Mg is not limited to the entire region of the electronic block layer 110. It may be higher than the concentration of Zn. In this case, the maximum concentration of Mg in the electron block layer 110 may be at least twice the maximum concentration of Zn.
  • the electron block layer 208 includes the first region 208R1 and the second region 208R2, but the present invention is not limited to this, and the electron block layer 208 has a Zn concentration of Mg. It may further include a higher third region 208R3.
  • the third region 208R3 is a region adjacent to the second region 208R2 in the thickness direction of the electron block layer 208.
  • the third region 208R3 can include the upper surface 208A of the electron block layer 208. That is, the electron block layer 208 may have a laminated structure of three or more layers.
  • the maximum concentration of Mg in the electron block layer 208 may be higher than the maximum concentration of Zn.
  • the second region 208R2 is made thicker than the first region 208R1, the overall impurity concentration of the electron block layer 208 can be increased.
  • the present invention is not limited to this, and the maximum concentration of Zn may be higher than the maximum concentration of Mg.
  • the electron block layer 208 includes the first region 208R1 and the second region 208R2, but the present invention is not limited to this, and the concentration of Mg is not limited to the entire region of the electron block layer 208. It may be higher than the concentration of Zn. In this case, the maximum concentration of Mg in the electron block layer 208 may be at least twice the maximum concentration of Zn.
  • an insulating layer such as SiO 2 for confining the current may be provided on the second contact layer 222. This makes it possible to increase the current density in the active layer 206.
  • the term “on” as used in this disclosure includes the meanings of “on” and “above” unless the context clearly indicates otherwise.
  • the expression “the first layer is formed on the second layer” may in some embodiments allow the first layer to contact the second layer and be placed directly on the second layer, but in other embodiments. It is intended that the first layer may be disposed above the second layer without contacting the second layer. That is, the term “on top” does not exclude structures in which another layer is formed between the first and second layers.
  • the above embodiment in which the electron supply layer 18 is formed on the electron traveling layer 16 also has a structure in which an intermediate layer is located between the electron supply layer 18 and the electron traveling layer 16 in order to stably form the 2DEG 20. include.
  • the Z-axis direction used in this disclosure does not necessarily have to be the vertical direction, and does not have to be exactly the same as the vertical direction. Accordingly, the various structures according to the present disclosure (eg, the structure shown in FIG. 1) are described herein "upper” and “lower” in the Z-axis direction as “upper” and “lower” in the vertical direction. Not limited to being.
  • the X-axis direction may be the vertical direction
  • the Y-axis direction may be the vertical direction.
  • the gate electrode (24) formed on the gate layer (22) and A source electrode (28) and a drain electrode (30) in contact with the electron supply layer (18) are provided.
  • the acceptor-type impurities include zinc and magnesium, and the acceptor-type impurities include zinc and magnesium.
  • the zinc concentration profile along the thickness direction of the gate layer (22) is different from the magnesium concentration profile along the thickness direction of the gate layer (22).
  • the gate layer (22) has a first surface (22A) in contact with the gate electrode (24) and a second surface opposite to the first surface (22A) in the thickness direction of the gate layer (22).
  • Has (22B) and The gate layer (22) is The first region (22R1) including the second surface (22B) and The gate layer (22) includes a second region (22R2) adjacent to the first region (22R1) in the thickness direction.
  • the concentration of the zinc is higher than the concentration of the magnesium.
  • the concentration of the magnesium is equal to or higher than the concentration of the zinc.
  • the gate layer (22) has a two-layer structure in which the second region (22R2) is laminated on the first region (22R1).
  • the second region (22R2) of the gate layer (22) includes the first surface (22A) of the gate layer (22).
  • the first region (22R1) of the gate layer (22) is thinner than the second region (22R2).
  • the nitride semiconductor device (10) according to Supplementary A2 or A3.
  • (Appendix B1) The first nitride semiconductor layer (106; 204) and An active layer (108; 206) formed on the first nitride semiconductor layer (106; 204) and having a quantum well structure, An electron block layer (110; 208) formed on the active layer (108; 206) and composed of a nitride semiconductor containing acceptor-type impurities.
  • a second nitride semiconductor layer (112; 210) formed on the electron block layer (110; 208) is provided.
  • the acceptor-type impurities include magnesium and zinc, and the acceptor-type impurities include magnesium and zinc.
  • the zinc concentration profile along the thickness direction of the electron block layer (110; 208) is different from the magnesium concentration profile along the thickness direction of the electron block layer (110; 208).
  • Nitride semiconductor device (100; 200).
  • the maximum concentration of the zinc in the electron block layer (110; 208) is 1 ⁇ 10 18 cm -3 or more and 2 ⁇ 10 19 cm -3 or less.
  • the maximum concentration of the magnesium in the electron block layer (110; 208) is 1 ⁇ 10 19 cm -3 or more and 1 ⁇ 10 20 cm -3 or less.
  • the nitride semiconductor device (100; 200) according to Supplementary note B1.
  • the electron block layer (110; 208) has a first surface (110A; 208A) in contact with the second nitride semiconductor layer (112; 210) and a second surface (110B) in contact with the active layer (108; 206). With 208B)
  • the electron block layer (110; 208) includes a first region (110R1; 208R1) including the second surface (110B; 208B). In the first region (110R1; 208R1), the concentration of the zinc is higher than the concentration of the magnesium.
  • the nitride semiconductor device (100; 200) according to Supplementary note B1 or B2.
  • the electron block layer (110; 208) further includes a second region (110R2; 208R2) adjacent to the first region (110R1; 208R1) in the thickness direction of the electron block layer (110; 208).
  • the concentration of magnesium is equal to or higher than the concentration of zinc.
  • the electron block layer (110; 208) has a two-layer structure in which the second region (110R2; 208R2) is laminated on the first region (110R1; 208R1).
  • the second region (110R2; 208R2) of the electron block layer (110; 208) includes the first surface (110A; 208A) of the electron block layer (110; 208).
  • the nitride semiconductor device (100; 200) according to Appendix B4.
  • the first region (110R1; 208R1) of the electron block layer (110; 208) is thicker than the second region (110R2; 208R2).
  • the nitride semiconductor device (100; 200) according to Supplementary note B4 or B5.
  • the first region (110R1; 208R1) of the electron block layer (110; 208) is thinner than the second region (110R2; 208R2).
  • the nitride semiconductor device (100; 200) according to Supplementary note B4 or B5.
  • the electron block layer (110; 208) is formed of AlGaN containing the acceptor-type impurities.
  • the nitride semiconductor device (100; 200) according to any one of Supplementary note B1 to B9.
  • the electron block layer (110; 208) has a thickness of 10 nm or more and 150 nm or less.
  • the nitride semiconductor device (100; 200) according to any one of Supplementary note B1 to B10.
  • the first nitride semiconductor layer (106) includes a first contact layer (106).
  • the second nitride semiconductor layer (112) includes a second contact layer (112).
  • the nitride semiconductor device (100) according to any one of Supplementary note B1 to B11.
  • the first nitride semiconductor layer (204) includes a first contact layer (212), a first clad layer (214) formed on the first contact layer (212), and the first clad layer (214).
  • the second nitride semiconductor layer (210) includes a second guide layer (218), a second clad layer (220) formed on the second guide layer (218), and the second clad layer (220).
  • the nitride semiconductor device (200) according to any one of the appendices B1 to B11.
  • the nitride semiconductor device (100; 200) is a light emitting device.
  • the nitride semiconductor device (100; 200) according to any one of Supplementary note B1 to B13.
  • Nitride semiconductor device 12 ... Substrate 14 ... Buffer layer 16 ; Electronic traveling layer 18 ... Electronic supply layer 22 ... Gate layer 22A ... Top surface (first surface) 22B ... Bottom surface (second surface) 22R1 ... 1st region 22R2 ... 2nd region 24 ... Gate electrode 26 ... Passivation layer 28 ... Source electrode 30 ... Drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

窒化物半導体装置（１０）は、窒化物半導体によって構成された電子走行層（１６）と、電子走行層（１６）上に形成され、電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、電子供給層（１８）上に形成され、電子供給層（１８）よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、ゲート層（２２）上に形成されたゲート電極（２４）と、電子供給層（１８）に接しているソース電極（２８）およびドレイン電極（３０）とを備えている。アクセプタ型不純物は、亜鉛およびマグネシウムを含み、ゲート層（２２）の厚さ方向に沿った亜鉛の濃度プロファイルは、ゲート層（２２）の厚さ方向に沿ったマグネシウムの濃度プロファイルとは相違している。

Description

窒化物半導体装置
　本開示は、窒化物半導体装置に関する。
　近年、窒化物半導体をアクティブ領域の主材料に用いた高電子移動度トランジスタ（以下、ＨＥＭＴという）が提案されており、パワーデバイスへの応用が展開しつつある。窒化物半導体は、III-V族半導体においてV族元素に窒素を用いた半導体である。典型的なシリコンカーバイド（ＳｉＣ）パワーデバイスと比較すると、窒化物半導体を用いたパワーデバイスは、ＳｉＣパワーデバイスと同様に低オン抵抗の特徴を有することに加えて、ＳｉＣパワーデバイスよりも高速・高周波動作可能なデバイスとして認知されている。
　ＨＥＭＴなどのパワートランジスタでは、フェールセーフの観点から、ゲート電圧が印加されていないゼロバイアス時にソース－ドレイン間の電流経路（チャネル）を遮断するノーマリーオフ動作が求められる。特許文献１は、ノーマリーオフ型のパワートランジスタを実現するＨＥＭＴを記載している。
　特許文献１に記載されたＨＥＭＴでは、電子走行層とも呼ばれる窒化ガリウム（ＧａＮ）層と、電子走行層の上に積層され、電子供給層とも呼ばれる窒化アルミニウムガリウム（ＡｌＧａＮ）層とがヘテロ接合されている。この電子走行層と電子供給層との間のヘテロ接合界面付近の位置においてＧａＮ層に２次元電子ガス（２ＤＥＧ）がチャネルとして形成されている。電子供給層の上には、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）がゲート電極の直下の領域に設けられている。このｐ型ＧａＮ層に含まれるアクセプタ型不純物の存在により、ゲート電極の直下の領域における電子走行層のチャネルが消失してノーマリーオフ動作が実現される。そして、ゲート電極に適切なオン電圧を印加することで、ゲート電極の直下の領域における電子走行層にチャネルが誘起されて、ソース－ドレイン間が導通される。
特開２０１７－７３５０６号公報
　特許文献１に記載されるようなＨＥＭＴにおいて、確実なノーマリーオフ動作を達成するためには、十分な大きさの閾値電圧を有することが望ましい。概して、ＨＥＭＴの閾値電圧を高くすることは、オン抵抗の低減とトレードオフの関係にあるため、オン抵抗の上昇を抑制しつつ高い閾値電圧を実現することが求められている。
　本開示の一態様による窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層上に形成され、前記電子供給層よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、前記ゲート層上に形成されたゲート電極と、前記電子供給層に接しているソース電極およびドレイン電極とを備えている。前記アクセプタ型不純物は、亜鉛およびマグネシウムを含み、前記ゲート層の厚さ方向に沿った前記亜鉛の濃度プロファイルは、前記ゲート層の厚さ方向に沿った前記マグネシウムの濃度プロファイルとは相違している。
　この構成によれば、ゲート層に含まれるアクセプタ型不純物がマグネシウムのみの場合と比較して、ゲート層直下の領域における２ＤＥＧの空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置の閾値電圧を高めることができる。
　本開示の窒化物半導体装置によれば、オン抵抗の上昇を抑制しつつ閾値電圧を高めることができる。
図１は、第１実施形態に係る例示的な窒化物半導体装置の概略断面図である。 図２は、窒化ガリウム層の一部にドーピングされた亜鉛およびマグネシウムの濃度プロファイルを示すグラフである。 図３は、実施例および２つの比較例の窒化物半導体装置のドレイン電流Ｉｄ－ゲート電圧Ｖｇ特性を示すグラフである。 図４は、実施例および２つの比較例の窒化物半導体装置のドレイン電流Ｉｄ－ゲート電圧Ｖｇ特性を示すグラフである。 図５は、第１実施形態の変更例に係る例示的な窒化物半導体装置の概略断面図である。 図６は、変更例に係る窒化物半導体装置のゲート層に対応する窒化ガリウム層にコドープされた亜鉛およびマグネシウムの濃度プロファイルを示すグラフである。 図７は、第２実施形態に係る例示的な窒化物半導体装置の概略断面図である。 図８は、第３実施形態に係る例示的な窒化物半導体装置の概略断面図である。
　以下、添付図面を参照して本開示における窒化物半導体装置のいくつかの実施形態を説明する。
　なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
　以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
　［第１実施形態］
　図１は、第１実施形態に係る例示的な窒化物半導体装置１０の概略断面図である。なお、本開示において使用される「平面視」という用語は、図１に示される互いに直交するＸＹＺ軸のＺ軸方向に窒化物半導体装置１０を視ることをいう。また、図１に示される窒化物半導体装置１０において、＋Ｚ方向を上、－Ｚ方向を下、＋Ｘ方向を右、－Ｘ方向を左と定義する。特に断りが無い場合、「平面視」とは、窒化物半導体装置１０をＺ軸に沿って上方から視ることを指す。
　窒化物半導体装置１０は、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）である。また、窒化物半導体装置１０は、ノーマリーオフ型トランジスタである。
　窒化物半導体装置１０は、基板１２と、基板１２上に形成されたバッファ層１４と、バッファ層１４上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。
　基板１２としては、例えばシリコン（Ｓｉ）基板を用いることができる。あるいは、Ｓｉ基板に代えて、シリコンカーバイド（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板、またはサファイア基板を用いることもできる。基板１２の厚さは、例えば２００μｍ以上１５００μｍ以下とすることができる。
　バッファ層１４は、基板１２と電子走行層１６との間に位置し、基板１２と電子走行層１６との間の格子不整合を緩和することができる任意の材料から形成され得る。また、バッファ層１４は、１つまたは複数の窒化物半導体層を含むことができ、例えば、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるアルミニウム（Ａｌ）組成を有するグレーテッドＡｌＧａＮ層のうちの少なくとも１つを含んでもよい。例えば、バッファ層１４は、ＡｌＮの単膜、ＡｌＧａＮの単膜、ＡｌＧａＮ／ＧａＮ超格子構造を有する膜、ＡｌＮ／ＡｌＧａＮ超格子構造を有する膜、またはＡｌＮ／ＧａＮ超格子構造を有する膜などによって構成されてもよい。
　一例において、バッファ層１４は、基板１２上に形成されたＡｌＮ層である第１バッファ層と、ＡｌＮ層上に形成されたＡｌＧａＮ層である第２バッファ層を含むことができる。第１バッファ層は、例えば、約２００ｎｍの厚さを有するＡｌＮ層であってよく、第２バッファ層は、例えば、約１００ｎｍの厚さを有するＡｌＧａＮ層であってよい。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。
　電子走行層１６は、窒化物半導体によって構成されており、例えば、ＧａＮ層であってよい。電子走行層１６の厚さは、例えば、０．５μｍ以上２μｍ以下とすることができる。なお、電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入して電子走行層１６の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えばＣであり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。すなわち、電子走行層１６は、不純物濃度の異なる複数のＧａＮ層、一例では、ＣドープＧａＮ層と、ノンドープＧａＮ層とを含むことができる。この場合、ＣドープＧａＮ層は、バッファ層１４上に形成され、０．５μｍ以上２μｍ以下の厚さを有することができる。ＣドープＧａＮ層中のＣ濃度は、５×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下とすることができる。ノンドープＧａＮ層は、ＣドープＧａＮ層上に形成され、０．０５μｍ以上０．３μｍ以下の厚さを有することができる。ノンドープＧａＮ層は、電子供給層１８と接している。一例では、電子走行層１６は、厚さ約０．１μｍのノンドープＧａＮ層と、厚さ約０．９μｍのＣドープＧａＮ層とを含んでおり、ＣドープＧａＮ層中のＣ濃度は約１×１０１８ｃｍ－３である。
　電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されており、例えば、ＡｌＧａＮ層であってよい。窒化物半導体では、Ａｌ組成が高いほどバンドギャップが大きくなる。このため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有している。一例においては、電子供給層１８は、ＡｌｘＧａ１－ｘＮによって構成され、ｘは０＜ｘ＜０．４であり、より好ましくは、０．１＜ｘ＜０．３である。電子供給層１８は、例えば５ｎｍ以上２０ｎｍ以下の厚さを有することができる。
　電子走行層１６と電子供給層１８とは、バルク領域では異なる格子定数を有する。したがって、電子走行層１６と電子供給層１８との間には格子不整合が生じている。電子走行層１６および電子供給層１８の自発分極と、電子供給層１８のヘテロ接合部が受ける圧縮応力に起因するピエゾ分極とによって、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の距離）において電子走行層１６内には２次元電子ガス（２ＤＥＧ）２０が広がっている。
　窒化物半導体装置１０は、さらに、電子供給層１８上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、パッシベーション層２６と、パッシベーション層２６を貫通して電子供給層１８と接しているソース電極２８およびドレイン電極３０とを含む。
　ゲート層２２は、電子供給層１８上に形成され、電子供給層１８よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されている。ゲート層２２は、例えばＡｌＧａＮ層である電子供給層１８よりも小さなバンドギャップを有する任意の材料から形成され得る。一例では、ゲート層２２は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）である。ゲート層２２は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有し、矩形状、台形状、またはリッジ状の断面を有することができる。
　ゲート層２２は、ゲート電極２４に接する上面２２Ａ（第１面）と、ゲート層２２の厚さ方向において上面２２Ａとは反対側の底面２２Ｂ（第２面）とを有している。本実施形態では、底面２２Ｂは、電子供給層１８に接している。上面２２Ａおよび底面２２Ｂは、ゲート層２２の厚さ方向（図１のＺ方向）に対して交差する面であり、本実施形態ではゲート層２２の厚さ方向に対して直交している。
　ゲート層２２は、少なくとも２つのアクセプタ型不純物を含むことができる。一例では、アクセプタ型不純物は、亜鉛（Ｚｎ）およびマグネシウム（Ｍｇ）を含む。ゲート層２２の厚さ方向に沿ったＺｎの濃度プロファイルは、ゲート層２２の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　ＭｇがドーピングされたＧａＮにおける価電子帯からのアクセプタ準位の深さＥｔ－Ｅｖは、約０．２ｅＶである。また、ＺｎがドーピングされたＧａＮにおける価電子帯からのアクセプタ準位の深さＥｔ－Ｅｖは、約０．３ｅＶである。したがって、ＭｇおよびＺｎのどちらをドーパントとして用いたとしても、ｐ型ＧａＮ層を得ることができる。
　ゲート層２２中のＺｎの最大濃度は、一例では、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。また、ゲート層２２中のＭｇの最大濃度は、一例では、１×１０１９ｃｍ－３以上２×１０１９ｃｍ－３以下である。
　上記のように、ゲート層２２にアクセプタ型不純物が含まれることによって、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられる。このため、ゲート層２２の直下の領域において、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルは、フェルミ準位とほぼ同じか、またはそれよりも大きくなる。したがって、ゲート電極２４に電圧を印加していないゼロバイアス時において、ゲート層２２の直下の領域における電子走行層１６には、２ＤＥＧ２０が形成されない。一方、ゲート層２２の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。
　このように、アクセプタ型不純物がドーピングされたゲート層２２の存在によりゲート層２２の直下の領域で２ＤＥＧ２０が空乏化され、この結果、窒化物半導体装置１０のノーマリーオフ動作が実現される。ゲート電極２４に適切なオン電圧が印加されると、ゲート電極２４の直下の領域における電子走行層１６に２ＤＥＧ２０によるチャネルが形成されて、ソース－ドレイン間が導通する。
　ゲート電極２４は、ゲート層２２上に形成されている。図１では、ゲート電極２４は、ゲート層２２の上面２２Ａの一部に形成されている。これに限定されず、ゲート電極２４は、ゲート層２２の上面２２Ａの全体に形成されていてもよく、またはゲート層２２の上面２２Ａから側面の一部に延びていてもよい。ゲート電極２４は、１つまたは複数の金属層によって構成されており、一例では窒化チタン（ＴｉＮ）層である。あるいは、ゲート電極２４は、Ｔｉからなる第１金属層と、第１金属層上に設けられＴｉＮからなる第２金属層とによって構成されてもよい。ゲート電極２４の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下であってよい。ゲート電極２４は、ゲート層２２とショットキー接合を形成することができる。
　パッシベーション層２６は、電子供給層１８、ゲート層２２、およびゲート電極２４を覆っている。パッシベーション層２６は、例えば、窒化シリコン（ＳｉＮ）層、二酸化シリコン（ＳｉＯ２）層、酸窒化シリコン（ＳｉＯＮ）層、アルミナ（Ａｌ２Ｏ３）層、ＡｌＮ層、および酸窒化アルミニウム（ＡｌＯＮ）層のうちのいずれか１つか、またはそれらのうちの２つ以上の任意の組み合わせから構成され得る。一例では、パッシベーション層２６はＳｉＮ層であってよい。パッシベーション層２６は、電子供給層１８の上面の一部と、ゲート層２２の側面および上面２２Ａと、ゲート電極２４の側面および上面とを直接的に覆うことができる。
　パッシベーション層２６は、ソースコンタクトホール２６Ａおよびドレインコンタクトホール２６Ｂを含み、ソース電極２８およびドレイン電極３０はそれぞれ、ソースコンタクトホール２６Ａおよびドレインコンタクトホール２６Ｂを介して電子供給層１８とオーミック接触している。ソースコンタクトホール２６Ａおよびドレインコンタクトホール２６Ｂの各々は、ゲート層２２から離間されている。
　ソース電極２８およびドレイン電極３０は、１つまたは複数の金属層（例えば、Ｔｉ、Ａｌ、ＴｉＮなど）によって構成されている。ソース電極２８は、ソース電極部２８Ａと、ソース電極部２８Ａに連続するソースフィールドプレート部２８Ｂとを含む。
　ソース電極部２８Ａは、ソースコンタクトホール２６Ａに充填された充填領域と、充填領域と一体に形成され、平面視においてソースコンタクトホール２６Ａの周辺領域およびゲート電極２４の上方の領域に位置する上部領域とを含む。ソースフィールドプレート部２８Ｂは、ソース電極部２８Ａの上部領域と一体に形成され、平面視において、ゲート層２２の端部からドレイン電極３０に向かって延出するようにパッシベーション層２６上に設けられている。ソースフィールドプレート部２８Ｂは、ゲート電極２４にゲート電圧が印加されていないゼロバイアス時に、ソースフィールドプレート部２８Ｂの直下の領域に空乏層を伸ばし、ゲート電極２４の端部近傍の電界集中を緩和する役割を果たす。
　次に、図１および図２を参照して、本実施形態のゲート層２２中のアクセプタ型不純物の濃度プロファイルについて詳細に説明する。
　図１に示すように、ゲート層２２は、第１領域２２Ｒ１と、第２領域２２Ｒ２とを含むことができる。ただし、第１領域２２Ｒ１と、第２領域２２Ｒ２との間に物理的な境界はない。第１領域２２Ｒ１および第２領域２２Ｒ２は、互いに隣接しており、ゲート層２２の厚さ方向に配列されている。詳細には、ゲート層２２は、厚さ方向に沿って下から順に、第１領域２２Ｒ１と、第２領域２２Ｒ２とを含んでいる。このため、第１領域２２Ｒ１は、ゲート層２２における最下部の領域であるともいえる。
　第１領域２２Ｒ１は、底面２２Ｂを含む領域であり、電子供給層１８と接している。第１領域２２Ｒ１は、Ｚｎの濃度がＭｇの濃度よりも高い領域である。
　第２領域２２Ｒ２は、ゲート層２２の厚さ方向において第１領域２２Ｒ１に隣接する領域である。本実施形態のゲート層２２は、第１領域２２Ｒ１上に第２領域２２Ｒ２が積層された二層構造を有している。したがって、本実施形態では、第２領域２２Ｒ２は、上面２２Ａを含む。
　第２領域２２Ｒ２は、Ｍｇの濃度がＺｎの濃度以上となっている領域である。すなわち、本実施形態のゲート層２２は、相対的にＺｎの濃度が高い第１領域２２Ｒ１と、相対的にＭｇの濃度が高い第２領域２２Ｒ２との二層構造を有している。
　第１領域２２Ｒ１は、第２領域２２Ｒ２よりも厚くすることができる。ただし、これに限られず、第１領域２２Ｒ１および第２領域２２Ｒ２の厚さは同一であってもよいし、第１領域２２Ｒ１が第２領域２２Ｒ２よりも薄くてもよい。
　上述のようなゲート層２２の第１領域２２Ｒ１および第２領域２２Ｒ２は、ゲート層２２の底面２２Ｂ近傍において、Ｚｎの濃度プロファイルが、Ｍｇの濃度プロファイルよりも急峻な立ち上がりを有していることに起因して形成されている。ＺｎおよびＭｇの濃度プロファイルについて、図２を参照して説明する。
　図２は、ＧａＮ層の一部にドーピングされたＺｎおよびＭｇの濃度プロファイルを示している。ＺｎおよびＭｇの濃度は、二次イオン質量分析法を用いて測定することができる。図２に示されるグラフの横軸はＧａＮ層の深さを示し、横軸の右から左へ進む方向が、ＧａＮ層の成長方向である。グラフの縦軸は、ＺｎおよびＭｇの濃度を示している。グラフ中、Ｚｎの濃度は実線で、Ｍｇの濃度は破線で示されている。
　ドープ領域Ｄ１（図２に示されるグラフ中、ドットハッチングを付された領域）は、ＧａＮ層の連続的な成長中、ＺｎまたはＭｇのドーピングガスが供給された領域を表す。これは、ＧａＮ層の成長中、各ドーピングガスの供給が、図２に示されるドープ領域Ｄ１の右端において開始され、ドープ領域Ｄ１の左端において停止されたことを意味する。図２に示されるグラフは、ＧａＮ層の一部にＺｎのみをドーピングしたサンプルを測定した結果と、ＧａＮ層の一部にＭｇのみをドーピングしたサンプルを測定した結果とを重ね合わせたものである。
　なお、図２に測定結果が示されているサンプルでは、ドーピングガスの供給停止後もＧａＮ層の成長が続行されているが、窒化物半導体装置１０のゲート層２２の形成においては、ドーピングガスの供給およびゲート層２２を構成するＧａＮ層の原料ガスの供給は、ほぼ同時に停止することができる。
　ＺｎおよびＭｇ濃度プロファイルを比較すると、Ｚｎの濃度の方がＭｇの濃度よりも急峻な立ち上がりおよび立ち下がりを有している。これは、成長チャンバにＭｇドーピングガスを導入しても、成長中の層内にＭｇがすぐには取り込まれない遅延現象、およびガス導入を止めてもチャンバ内に残留したＭｇによって意図せずＭｇがドーピングされるメモリ効果に起因し得る。Ｚｎのドーピングでは、Ｍｇのような遅延現象およびメモリ効果の影響が少ないため、Ｍｇと比較して急峻な立ち上がりおよび立ち下がりを有する濃度プロファイルを得ることができる。
　ここで、ゲート層２２にＺｎおよびＭｇをコドープした場合であっても、ゲート層２２の厚さ方向に沿ったＺｎおよびＭｇの濃度プロファイルは、図２に示されるような立ち上がりを有する。すなわち、上記のようなＺｎとＭｇの濃度プロファイルの違いに起因して、本実施形態のゲート層２２では、電子供給層１８に接する第１領域２２Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高くなっており、第２領域２２Ｒ２においてＭｇの濃度はＺｎの濃度以上となっている。
　ＺｎおよびＭｇの濃度プロファイルが示すように、ＺｎおよびＭｇの濃度は、ゲート層２２の厚さ方向に応じて変動している。このため、ＺｎおよびＭｇの最大濃度とは、ゲート層２２の厚さ方向において最も濃度が高くなる位置における濃度である。
　次に、窒化物半導体装置１０の製造方法の一例を概略的に説明する。
　例えばＳｉ基板である基板１２上に、有機金属気相成長法（以下、ＭＯＣＶＤ法という）を用いて、ＡｌＮ層およびＡｌＧａＮ層（バッファ層１４に対応）、ＧａＮ層（電子走行層１６に対応）、ＡｌＧａＮ層（電子供給層１８に対応）、ならびにｐ型ＧａＮ層（ゲート層２２に対応）をエピタキシャル成長させる。これらの層は、格子定数の比較的近い窒化物半導体から形成されているため、連続的にエピタキシャル成長させることができる。
　所望の層のエピタキシャル成長中に、成長チャンバ内にドーピングガスを導入することで、その層に不純物をドーピングすることができる。ドーピングガスの例は、Ｍｇをドーピングするためのビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、Ｚｎをドーピングするためのジメチル亜鉛（ＤＭＺｎ）などを含む。
　窒化物半導体装置１０の製造方法においては、ゲート層２２に対応するＧａＮ層にアクセプタ型不純物がドーピングされ、一例では、アクセプタ型不純物はＺｎおよびＭｇを含む。したがって、ゲート層２２に対応するＧａＮ層の成長中にチャンバ内にＤＭＺｎおよびＣｐ２Ｍｇが導入されて、ＺｎおよびＭｇがドーピングされたｐ型ＧａＮ層を形成することができる。
　なお、図２に示す濃度プロファイルでは、Ｚｎの最大濃度はＭｇの最大濃度を下回っているが、プロセス条件によって、Ｚｎの濃度を高めることも可能である。Ｚｎの濃度は、例えば、Ｚｎドーピングガスの流量、ＧａＮ層の成長温度などを制御することにより変化させることができる。しかしながら、ＤＭＺｎの蒸気圧が高いこと、ドーピングガスの供給量の増加には装置上の限界があること、成長温度を変化させることで、例えばカーボン（Ｃ）などの他の望ましくない不純物が増加する場合があることから、Ｚｎの高濃度化には限界がある。一方、Ｍｇは、遅延現象およびメモリ効果の影響があるものの、Ｚｎと比べると高濃度化が容易である。したがって、急峻な立ち上がりおよび立ち下がりを有する濃度プロファイルを得られるＺｎと、高濃度化が可能なＭｇとを組み合わせることで、層全体として所望の濃度プロファイルの不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）を形成することができる。
　ＺｎおよびＭｇがドーピングされたｐ型ＧａＮ層が形成された後、ｐ型ＧａＮ層上に金属層が形成される。ｐ型ＧａＮ層および金属層は、リソグラフィおよびエッチングによってパターニングされて、ゲート層２２およびゲート電極２４が形成される。次いで、パッシベーション層２６が、電子供給層１８、ゲート層２２、およびゲート電極２４の露出した表面全体を覆うように形成される。パッシベーション層２６には、パッシベーション層２６を貫通するソースコンタクトホール２６Ａおよびドレインコンタクトホール２６Ｂが形成される。次いで、ソースコンタクトホール２６Ａおよびドレインコンタクトホール２６Ｂを充填し、かつパッシベーション層２６の露出した表面全体を覆う金属層が形成される。この金属層をリソグラフィおよびエッチングによってパターニングすることにより、ソース電極２８およびドレイン電極３０が形成される。このようにして、図１に示すような窒化物半導体装置１０が得られる。
　以下、本実施形態の作用について説明する。
　ゲート層２２にドーピングされるアクセプタ型不純物は、ＺｎおよびＭｇを含み、ゲート層２２の厚さ方向に沿ったＺｎの濃度プロファイルは、ゲート層２２の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。図１の例では、ゲート層２２の底面２２Ｂを含む第１領域２２Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。したがって、Ｍｇのみがアクセプタ型不純物としてドーピングされる場合と比較して、ゲート層２２は、底面２２Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。
　また、第１領域２２Ｒ１に隣接するゲート層２２の第２領域２２Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。したがって、Ｚｎのみがアクセプタ型不純物としてドーピングされる場合と比較して、ゲート層２２は、全体として、より多くのアクセプタ型不純物を含むことができる。
　このように、ＺｎおよびＭｇをアクセプタ型不純物としてゲート層２２に含めることにより、ゲート層２２直下の領域において２ＤＥＧ２０の空乏化が促進され、その結果、窒化物半導体装置１０の閾値電圧を高めることができる。特に、２ＤＥＧ２０の比較的近くに位置するゲート層２２の第１領域２２Ｒ１において、より高い濃度のアクセプタ型不純物をゲート層２２が含むことは閾値電圧向上に効果的である。
　次に、窒化物半導体装置１０の動作特性を説明する。
　図３および図４は、実施例および２つの比較例の窒化物半導体装置のドレイン電流Ｉｄ－ゲート電圧Ｖｇ特性（以下、Ｉｄ－Ｖｇ特性という）を示している。
　実施例の窒化物半導体装置は、アクセプタ型不純物としてＺｎおよびＭｇがドーピングされたゲート層２２を含む図１の窒化物半導体装置１０に対応し得る。一方、比較例１では、ゲート層にＭｇのみがドーピングされている。また、比較例２では、ゲート層にＺｎのみがドーピングされている。実施例、比較例１、および比較例２の窒化物半導体装置は、ゲート層にドーピングされているアクセプタ型不純物の種類以外は同等である。図３および図４において、実施例、比較例１、および比較例２の窒化物半導体装置のＩｄ－Ｖｇ特性は、それぞれ、実線、破線、および一点鎖線で示されている。
　図３は、実施例、比較例１、および比較例２の窒化物半導体装置のＩｄ－Ｖｇ特性をリニアスケールで示している。図３に示されるように、ゲート電圧Ｖｇが０Ｖの場合、実施例、比較例１、および比較例２のいずれにおいても、ドレイン電流Ｉｄは略ゼロとなっている。したがって、実施例、比較例１、および比較例２の窒化物半導体装置は、いずれもノーマリーオフ型トランジスタとして動作している。
　図４は、実施例、比較例１、および比較例２の窒化物半導体装置のＩｄ－Ｖｇ特性をログスケールで示している。図４において、水平の破線で示される所定のドレイン電流Ｉｄにおけるゲート電圧Ｖｇを閾値電圧と定義する。図４に示されるように、ゲート層にＭｇがドーピングされている比較例１の窒化物半導体装置よりも、ゲート層にＺｎがドーピングされている比較例２の窒化物半導体装置の方が、高い閾値電圧を有している。したがって、遅延現象およびメモリ効果の影響が比較的大きいＭｇの代わりに、ゲート層の底面近傍において比較的急峻な立ち上がりの濃度プロファイルを得ることができるＺｎをゲート層のドーパントとして用いることで、閾値電圧を高めることができる。また、ゲート層にＺｎがドーピングされている比較例２の窒化物半導体装置よりも、ゲート層にＺｎおよびＭｇがドーピングされている実施例の窒化物半導体装置の方が、さらに高い閾値電圧を有している。したがって、ゲート層の底面近傍において比較的急峻な立ち上がりの濃度プロファイルを得られるＺｎと、高濃度化が可能なＭｇとを組み合わせてゲート層にドーピングすることで、閾値電圧をさらに高めることができる。
　第１実施形態は、以下の効果を奏する。
　（１－１）窒化物半導体装置１０は、電子供給層１８上に形成され、電子供給層１８よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２２を備えており、アクセプタ型不純物は、ＺｎおよびＭｇを含み、ゲート層２２の厚さ方向に沿ったＺｎの濃度プロファイルは、ゲート層２２の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　この構成によれば、ゲート層２２に含まれるアクセプタ型不純物がＭｇのみの場合と比較して、ゲート層２２直下の領域における２ＤＥＧ２０の空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置１０の閾値電圧を高めることができる。
　（１－２）ゲート層２２中のＺｎの最大濃度は、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下であり、ゲート層２２中のＭｇの最大濃度は、１×１０１９ｃｍ－３以上２×１０１９ｃｍ－３以下である。
　この構成によれば、ゲート層２２に含まれるＺｎおよびＭｇの両方の濃度が比較的高いため、ゲート層２２直下の領域における２ＤＥＧ２０の空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置１０の閾値電圧を高めることができる。
　（１－３）ゲート層２２の底面２２Ｂを含む第１領域２２Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。
　この構成によれば、ゲート層２２は、急峻な立ち上がりの濃度プロファイルを有するＺｎを第１領域２２Ｒ１において含むため、ゲート層２２は、底面２２Ｂ近傍においてより高い濃度のアクセプタ型不純物を含むことができる。したがって、ゲート層２２直下の領域における２ＤＥＧ２０の空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置１０の閾値電圧を高めることができる。
　（１－４）ゲート層２２の厚さ方向において第１領域２２Ｒ１に隣接する第２領域２２Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。
　この構成によれば、ゲート層２２は、高濃度化が可能なＭｇを第２領域２２Ｒ２において含むため、ゲート層２２は、全体としてより多くのアクセプタ型不純物を含むことができる。したがって、ゲート層２２直下の領域における２ＤＥＧ２０の空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置１０の閾値電圧を高めることができる。
　（１－５）ゲート層２２の第１領域２２Ｒ１は、第２領域２２Ｒ２よりも厚い。
　この構成によれば、ゲート層２２の底面２２Ｂ近傍において比較的急峻な立ち上がりの濃度プロファイルを有するＺｎをゲート層２２により多く含めることができる。したがって、ゲート層２２直下の領域における２ＤＥＧ２０の空乏化が促進され、その結果、オン抵抗の上昇を抑制しつつ窒化物半導体装置１０の閾値電圧を高めることができる。
　［第１実施形態の変更例］
　第１実施形態は、以下のように変更して実施することができる。
　図５は、第１実施形態の変更例に係る例示的な窒化物半導体装置５０の概略断面図である。窒化物半導体装置５０は、ゲート層５２が、Ｍｇの濃度がＺｎの濃度よりも高い領域５２Ｒ１のみによって構成されているという点において、第１実施形態の窒化物半導体装置１０とは相違している。第１実施形態による窒化物半導体装置１０では、ゲート層２２は、相対的にＺｎの濃度が高い第１領域２２Ｒ１と、相対的にＭｇの濃度が高い第２領域２２Ｒ２との二層構造を有している。一方、変更例による窒化物半導体装置５０では、ゲート層５２は、相対的にＭｇの濃度が高い領域５２Ｒ１の単層構造を有している。すなわち、窒化物半導体装置５０のゲート層５２の全領域において、Ｍｇの濃度がＺｎの濃度よりも高い。この場合、領域５２Ｒ１は、上面５２Ａ（第１面）および底面５２Ｂ（第２面）を含む。ゲート層５２中のＭｇの最大濃度は、Ｚｎの最大濃度の少なくとも２倍とすることができる。
　図６は、電子走行層１６に対応するＧａＮ層、電子供給層１８に対応するＡｌＧａＮ層、およびゲート層５２に対応するＧａＮ層が順に積層されたサンプル中のＺｎおよびＭｇの濃度プロファイルを示している。このサンプルでは、ゲート層５２に対応するＧａＮ層中にＺｎおよびＭｇがコドープされている。図６に示されるグラフ中、Ａｌの二次イオン強度が局所的に高い領域が、電子供給層１８であるＡｌＧａＮ層に概ね相当する。
　ＺｎおよびＭｇの濃度は、二次イオン質量分析法を用いて測定することができる。図６のグラフの横軸は測定サンプルの深さを示し、横軸の左端は、ＧａＮ層の上面（ゲート層５２の上面５２Ａに対応）の位置に相当する。グラフの左側の縦軸は、ＺｎおよびＭｇの濃度をログスケールで示し、グラフの右側の縦軸は、Ｎ、Ａｌ、およびＧａの二次イオン強度をログスケールで示している。グラフ中、Ｚｎの濃度は実線で、Ｍｇの濃度は破線で示されている。なお、ＺｎおよびＭｇの濃度の値は、ＧａＮ標準サンプルにより定量されており、ＧａＮ層内でのみ有効である。また、サンプルの表面や界面近傍の濃度は、サンプルの表面粗さの影響により実際の濃度とは異なる可能性がある点に留意されたい。
　電子走行層１６に対応するＧａＮ層においては、ＺｎまたはＭｇのいずれもドーピングされていないため、ＺｎおよびＭｇの濃度はバックグラウンドレベルにある。一方、ゲート層５２に対応するＧａＮ層においては、ＺｎおよびＭｇがコドープされており、ＺｎおよびＭｇの濃度はバックグラウンドレベルを上回っている。Ｍｇの濃度は、ゲート層５２に対応するＧａＮ層の厚さ方向に沿ったどの位置においてもＺｎの濃度よりも高い。
　ゲート層５２に対応するＧａＮ層の厚さ方向に沿ったＺｎの濃度プロファイルは、ゲート層５２に対応するＧａＮ層の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。例えば、ゲート層５２に対応するＧａＮ層の上面と底面との概ね中間の位置（ゲート層５２の上面５２Ａと底面５２Ｂとの概ね中間の位置に相当）において、Ｍｇの濃度は、Ｚｎの濃度の５倍程度である。一方、ゲート層５２に対応するＧａＮ層中、ＡｌＧａＮ層との界面に近い位置（ゲート層５２の底面５２Ｂ近傍に相当）において、Ｍｇの濃度は、Ｚｎの濃度の２～３倍程度である。言い換えると、ゲート層５２に対応するＧａＮ層中のＭｇの濃度とＺｎの濃度との間の差は、電子供給層１８に対応するＡｌＧａＮ層との界面に近づくにつれて小さくなっている。
　このように、ゲート層５２に対応するＧａＮ層に含まれるアクセプタ型不純物のうち、Ｚｎの占める割合は、ＧａＮ層の厚さ方向に沿って変化し、具体的には、ＡｌＧａＮ層との界面（ゲート層５２の底面５２Ｂに相当）に近い位置ほど大きくなる。これは、図２に関連して上述したように、Ｚｎのドーピングにおいては、Ｍｇのドーピングの際に起きるような遅延現象が起きにくいことに起因するものと考えられる。
　図２に示すように、Ｚｎの最大濃度がＭｇの最大濃度に比較的近い場合には、立ち上がりが相対的に早いＺｎの濃度と立ち上がりが相対的に遅いＭｇの濃度との逆転がＧａＮ層中で発生する。その結果、第１実施形態による窒化物半導体装置１０のゲート層２２は、相対的にＺｎの濃度が高い第１領域２２Ｒ１と、相対的にＭｇの濃度が高い第２領域２２Ｒ２とを含む。一方、Ｍｇの最大濃度がＺｎの最大濃度よりも十分（例えば、少なくとも２倍）大きい場合には、Ｚｎの濃度とＭｇの濃度との逆転がＧａＮ層中で発生しない場合がある。図６に示すように、Ｍｇの最大濃度がＺｎの最大濃度の５倍程度である場合には、Ｚｎの濃度がＭｇの濃度を上回ることはない。変更例に係る窒化物半導体装置５０のゲート層５２にコドープされたＺｎおよびＭｇは、図６に示されるものと同様の濃度プロファイルを有することができ、したがって、ゲート層５２は、相対的にＭｇの濃度が高い領域５２Ｒ１のみから構成されている。
　変更例に係る窒化物半導体装置５０の製造方法は、第１実施形態とほぼ同様であるが、ゲート層５２中におけるＭｇの濃度をＺｎの濃度よりも高めるように、Ｃｐ２Ｍｇの流量、成長温度などを含む、ゲート層５２の成長条件が選択されている。
　上記したように、本変更例においては、ゲート層５２の全領域において、Ｍｇの濃度がＺｎの濃度よりも高い。また、ゲート層５２中、Ｍｇの最大濃度は、Ｚｎの最大濃度の少なくとも２倍である。
　この構成によれば、ゲート層５２は、相対的に高い濃度のＭｇを含むことができる。また、Ｚｎの濃度がＭｇの濃度を上回ることはないものの、ゲート層５２の底面５２Ｂ近傍におけるＭｇの濃度の低さをＺｎによって少なくとも部分的に補償することもできる。したがって、ゲート層５２は、アクセプタ型不純物がＭｇのみからなる場合と比較して、特にゲート層５２の底面５２Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。この結果、ゲート層５２直下の領域において２ＤＥＧ２０の空乏化が促進され、オン抵抗の上昇を抑制しつつ窒化物半導体装置５０の閾値電圧を高めることができる。窒化物半導体装置５０は、窒化物半導体装置１０と同様、図３および図４に示されている比較例１（Ｍｇドープ）および比較例２（Ｚｎドープ）の窒化物半導体装置よりも高い閾値電圧を有することができる。
　［第２実施形態］
　次に、第２実施形態の窒化物半導体装置１００について説明する。第１実施形態の窒化物半導体装置１０はＨＥＭＴであったが、第２実施形態の窒化物半導体装置１００は、発光素子である。
　窒化物半導体を用いた発光素子において、活性層の上に電子ブロック層を設けることにより、電子の流出を抑制して、電子および正孔の再結合効率を高める技術が知られている。電子ブロック層としては、Ｍｇをドーピングしたｐ型ＡｌＧａＮ層を用いることができる。
　このような発光素子のさらなる高輝度化を実現するために、電子ブロック層の、活性層からの電子流出抑止性能を向上させて発光効率を改善する技術が求められている。
　図７は、第２実施形態に係る例示的な窒化物半導体装置１００の概略断面図である。
　窒化物半導体装置１００は、窒化物半導体を用いた発光ダイオード（ＬＥＤ）であり、基板１０２と、基板１０２上に形成されたバッファ層１０４と、バッファ層１０４上に形成された第１コンタクト層１０６と、第１コンタクト層１０６上に形成され、量子井戸構造を有する活性層１０８と、活性層１０８上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成された電子ブロック層１１０と、電子ブロック層１１０上に形成された第２コンタクト層１１２とを含む。窒化物半導体装置１００は、さらに、第１コンタクト層１０６の露出された面上に形成された第１電極１１４と、第２コンタクト層１１２上に形成された第２電極１１６とを含む。なお、第２実施形態の第１コンタクト層１０６および第２コンタクト層１１２を、それぞれ第１窒化物半導体層および第２窒化物半導体層ともいう。
　一例では、基板１０２は、サファイア基板であるが、これに限定されず、ＧａＮ基板であってもよい。バッファ層１０４は、基板１０２と第１コンタクト層１０６との間に位置し、基板１０２と第１コンタクト層１０６との間の格子不整合を緩和することができる任意の材料から形成され得る。一例では、バッファ層１０４は、ＡｌＮ層であってよい。別の例では、バッファ層１０４は、５００℃以上６００℃以下の比較的低い温度で成長したＧａＮ層であってもよい。バッファ層１０４は、１００ｎｍ以上５００ｎｍ以下の厚さを有することができる。
　第１コンタクト層１０６は、窒化物半導体から構成され、一例ではｎ型ＧａＮ層であってよい。第１コンタクト層１０６は、１μｍ以上５μｍ以下の厚さを有することができる。
　活性層１０８は、図示は省略するが、井戸層と、井戸層よりも大きなバンドギャップを有し、井戸層を挟み込む障壁層とを含む量子井戸構造を有することができる。活性層１０８は、多重量子井戸（ＭＱＷ）構造を有していてもよく、この場合、活性層１０８は、複数の量子井戸構造を含む。一例では、活性層１０８は、組成の異なる複数のＡｌＢＩｎＧａＮ層を含み、障壁層が井戸層よりも大きなバンドギャップを有するように、障壁層のＩｎ組成比率は井戸層よりも小さい。
　電子ブロック層１１０は、活性層１０８上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されている。電子ブロック層１１０は、活性層１０８からの電子の流出を抑制して、電子および正孔の再結合効率を高める機能を有する。一例では、電子ブロック層１１０は、アクセプタ型不純物がドーピングされたＡｌＧａＮ層（ｐ型ＡｌＧａＮ層）である。電子ブロック層１１０にアクセプタ型不純物がドーピングされていることにより、電子ブロック層１１０の電子に対する障壁を高くすることができる。電子ブロック層１１０は、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有し得る。
　電子ブロック層１１０は、第２コンタクト層１１２に接する上面１１０Ａ（第１面）と、電子ブロック層１１０の厚さ方向において上面１１０Ａとは反対側の底面１１０Ｂ（第２面）とを有している。本実施形態では、底面１１０Ｂは、活性層１０８に接している。上面１１０Ａおよび底面１１０Ｂは、電子ブロック層１１０の厚さ方向に対して交差する面であり、本実施形態では電子ブロック層１１０の厚さ方向に対して直交している。
　電子ブロック層１１０は、少なくとも２つのアクセプタ型不純物を含むことができる。一例では、アクセプタ型不純物は、ＺｎおよびＭｇを含む。電子ブロック層１１０の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層１１０の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　電子ブロック層１１０中のＺｎの最大濃度は、一例では、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。また、電子ブロック層１１０中のＭｇの最大濃度は、一例では、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
　上記のように、電子ブロック層１１０がアクセプタ型不純物を含むことによって、活性層１０８からの電子の流出を抑制して、電子および正孔の再結合効率を高めることができる。
　第２コンタクト層１１２は、窒化物半導体から構成され、一例ではｐ型ＧａＮ層であってよい。第２コンタクト層１１２は、０．２μｍ以上１μｍ以下の厚さを有することができる。
　第１電極１１４および第２電極１１６は、Ａｌ、Ｔｉ、Ａｕ、またはＰｄなどの金属、またはこれらの任意の組み合わせからなる合金によって形成され得る。第１電極１１４は第１コンタクト層１０６に、第２電極１１６は第２コンタクト層１１２に、それぞれオーミック接触している。
　次に、本実施形態の電子ブロック層１１０中のアクセプタ型不純物の濃度プロファイルについて詳細に説明する。
　図７に示すように、電子ブロック層１１０は、第１領域１１０Ｒ１と、第２領域１１０Ｒ２とを含むことができる。ただし、第１領域１１０Ｒ１と、第２領域１１０Ｒ２との間に物理的な境界はない。第１領域１１０Ｒ１および第２領域１１０Ｒ２は、互いに隣接しており、電子ブロック層１１０の厚さ方向に配列されている。詳細には、電子ブロック層１１０は、厚さ方向に沿って下から順に、第１領域１１０Ｒ１と、第２領域１１０Ｒ２とを含んでいる。このため、第１領域１１０Ｒ１は、電子ブロック層１１０における最下部の領域であるともいえる。
　第１領域１１０Ｒ１は、底面１１０Ｂを含む領域であり、活性層１０８と接している。第１領域１１０Ｒ１は、Ｚｎの濃度がＭｇの濃度よりも高い領域である。
　第２領域１１０Ｒ２は、電子ブロック層１１０の厚さ方向において第１領域１１０Ｒ１に隣接する領域である。本実施形態の電子ブロック層１１０は、第１領域１１０Ｒ１上に第２領域１１０Ｒ２が積層された二層構造を有している。したがって、本実施形態では、第２領域１１０Ｒ２は、上面１１０Ａを含む。
　第２領域１１０Ｒ２は、Ｍｇの濃度がＺｎの濃度以上となっている領域である。すなわち、本実施形態の電子ブロック層１１０は、相対的にＺｎの濃度が高い第１領域１１０Ｒ１と、相対的にＭｇの濃度が高い第２領域１１０Ｒ２との二層構造を有している。
　第１領域１１０Ｒ１は、第２領域１１０Ｒ２よりも厚くすることができる。ただし、これに限られず、第１領域１１０Ｒ１および第２領域１１０Ｒ２の厚さは同一であってもよいし、第１領域１１０Ｒ１が第２領域１１０Ｒ２よりも薄くてもよい。
　上述のような電子ブロック層１１０の第１領域１１０Ｒ１および第２領域１１０Ｒ２は、電子ブロック層１１０の底面１１０Ｂ近傍において、Ｚｎの濃度プロファイルが、Ｍｇの濃度プロファイルよりも急峻な立ち上がりを有していることに起因して形成されている。
　図２は、ＧａＮ層の一部にドーピングされたＺｎおよびＭｇの濃度プロファイルを示していたが、ＡｌＧａＮ層の一部にＺｎおよびＭｇをドーピングした場合でも、図２と同様の特徴を有する濃度プロファイルを得ることができる。したがって、本実施形態のように電子ブロック層１１０がＡｌＧａＮから形成される場合であっても、電子ブロック層１１０にドーピングされたＺｎの濃度プロファイルは、底面１１０Ｂ近傍において急峻な立ち上がりを有する。また、Ｍｇは、Ｚｎと比較すると濃度プロファイルの立ち上がりは遅いものの、電子ブロック層１１０に比較的高濃度にドーピングすることが可能である。
　次に、窒化物半導体装置１００の製造方法の一例を概略的に説明する。
　例えばサファイア基板である基板１０２上に、ＭＯＣＶＤ法を用いて、ＡｌＮ層であるバッファ層１０４、ｎ型ＧａＮ層である第１コンタクト層１０６、ＭＱＷ構造を有する活性層１０８、ｐ型ＡｌＧａＮ層である電子ブロック層１１０、およびｐ型ＧａＮ層である第２コンタクト層１１２をエピタキシャル成長させる。これらの層は、格子定数の比較的近い窒化物半導体から形成されているため、連続的にエピタキシャル成長させることができる。なお、別の例では、バッファ層１０４は、５００℃以上６００℃以下の比較的低い温度で成長したＧａＮ層であってもよい。
　所望の層のエピタキシャル成長中に、成長チャンバ内にドーピングガスを導入することで、その層に不純物をドーピングすることができる。ドーピングガスの例は、Ｓｉをドーピングするためのシラン（ＳｉＨ４）、ＭｇをドーピングするためのＣｐ２Ｍｇ、ＺｎをドーピングするためのＤＭＺｎなどを含む。
　例えば、第１コンタクト層１０６に対応するＧａＮ層の成長中にチャンバ内にＳｉＨ４が導入されて、Ｓｉがドーピングされたｎ型ＧａＮ層を形成することができる。また、電子ブロック層１１０に対応するＡｌＧａＮ層の成長中にチャンバ内にＤＭＺｎおよびＣｐ２Ｍｇが導入されて、ＺｎおよびＭｇがドーピングされたｐ型ＡｌＧａＮ層を形成することができる。そして、第２コンタクト層１１２に対応するＧａＮ層の成長中にチャンバ内にＣｐ２Ｍｇが導入されて、Ｍｇがドーピングされたｐ型ＧａＮ層を形成することができる。
　第２コンタクト層１１２を形成した後、第２コンタクト層１１２から第１コンタクト層１０６の途中までを、例えば反応性イオンエッチングによりメサエッチングして除去し、第１コンタクト層１０６の表面が露出される。その後、露出した第１コンタクト層１０６の表面に第１電極１１４を、第２コンタクト層１１２上に第２電極１１６を、例えば蒸着により形成することができる。
　以下、第２実施形態の窒化物半導体装置１００の作用について説明する。
　電子ブロック層１１０にドーピングされるアクセプタ型不純物は、ＺｎおよびＭｇを含み、電子ブロック層１１０の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層１１０の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。図７の例では、電子ブロック層１１０の底面１１０Ｂを含む第１領域１１０Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。したがって、Ｍｇのみがアクセプタ型不純物としてドーピングされる場合と比較して、電子ブロック層１１０は、底面１１０Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。
　また、第１領域１１０Ｒ１に隣接する電子ブロック層１１０の第２領域１１０Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。したがって、Ｚｎのみがアクセプタ型不純物としてドーピングされる場合と比較して、電子ブロック層１１０は、全体として、より多くのアクセプタ型不純物を含むことができる。
　このように、ＺｎおよびＭｇをアクセプタ型不純物として電子ブロック層１１０に含めることにより、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能が向上し、その結果、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　第２実施形態は、以下の効果を奏する。
　（２－１）窒化物半導体装置１００は、活性層１０８上に形成された電子ブロック層１１０を備えており、電子ブロック層１１０は、アクセプタ型不純物を含む窒化物半導体によって構成されている。アクセプタ型不純物は、ＺｎおよびＭｇを含み、電子ブロック層１１０の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層１１０の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　この構成によれば、電子ブロック層１１０に含まれるアクセプタ型不純物がＭｇのみの場合と比較して、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能を向上させることができる。したがって、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（２－２）電子ブロック層１１０中のＺｎの最大濃度は、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下であり、電子ブロック層１１０中のＭｇの最大濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
　この構成によれば、電子ブロック層１１０に含まれるＺｎおよびＭｇの両方の濃度が比較的高いため、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能を向上させることができる。したがって、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（２－３）電子ブロック層１１０の底面１１０Ｂを含む第１領域１１０Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。
　この構成によれば、電子ブロック層１１０は、急峻な立ち上がりの濃度プロファイルを有するＺｎを第１領域１１０Ｒ１において含むため、電子ブロック層１１０は、底面１１０Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。したがって、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（２－４）電子ブロック層１１０の厚さ方向において第１領域１１０Ｒ１に隣接する第２領域１１０Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。
　この構成によれば、電子ブロック層１１０は、高濃度化が可能なＭｇを第２領域１１０Ｒ２において含むため、電子ブロック層１１０は全体としてより多くのアクセプタ型不純物を含むことができる。したがって、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（２－５）電子ブロック層１１０の第１領域１１０Ｒ１は、第２領域１１０Ｒ２よりも厚い。
　この構成によれば、電子ブロック層１１０の底面１１０Ｂ近傍において比較的急峻な立ち上がりの濃度プロファイルを有するＺｎを電子ブロック層１１０により多く含めることができる。したがって、電子ブロック層１１０の、活性層１０８からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置１００の発光効率の低下を抑制し、高輝度化を達成することができる。
　［第３実施形態］
　次に、第３実施形態の窒化物半導体装置２００について説明する。第１実施形態の窒化物半導体装置１０はＨＥＭＴであったが、第３実施形態の窒化物半導体装置２００は発光素子である。
　図８は、第３実施形態に係る例示的な窒化物半導体装置２００の概略断面図である。
　窒化物半導体装置２００は、窒化物半導体を用いたレーザダイオード（ＬＤ）であり、基板２０２と、基板２０２上に形成された第１窒化物半導体層２０４と、第１窒化物半導体層２０４上に形成され、量子井戸構造を有する活性層２０６と、活性層２０６上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成された電子ブロック層２０８と、電子ブロック層２０８上に形成された第２窒化物半導体層２１０とを含む。第１窒化物半導体層２０４は、第１コンタクト層２１２と、第１コンタクト層２１２上に形成された第１クラッド層２１４と、第１クラッド層２１４上に形成された第１ガイド層２１６とを含む。第２窒化物半導体層２１０は、第２ガイド層２１８と、第２ガイド層２１８上に形成された第２クラッド層２２０と、第２クラッド層２２０上に形成された第２コンタクト層２２２とを含む。窒化物半導体装置２００は、さらに、第１コンタクト層２１２の露出された面上に形成された第１電極２２４と、第２コンタクト層２２２上に形成された第２電極２２６とを含む。
　一例では、基板２０２は、ＧａＮ基板であるが、これに限定されず、サファイア基板であってもよい。第１コンタクト層２１２は、窒化物半導体から構成され、一例ではｎ型ＧａＮ層であってよい。
　第１クラッド層２１４は、窒化物半導体から形成され、例えば、ｎ型ＧａＮ層、ｎ型ＡｌＧａＮ層、およびｎ型ＩｎＧａＮ層のうちの少なくとも１つを含んでよい。一例では、第１クラッド層２１４は、ｎ型ＡｌＧａＮ層である。第１クラッド層２１４は、活性層２０６から発せられる光を閉じこめる機能を有し、第１ガイド層２１６のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する。
　第１ガイド層２１６は、窒化物半導体から形成され、例えば、ｎ型ＧａＮ層、ｎ型ＡｌＧａＮ層、およびｎ型ＩｎＧａＮ層のうちの少なくとも１つを含んでよい。一例では、第１ガイド層２１６は、ｎ型ＩｎＧａＮ層である。第１ガイド層２１６は、活性層２０６内の光密度を調整する機能を有し、活性層２０６のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する。
　活性層２０６は、図示は省略するが、井戸層と、井戸層よりも大きなバンドギャップを有し、井戸層を挟み込む障壁層とを含む量子井戸構造を有することができる。活性層２０６は、ＭＱＷ構造を有していてもよく、この場合、活性層２０６は、複数の量子井戸構造を含む。一例では、障壁層が井戸層よりも大きなバンドギャップを有するように、井戸層は、ＩｎＧａＮなどの窒化物半導体で形成され、障壁層は、ＩｎＧａＮまたはＧａＮなどの窒化物半導体で形成される。量子井戸構造間には、障壁層よりも大きなバンドギャップエネルギーを有するＡｌＧａＮ層からなるバリア層を設けることもできる。
　電子ブロック層２０８は、活性層２０６上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されている。電子ブロック層２０８は、活性層２０６からの電子の流出を抑制して、電子および正孔の再結合効率を高める機能を有する。一例では、電子ブロック層２０８は、アクセプタ型不純物がドーピングされたＡｌＧａＮ層（ｐ型ＡｌＧａＮ層）である。電子ブロック層２０８にアクセプタ型不純物がドーピングされていることにより、電子ブロック層２０８の電子に対する障壁を高くすることができる。電子ブロック層２０８は、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有し得る。
　電子ブロック層２０８は、第２ガイド層２１８に接する上面２０８Ａ（第１面）と、電子ブロック層２０８の厚さ方向において上面２０８Ａとは反対側の底面２０８Ｂ（第２面）とを有している。本実施形態では、底面２０８Ｂは、活性層２０６に接している。上面２０８Ａおよび底面２０８Ｂは、電子ブロック層２０８の厚さ方向に対して交差する面であり、本実施形態では電子ブロック層２０８の厚さ方向に対して直交している。
　電子ブロック層２０８は、少なくとも２つのアクセプタ型不純物を含むことができる。一例では、アクセプタ型不純物は、ＺｎおよびＭｇを含む。電子ブロック層２０８の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層２０８の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　電子ブロック層２０８中のＺｎの最大濃度は、一例では、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。また、電子ブロック層２０８中のＭｇの最大濃度は、一例では、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
　上記のように、電子ブロック層２０８がアクセプタ型不純物を含むことによって、活性層２０６からの電子の流出を抑制して、電子および正孔の再結合効率を高めることができる。
　第２ガイド層２１８は、窒化物半導体から形成され、例えば、ｐ型ＧａＮ層およびｐ型ＩｎＧａＮ層のうちの少なくとも１つを含む。一例では、第２ガイド層２１８は、ｐ型ＧａＮ層である。第２ガイド層２１８は、活性層２０６内の光密度を調整する機能を有し、活性層２０６のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する。
　第２クラッド層２２０は、窒化物半導体から形成され、例えば、ｐ型ＧａＮ層およびｐ型ＩｎＧａＮ層のうちの少なくとも１つを含む。一例では、第２クラッド層２２０は、ｐ型ＩｎＧａＮ層である。第２クラッド層２２０は、活性層２０６から発せられる光を閉じこめる機能を有し、第２ガイド層２１８のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する。
　第２コンタクト層２２２は、窒化物半導体から形成され、一例では、ｐ型ＧａＮ層であってよい。
　第１電極２２４および第２電極２２６は、Ａｌ、Ｔｉ、Ａｕ、またはＰｄなどの金属、またはこれらの任意の組み合わせからなる合金によって形成され得る。第１電極２２４は第１コンタクト層２１２に、第２電極２２６は第２コンタクト層２２２に、それぞれオーミック接触している。
　次に、本実施形態の電子ブロック層２０８中のアクセプタ型不純物の濃度プロファイルについて詳細に説明する。
　図８に示すように、電子ブロック層２０８は、第１領域２０８Ｒ１と、第２領域２０８Ｒ２とを含むことができる。ただし、第１領域２０８Ｒ１と、第２領域２０８Ｒ２との間に物理的な境界はない。第１領域２０８Ｒ１および第２領域２０８Ｒ２は、互いに隣接しており、電子ブロック層２０８の厚さ方向に配列されている。詳細には、電子ブロック層２０８は、厚さ方向に沿って下から順に、第１領域２０８Ｒ１と、第２領域２０８Ｒ２とを含んでいる。このため、第１領域２０８Ｒ１は、電子ブロック層２０８における最下部の領域であるともいえる。
　第１領域２０８Ｒ１は、底面２０８Ｂを含む領域であり、活性層２０６と接している。第１領域２０８Ｒ１は、Ｚｎの濃度がＭｇの濃度よりも高い領域である。
　第２領域２０８Ｒ２は、電子ブロック層２０８の厚さ方向において第１領域２０８Ｒ１に隣接する領域である。本実施形態の電子ブロック層２０８は、第１領域２０８Ｒ１上に第２領域２０８Ｒ２が積層された二層構造を有している。したがって、本実施形態では、第２領域２０８Ｒ２は、上面２０８Ａを含む。
　第２領域２０８Ｒ２は、Ｍｇの濃度がＺｎの濃度以上となっている領域である。すなわち、本実施形態の電子ブロック層２０８は、相対的にＺｎの濃度が高い第１領域２０８Ｒ１と、相対的にＭｇの濃度が高い第２領域２０８Ｒ２との二層構造を有している。
　第１領域２０８Ｒ１は、第２領域２０８Ｒ２よりも厚くすることができる。ただし、これに限られず、第１領域２０８Ｒ１および第２領域２０８Ｒ２の厚さは同一であってもよいし、第１領域２０８Ｒ１が第２領域２０８Ｒ２よりも薄くてもよい。
　上述のような電子ブロック層２０８の第１領域２０８Ｒ１および第２領域２０８Ｒ２は、電子ブロック層２０８の底面２０８Ｂ近傍において、Ｚｎの濃度プロファイルが、Ｍｇの濃度プロファイルよりも急峻な立ち上がりを有していることに起因して形成されている。
　図２は、ＧａＮ層の一部にドーピングされたＺｎおよびＭｇの濃度プロファイルを示していたが、ＡｌＧａＮ層の一部にＺｎおよびＭｇをドーピングした場合でも、図２と同様の特徴を有する濃度プロファイルを得ることができる。したがって、本実施形態のように電子ブロック層２０８がＡｌＧａＮから形成される場合であっても、電子ブロック層２０８にドーピングされたＺｎの濃度プロファイルは、底面２０８Ｂ近傍において急峻な立ち上がりを有する。また、Ｍｇは、Ｚｎと比較すると濃度プロファイルの立ち上がりは遅いものの、電子ブロック層２０８に比較的高濃度にドーピングすることが可能である。
　次に、窒化物半導体装置２００の製造方法の一例を概略的に説明する。
　例えばＧａＮ基板である基板２０２上に、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ層である第１コンタクト層２１２、ｎ型ＡｌＧａＮ層である第１クラッド層２１４、ｎ型ＩｎＧａＮ層である第１ガイド層２１６、ＭＱＷ構造を有する活性層２０６、ｐ型ＡｌＧａＮ層である電子ブロック層２０８、ｐ型ＧａＮ層である第２ガイド層２１８、ｐ型ＩｎＧａＮ層である第２クラッド層２２０、およびｐ型ＧａＮ層である第２コンタクト層２２２をエピタキシャル成長させる。これらの層は、格子定数の比較的近い窒化物半導体から形成されているため、連続的にエピタキシャル成長させることができる。
　所望の層のエピタキシャル成長中に、成長チャンバ内にドーピングガスを導入することで、その層に不純物をドーピングすることができる。ドーピングガスの例は、ＳｉをドーピングするためのＳｉＨ４、ＭｇをドーピングするためのＣｐ２Ｍｇ、ＺｎをドーピングするためのＤＭＺｎなどを含む。
　例えば、第１窒化物半導体層２０４（すなわち、第１コンタクト層２１２、第１クラッド層２１４、および第１ガイド層２１６）に対応する層の成長中にチャンバ内にＳｉＨ４が導入されて、Ｓｉがドーピングされたｎ型窒化物半導体層を形成することができる。また、電子ブロック層２０８に対応するＡｌＧａＮ層の成長中にチャンバ内にＤＭＺｎおよびＣｐ２Ｍｇが導入されて、ＺｎおよびＭｇがドーピングされたｐ型ＡｌＧａＮ層を形成することができる。そして、第２窒化物半導体層２１０（すなわち、第２ガイド層２１８、第２クラッド層２２０、および第２コンタクト層２２２）に対応する層の成長中にチャンバ内にＣｐ２Ｍｇが導入されて、Ｍｇがドーピングされたｐ型窒化物半導体層を形成することができる。
　第２コンタクト層２２２を形成した後、第２コンタクト層２２２から第１コンタクト層２１２の途中までを、例えば反応性イオンエッチングによりメサエッチングして除去し、第１コンタクト層２１２の表面が露出される。その後、露出した第１コンタクト層２１２の表面に第１電極２２４を、第２コンタクト層２２２上に第２電極２２６を、例えば蒸着により形成することができる。
　以下、第３実施形態の窒化物半導体装置２００の作用について説明する。
　電子ブロック層２０８にドーピングされるアクセプタ型不純物は、ＺｎおよびＭｇを含み、電子ブロック層２０８の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層２０８の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。図８の例では、電子ブロック層２０８の底面２０８Ｂを含む第１領域２０８Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。したがって、Ｍｇのみがアクセプタ型不純物としてドーピングされる場合と比較して、電子ブロック層２０８は、底面２０８Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。
　また、第１領域２０８Ｒ１に隣接する電子ブロック層２０８の第２領域２０８Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。したがって、Ｚｎのみがアクセプタ型不純物としてドーピングされる場合と比較して、電子ブロック層２０８は、全体として、より多くのアクセプタ型不純物を含むことができる。
　このように、ＺｎおよびＭｇをアクセプタ型不純物として電子ブロック層２０８に含めることにより、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能が向上し、その結果、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　第３実施形態は、以下の効果を奏する。
　（３－１）窒化物半導体装置２００は、活性層２０６上に形成された電子ブロック層２０８を備えており、電子ブロック層２０８は、アクセプタ型不純物を含む窒化物半導体によって構成されている。アクセプタ型不純物は、ＺｎおよびＭｇを含み、電子ブロック層２０８の厚さ方向に沿ったＺｎの濃度プロファイルは、電子ブロック層２０８の厚さ方向に沿ったＭｇの濃度プロファイルとは相違している。
　この構成によれば、電子ブロック層２０８に含まれるアクセプタ型不純物がＭｇのみの場合と比較して、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能を向上させることができる。したがって、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（３－２）電子ブロック層２０８中のＺｎの最大濃度は、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下であり、電子ブロック層２０８中のＭｇの最大濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
　この構成によれば、電子ブロック層２０８に含まれるＺｎおよびＭｇの両方の濃度が比較的高いため、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能を向上させることができる。したがって、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（３－３）電子ブロック層２０８の底面２０８Ｂを含む第１領域２０８Ｒ１において、Ｚｎの濃度はＭｇの濃度よりも高い。
　この構成によれば、電子ブロック層２０８は、急峻な立ち上がりの濃度プロファイルを有するＺｎを第１領域２０８Ｒ１において含むため、電子ブロック層２０８は、底面２０８Ｂ近傍において、より高い濃度のアクセプタ型不純物を含むことができる。したがって、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（３－４）電子ブロック層２０８の厚さ方向において第１領域２０８Ｒ１に隣接する第２領域２０８Ｒ２において、Ｍｇの濃度はＺｎの濃度以上である。
　この構成によれば、電子ブロック層２０８は、高濃度化が可能なＭｇを第２領域２０８Ｒ２において含むため、電子ブロック層２０８は、全体としてより多くのアクセプタ型不純物を含むことができる。したがって、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　（３－５）電子ブロック層２０８の第１領域２０８Ｒ１は、第２領域２０８Ｒ２よりも厚い。
　この構成によれば、電子ブロック層２０８の底面２０８Ｂ近傍において比較的急峻な立ち上がりの濃度プロファイルを有するＺｎを電子ブロック層２０８により多く含めることができる。したがって、電子ブロック層２０８の、活性層２０６からの電子流出抑止性能を向上させることができる。その結果、窒化物半導体装置２００の発光効率の低下を抑制し、高輝度化を達成することができる。
　［変更例］
　上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
　・第１実施形態では、ゲート層２２は、第１領域２２Ｒ１および第２領域２２Ｒ２を含んでいたが、これに限定されるものではなく、ゲート層２２は、Ｚｎの濃度がＭｇの濃度よりも高い第３領域２２Ｒ３をさらに含んでいてもよい。第３領域２２Ｒ３は、ゲート層２２の厚さ方向において第２領域２２Ｒ２に隣接する領域である。第３領域２２Ｒ３は、ゲート層２２の上面２２Ａを含むことができる。つまり、ゲート層２２は、３層以上の積層構造でもよい。
　・ゲート層２２中のＭｇの最大濃度が、Ｚｎの最大濃度よりも高くてもよい。この場合、第２領域２２Ｒ２を第１領域２２Ｒ１よりも厚くすると、ゲート層２２の全体の不純物濃度を高くすることができる。ただし、これに限られず、Ｚｎの最大濃度がＭｇの最大濃度よりも高くてもよい。
　・第１実施形態では、ゲート層２２にＭｇと共に含まれるアクセプタ型不純物はＺｎであったが、これに限定されるものではなく、ＧａＮ層中において、価電子帯からのアクセプタ準位の深さＥｔ－Ｅｖが０．２ｅＶ以上０．６ｅＶ未満となる任意の不純物をＭｇと共に用いることができる。
　・第２実施形態では、電子ブロック層１１０は、第１領域１１０Ｒ１および第２領域１１０Ｒ２を含んでいたが、これに限定されるものではなく、電子ブロック層１１０は、Ｚｎの濃度がＭｇの濃度よりも高い第３領域１１０Ｒ３をさらに含んでいてもよい。第３領域１１０Ｒ３は、電子ブロック層１１０の厚さ方向において第２領域１１０Ｒ２に隣接する領域である。第３領域１１０Ｒ３は、電子ブロック層１１０の上面１１０Ａを含むことができる。つまり、電子ブロック層１１０は、３層以上の積層構造でもよい。
　・電子ブロック層１１０中のＭｇの最大濃度が、Ｚｎの最大濃度よりも高くてもよい。この場合、第２領域１１０Ｒ２を第１領域１１０Ｒ１よりも厚くすると、電子ブロック層１１０の全体の不純物濃度を高くすることができる。ただし、これに限られず、Ｚｎの最大濃度がＭｇの最大濃度よりも高くてもよい。
　・第２実施形態では、電子ブロック層１１０は、第１領域１１０Ｒ１および第２領域１１０Ｒ２を含んでいたが、これに限定されるものではなく、電子ブロック層１１０の全領域において、Ｍｇの濃度がＺｎの濃度よりも高くてもよい。この場合、電子ブロック層１１０中、Ｍｇの最大濃度は、Ｚｎの最大濃度の少なくとも２倍であってよい。
　・第３実施形態では、電子ブロック層２０８は、第１領域２０８Ｒ１および第２領域２０８Ｒ２を含んでいたが、これに限定されるものではなく、電子ブロック層２０８は、Ｚｎの濃度がＭｇの濃度よりも高い第３領域２０８Ｒ３をさらに含んでいてもよい。第３領域２０８Ｒ３は、電子ブロック層２０８の厚さ方向において第２領域２０８Ｒ２に隣接する領域である。第３領域２０８Ｒ３は、電子ブロック層２０８の上面２０８Ａを含むことができる。つまり、電子ブロック層２０８は、３層以上の積層構造でもよい。
　・電子ブロック層２０８中のＭｇの最大濃度が、Ｚｎの最大濃度よりも高くてもよい。この場合、第２領域２０８Ｒ２を第１領域２０８Ｒ１よりも厚くすると、電子ブロック層２０８の全体の不純物濃度を高くすることができる。ただし、これに限られず、Ｚｎの最大濃度がＭｇの最大濃度よりも高くてもよい。
　・第３実施形態では、電子ブロック層２０８は、第１領域２０８Ｒ１および第２領域２０８Ｒ２を含んでいたが、これに限定されるものではなく、電子ブロック層２０８の全領域において、Ｍｇの濃度がＺｎの濃度よりも高くてもよい。この場合、電子ブロック層２０８中、Ｍｇの最大濃度は、Ｚｎの最大濃度の少なくとも２倍であってよい。
　・第３実施形態において、第２コンタクト層２２２上に電流を閉じ込めるためのＳｉＯ２などの絶縁層を設けてもよい。これにより、活性層２０６において電流密度を上昇させることができる。
　・本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。例えば、電子供給層１８が電子走行層１６上に形成される上記実施形態は、２ＤＥＧ２０を安定して形成するために電子供給層１８と電子走行層１６との間に中間層が位置する構造も含む。
　・本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図１に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
　［付記］
　上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載した構成について実施形態中の対応する符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
　（付記Ａ１）
　窒化物半導体によって構成された電子走行層（１６）と、
　前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
　前記電子供給層（１８）上に形成され、前記電子供給層（１８）よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、
　前記ゲート層（２２）上に形成されたゲート電極（２４）と、
　前記電子供給層（１８）に接しているソース電極（２８）およびドレイン電極（３０）と
　を備え、
　前記アクセプタ型不純物は、亜鉛およびマグネシウムを含み、
　前記ゲート層（２２）の厚さ方向に沿った前記亜鉛の濃度プロファイルは、前記ゲート層（２２）の厚さ方向に沿った前記マグネシウムの濃度プロファイルとは相違している、
　窒化物半導体装置（１０）。
　（付記Ａ２）
　前記ゲート層（２２）は、前記ゲート電極（２４）に接する第１面（２２Ａ）と、前記ゲート層（２２）の厚さ方向において前記第１面（２２Ａ）とは反対側の第２面（２２Ｂ）とを有し、
　前記ゲート層（２２）は、
　前記第２面（２２Ｂ）を含む第１領域（２２Ｒ１）と、
　前記ゲート層（２２）の厚さ方向において前記第１領域（２２Ｒ１）に隣接する第２領域（２２Ｒ２）と
　を含み、
　前記第１領域（２２Ｒ１）において、前記亜鉛の濃度は前記マグネシウムの濃度よりも高く、
　前記第２領域（２２Ｒ２）において、前記マグネシウムの濃度は前記亜鉛の濃度以上である、
　付記Ａ１に記載の窒化物半導体装置（１０）。
　（付記Ａ３）
　前記ゲート層（２２）は、前記第１領域（２２Ｒ１）上に前記第２領域（２２Ｒ２）が積層された二層構造を有し、
　前記ゲート層（２２）の前記第２領域（２２Ｒ２）は、前記ゲート層（２２）の前記第１面（２２Ａ）を含む、
　付記Ａ２に記載の窒化物半導体装置。
　（付記Ａ４）
　前記ゲート層（２２）の前記第１領域（２２Ｒ１）は、前記第２領域（２２Ｒ２）よりも薄い、
　付記Ａ２またはＡ３に記載の窒化物半導体装置（１０）。
　（付記Ｂ１）
　第１窒化物半導体層（１０６；２０４）と、
　前記第１窒化物半導体層（１０６；２０４）上に形成され、量子井戸構造を有する活性層（１０８；２０６）と、
　前記活性層（１０８；２０６）上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成された電子ブロック層（１１０；２０８）と、
　前記電子ブロック層（１１０；２０８）上に形成された第２窒化物半導体層（１１２；２１０）と
　を備え、
　前記アクセプタ型不純物は、マグネシウムおよび亜鉛を含み、
　前記電子ブロック層（１１０；２０８）の厚さ方向に沿った前記亜鉛の濃度プロファイルは、前記電子ブロック層（１１０；２０８）の厚さ方向に沿った前記マグネシウムの濃度プロファイルとは相違している、
　窒化物半導体装置（１００；２００）。
　（付記Ｂ２）
　前記電子ブロック層（１１０；２０８）中の前記亜鉛の最大濃度は、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下であり、
　前記電子ブロック層（１１０；２０８）中の前記マグネシウムの最大濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である、
　付記Ｂ１に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ３）
　前記電子ブロック層（１１０；２０８）は、前記第２窒化物半導体層（１１２；２１０）に接する第１面（１１０Ａ；２０８Ａ）と、前記活性層（１０８；２０６）に接する第２面（１１０Ｂ；２０８Ｂ）とを有し、
　前記電子ブロック層（１１０；２０８）は、前記第２面（１１０Ｂ；２０８Ｂ）を含む第１領域（１１０Ｒ１；２０８Ｒ１）を含み、
　前記第１領域（１１０Ｒ１；２０８Ｒ１）において、前記亜鉛の濃度は前記マグネシウムの濃度よりも高い、
　付記Ｂ１またはＢ２に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ４）
　前記電子ブロック層（１１０；２０８）は、前記電子ブロック層（１１０；２０８）の厚さ方向において前記第１領域（１１０Ｒ１；２０８Ｒ１）に隣接する第２領域（１１０Ｒ２；２０８Ｒ２）をさらに含み、
　前記第２領域（１１０Ｒ２；２０８Ｒ２）において、前記マグネシウムの濃度は前記亜鉛の濃度以上である、
　付記Ｂ３に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ５）
　前記電子ブロック層（１１０；２０８）は、前記第１領域（１１０Ｒ１；２０８Ｒ１）上に前記第２領域（１１０Ｒ２；２０８Ｒ２）が積層された二層構造を有し、
　前記電子ブロック層（１１０；２０８）の前記第２領域（１１０Ｒ２；２０８Ｒ２）は、前記電子ブロック層（１１０；２０８）の前記第１面（１１０Ａ；２０８Ａ）を含む、
　付記Ｂ４に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ６）
　前記電子ブロック層（１１０；２０８）の前記第１領域（１１０Ｒ１；２０８Ｒ１）は、前記第２領域（１１０Ｒ２；２０８Ｒ２）よりも厚い、
　付記Ｂ４またはＢ５に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ７）
　前記電子ブロック層（１１０；２０８）の前記第１領域（１１０Ｒ１；２０８Ｒ１）は、前記第２領域（１１０Ｒ２；２０８Ｒ２）よりも薄い、
　付記Ｂ４またはＢ５に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ８）
　前記電子ブロック層（１１０；２０８）の全領域において、前記マグネシウムの濃度が前記亜鉛の濃度よりも高い、
　付記Ｂ１またはＢ２に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ９）
　前記電子ブロック層（１１０；２０８）中、前記マグネシウムの最大濃度は、前記亜鉛の最大濃度の少なくとも２倍である、
　付記Ｂ８に記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ１０）
　前記電子ブロック層（１１０；２０８）は、前記アクセプタ型不純物を含むＡｌＧａＮから形成されている、
　付記Ｂ１～Ｂ９のうちのいずれか１つに記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ１１）
　前記電子ブロック層（１１０；２０８）は、１０ｎｍ以上１５０ｎｍ以下の厚さを有する、
　付記Ｂ１～Ｂ１０のうちのいずれか１つに記載の窒化物半導体装置（１００；２００）。
　（付記Ｂ１２）
　前記第１窒化物半導体層（１０６）は、第１コンタクト層（１０６）を含み、
　前記第２窒化物半導体層（１１２）は、第２コンタクト層（１１２）を含む、
　付記Ｂ１～Ｂ１１のうちのいずれか１つに記載の窒化物半導体装置（１００）。
　（付記Ｂ１３）
　前記第１窒化物半導体層（２０４）は、第１コンタクト層（２１２）と、前記第１コンタクト層（２１２）上に形成された第１クラッド層（２１４）と、前記第１クラッド層（２１４）上に形成された第１ガイド層（２１６）とを含み、
　前記第２窒化物半導体層（２１０）は、第２ガイド層（２１８）と、前記第２ガイド層（２１８）上に形成された第２クラッド層（２２０）と、前記第２クラッド層（２２０）上に形成された第２コンタクト層（２２２）とを含む、
　付記Ｂ１～Ｂ１１のうちのいずれか１つに記載の窒化物半導体装置（２００）。
　（付記Ｂ１４）
　前記窒化物半導体装置（１００；２００）は、発光素子である、
　付記Ｂ１～Ｂ１３のうちのいずれか１つに記載の窒化物半導体装置（１００；２００）。
　以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
　１０…窒化物半導体装置
　１２…基板
　１４…バッファ層
　１６…電子走行層
　１８…電子供給層
　２２…ゲート層
　２２Ａ…上面（第１面）
　２２Ｂ…底面（第２面）
　２２Ｒ１…第１領域
　２２Ｒ２…第２領域
　２４…ゲート電極
　２６…パッシベーション層
　２８…ソース電極
　３０…ドレイン電極

Claims (11)

  1. 　窒化物半導体によって構成された電子走行層と、
    　前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
    　前記電子供給層上に形成され、前記電子供給層よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
    　前記ゲート層上に形成されたゲート電極と、
    　前記電子供給層に接しているソース電極およびドレイン電極と
    　を備え、
    　前記アクセプタ型不純物は、亜鉛およびマグネシウムを含み、
    　前記ゲート層の厚さ方向に沿った前記亜鉛の濃度プロファイルは、前記ゲート層の厚さ方向に沿った前記マグネシウムの濃度プロファイルとは相違している、
    　窒化物半導体装置。
  2. 　前記ゲート層中の前記亜鉛の最大濃度は、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下であり、
    　前記ゲート層中の前記マグネシウムの最大濃度は、１×１０１９ｃｍ－３以上２×１０１９ｃｍ－３以下である、
    　請求項１に記載の窒化物半導体装置。
  3. 　前記ゲート層は、前記ゲート電極に接する第１面と、前記ゲート層の厚さ方向において前記第１面とは反対側の第２面とを有し、
    　前記ゲート層は、前記第２面を含む第１領域を含み、
    　前記第１領域において、前記亜鉛の濃度は前記マグネシウムの濃度よりも高い、
    　請求項１または２に記載の窒化物半導体装置。
  4. 　前記ゲート層は、前記ゲート層の厚さ方向において前記第１領域に隣接する第２領域をさらに含み、
    　前記第２領域において、前記マグネシウムの濃度は前記亜鉛の濃度以上である、
    　請求項３に記載の窒化物半導体装置。
  5. 　前記ゲート層は、前記第１領域上に前記第２領域が積層された二層構造を有し、
    　前記ゲート層の前記第２領域は、前記ゲート層の前記第１面を含む、
    　請求項４に記載の窒化物半導体装置。
  6. 　前記ゲート層の前記第１領域は、前記第２領域よりも厚い、
    　請求項４または５に記載の窒化物半導体装置。
  7. 　前記ゲート層の全領域において、前記マグネシウムの濃度が前記亜鉛の濃度よりも高い、
    　請求項１または２に記載の窒化物半導体装置。
  8. 　前記ゲート層中、前記マグネシウムの最大濃度は、前記亜鉛の最大濃度の少なくとも２倍である、
    　請求項７に記載の窒化物半導体装置。
  9. 　前記電子走行層は、ＧａＮから形成され、
    　前記電子供給層は、ＡｌＧａＮから形成され、
    　前記ゲート層は、前記アクセプタ型不純物を含むＧａＮから形成されている、
    　請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
  10. 　前記ゲート層は、８０ｎｍ以上１５０ｎｍ以下の厚さを有する、
    　請求項１～９のうちのいずれか一項に記載の窒化物半導体装置。
  11. 　前記窒化物半導体装置は、ノーマリーオフ型トランジスタである、
    　請求項１～１０のうちのいずれか一項に記載の窒化物半導体装置。
PCT/JP2021/039483 2020-12-08 2021-10-26 窒化物半導体装置 WO2022123935A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180081676.6A CN116583957A (zh) 2020-12-08 2021-10-26 氮化物半导体装置
DE112021006044.9T DE112021006044T5 (de) 2020-12-08 2021-10-26 Nitrid-halbleiterbauteil
US18/039,729 US20240030336A1 (en) 2020-12-08 2021-10-26 Nitride semiconductor device
JP2022568093A JPWO2022123935A1 (ja) 2020-12-08 2021-10-26

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020203232 2020-12-08
JP2020-203232 2020-12-08

Publications (1)

Publication Number Publication Date
WO2022123935A1 true WO2022123935A1 (ja) 2022-06-16

Family

ID=81972885

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/039483 WO2022123935A1 (ja) 2020-12-08 2021-10-26 窒化物半導体装置

Country Status (5)

Country Link
US (1) US20240030336A1 (ja)
JP (1) JPWO2022123935A1 (ja)
CN (1) CN116583957A (ja)
DE (1) DE112021006044T5 (ja)
WO (1) WO2022123935A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186601A (ja) * 1997-12-19 1999-07-09 Showa Denko Kk 化合物半導体発光素子
JP2013123047A (ja) * 2011-12-09 2013-06-20 Imec エンハンスメントモードｉｉｉ−窒化物デバイスおよびその製造方法
JP2014086698A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 窒化物半導体装置の製造方法
JP2015115371A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6767741B2 (ja) 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186601A (ja) * 1997-12-19 1999-07-09 Showa Denko Kk 化合物半導体発光素子
JP2013123047A (ja) * 2011-12-09 2013-06-20 Imec エンハンスメントモードｉｉｉ−窒化物デバイスおよびその製造方法
JP2014086698A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 窒化物半導体装置の製造方法
JP2015115371A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード

Also Published As

Publication number Publication date
CN116583957A (zh) 2023-08-11
US20240030336A1 (en) 2024-01-25
JPWO2022123935A1 (ja) 2022-06-16
DE112021006044T5 (de) 2023-12-07

Similar Documents

Publication Publication Date Title
JP5064824B2 (ja) 半導体素子
US10658500B2 (en) Layer structure for a group-III-nitride normally-off transistor
US9685549B2 (en) Nitride semiconductor device and method for manufacturing same
US7714359B2 (en) Field effect transistor having nitride semiconductor layer
US7838904B2 (en) Nitride based semiconductor device with concave gate region
US8164117B2 (en) Nitride semiconductor device
US9401403B2 (en) Nitride semiconductor structure
US8330187B2 (en) GaN-based field effect transistor
JP6229172B2 (ja) 半導体装置
WO2012014352A1 (ja) 電界効果トランジスタ
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
US20150263155A1 (en) Semiconductor device
WO2010016213A1 (ja) 電界効果トランジスタ
US20220157980A1 (en) Nitride semiconductor device
TWI793229B (zh) 半導體結構
US20230253471A1 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
TW201508915A (zh) 半導體功率元件
WO2022123935A1 (ja) 窒化物半導体装置
WO2020217735A1 (ja) 窒化物半導体装置
CN110875379B (zh) 一种半导体器件及其制造方法
US20160211358A1 (en) Semiconductor device
US9627489B2 (en) Semiconductor device
JP2013074128A (ja) スイッチング素子
CN116978998A (zh) 一种AlGaN基深紫外发光二极管及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21903039

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022568093

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18039729

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180081676.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021006044

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21903039

Country of ref document: EP

Kind code of ref document: A1