CN209199940U - 氮化镓半导体器件 - Google Patents

氮化镓半导体器件 Download PDF

Info

Publication number
CN209199940U
CN209199940U CN201821933530.1U CN201821933530U CN209199940U CN 209199940 U CN209199940 U CN 209199940U CN 201821933530 U CN201821933530 U CN 201821933530U CN 209199940 U CN209199940 U CN 209199940U
Authority
CN
China
Prior art keywords
gallium nitride
layer
buffer layer
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821933530.1U
Other languages
English (en)
Inventor
陈彦良
大藤彻
谢明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanjia Technology Shanghai Co ltd
Original Assignee
Jet Technology And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jet Technology And Technology Co Ltd filed Critical Jet Technology And Technology Co Ltd
Priority to CN201821933530.1U priority Critical patent/CN209199940U/zh
Application granted granted Critical
Publication of CN209199940U publication Critical patent/CN209199940U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

一种氮化镓半导体器件,其由下而上依序包括硅基板、第一缓冲层、第二缓冲层、第一氮化镓层、第二氮化镓层、阻障层及覆盖层,其特征在于,第二缓冲层为多层超晶格缓冲层,其为由Alx2Ga1‑x2N/Alx1Ga1‑x1N交错组成的超晶格缓冲层,且x1由1缓变至0.2;x2由0.8缓变至0,利用Alx2Ga1‑x2N/Alx1Ga1‑x1N交错组成的多层超晶格缓冲层可以多阶段的分散晶格应力,以解决现有技术中,晶格常数不匹配及热膨胀系数不匹配的缺陷,而改善氮化镓外延层质量以及降低外延晶圆翘曲的问题。

Description

氮化镓半导体器件
技术领域
本实用新型关于一种氮化镓半导体器件技术领域,特别是关于具有缓变式超晶格缓冲层的氮化镓半导体器件。
背景技术
对于以氮化镓(GaN)为主的器件内部结构中的GaN外延于硅基板上的技术,由于氮化镓与硅基板之间的晶格常数不匹配以及热膨胀系数不匹配。又因为了避免在硅基板上发生镓(Ga+)原子回熔现象。因此一般的解决方式是先在硅基板上成长氮化铝的缓冲层,但是对氮化铝来说,与硅基板之间的晶格常数不匹配及热膨胀系数不匹配的问题仍然存在,其皆会造成氮化镓外延层质量不佳以及外延晶圆翘曲的问题。
根据上述的问题,在现有技术中,外延层质量不佳与缺陷密度会造成整个由氮化镓半导体构成的电子器件的电子迁移率下降、漏电流(leakage current)及可靠度不佳的缺陷。外延晶圆翘曲会造成在制程过程中容易产生破片与黄光制程曝光良率不佳的缺陷。
实用新型内容
根据现有技术中所揭露的问题,本实用新型主要利用超晶格结构以及氮化铝镓含量缓变方式来解决晶格不匹配以改善快速电子迁移率晶体管氮化镓通道层外延质量的缺陷。
本实用新型的另一目的在于,利用缓变式超晶格缓冲层来改善在制程中,由于外延质量及晶格应力所造成晶圆翘曲的缺陷。
根据上述目的,本实用新型提供一种氮化镓半导体器件,其由下而上依序包括硅基板、第一缓冲层、第二缓冲层、第一氮化镓层、第二氮化镓层、阻障层及覆盖层,其特征在于,第二缓冲层为多层超晶格缓冲层,其由Alx2Ga1-x2N/Alx1Ga1-x1N交错组成,其中Alx2Ga1-x2N的厚度为5nm-30nm及Alx1Ga1-x1N的厚度为1nm-10nm及x1由1缓变至0.2;x2由0.8缓变至0,利用Alx2Ga1-x2N/Alx1Ga1-x1N交错组成的多层超晶格缓冲层可以解决现有技术中,晶格常数不匹配及热膨胀系数不匹配的缺陷,而改善氮化镓外延层质量以及降低外延晶圆翘曲的问题。
附图说明
图1是根据本实用新型所揭露的技术,表示氮化镓半导体器件的截面示意图。
图2是根据本实用新型所揭露的技术,表示氮化镓半导体器件中,由Alx2Ga1-x2N/Alx1Ga1-x1N交错组成的多层超晶格缓冲层的截面示意图。
具体实施方式
为了使本实用新型的目的、技术特征及优点,能更为相关技术领域人员所了解,并得以实施本实用新型,在此配合所附的图式、具体阐明本实用新型的技术特征与实施方式,并列举较佳实施例进一步说明。以下文中所对照的图式,为表达与本实用新型特征有关的示意,并未亦不需要依据实际情形完整绘制。而关于本案实施方式的说明中涉及本领域技术人员所熟知的技术内容,亦不再加以陈述。
请先参考图1。图1是表示本实用新型所揭露的氮化镓半导体器件的截面示意图。在图1中,由图面的下方依序往上分别是硅基板10、第一缓冲层12、第二缓冲层14、第一氮化镓层16、第二氮化镓层18、阻障层(barrier layer)20及覆盖层(cap layer)22,其中硅基板10为(111)硅基板,第一缓冲层12的材料为氮化铝(AlN)、第二缓冲层14为多层超晶格缓冲层、第一氮化镓层16的材料为碳掺杂(carbon-doped的氮化镓以下称为C-氮化镓(C-GaN)、第二氮化镓层18的材料为本质氮化镓(intrinsic GaN)以下称为i-氮化镓(i-GaN)、阻障层(barrier layer)20的材料为氮化镓铝(AlGaN)及覆盖层(cap layer)22的材料是氮化镓,上述第一缓冲层12、第二缓冲层14、第一氮化镓层16、第二氮化镓层18、阻障层20及覆盖层22分别是以磊晶成长的方式依序由下往上成长在(111)硅基板10上,其中上述各层的形成方式和功能为现有技术且也不是本实用新型的技术特征,所以详细的技术方案不在此陈述。
此外,第二缓冲层14为多层超晶格缓冲层,其主要是由Alx2Ga1-x2N/Alx1Ga1-x1N交错组成的超晶格缓冲层,并且设置在第一缓冲层12上,其详细陈述如下。
请参考图2。图2是根据本实用新型所揭露的技术,表示氮化镓半导体器件中,由Alx2Ga1-x2N/Alx1Ga1-x1N交错堆栈结构所组成的多层超晶格缓冲层的截面示意图。
在图2中,第二缓冲层14是由Alx2Ga1-x2N 142/Alx1Ga1-x1N 141交错组成的多层超晶格缓冲层,使得整个第二缓冲层14为氮化镓铝层(Alx1Ga1-x1N)141与氮化镓铝层(Alx2Ga1- x2N)142交错堆栈而组成,因此也可以将氮化镓铝层(Alx1Ga1-x1N)141及氮化镓铝层(Alx2Ga1-x2N)142视为一对,故第二缓冲层14为多对Alx2Ga1-x2N/Alx1Ga1-x1N 142/141堆栈形成,其中x1,x2表示其对应的铝原子(Al)及镓原子(Ga)的含量,而Alx1Ga1-x1N 141中的x1由1缓变至0.2,Alx2Ga1-x2N 142中的x2由0.8缓变至0。
举例来说,当x1为1,x2为0.8时,在第二缓冲层14最下层的第一对Alx2Ga1-x2N/Alx1Ga1-x1N 142/141则是Al0.8Ga0.2/AlN;第二对是当x1为0.9及x2为0.7时,Al0.7Ga0.3N/Al0.9Ga0.1N 142/141,其余依此类推,使得第二缓冲层14的最上层的最后一对Alx2Ga1-x2N/Alx1Ga1-x1N 142/141为GaN/Al0.2Ga0.8N,其中x1为0.2及x2为0。
因此,根据上述x1及x2的变化,由Alx2Ga1-x2N/Alx1Ga1-x1N 142/141交错组成的多层超晶格缓冲层(即第二缓冲层14)可以至少堆栈20层-150层,即至少有20对-150对的Alx2Ga1-x2N/Alx1Ga1-x1N 142/141交错组成多层超晶格缓冲层,其中,多层超晶格缓冲层14中的每一对Alx2Ga1-x2N/Alx1Ga1-x1N 142/141中的Alx2Ga1-x2N 142厚度范围为5nm-30nm及Alx2Ga1-x2N 141的厚度范围为1nm-10nm。
据此,在氮化铝缓冲层12与第一氮化镓层(C-GaN)16之间利用多层超晶格缓冲层14来取代现有技术中的单层的氮化镓铝(AlGaN)缓冲层,每一层(或是每一对)超晶格缓冲层142/141中的铝原子的含量是以缓变式的方式来改变,使得在现有技术中,晶格不匹配造成缺陷密度过高的氮化镓半导体器件可以解决晶格错位的缺陷,而进一步地改善氮化镓信道层晶体的质量。
另外,由于在氮化铝缓冲层12与第一氮化镓层(C-GaN)16之间设置有多层超晶格缓冲层14,在制作氮化镓半导体器件时,其各层结构所造成晶格应力可由各对超晶格缓冲层142/141分多阶段来分散,使得晶圆翘曲及热膨胀造成内应力积蓄的问题也可以解决,以提升整体氮化镓半导体器件的可靠度。

Claims (8)

1.一种氮化镓半导体器件,由下而上依序包含硅基板、第一缓冲层、第二缓冲层、第一氮化镓层、第二氮化镓层、阻障层及覆盖层,其特征在于,所述第二缓冲层为多层超晶格缓冲层。
2.如权利要求1所述的氮化镓半导体器件,其特征在于,所述多层超晶格缓冲层为Alx2Ga1-x2N/Alx1Ga1-x1N交错组成。
3.如权利要求2所述的氮化镓半导体器件,其特征在于,所述Alx2Ga1-x2N的厚度为5nm-30nm及所述Alx1Ga1-x1N的厚度为1nm-10nm。
4.如权利要求2或3所述的氮化镓半导体器件,其特征在于,所述x1由1缓变至0.2;x2由0.8缓变至0。
5.如权利要求1或2所述的氮化镓半导体器件,其特征在于,所述多层超晶格缓冲层为20层-150层。
6.如权利要求1所述的氮化镓半导体器件,其特征在于,所述第一缓冲层为氮化铝层。
7.如权利要求1所述的氮化镓半导体器件,其特征在于,所述第一氮化镓层为碳掺杂氮化镓。
8.如权利要求1所述的氮化镓半导体器件,其特征在于,所述第二氮化镓为本质氮化镓。
CN201821933530.1U 2018-11-22 2018-11-22 氮化镓半导体器件 Active CN209199940U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821933530.1U CN209199940U (zh) 2018-11-22 2018-11-22 氮化镓半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821933530.1U CN209199940U (zh) 2018-11-22 2018-11-22 氮化镓半导体器件

Publications (1)

Publication Number Publication Date
CN209199940U true CN209199940U (zh) 2019-08-02

Family

ID=67425608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821933530.1U Active CN209199940U (zh) 2018-11-22 2018-11-22 氮化镓半导体器件

Country Status (1)

Country Link
CN (1) CN209199940U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400744A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件外延层质量的结构及其制备方法
CN112670164A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
CN114823853A (zh) * 2022-04-21 2022-07-29 南京百识电子科技有限公司 氮化物半导体外延结构
WO2022233968A1 (en) * 2021-05-05 2022-11-10 Infineon Technologies Austria Ag Hole draining structure for suppression of hole accumulation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400744A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件外延层质量的结构及其制备方法
CN112670164A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
CN112670164B (zh) * 2020-12-24 2023-01-24 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
WO2022233968A1 (en) * 2021-05-05 2022-11-10 Infineon Technologies Austria Ag Hole draining structure for suppression of hole accumulation
CN114823853A (zh) * 2022-04-21 2022-07-29 南京百识电子科技有限公司 氮化物半导体外延结构
CN114823853B (zh) * 2022-04-21 2024-01-30 南京百识电子科技有限公司 氮化物半导体外延结构

Similar Documents

Publication Publication Date Title
CN209199940U (zh) 氮化镓半导体器件
US8344356B2 (en) Semiconductor material, method of making the same, and semiconductor device
US10727303B2 (en) Group III nitride epitaxial substrate and method for manufacturing the same
US9660066B2 (en) High electron mobility transistor
JP5188545B2 (ja) 化合物半導体基板
TWI611576B (zh) 半導體基板及半導體基板之製造方法
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
US10763348B2 (en) Group III nitride based high electron mobility transistors
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US10354864B2 (en) Compound semiconductor substrate with SiC layer
US11316018B2 (en) Compound semiconductor substrate including electron transition layer and barrier layer
CN107845565A (zh) 一种提高氮化镓器件电子迁移率及外延层质量方法
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
CN110544716B (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
CN103311393A (zh) 氮化物半导体元件和氮化物半导体晶片
CN109817698A (zh) 形成用于氮化镓沟道器件的半导体结构的方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
TWI698914B (zh) 半導體磊晶結構及其形成方法
US10586701B2 (en) Semiconductor base having a composition graded buffer layer stack
US20110254014A1 (en) Nitride semiconductor wafer and nitride semiconductor device
WO2019156121A1 (ja) 半導体ウエハー
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
US11532700B2 (en) Epitaxial structure
CN115274830A (zh) 一种AlGaN外延结构及其制备方法和半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191128

Address after: Room 01, 13 / F, central city, 11 Haisheng Road, Tsuen Wan, New Territories, Hong Kong, China

Patentee after: Gemini semiconductor manufacturing (Hong Kong) Co.,Ltd.

Address before: Second floor, No.38 Keyi street, Zhunan Town, miaoso County, Taiwan, China

Patentee before: JET TECHNOLOGY AND TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210929

Address after: Room 2208, New Technology Plaza, 34 Dayou street, San Po Kong, Kowloon, China

Patentee after: Huipu Co.,Ltd.

Address before: Room 01, 13 / F, central city, 11 Haisheng Road, Tsuen Wan, New Territories, Hong Kong, China

Patentee before: Gemini semiconductor manufacturing (Hong Kong) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240905

Address after: 3rd Floor, Building 2, No. 200 Zhangheng Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Quanjia Technology (Shanghai) Co.,Ltd.

Country or region after: China

Address before: Room 2208, New Technology Plaza, 34 Dayou street, San Po Kong, Kowloon, China

Patentee before: Huipu Co.,Ltd.

Country or region before: Hong-Kong