CN106796870A - 氮化物半导体和氮化物半导体的制造方法 - Google Patents

氮化物半导体和氮化物半导体的制造方法 Download PDF

Info

Publication number
CN106796870A
CN106796870A CN201580046071.8A CN201580046071A CN106796870A CN 106796870 A CN106796870 A CN 106796870A CN 201580046071 A CN201580046071 A CN 201580046071A CN 106796870 A CN106796870 A CN 106796870A
Authority
CN
China
Prior art keywords
substrates
nitride
thickness
layers
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580046071.8A
Other languages
English (en)
Inventor
小河淳
远崎学
冈崎舞
藤重阳介
田尻雅之
伊藤伸之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106796870A publication Critical patent/CN106796870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种氮化物半导体，其包括Si衬底(100)、设置在该Si衬底(100)上的氮化物半导体层叠体(200)，其中，Si衬底(100)的X射线衍射中的摇摆曲线的半峰宽不足160arcsec。

Description

氮化物半导体和氮化物半导体的制造方法
技术领域
本发明涉及氮化物半导体和氮化物半导体的制造方法。
背景技术
氮化物半导体一般由式子InxAlyGal－x－yN(0≤x≤1、0≤y≤1、0≤x+y≤1)表示。该氮化物半导体，通过其组成能够使带隙在1.95eV～6eV的范围变化，因此，作为从紫外线区域至红外线区域的宽波长范围的发光器件的材料，正在被研究开发并被实用。
此外，使用了氮化物半导体的控制器件，用于高频且高输出地动作的功率元件等，其中，作为适于高频带下的放大的控制器件，已知有高电子迁移率场效应晶体管(HighElectron Mobility Transistor：HEMT高电子迁移率晶体管)等FET。
历来，作为使用氮化物半导体的控制器件，存在专利文献1(专利5407385号公报)记载的器件。该现有的氮化物半导体器件，在具有衬底、层叠于衬底上的氮化物半导体层和设置在衬底与氮化物半导体层之间的接合层的复合衬底上，层叠有氮化物半导体层叠体。并且，通过确定复合衬底的氮化物半导体层的位错密度，来确保器件特性。
现有技术文献
专利文献
专利文献1：专利5407385号公报
发明要解决的技术问题
但是，作为结晶生长用的衬底，具有蓝宝石衬底、SiC(碳化硅)衬底或者Si衬底等，作为上述现有的氮化物半导体器件的衬底采用Si衬底，在该Si衬底之上，例如使GaN层生长时，由于Si衬底与GaN层之间的晶格常数和热膨胀系数之差而产生的应力，使得Si衬底受到损伤。因此，在作为上述现有的氮化物半导体器件的衬底使用Si衬底的情况下，仅通过确定氮化物半导体层和接合层的位错密度来确保结晶性的方法是不能充分确保器件特性的。
发明内容
因此，本发明的目的在于，提供例如作为氮化物半导体器件能够发挥优良的器件特性的使用Si衬底的氮化物半导体和该氮化物半导体的制造方法。
用于解决问题的技术手段
为了解决上述问题，本发明的氮化物半导体的特征在于：包括Si衬底和层叠于该Si衬底上的氮化物半导体层叠体，上述Si衬底的X射线衍射中的摇摆曲线的半峰宽不足160arcsec。
发明效果
根据本发明的氮化物半导体，由于Si衬底的X射线衍射中的摇摆曲线的半峰宽(半峰的整个宽度)不足160arcsec，能够使Si衬底的结晶性良好。其结果是，能够抑制由Si衬底与氮化物半导体层叠体之间的晶格常数和热膨胀系数之差而引发的对Si衬底的损伤。其结果是，降低了位错或者滑动等缺陷，能够提供例如作为氮化物半导体器件可发挥优良的器件特性的、使用Si衬底的氮化物半导体。
附图说明
图1是作为本发明的氮化物半导体的第1实施方式的氮化物半导体器件的截面示意图。
图2是图1的氮化物半导体器件的超晶格缓冲层的一部分的截面示意图。
具体实施方式
(第1实施方式)
作为本发明的氮化物半导体的第1实施方式的氮化物半导体器件，如图1所示，是包括Si衬底100和氮化物半导体层叠体200的高电子迁移率场效应晶体管(HEMT)。其中，图1中，为了方便说明，省略电极等。
Si衬底100以(111)面为主面。其中，Si衬底100的主面不限定于(111)面，也可以是(000)面。
氮化物半导体层叠体200包括设置在Si衬底100的主面上的AlN层210、AlGaN缓冲层220、超晶格缓冲层230、未掺杂GaN层240和AlGaN阻挡层250。AlN层210、AlGaN缓冲层220、超晶格缓冲层230、未掺杂GaN层240和AlGaN阻挡层250是氮化物半导体层的一例。
AlGaN缓冲层220包括Al0.50Ga0.50N层221和GaN层222。此外，如图2所示，超晶格缓冲层230包括AlN层231、Al0.03Ga0.97N层232、Al0.05Ga0.95N层233和Al0.07Ga0.93N层234。
[制造方法]
接着，说明第1实施方式的氮化物半导体器件的制造方法的一例。
首先，用稀释氟处理以(111)面为主面的厚度为800μm的氮化物半导体层叠体200的生长前的Si衬底100，除去Si衬底100的自然氧化膜。
然后，将除去了自然氧化膜的Si衬底100放入到MOCVD(有机金属化学气相沉淀法：Metal Organic Chemical Vapor Deposition)装置的反应器内。将Si衬底100放入到MOCVD装置的反应器内后，使Si衬底100的衬底温度从室温升温至1100℃，对MOCVD装置的反应器内供给H2(氢气)、N2(氮气)、NH3(氨气)和TMA(三甲基铝)。由此，在Si衬底100的主面使厚度为150nm的AlN层210生长。
接着，使Si衬底100的衬底温度改变为1050℃，将H2、N2、NH3、TMA和TMG(三甲基稼)供给至MOCVD装置的反应器内，在AlN层210上使AlGaN缓冲层220生长。AlGaN缓冲层220是通过在AlN层210上使厚度为300nm的Al0.50Ga0.50N层221生长后，在Al0.50Ga0.50N层221上使厚度为20nm的GaN层222生长而制作的。
之后，在使Si衬底100的衬底温度保持为1050℃的状态下，在AlGaN缓冲层220上使超晶格缓冲层230生长。超晶格缓冲层230是反复下面的(1)～(4)一系列工序60次而制作的。
(1)将H2、N2、NH3和TMA供给至MOCVD装置的反应器内，在AlGaN缓冲层220(2次以后，为Al0.07Ga0.93N层234)上使厚度为3.5nm的AlN层231生长。
(2)将H2、N2、NH3、TMA和TMG供给至MOCVD装置的反应器内，在AlN层231上使厚度为1.5nm的Al0.03Ga0.97N层232生长。
(3)将H2、N2、NH3、TMA和TMG供给至MOCVD装置的反应器内，在Al0.03Ga0.97N层232上使厚度为1.5nm的Al0.05Ga0.95N层233生长。
(4)将H2、N2、NH3、TMA和TMG供给至MOCVD装置的反应器内，在Al0.05Ga0.95N层233上使厚度为23.5nm的Al0.07Ga0.93N层234生长。
接着，在将Si衬底100的衬底温度保持为1050℃的状态下，将H2、N2、NH3、TMG供给至MOCVD装置的反应器内，在超晶格缓冲层230上使厚度为1200nm的未掺杂GaN层240生长。
之后，在将生长温度保持为1050℃的状态下，将H2、N2、NH3、TMA和TMG供给至MOCVD装置的反应器内，在未掺杂GaN层240上使AlGaN阻挡层250生长。AlGaN阻挡层250是通过在未掺杂GaN层240上使厚度为30.0nm的Al0.15Ga0.85N生长而制作的。
通过以上的制造工序，能够得到具有氮化物半导体外延结构的氮化物半导体层叠体200，氮化物半导体外延结构在Si(111)衬底100上依次层叠有AlN层210、AlGaN缓冲层220、超晶格缓冲层230、未掺杂GaN层240、AlGaN阻挡层250。在该氮化物半导体层叠体200使用光刻技术形成电极、绝缘膜等。然后，经过Si衬底100的磨削加工、研磨加工、切割、小片接合、实际安装等制造工序，能够制造Si衬底100的厚度为85μm的HEMT器件。
[X射线衍射]
接着，使用X射线衍射装置(X-ray diffraction：XRD)进行ω扫描，检查Si衬底100的X射线衍射中的摇摆曲线的半峰全宽(Full Width at Half Maximum：FWHM)。
Si衬底100的结晶性在MOCVD结晶生长后因热的影响而较大地变化。影响的程度依赖于Si衬底100的厚度、尺寸、生长温度、升温速度、降温速度。此处，关注Si衬底100的升温速度，改变从室温至1100℃的升温速度，基于Si(111)的ω扫描的FWHM的结果，分为下面的A～H的8组来进行研究。
(A)不足40arcsec
(B)40arcsec以上且不足70arcsec
(C)70arcsec以上且不足100arcsec
(D)100arcsec以上且不足130arcsec
(E)130arcsec以上且不足160arcsec
(F)160arcsec以上且不足190arcsec
(G)190arcsec以上且不足220arcsec
(H)220arcsec以上
考虑了150℃下的漏极源极间的导通电阻(RdsON)、与栅极源极间的电压为0V时的漏极电流(Idss)相关的高温反向偏压试验(High Temperature ReVerse Bias test：HTRB)的结果、经过500小时的(RdsON)和(Idss)后的成品率，如下所述。
(A)平均83.9％
(B)平均72.6％
(C)平均68.7％
(D)平均62.5％
(E)平均59.6％
(F)平均20.8％
(G)平均14.3％
(H)平均8.7％
根据上述结果，可知在FWHM不足160arcsec(A～E)的情况下，结晶性良好，且Si衬底100上的缺陷少，成品率良好。
即，通过使Si衬底100的X射线衍射中的摇摆曲线的半峰宽(半峰全宽)不足160arcsec，能够使Si衬底100的结晶性良好。由此，能够抑制因Si衬底100与氮化物半导体层叠体200之间的晶格常数和热膨胀系数之差而引发的对Si衬底100的损伤。其结果是，能够得到使用降低了Si衬底100上产生的位错或者滑动等缺陷且具有优良的器件特性的Si衬底的氮化物半导体器件。
另一方面，可知在FWHM为160arcsec以上(F～H)的情况下，Si衬底100上缺陷多且成品率低。
在FWHM为160arcsec以上(F～H)的情况下，即在ω扫描的值并不良好的情况下，主要在MOCVD下的结晶生长中，在使HEMT结构生长了的Si衬底100产生位错、滑动等缺陷的可能性高。在将使HEMT结构生长了的Si衬底100器件化的工序和在之后的HTRB试验中，因施加于Si衬底100的热方面的、电方面的损伤，Si衬底100上产生的缺陷不仅在Si衬底100上还在氮化物半导体层叠体200上传播、生长，对未掺杂GaN层240和AlGaN阻挡层250附近产生影响，使导通电阻的变动特性、漏极电流特性劣化。
其中，优选在Si衬底100上层叠厚度为30nm以上的AlxGal-xN(0.80＜x≤1)层。这是因为，x为0.80以下时，GA的含有率超过20％，所以Si与Ga反应而在氮化物半导体产生坑等缺陷。此外，因为在AlxGal-xN层的厚度为30nm以下时，在AlxGal-xN层上层叠的x为0.80以下的AlxGal-xN层的Ga和Si衬底100的Si经由位错、纳米管或者微型管等缺陷而反应，在氮化物半导体产生坑等缺陷。本实施方式的氮化物半导体器件中，在Si衬底100上层叠厚度为150nm的AlN层210，来抑制Si与Ga的反应。
此外，Si衬底100上的氮化物半导体层叠体200的厚度优选为2μm以上。这是因为，氮化物半导体层叠体200的厚度不足2μm的情况下，产生二维电子气(2Dimension ElectronGas：2DEG)的未掺杂GaN层240和AlGaN阻挡层250的边界附近与Si衬底100之间的距离变短，所以在Si衬底100产生有缺陷时，受该缺陷的影响，2DEG难以产生载体。本实施方式的氮化物半导体器件中，使氮化物半导体层叠体200的厚度为3.5μm，使得在Si衬底100产生的缺陷不对2DEG产生影响。
此处，调查了Si衬底100的厚度和与导通电阻的变化率相关的成品率的关系。
(Si衬底100点厚度)：(成品率)
不足30μm：45.7％
30μm以上且不足80μm：63.8％
80μm以上且不足130μm：68.7％
130μm以上且不足180μm：72.3％
180μm以上且不足230μm：71.9％
230μm以上且不足280μm：69.8％
280μm以上且不足330μm：48.2％
330μm以上且不足380μm：36.3％
根据上述结果，可知使Si衬底100的厚度为不足30μm和280μm以上时，成品率恶化。这可以认为，Si衬底100的厚度为不足30μm时，Si衬底100过薄，而在Si衬底100容易产生裂纹等缺陷。此外，Si衬底100的厚度为280μm以上时，硅的热传导率低，所以在Si衬底100容易产生因热的影响而产生的缺陷。
因此，优选Si衬底100被加工成具有30μm以上且不足280nm的厚度。由此，能够得到难以产生裂纹等且不易受热的影响的Si衬底100。因此，能够得到长期可靠性高、寿命长的氮化物半导体器件。
此外，调查了氮化物半导体层叠体200的结晶生长前的Si衬底100的厚度和氮化物半导体器件的制造工艺中的与Si衬底100的破裂相关的成品率的关系。成品率100％是指在氮化物半导体器件的制造工艺等中途Si衬底100没有破裂。
(结晶生长前的Si衬底100的厚度)﹕(成品率)
300μm：85.8％
350μm：99.4％
400μm：100.0％
450μm：100.0％
500μm：100.0％
600μm：100.0％
根据上述结果，可知使氮化物半导体层叠体200的结晶生长前的Si衬底100的厚度为不足400μm时，与Si衬底100的破裂相关的成品率恶化。因此，优选氮化物半导体层叠体200的结晶生长前的Si衬底100的厚度为400μm以上。
此外，优选结晶生长前的Si衬底100的厚度为不足1600μm。结晶生长前的Si衬底100的厚度为1600μm以上时，Si衬底100单体的成本变高。
根据以上所述，通过使用氮化物半导体层叠体200的结晶生长前的厚度为400μm以上且不足1600μm的Si衬底100，能够以低成本进行氮化物半导体器件的制造。
而且，Si衬底100上的AlN层210的(002)X射线衍射中的摇摆曲线的半峰宽(半峰全宽)优选为800arcsec以上且不足2000arcsec。这是因为，使AlN层210的(002)X射线衍射中的摇摆曲线的半峰宽不足800arcsec时，AlN层210的结晶性变得过于良好，而使氮化物半导体层叠体200结晶生长了的Si衬底100的翘曲变得过大。此外，使AlN层210的(002)X射线衍射中的摇摆曲线的半峰宽为2000arcsec以上时，层叠于AlN层210之上的氮化物半导体层的结晶性降低，Si衬底100的缺陷增加。其结果是，漏电增加，氮化物半导体器件的器件特性恶化。
(第2～第6实施方式)
作为本发明的氮化物半导体的一实施方式的氮化物半导体器件，不限定于第1实施方式的HEMT，例如可以是MISFET(金属－绝缘体－半导体场效应晶体管：MetalInsulator Semiconductor Field Effect Transistor)(第2实施方式)，可以是接合型FET(第3实施方式)，可以是LED(发光二极管)(第4实施方式)，也可以是半导体激光(第5实施方式)。
本发明的氮化物半导体，不限定于第1～第5实施方式的氮化物半导体器件，例如还包括由Si衬底100和氮化物半导体层叠体200构成的第1～第5实施方式的氮化物半导体器件用的氮化物半导体外延片(第6实施方式)。
总结本发明和实施方式，如下所述。
本发明的氮化物半导体的特征在于：包括Si衬底100和层叠于该Si衬底100上的氮化物半导体层叠体200，上述Si衬底100的X射线衍射中的摇摆曲线的半峰宽不足160arcsec。
根据本发明的氮化物半导体，由于使Si衬底100的X射线衍射中的摇摆曲线的半峰宽不足160arcsec，所以能够使Si衬底100的结晶性良好。由此，能够抑制由Si衬底100与氮化物半导体层叠体200之间的晶格常数和热膨胀系数的差引发的对Si衬底100的损伤。其结果是，能够降低Si衬底100上产生的位错或者滑动等缺陷，例如能够得到作为氮化物半导体器件可发挥优良的器件特性的使用了Si衬底的氮化物半导体。
一实施方式的氮化物半导体中，上述氮化物半导体层叠体200具有与上述Si衬底100接触的厚度为30nm以上的AlxGal-xN(0.80＜x≤1)层210。
根据上述实施方式，能够抑制Si衬底100的Si与AlxGal-xN(0.80＜x≤1)层210的Ga的反应。由此，能够抑制由Si衬底100与氮化物半导体层叠体200之间的晶格常数和热膨胀系数的差引发的对Si衬底100的损伤。其结果是，能够降低在Si衬底100产生的位错或者滑动等缺陷，例如能够得到作为氮化物半导体器件可发挥优良的器件特性的使用了Si衬底的氮化物半导体。
一实施方式的氮化物半导体中，上述氮化物半导体层叠体200的厚度为2μm以上。
根据上述实施方式，由于氮化物半导体层叠体200的产生二维电子气的区域从Si衬底100充分地分离，所以即使在Si衬底100产生滑动等缺陷，也难以受到该缺陷的影响。其结果是，能够得到例如作为氮化物半导体器件可发挥优良的器件特性的使用了Si衬底的氮化物半导体。
在一实施方式地氮化物半导体中，为高电子迁移率场效应晶体管。
根据上述实施方式，能够得到电子迁移率高的氮化物半导体。
在一实施方式的氮化物半导体中，上述Si衬底100将(111)面或者(000)面作为与上述氮化物半导体层叠体200接触的主面。
根据上述实施方式，由于将结晶性良好的(111)面或者(000)面作为与氮化物半导体层叠体200接触的主面，所以能够抑制由Si衬底100与氮化物半导体层叠体200之间的晶格常数和热膨胀系数之差引发的对Si衬底100的损伤。其结果是，能够降低Si衬底100上产生的位错或者滑动等缺陷，例如能够得到作为氮化物半导体器件可发挥优良的器件特性的使用了Si衬底的氮化物半导体。
一实施方式的氮化物半导体的特征在于：具有30μm以上且不足280μm的厚度。
根据上述实施方式，能够得到难以产生裂纹等且难以受到热的影响的Si衬底100。因此，能够得到长期可靠性高、寿命长的氮化物半导体。
本发明的上述氮化物半导体的制造方法的特征在于：上述氮化物半导体层叠体200具有设置于上述Si衬底100上的AlN层210，上述AlN层210的(002)X射线衍射中的摇摆曲线的半峰宽为800arcsec以上且不足2000arcsec。
根据本发明的制造方法，能够得到Si衬底100的结晶性不过分好且也不过分差的氮化物半导体。因此，能够得到例如使用了具有优良的器件特性的Si衬底的氮化物半导体器件。
根据一实施方式的上述氮化物半导体的制造方法，上述氮化物半导体层叠体200的结晶生长前的上述Si衬底100的厚度为350μm以上且不足1600μm。
根据上述实施方式，能够防止氮化物半导体的制造工程中的Si衬底100的破裂，并且Si衬底100单体的成本降低。由此，能够以低成本进行氮化物半导体的制造。
附图标记说明
100 Si衬底
200 氮化物半导体层叠体
210 AlN层
220 AlGaN缓冲层
221 Al0.50Ga0.50N层
222 GaN层
230 超晶格缓冲层
231 AlN层
232 Al0.03Ga0.97N层
233 Al0.05Ga0.95N层
234 Al0.07Ga0.93N层
240 未掺杂GaN层
250 AlGaN阻挡层。

Claims (5)

1.一种氮化物半导体，其特征在于：
包括Si衬底(100)和设置在该Si衬底(100)上的氮化物半导体层叠体(200)，
所述Si衬底(100)的X射线衍射中的摇摆曲线的半峰宽不足160arcsec。
2.如权利要求1所述的氮化物半导体，其特征在于：
所述氮化物半导体层叠体(200)具有与所述Si衬底(100)接触的厚度为30nm以上的AlxGa1-xN层(210)，其中，0.80＜x≤1。
3.如权利要求1或者2所述的氮化物半导体，其特征在于：
所述氮化物半导体层叠体(200)的厚度为2μm以上。
4.如权利要求1至3中任一项所述的氮化物半导体，其特征在于：
具有30μm以上且不足280μm的厚度。
5.一种权利要求1至4中任一项所述的氮化物半导体的制造方法，其特征在于：
所述氮化物半导体层叠体(200)具有设置在所述Si衬底(100)上的AlN层(210)，
所述AlN层(210)的(002)X射线衍射中的摇摆曲线的半峰宽为800arcsec以上且不足2000arcsec。
CN201580046071.8A 2014-08-27 2015-06-03 氮化物半导体和氮化物半导体的制造方法 Pending CN106796870A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014173176 2014-08-27
JP2014-173176 2014-08-27
PCT/JP2015/066092 WO2016031334A1 (ja) 2014-08-27 2015-06-03 窒化物半導体および窒化物半導体の製造方法

Publications (1)

Publication Number Publication Date
CN106796870A true CN106796870A (zh) 2017-05-31

Family

ID=55399239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580046071.8A Pending CN106796870A (zh) 2014-08-27 2015-06-03 氮化物半导体和氮化物半导体的制造方法

Country Status (4)

Country Link
US (1) US20170256635A1 (zh)
JP (1) JP6205497B2 (zh)
CN (1) CN106796870A (zh)
WO (1) WO2016031334A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698546B (zh) * 2019-06-20 2020-07-11 環球晶圓股份有限公司 具有氮化鋁成核層的基板及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145187A1 (en) * 2004-12-14 2006-07-06 Kim Yong J Gallium nitride semiconductor and method of manufacturing the same
US20060237740A1 (en) * 2002-08-23 2006-10-26 Valerie Bousquet Mbe growth of an algan layer or algan multilayer structure
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US20110115025A1 (en) * 2009-11-17 2011-05-19 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031874A (ja) * 2002-06-28 2004-01-29 Toshiba Ceramics Co Ltd 半導体のエピタキシャル成長装置
JP4313000B2 (ja) * 2002-07-02 2009-08-12 コバレントマテリアル株式会社 ３Ｃ−ＳｉＣ半導体の製造方法
JP2006135222A (ja) * 2004-11-09 2006-05-25 Matsushita Electric Ind Co Ltd エッチング方法及び半導体素子の製造方法
JP5179635B1 (ja) * 2011-09-26 2013-04-10 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
US9331076B2 (en) * 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237740A1 (en) * 2002-08-23 2006-10-26 Valerie Bousquet Mbe growth of an algan layer or algan multilayer structure
US20060145187A1 (en) * 2004-12-14 2006-07-06 Kim Yong J Gallium nitride semiconductor and method of manufacturing the same
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
US20110115025A1 (en) * 2009-11-17 2011-05-19 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPWO2016031334A1 (ja) 2017-05-25
US20170256635A1 (en) 2017-09-07
WO2016031334A1 (ja) 2016-03-03
JP6205497B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
CN101981677B (zh) 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
JP5634681B2 (ja) 半導体素子
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US10340345B2 (en) Nitride semiconductor epitaxial wafer and field effect nitride transistor
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
CN103782375A (zh) 第iii族氮化物外延基板及其制造方法
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
CN103003931A (zh) 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
JP2012015304A (ja) 半導体装置
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
CN105336770A (zh) 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN102024845B (zh) 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法
JP5776344B2 (ja) 半導体装置
CN106796870A (zh) 氮化物半导体和氮化物半导体的制造方法
JP2011071266A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
KR101364026B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5304927B2 (ja) 電界効果トランジスタ用窒化物半導体エピタキシャルウェハ、及び窒化物半導体系電界効果トランジスタ
JP5024307B2 (ja) 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531