CN102024845B - 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法 - Google Patents

半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法 Download PDF

Info

Publication number
CN102024845B
CN102024845B CN201010251699.0A CN201010251699A CN102024845B CN 102024845 B CN102024845 B CN 102024845B CN 201010251699 A CN201010251699 A CN 201010251699A CN 102024845 B CN102024845 B CN 102024845B
Authority
CN
China
Prior art keywords
iii
iii nitride
epitaxial substrate
mentioned
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010251699.0A
Other languages
English (en)
Other versions
CN102024845A (zh
Inventor
三好実人
市村干也
角谷茂明
杉山智彦
仓冈义孝
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102024845A publication Critical patent/CN102024845A/zh
Application granted granted Critical
Publication of CN102024845B publication Critical patent/CN102024845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种可实现肖特基接合的逆方向特性的可靠性高的半导体元件的半导体元件用外延基板。该半导体元件用外延基板由III族氮化物层群以(0001)结晶面相对于基板面大致平行的方式在基底基板之上积层形成，其具有由组成为Inx1Aly1Gaz1N(x1+y1+z1＝1，z1＞0)的第一III族氮化物构成的沟道层和由组成为Inx2Aly2N(x2+y2＝1，x2＞0，y2＞0)的第二III族氮化物构成的势垒层，第二III族氮化物是短程有序度参数α满足0＜α＜1范围的短程有序混晶。

Description

半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法
技术领域
本发明涉及由III族氮化物半导体构成的、具有多层结构的外延基板，特别是电子设备用的多层结构外延基板。 
背景技术
氮化物半导体由于具有高击穿电场、高饱和电子速度，所以作为下一代的高频率/高功率设备用半导体材料而获得关注。例如，由AlGaN构成的势垒层和由GaN构成的沟道层积层形成的HEMT(高电子迁移率晶体管)元件是利用如下特征的元件，即：通过氮化物材料所特有的强极化作用(自发极化作用和压电极化作用)，在积层界面(异质界面)生成高浓度的二维电子气(2DEG)(参见例如非专利文献1)。 
作为HEMT元件用基板的基底基板，有时使用例如像硅、SiC这样的组成与III族氮化物不同的单晶(异种单晶)。此时，通常应变超晶格层、低温生长缓冲层等缓冲层作为初期生长层在基底基板之上形成。因此，在基底基板上外延形成势垒层、沟道层以及缓冲层，成为使用由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成形式。此外，为了促进二维电子气的空间的封闭，有时在势垒层和沟道层之间还设置厚度为1nm左右的隔离层。隔离层由例如AlN等构成。此外，为了控制HEMT元件用基板的最表面的能级，改善与电极的接触特性，有时还在势垒层之上形成例如由n型GaN层和超晶格层构成的帽层。 
已知，在沟道层由GaN形成、势垒层由AlGaN形成的、最一般结构的氮化物HEMT元件的情况下，HEMT元件用基板内存在的二维电子气的浓度随着形成势垒层的AlGaN中的AlN摩尔分数的增加而增加(参见例如非专利文献2)。认为，如果能够大幅增加二维电子气浓度，就能够大幅提高HEMT元件的可控电流密度、即可操控的功率密度。 
另外，像用GaN形成沟道层、用InAlN形成势垒层的HEMT元件之类的具有小应变结构的HEMT元件也引起关注，所述小应变结构对压电极化作用的依存性较小，可以几乎只通过自发极化来生成高浓度的二维电子气(参见例如非专利文献3)。 
现有技术文献： 
非专利文献1：″Highly Reliable 250W High Electron Mobility Transistor Power Amplifier″，TOSHIHIDE KIKKAWA，Jpn.J.Appl.Phys.44，(2005)，4896 
非专利文献2：″Gallium Nitride Based High Power Heteroj uncion Field Effect Transistors：process Development and Present Status at USCB″，Stacia Keller，Yi-Feng Wu，Giacinta Parish，Naiqian Ziang，Jane J.Xu，Bernd P.Keller，Steven P.DenBaars，and Umesh K.Mishra，IEEE Trans.Electron Devices 48，(2001)，552 
非专利文献3：″Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices？″，F.Medjdoub，J.-F.Carlin，M.Gonschorek，E.Feltin，M.A.Py，D.Ducatteau，C.Gaquiere，N.Grandjean，and E.Kohn，IEEE IEDM Tech.Digest in IEEE IEDM 2006，673 
发明内容
发明要解决的课题
为使这样的HEMT元件或者其制作过程中使用的多层结构体——HEMT元件用基板实用化，需要解决功率密度增大、高效化等与性能提高有关的课题、常闭动作化等与功能增强有关的课题、高可靠性和低价格化这些基本课题等等各种课题。对于每一个课题都作了不懈的努力。 
其中之一有提高肖特基接合特性的课题。具体地说，谋求逆方向漏电流的抑制和高耐电压化等。 
本发明是鉴于上述课题而做出的，其目的是提供一种可实现肖特基接合的逆方向特性的可靠性高的半导体元件的、半导体元件用的外延基板。 
解决课题的手段
为了解决上述课题，权利要求1的发明是一种半导体元件用外延基板，其由III族氮化物层群以(0001)结晶面相对于基板面大致平行的方式在基底基板之上积层形成，其特征在于，具有由组成为Inx1Aly1Gaz1N(x1+y1+z1＝1，z1＞0)的第一III族氮化物构成的沟道层和由组成为Inx2Aly2N(x2+y2＝1，x2＞0，y2＞0)的第二III族氮化物构成的势垒层，上述第二III族氮化物是短程有序度参数α满足0＜α＜1范围的短程有序混晶。 
权利要求2的发明是权利要求1所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物是短程有序度参数α满足0.4＜α＜1范围的短程有序混晶。 
权利要求3的发明是权利要求1或2所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物的带隙比上述第一III族氮化物的带隙更大。 
权利要求4的发明是权利要求1至3中任一项所述的半导体元件用外延基板，其特征在于，上述第一III族氮化物为Aly1Gaz1N(y1+z1＝1，z1＞0)。 
权利要求5的发明是权利要求4所述的半导体元件用外延基板，其特征在于，上述第一III族氮化物为GaN。 
权利要求6的发明是权利要求1至5中任一项所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物为Inx2Aly2N(x2+y2＝1，0.14≤x2≤0.22)。 
权利要求7的发明是权利要求1至6中任一项所述的半导体元件用外延基板，其特征在于，在上述沟道层与上述势垒层之间还具有隔离层，所述隔离层由至少含有Al、组成为Inx3Aly3Gaz3N(x3+y3+z3＝1)的第三III族氮化物所构成，所述第三III族氮化物具有比上述第二III族氮化物大的带隙。 
权利要求8的发明是权利要求7所述的半导体元件用外延基板，其特征在于，上述第三III族氮化物是AlN。 
权利要求9的发明是一种半导体元件中的肖特基接合结构，其特征在于，在权利要求1至8中任一项所述的外延基板的势垒层之上形成有金属电极。 
权利要求10的发明是一种半导体元件中的III族氮化物层与金属电极的肖特基接合结构，其特征在于，上述III族氮化物层是含有III族元素In和Al、组成为InxAlyN(x+y＝1，x＞0，y＞0)的III族氮化物，由短程有序度参数α满足0＜α＜1范围的短程有序混晶构成。 
权利要求11的发明是一种半导体元件中的III族氮化物层与金属电极的肖特基接合的漏电流抑制方法，其特征在于，上述III族氮化物层形成为含有III族元素In和Al、短程有序度参数α满足0＜α＜1范围的短程有序混晶。 
发明效果
根据权利要求1至11的发明，可以获得肖特基接合的逆方向特性的可靠性优良的半导体元件。 
附图说明
图1是示意性显示本发明的实施方案中的外延基板10的构成的截面模式图。 
图2是列表显示实施例中的外延基板的组成以及短程有序度参数α的值、和对使用该外延基板制备的肖特基二极管元件进行测定的结果的图。 
标号说明
1 基底基板 
2 缓冲层 
3 沟道层 
3e 二维电子气区域 
4 隔离层 
5 势垒层 
10 外延基板 
具体实施方式
<外延基板的构成> 
图1是示意性显示本发明的实施方案中的外延基板10的构成的截面模式图。外延基板10具有由基底基板1、缓冲层2、沟道层3、隔离层4和势垒层5积层形成的构成。另外，图1中各层的厚度比例并不反 映实际的比例。缓冲层2、沟道层3、隔离层4、势垒层5均使用MOCVD法(金属有机化学气相沉积法)外延形成(在下文中详述)是优选的一个实例。 
在下文中，对各层的形成以使用MOCVD法的情况为对象进行说明，但只要是能够以具有良好结晶性的方式形成各层的方法，既可以使用从其他的外延生长方法例如MBE、HVPE、LPE等各种气相生长法和液相生长法中适当选择的方法，也可以是组合使用不同的生长方法的方式。 
对于基底基板1，只要在其上面可以形成结晶性良好的氮化物半导体层即可使用，并没有特别的限制。使用单晶6H-SiC基板是优选的一个实例，但也可以使用由蓝宝石、Si、GaAs、尖晶石、MgO、ZnO、铁氧体等构成的基板。 
另外，对于缓冲层2，为使在其上面形成的沟道层3、隔离层4以及势垒层5的结晶品质良好，是以AlN形成数百nm左右厚度的层。例如，形成200nm的厚度是优选的一个实例。 
沟道层3是由具有Inx1Aly1Gaz1N(x1+y1+z1＝1)组成的III族氮化物形成数μm左右厚度的层。优选地，沟道层3由Aly1Gaz1N(y1+z1＝1、z1＞0)组成的III族氮化物形成，更优选由GaN形成。 
另一方面，势垒层5是由具有Inx2Aly2N(x2+y2＝1，x2＞0，y2＞0)组成的III族氮化物、形成数nm～数十nm左右厚度的层。优选地，0.14≤x2≤0.22。如果x2的值在该范围之外，作用于势垒层5的应变超过±0.5％，波及肖特基接合可靠性的结晶应变的影响开始变大，所以是不优选的。但是，势垒层5形成为短程有序混晶。对于势垒层5将在下文中详细叙述。 
另外，在沟道层3与势垒层5之间设置有隔离层4。隔离层4是由具有Inx3Aly3Gaz3N(x3+y3+z3＝1)的组成、至少含有Al的III族氮化物、以0.5nm～1.5nm的范围的厚度形成的层。 
在具有这样的层构成的外延基板10中，在沟道层3与隔离层4的界面处(更详细地说，是在沟道层3的该界面附近)，形成存在高浓度二维电子气的二维电子气区域3e。 
优选地，隔离层4和势垒层5被分别形成为：满足构成隔离层4的III族氮化物的带隙大于等于构成势垒层5的III族氮化物的带隙的组成 范围。这种情况下，抑制了合金散射效应，提高了二维电子气的浓度和迁移率。更优选地，隔离层4由AlN(x3＝0，y3＝1，z3＝0)形成。这种情况下，隔离层4成为Al和N的二元系化合物，所以与含Ga的三元系化合物的情况相比，进一步抑制了合金散射效应，提高了二维电子气的浓度和迁移率。另外，在关于该组成范围的讨论中，并不排除隔离层4含有杂质的情况。 
另外，在外延基板10中具有隔离层4并不是必须的方式，也可以是在沟道层3的上面直接形成势垒层5的方式。在这种情况下，在沟道层3与势垒层5的界面处形成二维电子气区域3e。 
对于具有以上构成的外延基板10，通过适当地设置电极图样等构成要素，从而可获得HEMT元件和二极管元件等各种半导体元件。 
<势垒层> 
如上所述，在本实施方案中的外延基板10中，由具有Inx2Aly2N(x2+y2＝1，x2＞0，y2＞0)组成的III族氮化物构成的势垒层5形成为短程有序混晶。以下对势垒层5进行更加详细的说明。 
首先，对规定短程有序混晶的参数——短程有序度参数α作出说明。所谓短程有序度参数α，一般地说，是表示在某个原子的晶格位置周围的最近晶格位置存在异种原子的程度的指标，可通过使用X射线漫散射法的公知方法来评价。 
对于构成势垒层5的Inx2Aly2N组成的三元氮化物混晶，六方晶的纤锌矿(wurtzite)型结构为稳定结构，III族原子的坐标占据(0，0，0)和(1/3，2/3，1/2)时，氮原子就占据(0，0，3/8)和(1/3，2/3，7/8)。即，在六方晶的纤锌矿型结构中，III族原子的子晶格和氮原子的子晶格在c轴方向上只偏移3/8而被配置。因此，成为一个III族原子(或氮原子)周围被氮原子(或III族原子)形成的四面体包围的结构，III族原子介由氮原子与作为其他III族子晶格上的最近原子的III族原子相结合。但是，对所有III族原子来说，与氮原子的结合是等价的，所以通过只考虑III族原子的子晶格，即可求出关于III族原子排列的短程有序度参数α。 
具体地说，着眼于位于III族原子的子晶格的某个晶格点的In原子，如果以在该晶格点的最近晶格点发现Al原子的概率为PIn-Al，则短程有序度参数α由下式定义： 
α＝1-PIn-Al/x2          ···(1) 
由(1)式可知，当In原子的最近晶格位置上Al原子的存在比例与组成比相同(PIn-Al＝x2)时，α＝0，Al原子的存在比例比组成比大(PIn-Al＞x2)时，α＜0，Al原子的比例比组成比小(PIn-Al＜x2)时，α＞0。理论上说-1＜α＜1(α＝-1时只存在Al原子，α＝1时只存在In原子)。α＜0表示不同原子交互排列的程度强，而α＞0表示同种原子相邻形成群簇(cluster)的程度强。 
在本实施方案中，满足0＜α＜1的结晶层被称为短程有序混晶。而且，势垒层5形成为该短程有序混晶。由此，使用外延基板10制备的半导体元件中的肖特基接合特性比现有的有所提高。具体地说，逆方向漏电流被随着时间抑制，并实现高耐电压化。例如，即使在150℃施加200V的电压连续通电48小时之后，漏电流也保持在1×10-5A/cm2以下。另外，达到元件破坏时的耐电压在大约1200V以上。特别是在满足0.4＜α＜1.0的情况下，可实现1600V以上的更高的耐电压。 
如上所说明的那样，根据本实施方案，通过使外延基板的势垒层形成为InAlN的短程有序混晶，可实现使用它制备的半导体元件的肖特基接合特性得到改善、肖特基接合的逆方向特性的可靠性高的半导体元件。 
<外延基板的制备方法> 
下面，对具有上述构成的外延基板10的制备方法进行说明。 
外延基板10的制备可使用公知的MOCVD炉进行。具体地说，所使用的MOCVD炉的构成可向反应器内供给关于In、Al、Ga的有机金属(MO)原料气(TMI、TMA、TMG)、氨气、氢气和氮气。 
首先，准备例如(0001)面方位的直径为2英寸的6H-SiC基板等作为基底基板1，将该基底基板1设置于在MOCVD炉的反应器内配置的基座(susceptor)之上。在反应器内进行真空排气置换后，使反应器内压力保持在5kPa～50kPa之间的规定的值，同时形成氢/氮混合流状态的氛围气之后，通过加热基座使基板升温。 
当基座温度达到缓冲层形成温度，即950℃～1250℃之间的规定温度(例如1050℃)时，将Al原料气和NH3气导入反应器内，形成作为缓冲层2的AlN层。 
形成AlN层后，使基座温度保持在规定的沟道层形成温度，根据沟道层3的组成向反应器内导入有机金属原料气和氨气，形成作为沟道 层3的Inx1Aly1Gaz1N层(条件是x1＝0，0≤y1≤0.3)。这里，沟道层形成温度T1是从950℃以上1250℃以下的温度范围中、根据沟道层3的AlN摩尔分数y1的值确定的值。另外，对沟道层3形成时的反应器压力没有特别的限制，可从10kPa至大气压(100kPa)的范围内适当地选择。 
形成Inx1Aly1Gaz1N层后，接着，原样保持基座温度，使反应器内保持氮气氛围气，使反应器压力为10kPa，之后，向反应器内导入有机金属原料气和氨气，使作为隔离层4的Inx3Aly3Gaz3N层形成为规定的厚度。 
形成Inx3Aly3Gaz3N层后，为了形成作为势垒层5的Inx2Aly2N，使基座温度保持在650℃以上800℃以下的规定的势垒层形成温度，使反应器内压力保持在1kPa～30kPa之间的规定的值。然后，将氨气以及根据势垒层5的组成确定的流量比的有机金属原料气，以所谓的V/III比为3000以上20000以下之间的规定的值导入反应器内。此时，通过适当地控制势垒层形成温度、反应器内压力以及V/III比，越强地抑制势垒层5堆积生长进行时的构成原子种类(In、Al、N)的表面迁移，势垒层5就会形成为短程有序度参数α的值越大的结晶层。更具体地说，表面迁移的抑制可通过降低基座温度、提高反应器压力、加快原料投入速率而比较容易实现，但这充其量不过是一般的倾向。在实际情况下，适于抑制表面迁移的势垒层生长条件受在外延基板10的制备中使用的反应器的结构影响，所以不能唯一地确定。如果形成了势垒层5，就完成了外延基板10的制作。 
实施例
在本实施例中，形成了势垒层组成和短程有序度α的值不同的多个外延基板。势垒层的组成有In0.14Al0.86N、In0.18Al0.82N和In0.22Al0.78N三个水平，包括短程有序度α正的情况和负的情况共6个水平。 
具体地说，首先，准备多张(0001)面方位的直径为3英寸6H-SiC基板作为基底基板。将各个基板设置于MOCVD炉反应器内，进行真空排气置换后，使反应器内压力保持在30kPa，形成氢/氮混合流状态的氛围气。接着，通过加热基座使基底基板升温。 
当基座温度达到1050℃时，将TMA鼓泡气和氨气导入反应器内，形成作为缓冲层的厚度为200nm的AlN层。 
然后，使基座温度达到规定的温度，将作为有机金属原料气的TMG鼓泡气和氨气以规定的流量比导入反应器内，使作为沟道层的GaN层形成为2μm的厚度。 
获得沟道层后，使反应器压力成为10kPa，然后将TMA鼓泡气和氨气导入反应器内，形成作为隔离层的厚度为1.2nm的AlN层。 
在隔离层形成之后，接着，形成厚度为16nm的势垒层。此时，在满足具有目标组成的势垒层的形成条件的同时，使每个样品的基座温度、反应器压力和V/III比都不相同，由此，即使组成相同的样品，其短程有序度参数α的值也不同。 
在势垒层形成之后，使基座温度降至接近室温，使反应器内恢复至大气压，然后取出制备的外延基板。由此，获得外延基板。 
对获得的外延基板的势垒层进行X射线漫散射测定，根据(1)式求出短程有序度参数α。 
然后，为评价电特性，使用获得的外延基板制作同心圆型肖特基二极管元件。作为位于同心圆电极图样外侧的阴极欧姆电极，使用由Ti/Al/Ni/Au(膜厚度分别为25/75/15/100nm)构成的金属层。对于该欧姆电极，为使其接触特性良好，在800℃的氮气氛围气中进行30秒的热处理。进一步地，作为位于同心圆图样内侧的阳极肖特基电极，使用由Pt/Au(膜厚度分别为20/200nm)构成的金属层。另外，阳极电极的直径为200μm，电极间隔10μm。 
对于获得的肖特基二极管元件，测定室温下施加40V电压时的漏电流作为初期特性。接着，在150℃施加200V电压的状态下连续通电48小时之后，再次测定室温下施加40V电压时的漏电流。并且，测定达到元件破坏时的耐电压。图2是列表显示各个外延基板的组成和短程有序度参数α的值、以及对使用该外延基板制作的肖特基二极管元件进行上述测定的结果的图。 
如图2所示，在α＞0的样品中，连续通电试验后的漏电流与初期特性相比没有变化，保持在1×10-5A/cm2以下，与此相对，在α＜0的样品中，连续通电导致漏电流增加。另外，在α＞0的样品中，达到元件破坏的耐电压在大约1200V以上，与此相对，在α＜0的样品中，耐电压为450V以下的很低的值。另外，在短程有序度参数α满足0.4＜α＜1.0的情况下，获得了1600V以上的更高的耐电压。 
这些结果表明，势垒层形成为短程有序度参数α满足0＜α＜1的短程有序混晶，可有效提高肖特基接合的逆方向特性，提高可靠性，并且在满足0.4＜α＜1的情况下，获得了更高的耐电压。 

Claims (11)

1.一种半导体元件用外延基板，其由III族氮化物层群以（0001）结晶面相对于基板面大致平行的方式在基底基板之上积层形成，
其特征在于，具有
由组成为Inx1Aly1Gaz1N（x1+y1+z1=1,z1>0）的第一III族氮化物构成的沟道层和
由组成为Inx2Aly2N（x2+y2=1,x2>0,y2>0）的第二III族氮化物构成的势垒层，
上述第二III族氮化物是短程有序度参数α满足0＜α＜1范围的短程有序混晶。
2.权利要求1所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物是短程有序度参数α满足0.4＜α＜1范围的短程有序混晶。
3.权利要求1或2所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物的带隙比上述第一III族氮化物的带隙更大。
4.权利要求1或2所述的半导体元件用外延基板，其特征在于，上述第一III族氮化物为Aly1Gaz1N（y1+z1=1,z1>0）。
5.权利要求4所述的半导体元件用外延基板，其特征在于，上述第一III族氮化物为GaN。
6.权利要求1或2所述的半导体元件用外延基板，其特征在于，上述第二III族氮化物为Inx2Aly2N（x2+y2=1,0.14≦x2≦0.22）。
7.权利要求1或2所述的半导体元件用外延基板，其特征在于，在上述沟道层与上述势垒层之间还具有隔离层，所述隔离层由至少含有Al、组成为Inx3Aly3Gaz3N（x3+y3+z3=1）的第三III族氮化物所构成，所述第三III族氮化物具有比上述第二III族氮化物大的带隙。
8.权利要求7所述的半导体元件用外延基板，其特征在于，上述第三III族氮化物是AlN。
9.一种半导体元件中的肖特基接合结构，其特征在于，在权利要求1至8中任一项所述的外延基板的势垒层之上形成有金属电极。
10.一种半导体元件中的III族氮化物层与金属电极的肖特基接合结构，其特征在于，上述III族氮化物层是含有III族元素In和Al、组成为InxAlyN（x+y=1,x>0,y>0）的III族氮化物，由短程有序度参数α满足0＜α＜1范围的短程有序混晶构成。
11.一种半导体元件中的III族氮化物层与金属电极的肖特基接合结构的漏电流抑制方法，其特征在于，上述III族氮化物层形成为含有III族元素In和Al、短程有序度参数α满足0＜α＜1范围的短程有序混晶。
CN201010251699.0A 2009-09-15 2010-08-09 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法 Active CN102024845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009212755A JP5308290B2 (ja) 2009-09-15 2009-09-15 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP2009-212755 2009-09-15

Publications (2)

Publication Number Publication Date
CN102024845A CN102024845A (zh) 2011-04-20
CN102024845B true CN102024845B (zh) 2014-05-14

Family

ID=43304800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010251699.0A Active CN102024845B (zh) 2009-09-15 2010-08-09 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法

Country Status (4)

Country Link
US (1) US8598626B2 (zh)
EP (1) EP2296172B1 (zh)
JP (1) JP5308290B2 (zh)
CN (1) CN102024845B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP6516483B2 (ja) * 2015-01-22 2019-05-22 国立大学法人名古屋大学 Ｉｉｉ族窒化物半導体素子とその製造方法
CN108695385B (zh) * 2018-07-17 2024-04-05 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
CN111640796A (zh) * 2020-06-01 2020-09-08 西安电子科技大学 5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101019234A (zh) * 2004-09-13 2007-08-15 皮科吉加国际公司 具有零合金无序的hemt压电结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163420A (ja) * 2000-03-17 2003-06-06 Nec Corp 窒化物半導体素子およびその製造方法
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
JP2005302784A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
JP2005167282A (ja) * 2005-02-28 2005-06-23 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
JP2008158143A (ja) * 2006-12-22 2008-07-10 Nikon Corp カメラ
JP2009026975A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置
JP5417693B2 (ja) * 2007-08-22 2014-02-19 日本電気株式会社 半導体装置
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101019234A (zh) * 2004-09-13 2007-08-15 皮科吉加国际公司 具有零合金无序的hemt压电结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-163420A 2003.06.06
JP特开2005-268493A 2005.09.29

Also Published As

Publication number Publication date
US8598626B2 (en) 2013-12-03
EP2296172B1 (en) 2014-04-23
EP2296172A3 (en) 2011-09-07
EP2296172A2 (en) 2011-03-16
CN102024845A (zh) 2011-04-20
JP5308290B2 (ja) 2013-10-09
JP2011066034A (ja) 2011-03-31
US20110062493A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
CN103081080B (zh) 半导体元件用外延基板、半导体元件、半导体元件用外延基板的制作方法、以及半导体元件的制作方法
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
KR101933230B1 (ko) 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
CN102024845B (zh) 半导体元件用外延基板、肖特基接合结构以及肖特基接合结构的漏电流抑制方法
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
KR101364026B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant