CN103650105A - 用于半导体器件的缺陷减轻结构 - Google Patents

用于半导体器件的缺陷减轻结构 Download PDF

Info

Publication number
CN103650105A
CN103650105A CN201280032128.5A CN201280032128A CN103650105A CN 103650105 A CN103650105 A CN 103650105A CN 201280032128 A CN201280032128 A CN 201280032128A CN 103650105 A CN103650105 A CN 103650105A
Authority
CN
China
Prior art keywords
composition
layer
substrate
intermediate layer
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280032128.5A
Other languages
English (en)
Other versions
CN103650105B (zh
Inventor
祖宾·P·帕特尔
特蕾西·海伦·冯
唐劲松
鲁威
阿伦·拉马莫西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Piquant Res LLC
PIQUANT RESEARCH LLC
Original Assignee
PIQUANT RESEARCH LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PIQUANT RESEARCH LLC filed Critical PIQUANT RESEARCH LLC
Publication of CN103650105A publication Critical patent/CN103650105A/zh
Application granted granted Critical
Publication of CN103650105B publication Critical patent/CN103650105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供了一种并入缺陷减轻结构(102)的方法和半导体器件(100)。半导体器件(100)包括衬底(101)、缺陷减轻结构(102)，包括放置在衬底上的掺杂或非掺杂的IV族合金层的组合以及金属和非金属的氮化物，以及器件有源层(103)，放置在缺陷减轻结构(102)上。通过沉淀一个或多个缺陷减轻层来制造缺陷减轻结构(102)，缺陷减轻层包括：放置在衬底(100)上的衬底成核层(102a)、放置在衬底成核层(102a)上的衬底中间层(102b)、放置在衬底中间层(102b)上的衬底顶层(102c)、放置在衬底顶层(102c)上的器件成核层(102d)、放置在器件成核层(102d)上的器件中间层(102e)、以及放置在器件中间层(102e)上的器件顶层(102f)。衬底中间层(102b)和器件中间层(102e)包括其沿着厚度坐标分布的成分。

Description

用于半导体器件的缺陷减轻结构
技术领域
本国际申请要求于2011年6月30日提交的题为“Defect MitigationStructures for Semiconductor Devices”的美国专利申请No.13/172,880的优先权，该美国专利申请的全部内容通过引用的方式并入本文。
背景技术
如今制造的大多数半导体器件(包括光电器件，例如发光器件、固态激光器、功率电子器件、以及集成了光学器件和电子器件的片上微型系统)都是使用化合物半导体制造的，其中，化合物半导体包括例如：氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、以及有关的材料。在此类制造中使用的有关材料包括例如：氮化铟镓(InGaN)、氮化铝镓(AlGaN)、镁掺杂的GaN、硅掺杂的GaN、InAlGaN合金、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、InAlGaAs合金、磷化铝铟(AlInP)、磷化铝镓铟(AlInGaP)等。由于缺乏低廉高品质的相同材料的单晶体衬底(例如，体GaN衬底)，因此这些器件中的绝大多数使用不同材料(例如，蓝宝石(Al2O3)、碳化硅(SiC)、和硅(Si))的体衬底。
然而，器件与不同衬底材料之间的晶体属性、热属性和化学属性的差异通常导致器件膜的高缺陷密度，这最终损害了半导体器件的性能。这些缺陷通常具有例如以下形式：错位、空位、替位、双晶面、空隙、与应力有关的三维(3D)生长岛状物(growth island)、以及由于应力松弛引起的过大的表面粗糙度。
已经在硅衬底的(111)平面上生长了例如以C轴为方向的外延GaN器件膜。如本文所使用的，(111)平面是指具有在结晶学中的Miller索引表示系统中用来对晶格中的平面进行定向的索引(111)的平面。在由三个垂直的晶格轴定义的硅的立体晶格中，该平面在每一个晶格轴上截断一个单元，也即是说，该平面是由晶格的三个对角点形成的。然而，由于晶格参数和热膨胀系数(CTE)的高度不匹配以及由于镓与硅之间的化学反应，因此在沉淀GaN之前通常需要硅上的氮化铝(AlN)成核膜。甚至在具有AlN成核膜的情况下，GaN膜仍然可能具有高达109/cm2的缺陷数。该较高的缺陷数是阻止将硅广泛地用作III族氮化物半导体器件的衬底的关键问题之一。采用硅衬底将通过利用传统的互补金属氧化物半导体(CMOS)制造技术和供应链加速电子器件和光子器件的集成。因此，需要克服硅或硅基衬底上的III族氮化物膜的缺陷问题。
因此，存在针对并入用于克服与硅基衬底上的III族氮化物器件有关的缺陷问题的缺陷减轻结构的方法和半导体器件的长期但未解决的需要。
发明内容
提供本部分从而以简化的形式引入对构思的选择，在本发明的具体实施方式中进一步描述了该构思。本部分并不旨在标识要求保护的主题的关键或本质的发明构思，也并不旨在确定要求保护的主题的范围。
这里公开的方法和半导体器件解决了上文陈述的对并入克服与沉积在硅基衬底上的III族氮化物器件有关的缺陷问题的缺陷减轻结构的需要。如这里所使用的，术语“缺陷减轻结构”是指提供材料属性从衬底到器件层的过渡、提供用于钉扎由于该过渡产生的缺陷的物理位置、以及提供用于防止缺陷从衬底传播到器件层的势垒的半导体层。这里公开的半导体器件包括用于构造例如全发光器件膜堆叠或功率电子器件膜堆叠的各种层。这里公开的半导体器件包括：衬底；缺陷减轻结构，其包括放置在衬底上的掺杂的或非掺杂的IV族合金的层的组合以及具有六边形对称的金属氮化物层；以及放置在缺陷减轻结构上的器件有源层。衬底例如是偏轴的硅基衬底，并且可以具有与硅(Si)一起形成合金的掺杂剂或其它元素。在一个示例中，衬底是单晶硅基衬底。在其它示例中，衬底包括掺杂硅、非掺杂硅、硅的衍生物、以及具有化学分子式Si1-xGexCy的IV族合金，其中，0≤x≤1且0≤y≤1。IV族合金的典型示例包括Si0.95Ge0.05、碳化硅(SiC)、Si0.95Ge0.05C0.01等。在一个实施例中，对于GaN基器件中的应用，衬底是以<111>为方向的。此外，为了辅助二维(2D)生长机制并且为了避免后续膜的三维(3D)岛状物型生长机制，所提出的衬底的宏观定向误差角例如大于约0°小于约10°，或者从约1°到约5°。这确保了低宏观缺陷，例如，膜上的岛状物的数量以及例如小于约10nm的表面粗糙度。衬底具有小于10nm的粗糙度，并且其特征在于在与衬底成核层的接合区域处的晶体对称。器件有源层包括III族氮化物材料层，例如，氮化镓(GaN)基材料层。
这里公开的方法和半导体器件还包括在硅基衬底的顶部生长的用于捕捉缺陷的外延膜。可以例如通过化学气相沉积(CVD)或者类似的工艺以范围从例如约350℃到约1100℃的温度生长构成缺陷减轻结构的这些外延膜。在一个实施例中，缺陷减轻结构包括具有不同成分、厚度、物理属性和化学属性的子层结构，这些子层结构形成了具有缺陷容纳功能的整个实体。例如，缺陷减轻结构包括一个或多个缺陷减轻层，其包括：放置在衬底上的衬底成核层、放置在衬底成核层上的衬底中间层、放置在衬底中间层上的衬底顶层、放置在衬底顶层上的器件成核层、放置在器件成核层上的器件中间层、以及放置在器件中间层上的器件顶层。在一个示例中，这些缺陷减轻层可以是包括形式为Si1-xGexCy的掺杂或非掺杂IV族合金的层的组合，其中，0≤x≤1且0≤y≤1。在另一示例中，缺陷减轻层还包括掺杂或非掺杂的金属氮化物、非金属氮化物、III族氮化物和这些材料的衍生物。此外，缺陷减轻层被生长使得在具有不同合金成分的层中捕捉由于材料不匹配产生的缺陷，以使生长在具有不同合金成分的层上的具有恒定的合金成分的层具有低缺陷密度。
衬底中间层的成分沿着厚度坐标分布。在一个实施例中，衬底中间层的成分的分布基于衬底中间层的成分中单个成分的分布。衬底中间层中单个成分的分布包括任意数量的具有无关联的厚度的可变成分区域和恒定成分区域。此外，衬底中间层的可变成分区域中的每一个中单个成分的分布急剧地、加速地、匀速地或减速地改变。在另一实施例中，衬底中间层的成分的分布基于衬底中间层的成分中多于一个成分的分布。衬底中间层中成分的分布包括任意数量和位置的具有无关联的厚度的可变成分区域和恒定成分区域。此外，衬底中间层的可变成分区域中的每一个中成分的分布急剧地、加速地、匀速地或减速地改变。
器件中间层按成分沿着厚度坐标分布。在一个实施例中，器件中间层的成分的分布基于器件中间层的成分中单个成分的分布。器件中间层中单个成分的分布包括任意数量的具有无关联的厚度的可变成分区域和恒定成分区域。此外，器件中间层的可变成分区域中的每一个中单个成分的分布急剧地、加速地、匀速地或减速地改变。在另一实施例中，器件中间层的成分的分布基于器件中间层的成分中多于一个成分的分布。器件中间层中成分的分布包括任意数量和位置的具有无关联的厚度的可变成分区域和恒定成分区域。此外，器件中间层的可变成分区域中的每一个中成分的分布急剧地、加速地、匀速地或减速地改变。
衬底中间层包括例如具有化学分子式Si1-xGexCy的IV族合金，其中，0≤x≤1且0≤y≤1。器件成核层由例如金属或非金属氮化物和合金构成，具有晶格六方对称或在其平面之一上具有六边形对称。器件成核层包括例如氮化硅(Si3N4)、(Si1-xGex)3N4、Ge3N4、氮化铝(AlN)、氮化钛(TiN)、氮化铝铟(AlInN)或其衍生物。器件中间层由金属氮化物和合金构成，具有晶格六方对称或在其平面之一上具有六边形对称。器件中间层包括例如以下各项中的一项或多项：氮化铝(AlN)、氮化钛(TiN)、氮化铝铟(AlInN)、氮化铝镓(AlGaN)、AlInGaN、Si-ALN、Si-AlInN、Si-GaN、Si-AlGaN、Si-AlInGaN、Mg-AlN、Mg-AlInN、Mg-GaN、Mg-AlGaN、Mg-AlInGaN、Ge-AlN、Ge-AlInN、Ge-GaN、Ge-AlGaN、Ge-AlInGaN、或者其衍生物。
在一个实施例中，衬底成核层的一个或多个属性与衬底的一个或多个属性实质上类似。层的一些属性包括例如：晶格结构、晶格参数、化学反应属性、热膨胀系数(CTE)、热导率、电导率等。衬底成核层是掺杂的衬底成核层或非掺杂的衬底成核层。用于掺杂衬底成核层的掺杂剂是例如硼(B)、铝(Al)、磷(P)、砷(As)等之一。衬底成核层的厚度的范围是从例如约10nm到约1000nm。衬底成核层的另一特征在于与衬底实质上类似的缺陷密度或者与衬底相比更低的缺陷密度。
衬底中间层是掺杂的衬底中间层或非掺杂的衬底中间层。衬底中间层的厚度的范围是从例如约1000nm到5000nm。用于掺杂衬底中间层的掺杂剂是例如硼、铝、磷、砷等之一。在一个实施例中，衬底中间层的一个或多个属性与衬底成核层的一个或多个属性不同。在另一实施例中，衬底顶层的成分与衬底中间层的顶面实质上类似。衬底顶层的特征在于与衬底中间层相比更低的缺陷密度。衬底顶层是掺杂的衬底顶层或非掺杂的衬底顶层。用于掺杂衬底顶层的掺杂剂是例如硼、铝、磷、砷等之一。衬底顶层的厚度的范围是从例如约200nm到约2000nm。
在一个实施例中，器件成核层的一个或多个属性与衬底顶层的一个或多个属性实质上类似。在另一实施例中，器件成核层的一个或多个属性与衬底顶层的一个或多个属性不同。器件成核层的特征在于高缺陷密度或低缺陷密度。器件成核层的厚度的范围是从例如约10nm到约500nm。在一个实施例中，器件中间层的晶格参数与器件成核层的晶格参数实质上类似，而器件中间层的热膨胀系数(CTE)与器件成核层的热膨胀系数(CTE)不同。器件中间层的特征在于与器件成核层相比更低的缺陷密度。器件中间层的厚度的范围是从例如约100nm到约4000nm。器件顶层的成分与器件有源层的成分相匹配。器件顶层的晶格参数和热膨胀系数与器件中间层的晶格参数和热膨胀系数不同。器件顶层的厚度的范围是从例如约100nm到约1000nm。
在器件有源层包括氮化镓(GaN)的实施例中，具有六边形对称的金属氮化物层被沉积在衬底缺陷减轻层的顶部，以形成器件成核层，用于生长器件中间层和器件有源层。缺陷减轻层包括由GaN构成的器件顶层。例如，器件成核层由金属氮化物材料构成，器件成核层具有六方晶格结构(例如，氮化铝(AlN)、氮化铝镓(AlGaN)、Si-AlN、Si-AlGaN、Ge-AlN、Ge-AlGaN、Mg-AlN、Mg-AlGaN、Ge-AlN和Ge-AlGaN)或者在其晶格平面之一(例如，体心立方体氮化钛(TiN)的(111)平面)上具有六边形对称。在结晶学中，如果晶格中或晶格平面上的所有原子在关于垂直于对称晶格或平面的轴旋转60度以后到达相同类型的原子的晶格位置，则认为晶格或晶体平面具有六边形对称或六方结构。
此外，这里公开了一种用于制造具有缺陷减轻结构的半导体器件的方法。提供了以<111>为方向的硅基衬底。在衬底上放置缺陷减轻结构。在缺陷减轻结构上放置器件有源层。在一个实施例中，通过在衬底上沉积一个或多个缺陷减轻层来制造缺陷减轻结构。缺陷减轻结构包括：放置在衬底上的衬底成核层、放置在衬底成核层上的衬底中间层、放置在衬底中间层上的衬底顶层、放置在衬底顶层上的器件成核层、放置在器件成核层上的器件中间层、以及放置在器件中间层上的器件顶层。
附图说明
当结合附图阅读时，将更好地理解本发明的前述发明内容以及各个实施例的以下详细描述。为了说明本发明，在附图中示出了本发明的示例性构造。然而，本发明不限于这里公开的具体方法和组分。
图1示例性地示出了包括缺陷减轻结构的半导体器件的总体架构。
图2示例性地示出了缺陷减轻结构的缺陷减轻层。
图3示出了缺陷减轻结构的衬底中间层的成分的分布的示例性轮廓。
图4示出了缺陷减轻结构的衬底中间层的成分的分布的示例性轮廓，其中，衬底中间层的成分的分布基于衬底中间层的成分中多于一个成分的分布。
图5示出了缺陷减轻结构的器件中间层的成分的分布的示例性轮廓。
图6示出了缺陷减轻结构的器件中间层的成分的分布的示例性轮廓，其中，器件中间层的成分的分布基于器件中间层的成分中多于一个成分的分布。
图7示出了用于制造包括缺陷减轻结构的半导体器件的方法。
图gA示例性地示出了在衬底上沉积衬底缺陷减轻层。
图8B示例性地示出了在衬底缺陷减轻层上沉积器件缺陷减轻层。
图8C示例性地示出了在器件缺陷减轻层上沉积器件有源层。
具体实施方式
图1示例性地示出了包括缺陷减轻结构102的半导体器件100的总体架构。这里公开的半导体器件100包括衬底101、缺陷减轻结构102和器件有源层103。在沉积器件有源层103之前，在衬底101上沉积缺陷减轻结构102或层。在衬底101上外延生长缺陷减轻结构102和器件有源层103。在一个实施例中，器件有源层103具有低缺陷密度，而缺陷减轻结构102具有高缺陷密度。衬底101——缺陷减轻结构102的界面以及缺陷减轻结构——器件有源层103的界面处的晶体对称实质上类似。然而，这三个层101、102和103之间的晶格参数和热膨胀系数(CTE)可能是不同的。
衬底101是偏轴的硅基衬底101，并且可以具有与Si一起形成合金的掺杂剂或其它元素。在一个示例中，衬底101是单晶硅基衬底。衬底101包括例如掺杂硅、非掺杂硅、硅的衍生物、或者具有化学分子式Si1-xGexCy的IV族合金，其中，0≤x≤1且0≤y≤1。IV族合金的典型示例包括Si0.95Ge0.05、碳化硅(SiC)、Si0.95Ge0.05C0.01等。在一个示例中，针对氮化镓(GaN)基器件中的应用，衬底101是以<111>为方向的。此外，为了辅助诸如Van der Merwe生长机制等的二维(2D)生长机制并且为了避免后续膜的诸如Stranski-Krastanov生长机制等的三维(3D)岛状物型生长机制，衬底101的宏观定向误差角例如大于约0°小于约10°或者从约1°到约5°。这确保了低宏观缺陷，例如，膜上的岛状物的数量以及约小于10nm的表面粗糙度。衬底101具有小于10nm的粗糙度，并且其特征在于在与缺陷减轻结构102的衬底成核层102a的界面区域处的晶体对称，如图2示例性地所示。缺陷减轻结构102包括缺陷减轻层102a、102b、102c、102d、102e和102f，如图2的详细描述中所公开的。放置在缺陷减轻结构102上的器件有源层103包括例如III族氮化物材料。
图2示例性地示出了缺陷减轻结构102的缺陷减轻层102a、102b、102c、102d、102e和102f。缺陷减轻结构102包括这里称作衬底成核层102a的衬底缺陷减轻(DM)成核层102a、这里称作衬底中间层102b的衬底DM中间层102b、这里称作衬底顶层102c的衬底DM顶层102c、这里称作器件成核层102d的器件DM成核层102d、这里称作器件中间层102e的器件DM中间层102e、以及这里称作器件顶层102f的器件DM顶层102f。在衬底101上外延生长这些缺陷减轻层102a、102b、102c、102d、102e和102f。
可以使用化学气相沉积技术根据其成分在例如约500℃至约1300℃的温度范围内外延生长也称作衬底缺陷减轻层102a、102b和102c的衬底成核层102a、衬底中间层102b和衬底顶层102c。可以使用有机金属化学气相沉积或溅射技术在例如约500℃至约1200℃的温度范围内外延生长也称作器件缺陷减轻层102d、102e和102f的器件成核层102d、器件中间层102e和器件顶层102f。因为衬底缺陷减轻层102a、102b和102c与器件缺陷减轻层102d、102e和102f的生长技术不同，因此必须使用图gA至图8B的详细描述中公开的不同工艺来对它们进行生长，在这些生长工艺之间通常涉及清洗步骤。
衬底成核层102a的一个或多个属性与衬底101的一个或多个属性实质上类似。例如，衬底成核层102a可以具有与衬底101相同的成分、晶格参数和热膨胀系数(CTE)，并且通常具有与衬底101实质上类似的缺陷密度或与衬底101相比更低的缺陷密度。提供衬底成核层102a以扩展衬底101的材料特征，同时提供用于生长后续外延层102b、102c等的条件表面。例如，当所使用的衬底101是硅时，衬底成核层102a是由硅构成的。衬底成核层102a也可以是非掺杂的，也即是说，具有低电导率，或者是掺杂的，以实现高电导率并且可能实现高热导率。衬底成核层102a的典型掺杂剂包括例如硼(B)、铝(Al)、磷(P)、砷(As)等。衬底成核层102a的厚度范围是例如从约10nm到约1000nm或者例如从约100nm到约500nm。
衬底中间层102b的一个或多个属性与衬底成核层102a的一个或多个属性不同。例如，衬底中间层102a可以具有与衬底成核层102a不同的晶格参数和热膨胀系数(CTE)，并且贯穿其厚度具有改变的成分和缺陷密度。通常，衬底中间层102b的特征在于与衬底成核层102a相比更高的缺陷密度。衬底中间层102b还可以具有子结构。以硅(Si)衬底101为例，衬底成核层102a包括Si，衬底中间层102b是从具有化学分子式Si1-xGexCy的IV族合金材料系统中选择的，其中，0≤x≤1且0≤y≤1。衬底中间层102b还可以是非掺杂的，以提供低电导率，或者是掺杂的，以实现高电导率并且可能实现高热导率。衬底中间层102b的典型掺杂剂包括例如硼(B)、铝(Al)、磷(P)、砷(As)等。衬底中间层102b的典型厚度范围是例如从约1000nm到约5000nm或者例如从约2000nm到约4000nm。衬底中间层102b提供诸如晶格参数等的属性在衬底成核层102a与衬底顶层102c之间的过渡，提供缺陷容纳结构以捕捉诸如错位等的缺陷，并且防止它们传播到衬底顶层102c。
衬底顶层102c的成分与衬底中间层102b的顶面的成分实质上类似。在一个实施例中，衬底顶层102c具有与衬底中间层102b的表面相同的成分、晶格参数和热膨胀系数(CTE)。衬底顶层102c的特征通常在于，与衬底中间层102b中的缺陷密度相比更低的缺陷密度。在从IV族合金材料系统Si1-xGexCy中选择衬底中间层102b的示例(其中，x＝x1且y＝y1)中，衬底顶层102c的成分例如是Si1-xGex1Cy1。衬底顶层102c也可以是非掺杂的，以提供低电导率，或者是掺杂的，以实现高电导率并且可能实现高热导率。衬底顶层102c的典型掺杂剂包括例如硼(B)、铝(Al)、磷(P)、砷(As)等。衬底顶层102c的典型厚度范围是例如从约200nm到约2000nm或者从约300nm到约1000nm。
在一个实施例中，器件成核层102d的一个或多个属性与衬底顶层102c的一个或多个属性实质上类似。在另一实施例中，器件成核层102d的一个或多个属性与衬底顶层102c的一个或多个属性不同。例如，器件成核层102d具有与衬底顶层102c类似的晶格参数，但是具有与衬底顶层102c不同的热膨胀系数(CTE)。器件成核层102d提供由IV族合金构成的衬底缺陷减轻层102a、102b和102c的材料系统与氮化物基器件缺陷减轻层102d、102e和102f的材料系统之间的过渡。器件成核层102d还最小化衬底缺陷减轻层102a、102b和102c与器件缺陷减轻层102d、102e和102f之间的化学反应。
器件成核层102d和衬底顶层102c可以由相同或不同的材料系统构成。还可能存在器件成核层102d与衬底顶层102c的原子混合，例如，相互扩散。器件成核层102d的特征可以是例如约1x1010/cm2量级的高缺陷密度或者例如约1x108/cm2量级的低缺陷密度，这取决于选择的材料和工艺条件。对于III族氮化物器件中的应用，器件成核层102d包括例如金属氮化物和非金属氮化物，所述金属氮化物和非金属氮化物具有六方晶体对称(例如，AlN、Si3N4、Ge3N4等)或者在其晶格平面之一上具有六边形对称(例如，(Si1-xGex)3N4、TiN等)。器件成核层102d的典型厚度是例如从约10nm到约500nm或者例如从约20nm到约300nm。
器件中间层102e具有与器件成核层102d的晶格参数实质上类似的晶格参数，但是可以具有与器件成核层102d不同的热膨胀系数(CTE)。器件成核层102d和器件中间层102e可以来自相同或不同的材料系统。器件中间层102e通常具有与器件成核层102d相比更低的缺陷密度。器件中间层102e还可以具有子结构。例如，在氮化镓(GaN)器件的情况下，器件中间层102e包括AlN、TiN、AlGaN、AlInGaN、Si-AlGaN等。器件中间层102e的典型厚度范围是例如从约100nm到约4000nm或者例如从约200nm到约2000nm。
器件顶层102f具有与器件中间层102e的晶格参数和热膨胀系数(CTE)不同的晶格参数和热膨胀系数(CTE)。器件顶层102f可以由与器件成核层102d相同的材料构成，其中，器件成核层102d是第一器件缺陷减轻层102d。因此，器件顶层102f和器件中间层102e可以来自不同的材料系统。举例说明，如果器件是GaN基的，则器件顶层102f应当是GaN。器件顶层102f的典型厚度范围是例如从约100nm到约1000nm或者例如从约200nm到约500nm。在一个实施例中，器件顶层102f的成分与器件有源层103的成分相匹配。
图3示出了缺陷减轻结构102的衬底中间层102b的成分的分布的示例性轮廓。图3示出了衬底中间层的成分沿着厚度坐标的分布。衬底中间层102b的成分的分布可以基于IV族合金中的成分之一(例如，Si1-xGexCy中的x或y)或者掺杂剂(例如，硼(B)、铝(Al)、磷(P)、砷(As)等)的分布。通常，成分分布具有可变成分区域306和恒定成分区域307。可变-恒定成分对306和307的实际数量可以是不同的。例如，衬底中间层102b的成分的分布包括一个可变-恒定成分对306和307或者五个可变-恒定成分对306和307。图3示出了三个可变-恒定成分对，但是使用附图标记306和307标记了仅一对——中间的一对。每一个区域306或307的厚度可以独立地改变。可变-恒定成分对306和307的总数也可以独立地改变。在一个示例中，在第一对可变-恒定成分区域306和307中，成分区域306和307分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域306和307中，成分区域306和307分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域306和307中，成分区域306和307分别具有约150nm和约50nm的厚度，等等。
各种恒定成分区域307的成分可能是不相关的。例如，第一恒定成分区域307具有约1％的掺杂剂硼(B)，第二恒定成分区域307具有约2％的硼(B)，第三恒定成分区域307具有约0.5％的硼(B)，等等。在一个实施例中，这里公开的方法和半导体器件100采用用于使成分在可变成分区域306中改变的不同方案。标签301描绘了以下方案：成分针对特定厚度(例如，针对区域306的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签302描绘了以下方案：成分加速或以指数速率增加，直到成分达到恒定值为止。标签303描绘了以下方案：成分线性增加至恒定值。标签304表示以下方案：成分减速增加，直到成分达到恒定值为止。标签305示出了以下方案：成分急剧上升至恒定值。针对每一个可变-恒定成分对306和307中的成分改变的这些方案301、302、303、304和305是独立的。例如，第一可变成分区域306遵循方案301，第二可变成分区域306遵循方案302，第三可变成分区域306遵循方案303，等等。
用于准确实现衬底中间层102b的可变成分区域306中的成分的分布的技术包括例如控制用于生长可变成分区域306的前体(precursor)的比例、生长室的硬件配置、以及诸如温度和压力等的膜生长条件。例如，为了实现成分的急剧改变，可以急剧地关闭或打开控制要改变的成分的特定组分的流速的质量流控制器(MFC)。类似地，为了实现成分值以恒定速率或改变的速率持续增加，可以以预先编程的方式逐渐地打开或关闭质量流控制器。
在另一个实施例中，这里公开的方法和半导体器件100采用用于使衬底中间层102b的成分值在可变成分区域306中减小的不同方案。标签308描绘了以下方案：成分针对特定厚度(例如，针对宽度306)保持恒定，并且急剧地减小至另一恒定的成分值。标签309示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签310示出了以下方案：成分线性减小至恒定值。标签311示出了以下方案：成分以减速减小，直到成分达到恒定值为止。标签312示出了以下方案：成分急剧下降至恒定值。用于准确实现衬底中间层102b的可变成分区域306中的成分的分布的技术包括例如控制用于生长可变成分区域306的前体的比例、生长室的硬件配置、以及诸如温度和压力等的膜生长条件。例如，为了实现成分的急剧改变，可以急剧地关闭或打开控制要改变的成分的特定组分的流速的质量流控制器(MFC)。类似地，为了实现成分值以恒定速率或改变的速率持续增加，可以以预先编程的方式逐渐地打开或关闭质量流控制器。
通常，每一个恒定成分区域307具有恒定的物理参数，例如，晶格参数、热膨胀系数(CTE)、热导率和电导率。然而，每一个可变成分区域306具有这些参数中跨越可变成分区域306的厚度改变的至少一个。可变成分区域306中的物理参数的改变的范围不相关。通常，可变成分区域306中的缺陷密度高于恒定成分区域307中的缺陷密度。
图4示出了缺陷减轻结构102的衬底中间层102b的成分的分布的示例性轮廓，其中，衬底中间层的成分的分布基于衬底中间层的成分中多于一个成分的分布。在该实施例中，衬底中间层102b的成分的分布基于IV族合金中多于一个成分从下到上的分布。举一个示例性的示例，图4中的成分A基于砷(As)的分布，成分B基于As-Si1-xGexCy合金中的“x”的分布。成分A通常具有可变成分区域406和恒定成分区域407。可变-恒定成分对406和407的实际数量可以是不同的。例如，成分的分布包括一个可变-恒定成分对406和407或者五个可变-恒定成分对406和407。图4示出了针对成分A的三个可变-恒定成分对，但是使用附图标记406和407标记了仅一对——中间的一对。诸如406或407等的每一个区域的厚度可以独立地改变。可变-恒定成分对406和407的总数也可以独立地改变。举例说明，在第一对可变-恒定成分区域406和407中，成分区域406和407分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域406和407中，成分区域406和407分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域406和407中，成分区域406和407分别具有约150nm和约50nm的厚度，等等。
各种恒定成分区域407的成分可能是不相关的。例如，第一恒定成分区域407具有约1％的掺杂剂砷(As)，第二恒定成分区域407具有约2％的砷(As)，第三恒定成分区域407具有约0.9％的砷(As)，等等。在一个实施例中，这里公开的方法和半导体器件100采用用于使成分在成分A的可变成分区域406中增加的不同方案。标签401描绘了以下方案：成分针对特定厚度(例如，针对406的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签402示出了以下方案：成分以加速或以指数速率增加，直到成分达到恒定值为止。标签403示出了以下方案：成分线性增加至恒定值。标签404示出了以下方案：成分以减速增加，直到成分达到恒定值为止。标签405示出了以下方案：成分急剧上升至恒定值。
在另一个实施例中，这里公开的方法和半导体器件100采用用于使衬底中间层102b的成分值在成分A的可变成分区域406中减小的不同方案。标签408描绘了以下方案：成分针对特定厚度(例如，针对406的宽度)保持恒定，并且急剧地减小至另一恒定的成分值。标签409示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签410示出了以下方案：成分线性减小至恒定值。标签411示出了以下方案：成分减速减小，直到成分达到恒定值为止。标签412示出了以下方案：成分急剧下降至恒定值。诸如401、402、403、404、405、408、409、410、411和412的关于成分A的每一个可变-恒定成分对406和407中的成分改变的方案是独立的。例如，第一可变成分区域406遵循方案401，第二可变成分区域406具有方案403，第三可变成分区域406具有方案411，等等。
类似于成分A，成分B通常具有可变成分区域418和恒定成分区域419。可变-恒定成分对418和419的数量可以是不同的。例如，成分的分布包括一个可变-恒定成分对418和419或者五个可变-恒定成分对418和419。图4示出了针对成分B的三个可变-恒定成分对，但是使用附图标记418和419标记了仅一对——中间的一对。诸如418或419的每一个区域的厚度可以独立地改变。可变-恒定成分对418和419的总数也可以独立地改变。举例说明，在第一对可变-恒定成分区域418和419中，成分区域418和419分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域418和419中，成分区域418和419分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域418和419中，成分区域418和419分别具有约150nm和约50nm的厚度，等等。
各种恒定成分区域419的成分可以不相关。例如，如果衬底中间层102b基于Si1-xGexCy，则第一恒定成分区域419具有x＝0.3，第二恒定成分区域419具有x＝0.15，并且第三恒定成分区域419具有x＝0.05，等等。在一个实施例中，这里所公开的方法和半导体器件100采用用于使成分在成分B的可变成分区域418中增加的不同方案。例如，标签413描绘了以下方案：成分针对特定厚度(例如，针对418的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签414示出了以下方案：成分加速或以指数速率增加，直到成分达到恒定值为止。标签415示出了以下方案：成分线性增加至恒定值。标签416示出了以下方案：成分减速增加，直到成分达到恒定值为止。标签417示出了以下方案：成分急剧上升至恒定值。
在另一实施例中，这里公开的方法和半导体器件100采用用于使衬底中间层102b的成分值在成分B的可变成分区域418中减小的不同方案。例如，标签420描绘了以下方案：成分针对特定厚度(例如，针对418的宽度)保持恒定，并且急剧地减小至另一恒定的成分值。标签421示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签422示出了以下方案：成分线性减小至恒定值。标签423示出了以下方案：成分减速减小，直到成分达到恒定值为止。标签424示出了以下方案：成分急剧下降至恒定值。诸如413、414、415、416、417、420、421、422、423和424的关于成分B的每一组可变-恒定成分对418和419中的成分改变的方案是独立的。例如，第一可变成分区域418遵循方案413，第二可变成分区域418遵循方案421，第三可变成分区域418遵循方案424，等等。
成分A和B的改变可以相关或可以不相关。考虑例如成分A基于As-Si1-xGexCy合金中的砷(As)的分布，并且成分B基于As-Si1-xGexCy合金中的“x”。在该示例中，砷(As)和x的分布完全独立。然而，在成分A表示“y”(也即是说，合金中的碳的浓度)的情况下，“x”的改变影响碳的最大溶度，因此对“y”的值施加上限。此外，成分A和成分B的改变发生的区域可以相关或可以不相关。例如，成分A在特定区域中改变，而成分B在该区域中保持恒定，在另一区域中则相反。成分A和成分B中的每一组可变-恒定成分对406、407和418、419的厚度分别可以相同或可以不相同。例如，即使成分A和B在区域406和418中具有任何重叠，成分A中的第一可变成分区域406具有约200nm的厚度，而成分B中的第一可变成分区域418具有约50nm的厚度。
通常，层的诸如晶格参数、热膨胀系数(CTE)、热导率和电导率等的物理参数可能在组成元素中的至少一个改变时发生改变，并且这些参数仅在层的组成元素保持不变时才保持恒定。通常，每一个恒定成分区域407或419具有恒定的物理参数，例如，晶格参数、CTE、热导率和电导率。然而，每一个可变成分区域406或418具有跨越可变成分区域406或418的厚度而改变的这些参数中的至少一个。可变成分区域406和418中的物理参数的改变程度不相关。通常，缺陷密度在成分A或成分B发生改变的任何区域中较高，并且缺陷密度在成分A和成分B保持恒定的区域中较低。
图5示出了缺陷减轻结构102的器件中间层102e的成分从下到上的分布的示例性轮廓。图5示出了器件中间层的成分沿着厚度坐标的分布。在一个实施例中，器件中间层的成分的分布基于器件中间层的成分中单个成分的分布。例如，如果器件有源层103是氮化镓(GaN)基的，则器件中间层102e包括例如AlGaN，并且图5中给出的成分的分布可以基于铝(Al)的分布。通常，成分的分布具有可变成分区域506和恒定成分区域507。可变-恒定成分对506和507的数量可以是不同的。例如，成分的分布包括一个可变-恒定成分对506和507或者五个可变-恒定成分对506和507。图5示出了三个可变-恒定成分对，但是使用附图标记506和507标记了仅一对——中间的一对。每一个区域506或507的厚度可以独立地改变。可变-恒定成分对506和507的总数也可以独立地改变。举例说明，在第一对可变-恒定成分区域506和507中，成分区域506和507分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域506和507中，成分区域506和507分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域506和507中，成分区域506和507分别具有约150nm和约50nm的厚度，等等。
各种恒定成分区域507的成分可以不相关。例如，第一恒定成分区域507具有约10％成分百分比的铝(Al)，第二恒定成分区域507具有约3％的铝(Al)，第三恒定成分区域507具有约8％的铝(Al)，等等。在一个实施例中，这里公开的方法和半导体器件100采用用于使成分在可变成分区域506中改变的不同方案。标签501描绘了以下方案：成分针对特定厚度(例如，针对区域506的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签502描绘了以下方案：成分加速或以指数速率增加，直到成分达到恒定值为止。标签503描绘了以下方案：成分线性增加至恒定值。标签504表示以下方案：成分减速增加，直到成分达到恒定值为止。标签505示出了以下方案：成分急剧上升至恒定值。诸如501、502、503、504和505的关于每一组可变-恒定成分对506和507中的成分改变的方案是独立的。例如，第一可变成分区域506遵循方案501，第二可变成分区域506遵循方案502，第三可变成分区域506遵循方案503，等等。
用于准确实现器件中间层102e的可变成分区域506中的成分的分布的技术包括例如控制用于生长可变成分区域506的前体的比例、生长室的硬件配置、以及诸如温度和压力等的膜生长条件。例如，为了实现成分的急剧改变，可以急剧地关闭或打开控制要改变的成分的特定组分的流速的质量流控制器(MFC)。类似地，为了实现成分值以恒定速率或改变的速率持续增加，可以以预先编程的方式逐渐地打开或关闭质量流控制器。
在另一个实施例中，这里公开的方法和半导体器件100采用用于使器件中间层102e的成分值在可变成分区域506中减小的不同方案。标签508描绘了以下方案：成分针对特定厚度(例如，针对506的宽度)保持恒定，并且急剧地减小至另一恒定的成分值。标签509示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签510示出了以下方案：成分线性减小至恒定值。标签511示出了以下方案：成分减速减小，直到成分达到恒定值为止。标签512示出了以下方案：成分急剧下降至恒定值。
在氮化镓(GaN)器件的情况下，可以在AlxGa1-xN系统中找到器件中间层102e的成分的变化的示例。在AlxGa1-xN系统中，第一恒定成分可以是例如约0.1μm厚的Al0.1Ga0.9N，其在急剧改变到另一(0.1μm Al0.1Ga0.9N)/(0.5μm GaN)循环之前急剧改变为0.5μm厚的GaN，并且最终急剧地返回0.1μm的Al0.1Ga0.9N。在生长基于AlGaN的器件中间层102e时，控制铝(Al)前体的质量流控制器必须在不同的生长点从预定值切换至零。
通常，每一个恒定成分区域507具有恒定的物理参数，例如，晶格参数、热膨胀系数(CTE)、热导率和电导率。然而，每一个可变成分区域506这些参数中的具有跨越可变成分区域506的厚度改变的至少一个。可变成分区域506的物理参数的改变程度不相关。通常，与恒定成分区域507相比，可变成分区域506中的缺陷密度更高。在具有不同成分的区域之间的界面处也可能存在高缺陷密度。
图6示出了缺陷减轻结构102的器件中间层102e的成分的分布的示例性轮廓，其中，器件中间层的成分的分布基于器件中间层的成分中多于一个成分从下到上的分布。在器件有源层103是氮化镓(GaN)基的器件有源层的情况下，器件中间层102e可以是三价或四价化合物，例如AlInGaN，并且图6中表示的成分M可以基于铝(Al)的分布，而成分N可以基于铟(In)的分布。成分M通常具有可变成分区域606和恒定成分区域607。可变-恒定成分对606和607的数量可以是不同的。例如，成分的分布包括一个可变-恒定成分对606和607或者五个可变-恒定成分对606和607。图6示出了针对成分M的三个可变-恒定成分对，但是使用附图标记606和607标记了仅一对——中间的一对。每一个区域606或607的厚度可以独立地改变。可变-恒定成分对606和607的总数也可以独立地改变。举例说明，在第一对可变-恒定成分区域606和607中，成分区域606和607分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域606和607中，成分区域606和607分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域606和607中，成分区域606和607分别具有约150nm和约50nm的厚度，等等。
恒定成分区域607的成分在成分M方面可以不相关。例如，第一恒定成分区域607具有约10％成分百分比的铝(Al)，第二恒定成分区域607具有约20％的铝(Al)，第三恒定成分区域607具有约9％的铝(Al)，等等。在一个实施例中，这里公开的方法和半导体器件100采用用于使成分在成分M的可变成分区域606中增加的不同方案。标签601描绘了以下方案：成分针对特定厚度(例如，针对606的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签602示出了以下方案：成分加速或以指数速率增加，直到成分达到恒定值为止。标签603示出了以下方案：成分线性增加至恒定值。标签604示出了以下方案：成分减速增加，直到成分达到恒定值为止。标签605示出了以下方案：成分急剧上升至恒定值。
在另一个实施例中，这里公开的方法和半导体器件100采用用于使器件中间层102e的成分值在成分M的可变成分区域606中减小的不同方案。标签608描绘了以下方案：成分针对特定厚度(例如，针对606的宽度)保持恒定，并且急剧地减小至另一恒定的成分值。标签609示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签610示出了以下方案：成分线性减小至恒定值。标签611示出了以下方案：成分减速减小，直到成分达到恒定值为止。标签612示出了以下方案：成分急剧下降至恒定值。诸如601、602、603、604、605、608、609、610、611和612的关于成分M的每一组可变-恒定成分对606和607中的成分改变的方案是独立的。例如，第一可变成分区域606遵循方案601，第二可变成分区域606遵循方案602，第三可变成分区域606遵循方案603，等等。
类似于成分M，成分N通常具有可变成分区域618和恒定成分区域619。可变-恒定成分对618和619的数量可以是不同的。例如，成分的分布包括一个可变-恒定成分对618和619或者五个可变-恒定成分对618和619。图6示出了针对成分N的三个可变-恒定成分对，但是使用附图标记618和619标记了仅一对——中间的一对。每一个区域618或619的厚度可以独立地改变。可变-恒定成分对618和619的总数也可以独立地改变。举例说明，在第一对可变-恒定成分区域618和619中，成分区域618和619分别具有约100nm和约200nm的厚度；在第二对可变-恒定成分区域618和619中，成分区域618和619分别具有约200nm和约0nm的厚度；并且在第三对可变-恒定成分区域618和619中，成分区域618和619分别具有约150nm和约50nm的厚度，等等。
恒定成分区域619的成分在成分N方面可以不相关。例如，第一恒定成分区域619包括约30％的铟(In)，第二恒定成分区域619包括约20％的铟(In)，并且第三恒定成分区域619包括约25％的铟(In)，等等。在一个实施例中，这里所公开的方法和半导体器件100采用用于使成分在成分N的可变成分区域618中增加的不同方案。例如，标签613描绘了以下方案：成分针对特定厚度(例如，针对618的宽度)保持恒定，并且急剧地增加至另一恒定的成分值。标签614示出了以下方案：成分加速或以指数速率增加，直到成分达到恒定值为止。标签615示出了以下方案：成分线性增加至恒定值。标签616示出了以下方案：成分减速增加，直到成分达到恒定值为止。标签617示出了以下方案：成分急剧上升至恒定值。
在另一个实施例中，这里公开的方法和半导体器件100采用用于使器件中间层102e的成分值在成分N的可变成分区域618中减小的不同方案。例如，标签620描绘了以下方案：成分针对特定厚度(例如，针对618的宽度)保持恒定，并且急剧地减小至另一恒定的成分值。标签621示出了以下方案：成分加速减小，直到成分达到恒定值为止。标签622示出了以下方案：成分线性减小至恒定值。标签623示出了以下方案：成分减速减小，直到成分达到恒定值为止。标签624示出了以下方案：成分急剧下降至恒定值。诸如613、614、615、616、617、620、621、622、623和624等的关于成分N的每一组可变-恒定成分对618和619中的成分改变的方案是独立的。例如，第一可变成分区域618遵循方案613，第二可变成分区域618遵循方案614，第三可变成分区域618遵循方案615，等等。
成分M和N的改变可以相关或可以不相关。考虑例如成分M基于AlInGaN中的铝(Al)的分布，并且成分N基于AlInGaN中的铟(In)的分布。铝(Al)和铟(In)的分布完全独立，但是与Ga绑定在一起使得化学分子式中的Al、In和Ga原子的数量为1。然而，在成分N表示AlGaN系统中的诸如Si、Mg或Ge等的掺杂剂的情况下，掺杂剂的分布完全独立。此外，成分M和成分N的改变发生的区域可以相关或可以不相关。例如，成分M在特定区域中改变，而成分N在该区域中保持恒定，在另一区域中则相反。成分M和成分N中的每一组可变-恒定成分对的厚度分别可以相同或可以不相同。例如，即使成分M和N在区域606和618中具有任何重叠，成分M的第一可变成分区域606具有约200nm的厚度，而成分N中的第一可变成分区域618具有约50nm的厚度。
通常，层的诸如晶格参数、热膨胀系数(CTE)、热导率和电导率等的物理参数可能在成分中的至少一个改变时发生改变，并且这些参数仅在层的成分保持不变时才保持恒定。通常，每一个恒定成分区域607或619具有恒定的物理参数，例如，晶格参数、CTE、热导率和电导率。然而，每一个可变成分区域606或618具有跨越可变成分区域606或618的厚度而改变的这些参数中的至少一个。可变成分区域606和618中的物理参数的改变程度不相关。通常，与恒定成分区域607和619相比，可变成分区域606和618中的缺陷密度更高。在具有不同成分的区域之间的界面处可能存在高缺陷密度。
图7示出了用于制造包括缺陷减轻结构102的半导体器件100的方法。这里公开的方法例如用于制备在偏轴的硅基衬底101上进行的缺陷减轻层结构从而制造III族氮化物器件，例如，GaN系统中的器件。在701，提供以<111>为方向的偏轴的基于Si的衬底101。衬底晶片制备步骤大体上涉及清洗衬底晶片的表面以去除有机分子、粒子和金属污染物以及自然氧化物。使用诸如硫酸(H2SO4)、过氧化氢(H2O2)、盐酸(HCl)、氢氟酸(HF)、氢氧化铵(NH4OH)等的化学制剂来清洗衬底晶片。在702，在衬底101上放置包括衬底缺陷减轻(DM)层102a、102b和102c以及器件缺陷减轻(DM)层102d、102e和102f的缺陷减轻结构102，如图1至图2示例性地示出的。也即是说，在702a，在衬底101上放置包括例如IV族合金的衬底缺陷减轻(DM)层102a、102b和102c。然后，在702b，在衬底缺陷减轻(DM)层102a、102b和102c上放置器件缺陷减轻(DM)层102d、102e和102f。在703，在沉积器件缺陷减轻(DM)层102d、102e和102f以后，在缺陷减轻结构102上放置或生长诸如有源GaN膜等的器件有源层103。例如通过以下方式来制造缺陷减轻结构102：在衬底101上放置衬底成核层102a、在衬底成核层102a上放置衬底中间层102b、在衬底中间层102b上放置衬底顶层102c、在衬底顶层102c上放置器件成核层102d、在器件成核层102d上放置器件中间层102e、以及在器件中间层102e上放置器件顶层102f。
图8A示例性地示出了在衬底101上沉积衬底缺陷减轻层102a、102b和102c。在制备衬底101的表面以后，在偏轴的基于Si的衬底101上沉积衬底缺陷减轻层102a、102b和102c。衬底缺陷减轻(DM)层102a、102b和102c包括衬底成核层102a、衬底中间层102b和衬底顶层102c，如图2的详细描述中所公开的。在一个示例中，衬底中间层102b是包括具有化学分子式Si1-xGexCy的掺杂的或非掺杂的IV族合金的层的组合，其中，0≤x≤1且0≤y≤1。适合于沉积这些层102a、102b和102c的典型技术包括例如：化学气相沉积(CVD)和分子束外延(MBE)。通常，当在设备中实际沉积这些膜之前，通常使用氢(H2)、氯化氢(HCL)或氟化氢(HF)来对衬底101的表面进行现场清洗。在一个示例中，根据这些层102a、102b和102c的成分，以范围从约500℃到约1300℃的温度沉积膜。沉积衬底缺陷减轻层102a、102b和102c还可以在沉积之间包括其它处理步骤，例如，热处理和抛光。衬底缺陷减轻层102a、102b和102c是根据不同的材料得到的，并且还可以在每一个子层结构中包括不同材料的集合。衬底缺陷减轻层102a、102b和102c的材料包括非掺杂和掺杂的Si1-xGex(其中，“x”处于例如0.23至0.8的范围内)、碳化硅(SiC)、非掺杂和掺杂的SiGe:C(其中，C处于例如0％至5％的范围内)。典型的掺杂剂包括例如硼(B)、磷(P)、砷(As)等，其中，掺杂浓度例如在1x1013至1x1021/cm3之间。
图8B示例性地示出了在衬底缺陷减轻层102a、102b和102c上沉积器件缺陷减轻层102d、102e和102f。器件缺陷减轻(DM)层102d、102e和102f包括图2的详细描述中公开的器件成核层102d、器件中间层102e和器件顶层102f。器件成核层102d由例如具有晶格六方对称或在其平面之一上具有六边形对称的金属或非金属氮化物和合金构成。器件成核层102d由金属氮化物材料构成，具有六方晶格结构(例如，氮化铝(AlN)、氮化铝镓(AlGaN)、Si-AlN、Si-AlGaN、Ge-AlN、Ge-AlGaN、Mg-AlN、Mg-AlGaN、Ge-AlN和Ge-AlGaN)，或在其晶格平面之一(例如，体心立方体氮化钛(TiN)的(111)平面)上具有六边形对称结构。器件成核层102d包括例如以下各项之一：氮化硅(Si3N4)、Ge3N4、(Si1-xGex)3N4、AlN、TiN、氮化铝铟(AlInN)及其衍生物。器件中间层102e由金属氮化物和合金构成，具有晶格六方对称或在其平面之一上具有六边形对称。器件中间层102e包括例如以下各项中的一项或多项：AlN、TiN、AlInN、AlGaN、AlInGaN、Si-AlN、Si-AlInN、Si-GaN、Si-AlGaN、Si-AlInGaN、Mg-AlN、Mg-AlInN、Mg-GaN、Mg-AlGaN、Mg-AlInGaN、Ge-AlN、Ge-AlInN、Ge-GaN、Ge-AlGaN、Ge-AlInGaN及其衍生物。
适合于沉积器件缺陷减轻(DM)层102d、102e和102f的典型的技术包括例如：有机金属化学气相沉积(MOCVD)、分子束外延(MBE)、混合气相沉积(HVPE)和分子气相沉积(MOVPE)，其对于本领域普通技术人员而言均是已知的。可以例如根据这些层102d、102e和102f的成分和所使用的沉积技术，以范围从例如约500℃到约1300℃的温度沉积膜。沉积器件缺陷减轻层102d、102e和102f还可以在沉积之间包括其它处理步骤，例如，热处理和抛光。因为衬底缺陷减轻层102a、102b和102c与器件缺陷减轻层102d、102e和102f的沉积技术很不相同，因此通常在这些沉积之间存在暂停。该暂停可以包括使衬底101暴露于空气。在沉积之前，通常存在清洗衬底101的步骤，该步骤是例如使用以下各项来执行的：硫酸(H2SO4)、过氧化氢(H2O2)、氢氟酸(HF)、盐酸(HCl)、氢氧化铵(NH4OH)和氢(H2)。
图8C示例性地示出了在器件缺陷减轻层102d、102e和102f上沉积器件有源层103。器件有源层103包括III族氮化物材料，例如，GaN基材料。适合于沉积器件有源层103的典型的技术包括例如：有机金属化学气相沉积(MOCVD)、分子束外延(MBE)、混合气相沉积(HVPE)和分子气相沉积(MOVPE)。在一个示例中，可以例如根据器件有源层103的成分和所使用的沉积技术，以范围从约500℃到约200℃的温度沉积膜。因为所使用的沉积技术与用于沉积器件缺陷减轻层102d、102e和102f的沉积技术相同，因此这些沉积之间的暂停或者任何其它额外的清洗步骤或其它步骤可以是不必要的。
提供前述示例仅用于解释的目的，而不以任何方式解释为限制这里公开的发明。虽然已经参照各个实施例描述了本发明，但是将理解的是，这里已经使用的词语是描述和说明的词语而不是限制的词语。此外，虽然在这里中已经参照特定的方式、材料和实施例描述了本发明，但是本发明并不旨在限制于这里公开的特定实施例；而是本发明扩展到所有功能等同结构、方法和用途，例如，落入所附权利要求的范围内的功能等同结构、方法和用途。在不偏离本发明在各个方案中的范围和精神的情况下，受益于本说明书的教导的本领域技术人员可以对其进行多种修改并且可以进行改变。

Claims (33)

1.一种半导体器件(100)，包括：
衬底(101)；
缺陷减轻结构(102)，放置在所述衬底(101)上；以及
器件有源层(103)，放置在所述缺陷减轻结构(102)上。
2.根据权利要求1所述的半导体器件(100)，其中，所述衬底(101)包括以下各项之一：掺杂硅、非掺杂硅、硅的衍生物、或者具有化学分子式Si1-xGexCy的IV族合金，其中，0≤x≤1且0≤y≤1。
3.根据权利要求1所述的半导体器件(100)，其中，所述衬底(101)是以<111>为方向的，并且所述衬底的宏观定向误差角是约0°至约10°和约1°至约5°之一。
4.根据权利要求1所述的半导体器件(100)，其中，所述缺陷减轻结构(102)包括：
衬底成核层(102a)，放置在所述衬底(101)上；
衬底中间层(102b)，放置在所述衬底成核层(102a)上；
衬底顶层(102c)，放置在所述衬底中间层(102b)上；
器件成核层(102d)，放置在所述衬底顶层(102c)上；
器件中间层(102e)，放置在所述器件成核层(102d)上；以及
器件顶层(102f)，放置在所述器件中间层(102e)上。
5.根据权利要求4所述的半导体器件(100)，其中，所述衬底中间层(102b)是包括具有化学分子式Si1-xGexCy的掺杂或非掺杂的IV族合金的层的组合，其中，0≤x≤1且0≤y≤1。
6.根据权利要求4所述的半导体器件(100)，其中，所述器件成核层(102d)包括以下各项之一：氮化硅(Si3N4)、Ge3N4、(Si1-xGex)3N4、氮化铝(AlN)、氮化钛(TiN)、氮化铝铟(AlInN)、或者其衍生物。
7.根据权利要求4所述的半导体器件(100)，其中，所述器件中间层(102e)包括以下各项中的一项或多项：氮化铝(AlN)、氮化钛(TiN)、氮化铝铟(AlInN)、氮化铝镓(AlGaN)、AlInGaN、Si-AlN、Si-AlInN、Si-GaN、Si-AlGaN、Si-AlInGaN、Mg-AlN、Mg-AlInN、Mg-GaN、Mg-AlGaN、Mg-AlInGaN、Ge-AlN、Ge-AlInN、Ge-GaN、Ge-AlGaN、Ge-AlInGaN、或者其衍生物。
8.根据权利要求4所述的半导体器件(100)，其中，所述衬底成核层(102a)的属性与所述衬底(101)的属性实质上类似。
9.根据权利要求4所述的半导体器件(100)，其中，所述衬底成核层(102a)是掺杂的衬底成核层或非掺杂的衬底成核层之一，并且用于掺杂所述衬底成核层的掺杂剂是硼、铝、磷或砷之一。
10.根据权利要求4所述的半导体器件(100)，其中，所述衬底成核层(102a)具有与所述衬底相比实质上类似的缺陷密度或者与所述衬底相比更低的缺陷密度。
11.根据权利要求4所述的半导体器件(100)，其中，所述衬底中间层(102b)是掺杂的衬底中间层或非掺杂的衬底中间层之一，并且用于掺杂所述衬底中间层的掺杂剂是硼、铝、磷或砷之一。
12.根据权利要求4所述的半导体器件(100)，其中，所述衬底中间层(102b)的属性与所述衬底成核层(102a)的属性不同。
13.根据权利要求4所述的半导体器件(100)，其中，所述衬底顶层(102c)的成分与所述衬底中间层(102b)的顶面的成分实质上类似。
14.根据权利要求4所述的半导体器件(100)，其中，所述衬底顶层(102c)具有与所述衬底中间层(102b)相比更低的缺陷密度。
15.根据权利要求4所述的半导体器件(100)，其中，所述衬底顶层(102c)是掺杂的衬底顶层或非掺杂的衬底顶层之一，并且用于掺杂所述衬底顶层的掺杂剂是硼、铝、磷或砷之一。
16.根据权利要求4所述的半导体器件(100)，其中，所述器件成核层(102d)的属性与所述衬底顶层(102c)的属性实质上类似。
17.根据权利要求4所述的半导体器件(100)，其中，所述器件成核层(102d)的属性与所述衬底顶层(102c)的属性不同。
18.根据权利要求4所述的半导体器件(100)，其中，所述器件成核层(102d)具有高缺陷密度或低缺陷密度之一。
19.根据权利要求4所述的半导体器件(100)，其中，所述器件中间层(102e)的晶格参数与所述器件成核层(102d)的晶格参数实质上类似，并且所述器件中间层(102e)的热膨胀系数与所述器件成核层(102d)的热膨胀系数不同。
20.根据权利要求4所述的半导体器件(100)，其中，所述器件中间层(102e)具有与所述器件成核层(102d)相比更低的缺陷密度。
21.根据权利要求4所述的半导体器件(100)，其中，所述器件顶层(102f)的成分与所述器件有源层(103)的成分相匹配。
22.根据权利要求4所述的半导体器件(100)，其中，所述器件顶层(102f)的晶格参数和热膨胀系数与所述器件中间层(102e)的晶格参数和热膨胀系数不同。
23.根据权利要求4所述的半导体器件(100)，其中，所述衬底中间层(102b)包括衬底中间层的成分沿着厚度坐标的分布，并且所述衬底中间层的成分的分布基于以下分布之一：所述衬底中间层的成分中单个成分的分布或者所述衬底中间层的成分中多于一个成分的分布。
24.根据权利要求23所述的半导体器件(100)，其中，所述衬底中间层(102b)中单个成分的分布包括任意数量的具有无关联的厚度的可变成分区域和恒定成分区域，并且所述可变成分区域中的每一个中单个成分的分布以以下方式之一改变：急剧、加速、匀速、或者减速。
25.根据权利要求23所述的半导体器件(100)，其中，所述衬底中间层(102b)中多于一个成分的分布包括任意数量和位置的具有无关联的厚度的可变成分区域和恒定成分区域，并且所述可变成分区域中的每一个中多于一个成分的分布以以下方式之一改变：急剧、加速、匀速、或者减速。
26.根据权利要求4所述的半导体器件(100)，其中，所述器件中间层(102e)包括器件中间层的成分沿着厚度坐标的分布，并且所述器件中间层的成分的分布基于以下分布之一：所述器件中间层的成分中单个成分的分布或者所述器件中间层的成分中多于一个成分的分布。
27.根据权利要求26所述的半导体器件(100)，其中，所述器件中间层(102e)中单个成分的分布包括任意数量的具有无关联的厚度的可变成分区域和恒定成分区域，并且所述可变成分区域中的每一个中单个成分的分布以以下方式之一改变：急剧、加速、匀速、或者减速。
28.根据权利要求26所述的半导体器件(100)，其中，所述器件中间层(102e)中多于一个成分的分布包括任意数量和位置的具有无关联的厚度的可变成分区域和恒定成分区域，并且所述可变成分区域中的每一个中多于一个成分的分布以以下方式之一改变：急剧、加速、匀速、或者减速。
29.根据权利要求1所述的半导体器件(100)，其中，所述器件有源层(103)包括III族氮化物材料。
30.一种用于制造半导体器件(100)的方法，所述方法包括：
提供(701)基于以<111>为方向的硅的衬底(101)；
在所述衬底(101)上放置(702)缺陷减轻结构(102)；以及
在所述缺陷减轻结构(102)上放置(703)器件有源层(103)。
31.根据权利要求30所述的方法，其中，所述缺陷减轻结构(102)是通过以下方式制造的：
在所述衬底(101)上放置衬底成核层(102a)；
在所述衬底成核层(102a)上放置衬底中间层(102b)；
在所述衬底中间层(102b)上放置衬底顶层(102c)；
在所述衬底顶层(102c)上放置器件成核层(102d)；
在所述器件成核层(102d)上放置器件中间层(102e)；以及
在所述器件中间层(102e)上放置器件顶层(102f)。
32.根据权利要求31所述的方法，其中，所述衬底中间层(102b)包括衬底中间层的成分沿着厚度坐标的分布，并且所述衬底中间层的成分的分布基于以下分布之一：所述衬底中间层的成分中单个成分的分布或者所述衬底中间层的成分中多于一个成分的分布。
33.根据权利要求31所述的方法，其中，所述器件中间层(102b)包括器件中间层的成分沿着厚度坐标的分布，并且所述器件中间层的成分的分布基于以下分布之一：所述器件中间层的成分中单个成分的分布或者所述器件中间层的成分中多于一个成分的分布。
CN201280032128.5A 2011-06-30 2012-06-29 用于半导体器件的缺陷减轻结构 Active CN103650105B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/172,880 US9105469B2 (en) 2011-06-30 2011-06-30 Defect mitigation structures for semiconductor devices
US13/172,880 2011-06-30
PCT/US2012/044852 WO2013003688A1 (en) 2011-06-30 2012-06-29 Defect mitigation structures for semiconductor devices

Publications (2)

Publication Number Publication Date
CN103650105A true CN103650105A (zh) 2014-03-19
CN103650105B CN103650105B (zh) 2016-12-28

Family

ID=46604533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032128.5A Active CN103650105B (zh) 2011-06-30 2012-06-29 用于半导体器件的缺陷减轻结构

Country Status (6)

Country Link
US (1) US9105469B2 (zh)
JP (1) JP5920609B2 (zh)
KR (1) KR101530471B1 (zh)
CN (1) CN103650105B (zh)
TW (1) TWI540680B (zh)
WO (1) WO2013003688A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN112921226A (zh) * 2021-02-16 2021-06-08 河南工学院 一种用于镁铝系合金的Mg-AlN中间合金晶粒细化剂及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20030132433A1 (en) 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US7452757B2 (en) 2002-05-07 2008-11-18 Asm America, Inc. Silicon-on-insulator structures and methods
US6919585B2 (en) 2002-05-17 2005-07-19 Lumei Optoelectronics, Inc. Light-emitting diode with silicon carbide substrate
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP4727169B2 (ja) 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP2009010142A (ja) 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法
US7915147B2 (en) 2007-09-21 2011-03-29 Seoul Opto Device Co., Ltd. Group III nitride compound semiconductor device
US8815618B2 (en) 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207016A (zh) * 2006-12-15 2008-06-25 S.O.I.Tec绝缘体上硅技术公司 半导体异质结构
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US20090008647A1 (en) * 2007-07-06 2009-01-08 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN112921226A (zh) * 2021-02-16 2021-06-08 河南工学院 一种用于镁铝系合金的Mg-AlN中间合金晶粒细化剂及其制备方法
CN112921226B (zh) * 2021-02-16 2022-05-17 河南工学院 一种用于镁铝系合金的Mg-AlN中间合金晶粒细化剂及其制备方法

Also Published As

Publication number Publication date
CN103650105B (zh) 2016-12-28
KR101530471B1 (ko) 2015-06-19
US20130001641A1 (en) 2013-01-03
KR20130141707A (ko) 2013-12-26
JP2014522581A (ja) 2014-09-04
JP5920609B2 (ja) 2016-05-18
WO2013003688A1 (en) 2013-01-03
TWI540680B (zh) 2016-07-01
US9105469B2 (en) 2015-08-11
TW201308517A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
CN102142454B (zh) 半导体器件及其制造方法
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
US8975165B2 (en) III-V semiconductor structures with diminished pit defects and methods for forming the same
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
US20130105946A1 (en) Semiconductor device including group iii-v compound semiconductor layer, and method of manufacturing the semiconductor device
TWI505330B (zh) 形成三五族半導體材料之方法及使用此方法形成之半導體結構
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
WO2008157510A1 (en) Planar nonpolar m-plane group iii nitride films grown on miscut substrates
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
CN103650105A (zh) 用于半导体器件的缺陷减轻结构
EP2904630B1 (en) Semiconductor material
US11756787B2 (en) Process for the hetero-integration of a semiconductor material of interest on a silicon substrate
KR101541613B1 (ko) 더블 스텝 반도체 기판
Mastari et al. SiGe nano-heteroepitaxy on Si and SiGe nano-pillars
EP2527500B1 (en) Method for manufacturing epitaxial crystal substrate
CN104637795A (zh) 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构
KR101894072B1 (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
KR101938010B1 (ko) 다이오드의 제조방법
Mendonça et al. Self-assembled islands on strained systems: Control of formation, evolution, and spatial distribution
KR20160006251A (ko) 칼럼 iv 또는 칼럼 iv-iv 물질들 상의 칼럼 iii-v 물질들을 위한 계면 충전을 방지하는 핵형성층을 갖는 반도체 구조들
JP4112207B2 (ja) エピタキシャル成長方法及び化合物半導体エピタキシャル成長用基板
TWI453296B (zh) 氮化物晶圓及其製作方法
JPH0722317A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Delaware

Applicant after: Kaichuang Research Co., Ltd.

Address before: Delaware

Applicant before: PIQUANT RESEARCH LLC

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant