TWI505330B - 形成三五族半導體材料之方法及使用此方法形成之半導體結構 - Google Patents

形成三五族半導體材料之方法及使用此方法形成之半導體結構 Download PDF

Info

Publication number
TWI505330B
TWI505330B TW101104096A TW101104096A TWI505330B TW I505330 B TWI505330 B TW I505330B TW 101104096 A TW101104096 A TW 101104096A TW 101104096 A TW101104096 A TW 101104096A TW I505330 B TWI505330 B TW I505330B
Authority
TW
Taiwan
Prior art keywords
layer
ingan layer
ingan
tri
nitride material
Prior art date
Application number
TW101104096A
Other languages
English (en)
Other versions
TW201246295A (en
Inventor
Christophe Figuet
Pierre Tomasini
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/038,920 external-priority patent/US8148252B1/en
Priority claimed from FR1152038A external-priority patent/FR2972731B1/fr
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201246295A publication Critical patent/TW201246295A/zh
Application granted granted Critical
Publication of TWI505330B publication Critical patent/TWI505330B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

形成三五族半導體材料之方法及使用此方法形成之半導體結構
本發明之實施例大致係關於形成三五族半導體材料之方法及使用此等方法製作之半導體結構。
三五族半導體材料(舉例而言，諸如，三族氮化物(例如，氮化銦鎵(InGaN))、三族砷化物(例如，砷化銦鎵(InGaAs))及三族磷化物(例如，磷化銦鎵(InGaP))可用於各種電子裝置、光學裝置及光電子裝置中。此等裝置之實例包含切換結構(例如，電晶體等)、發光結構(例如，發光二極體、雷射二極體等)及光接收結構(例如，波導、分光器、混合器、光電二極體、太陽能電池、太陽能子電池(solar subcell)等)。包含三五族半導體材料之此等裝置可用於多種應用。例如，此等裝置經常用於產生具有一或多個波長之電磁輻射(例如，可見光)。藉由此等裝置發出之電磁輻射可用於(例如)多媒體儲存及擷取應用、通信應用、印刷應用、光譜應用、生物試劑偵測應用及影像投影應用。
可藉由於一下伏基板上沈積或「生長」三五族半導體材料層製作三五族半導體材料。該三五族半導體材料層為結晶的且可實質上由三五族半導體材料之一單晶體組成。選擇該基板以具有類似於生長於其上之三五族半導體材料之晶體結構之一晶體結構。該基板可具有一已知經選擇之結晶定向，使得三五族半導體材料生長之基板之生長表面包 括該基板材料之晶體結構中的一已知結晶平面。接著可於該下伏基板上磊晶生長具有類似於該基板材料之晶體結構之一晶體結構之結晶三五族半導體材料。換言之，該三五族半導體材料之晶體結構可與該下伏基板之類似晶體結構對準且配合該下伏基板之類似晶體結構而定向。儘管該三五族半導體材料之晶體結構可類似於該下伏基板之晶體結構，然而該三五族半導體材料之晶體結構內之一給定結晶平面中的原子之間的間隔(在鬆弛、均衡狀態中)可不同於該下伏基板之晶體結構內之對應結晶平面中的原子之間的間隔。換言之，該三五族半導體材料之鬆弛晶格參數可不同於該下伏基板材料之鬆弛晶格參數。
更詳細而言，該三五族半導體材料層最初可在該下伏基板上「假晶」生長，使得該三五族半導體材料之實際晶格參數(例如，藉由原子力)被迫與其生長之該下伏基板之實際晶格參數實質上相配。該三五族半導體材料與該下伏基板之間的晶格不相配可於該三五族半導體材料之晶體晶格中誘發應變，及該應變導致於該三五族半導體材料內對應應變。儲存於三五族半導體材料內之應力能量(stress energy)可隨著生長於基板上之三五族半導體材料層之厚度之增加而增加。若該三五族半導體材料層生長成等於或超過統稱為「臨界厚度」之一厚度之一總厚度，則該三五族半導體材料可遭受應變鬆弛。三五族半導體材料中的應變鬆弛可使該三五族半導體材料之結晶品質劣化。例如，諸如位錯之缺陷可形成於三五族半導體材料之晶體結構中， 可使該三五族半導體材料層之曝露主要表面變粗糙，及/或相可於另外均質材料內分離，使得可於該三五族半導體材料內觀察非均質區域。
在一些情況中，三五族半導體材料中的此等缺陷可展現該三五族半導體不適合於該三五族半導體材料形成之最後操作裝置中使用。例如，此等缺陷可導致跨形成於此三五族半導體材料中作為發光二極體(LED)或雷射二極體之部分之P-N接面之電短路，使得P-N接面及二極體不產生所要電磁輻射。
在此項技術中，需要形成其內具有較少及/或減少之缺陷數之三五族半導體材料之方法及包含具有較少及/或減少之缺陷數之此三五族半導體材料之半導體結構及裝置。
提供本[發明內容]以一簡化形式引入一概念之選擇，該等概念進一步描述於本發明之一些實例實施例之下列詳細描述中。本發明內容不意欲識別所主張之標的之關鍵特徵或本質性特徵，亦不意欲用於限制所主張之標的之範疇。
在一些實施例中，本發明包含形成氮化銦鎵(InGaN)之方法。根據此等方法，於一腔室內提供一層氮化鎵(GaN)層。於該GaN層之一表面上磊晶生長一InGaN層。該InGaN層之磊晶生長包含於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；及調配該前驅物氣體混合物以使該腔室內之 該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600。分解接近該GaN層之該表面之一或多種三族前驅物之至少一部分及氮前驅物之至少一部分以生長該InGaN層。該InGaN層生長成大於約100奈米(100 nm)之一平均最終厚度。
在另外實施例中，本發明包含形成包括氮、鎵以及銦與鋁之至少一者之三元三族氮化物材料之方法。根據此等方法，於一腔室內提供二元三族氮化物材料，及於該二元二族氮化物材料上磊晶生長三元三族氮化物材料層。該三元三族氮化物材料之磊晶生長包含：於該腔室內提供一前驅物氣體混合物，該前驅物氣體混合物包含一種氮前驅物及兩種或兩種以上三族前驅物；及調配該前驅物氣體混合物使得該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600。該腔室中分解該氮前驅物及該兩種或兩種以上三族前驅物以形成三元三族氮化物材料層。該三元三族氮化物材料層係生長成大於約100奈米(100 nm)之一平均最終厚度。調配該三元三族氮化物材料層使得該三元三族氮化物材料層與該二元三族氮化物材料之間之一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%。於該三元三族氮化物材料層中形成複數個V凹坑，及形成該等V凹坑使得其等在經完全生長之三元三族氮化物材料層中具有約200奈米(200 nm)或更小之一平均凹坑寬度。
本發明亦包含形成三族氮化物材料層堆疊之方法。在此 等方法中，於一腔室內提供一基板，及於該腔室內於該基板上磊晶生長至少一GaN層及複數個InGaN層。形成三族氮化物材料層之堆疊以具有大於約100奈米(100 nm)之一最終平均總厚度。此外，該複數個InGaN層之至少一InGaN層之磊晶生長包括：於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；分解該一或多種三族前驅物之至少一部分及該氮前驅物之至少一部分以形成至少一InGaN層。
在又一實施例中，本發明包含使用如本文揭示之方法製作之半導體結構。例如，在一些實施例中，一半導體結構包含InGaN。藉由於一腔室內提供一GaN層且於該GaN層之一表面上磊晶生長一InGaN層而形成InGaN。該InGaN層之磊晶生長包含：於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；及調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600。分解接近該GaN層之該表面之該一或多種三族前驅物之至少一部分及該氮前驅物之至少一部分以形成InGaN層。經完全生長之InGaN層具有大於約100奈米(100 nm)之一平均最終厚度且包括其內具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。此 外，該經完全生長之InGaN層與該GaN層之間的一鬆弛晶格參數不相配為該GaN層之鬆弛平均晶格參數之至少約0.5%。
在另外實施例中，一種半導體結構包含包括氮、鎵以及鈀與鋁之至少一者之三元三族氮化物材料。藉由於一腔室內提供包括二元三族氮化物材料之一基板且於該二元三族氮化物材料上磊晶生長三元三族氮化物材料層而形成三元三族氮化物材料。該三元三族氮化物材料之磊晶生長包含：於該腔室內提供一前驅物氣體混合物，其中該前驅物氣體混合物包含一種氮前驅物及兩種或兩種以上三族前驅物；及調配該前驅物氣體混合物使得該腔室內之該氮前驅物之一分壓對該兩種或兩種以上三族前驅物之一分壓之一比率為至少約5,600。於該腔室中分解該氮前驅物及該兩種或兩種以上前驅物以形成三元三族氮化物材料。該經完全生長之三元三族氮化物材料具有大於約100奈米(100nm)之一平均最終厚度且包括其內具有約200奈米(200nm)或更小之一平均凹坑寬度之複數個V凹坑。此外，該經完全生長之三元三族氮化物材料與該二元三族氮化物材料之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%。
本發明之實施例之元件之進一步態樣、細節及替代組合將自下列詳細描述而顯而易見。
可藉由參考繪示於附圖中的實例實施例之下列詳細描述 更完全理解本發明之實施例。
本文所呈現之繪示不意謂任意特定材料、裝置或方法之實際視圖，但僅為理想化表示，其等用於描述本發明之實施例。
下列描述提供特定細節(諸如，材料類型及處理條件)，以提供本發明之實施例及其之實施方案之一透徹描述。然而，一般技術者將理解，本發明之實施例可在不使用此等特定細節之情況下結合習知製作技術實踐。此外，本文所提供之描述未形成用於製造一半導體結構或裝置之一完整程序流程。僅理解本發明之實施例所要之此等程序過程及結構於本文中予以詳細描述。
如本文所使用，術語「半導體結構」意謂且包含用於形成半導體裝置之任意結構。半導體結構包含(例如)晶粒及晶圓(例如，載體基板及裝置基板)以及包含彼此三維整合之兩個或兩個以上晶粒及/或晶圓之總成或複合結構。半導體結構亦包含經完全製作之半導體裝置，以及在製作半導體裝置期間形成之中間結構。半導體結構可包括導體材料、半導體材料、非導體材料(例如，電絕緣體)及其之組合。
如本文所使用，術語「三五族半導體材料」意謂且包含至少主要由來自元素週期表之第三A族(B、Al、Ga、In及Tl)之一或多個元素及來自元素週期表之第五A族(N、P、As、Sb及Bi)之一或多個元素組成之任意半導體材料。例如，三五族半導體材料包含(但不限於)GaN、GaP、 GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、InGaNP等。
如本文所使用，術語「三族氮化物半導體材料」意謂且包含至少由來自元素週期表之第三A族(B、Al、Ga、In及Tl)之一或多個元素及氮組成之任意三五族半導體材料。例如，三族氮化物半導體材料包含GaN、InN、AlN、InGaN、GaAlN、InAlN等。
如本文所使用，術語「氮化銦鎵」及「InGaN」意謂具有Inx Ga1-x N(其中0<x<1)組合物之氮化銦(InN)及氮化鎵(GaN)之合金。
如本文所使用，術語「臨界厚度」意謂一半導體材料層之平均總厚度，等於該平均總厚度及超過該平均總厚度時，假晶生長停滯且該層遭受應變鬆弛。
如本文所使用，術語「生長表面」意謂一半導體基板或半導體層之任意表面，可於該表面上實施該半導體基板或半導體層之額外生長。
如本文所使用，術語「化學氣相沈積」及「CVD」為同義及意謂且包含用於將「若干」固體材料沈積於一反應腔室中的一基板上之任意程序，其中該基板曝露於一或多種反應氣體，其以導致將該(等)固體材料沈積於該基板之一表面上之一方式反應、分解或同時反應及分解。
如本文所使用，術語「氣相磊晶」及「VPE」為同義及意謂且包含任意CVD程序，其中基板曝露於一或多種反應蒸氣，其以導致將該(等)固體材料磊晶沈積於基板之一表 面上之一方式反應、分解或同時反應及分解。
如本文所使用，術語「鹵化物氣相磊晶」及「HVPE」為同義及意謂且包含任意VPF程序，其中用於VPE程序中的至少一反應蒸氣包括一鹵化物蒸氣。
如本文所使用，術語「實質上」係指除了此項技術中所正常期望之任意瑕疵之外為完全之一結果。
本發明之實施例可具有三五族半導體材料之一寬範圍應用。例如，本發明之實施例之方法及結構可應用至三族氮化物、三族砷化物、三族磷化物及三族銻化物。特定應用係關於生長包含銦(諸如，氮化銦鎵(InGaN))之三元三族氮化物半導體材料。因此，下列描述及圖特定聚焦於InGaN，然而InGaN為一非限制性實例實施例，且額外實施例可包含形成其他三元三五族半導體材料。
異質磊晶生長成高於臨界厚度之厚度之三元三族氮化物層可經受應變鬆弛以減輕由晶格不相配所致之晶體晶格中的應變。在肇始該三元三族氮化物材料之應變鬆弛之後，增加之三族元素(諸如，銦或鋁)量可在生長期間併入至三元三族氮化物材料層中，其可導致跨該三元三族氮化物材料層之一厚度之三族元素之一非均勻濃度分佈。例如，一InGaN層可包含接近於相對接近一下伏基板或其他材料之該層之一生長表面之一增加之銦百分比。該InGaN層中的此一非均勻銦組合物可不為至少一些應用所要。
此外，三元三族氮化物層之應變鬆弛亦可導致使該三元三族氮化物層之生長表面變粗糙。此粗糙表面可對使用該 三元三族氮化物層之半導體裝置之生產有害。此外，三元三族氮化物層之應變鬆弛可導致該三元三族氮化物材料之結晶結構中之缺陷密度增加。此等缺陷可包含(例如)位錯及非均質組合物之區域(例如，相分離區域)。
作為一非限制性實例，對於InGaN(三族氮化物材料)之情況，InGaN可磊晶沈積於一下伏基板上，該下伏基板可具有與下伏InGaN層之晶體晶格不相配之一晶體晶格。例如，InGaN層可沈積於包括氮化鎵(GaN)之一半導體基板上。該GaN可具有約3.189 Å之鬆弛(亦即，實質上無應變)共面晶格參數，及該等InGaN層之一鬆弛共面晶格參數取決於銦含量之對應百分比可為(對於7%之銦，亦即In0.07 Ga0.93 N)約3.21 Å，(對於15%之銦，亦即In0.15 Ga0.85 N)可為約3.24 Å，及(對於25%之銦，亦即In0.25 Ga0.75 N)約3.26 Å。圖1係繪示此等資料點之一曲線圖，且展示與此等資料點擬合之一直線。藉由y=0.0027x+3.1936給定該直線之方程式，及此線性方程式可用於將InGaN之晶格參數近似作為在自約5%延伸至25%之範圍中之銦含量之一函數，其中x為InGaN中的銦之百分比及y為InGaN之共面鬆弛晶格參數。
圖2至圖4係用於繪示根據本發明之實施例之三元三五族半導體材料層(更特定言之，展示於圖4中的一InGaN層20)之製作。參考圖2，可提供一基板10。該基板10可至少實質上由陶瓷(諸如，氧化物(例如，二氧化矽(SiO2 )或氧化鋁(Al2 O3 )(例如，為α-Al2 O3 之藍寶石))或氮化物(例如，氮 化矽(Si3 N4 )或氮化硼(BN)))組成。作為另外實例，該基板10可至少實質上由半導體材料(諸如，矽(Si)、鍺(Ge)、三五族半導體材料等)組成。該基板10可具有一結晶結構，及該基板10之晶體結構可具有一已知經選擇定向，使得InGaN層20(圖4)生長之該基板10之一曝露主要表面12包括該基板10之晶體結構之一已知經選擇之結晶平面。例如，該基板10可包括具有一(0001)結晶定向之藍寶石，其經常稱為「c平面藍寶石」。
參考圖3，視情況，可於該基板10之主要表面12上形成二元三五族半導體材料層(諸如，一GaN層16)。該GaN層16可包括在此項技術中稱為「緩衝」層或「轉變」層之層。該GaN層16實質上可為結晶，及可至少實質上由GaN之一單晶體組成。該GaN層16可具有在自約2奈米(2 nm)延伸至約100微米(100 μm)之一範圍中的一平均總厚度。該等圖在本文中不一定按比例繪製，且實際上，該GaN層16相較於該基板10可相對較薄。
視情況，可於該GaN層16與該基板10之間安置一或多個中間材料層(未展示)，諸如，另一半導體材料層。此等中間材料層可(例如)用作為於其上形成GaN層16之一晶種層，或用於將GaN層16結合至基板10之一結合層。當難於或不可能於基板10上直接形成GaN層16時，可使用此等結合程序。此外，若GaN層16具有一極性晶體定向，則可能想要將GaN層16結合至基板10。在此等實施例中，結合程序可用於改變極性GaN之極性或提供具有一所要極性之 GaN之生長表面。
可使用化學氣相沈積(CVD)程序(諸如，金屬有機化學氣相沈積(MOCVD)程序、分子束磊晶(MBE)程序或金屬鹵化物氣相磊晶(HVPE)程序)於基板10之主要表面12上形成GaN層16。可用於形成GaN層16之HVPE系統及程序係揭示於(例如)以Arena等人之名義於2009年9月10日出版之美國專利申請公開案第2009/0223442 A1號中，以Arena等人之名義於2009年3月3日申請之美國臨時專利申請案第61/157,112號中，及以Bertram之名義於2010年9月30日申請之美國專利申請案第12/894,724號中，及Arena等人之名義於2010年11月23日申請之美國臨時專利申請案第61/416,525號中。簡而言之，在此等HVPE程序中，基板10之表面12上之GaN層16之磊晶生長可起因於氯化鎵(GaCl)與氨(NH3 )之間的一氣相反應，該氣相反應以約500℃與約1,000℃之間的高溫於一反應腔室內予以實施。NH3 可自一標準NH3 氣體源供應。在一些方法中，藉由將氯化氫(HCl)氣體(其可自一標準HCl氣體源供應)穿過遍及熱液體鎵(Ga)提供GaCl蒸氣以於反應腔室內原位形成GaCl。液體鎵可加熱至介於約750℃與約850℃之間的一溫度。GaCl及NH3 可引導至(例如，遍及)可加熱之基板10之主要表面12。
GaN層16可具有類似於基板10之晶體結構之一晶體結構，且可於該基板10上磊晶生長。換言之，該GaN層16之晶體結構可與下伏基板10之一類似晶體結構對準且配合該下伏基板10之一類似晶體結構定向。儘管GaN層16之晶體 結構可類似於下伏結構10之晶體結構，然而該GaN層16之鬆弛晶格參數可不同於該基板10之鬆弛晶格參數。結果，可於該GaN層16之晶體結構內形成某些瑕疵或缺陷。例如，位錯18(例如，邊緣位錯及/或螺旋位錯)可存在於GaN層16之晶體結構中，如圖3所展示。至少一些此等位錯18可源於GaN層16與基板10之主要表面12之間的界面處。儘管於圖3示意圖中僅展示兩個位錯18，然而事實上，GaN層16中的此等位錯18之密度可高達每平方公分十萬個(105 /cm2 )，或甚至高達每平方公分100萬個(106 /cm2 )或更多。當形成GaN層16時，此項技術中已知之各種方法之任意者可用於減小GaN層16中的位錯18之密度。此等方法包含(例如)磊晶橫向過生長(ELO)、懸空式磊晶法(Pendeo epitaxy)、原位遮罩技術等。
參考圖4，可於GaN層16之一主要表面17(圖3)上磊晶生長或以其它方式形成三元三五族半導體材料層(諸如，InGaN層20)。InGaN層20實質上可為結晶，且可至少實質上藉由InGaN之一單晶體組成。該InGaN層20可具有大於約100奈米(100 nm)之一平均最終總厚度T。在一些實施例中，該平均最終總厚度T可大於約150奈米(150 nm)，或甚至大於200奈米(200 nm)，且可小於該InGaN層20之一臨界厚度。
可使用一化學氣相沈積(CVD)程序(諸如，金屬有機化學氣相沈積(MOCVD)程序、分子束磊晶(MBE)程序或金屬鹵化物氣相磊晶(HVPE)程序)於GaN層16之主要表面17上形 成InGaN層20。可用於形成InGaN層20之HVPE系統及程序係揭示於(例如)以Arena等人之名義於2009年9月10日出版之前述美國專利申請公開案第US 2009/0223442 A1號中，以Arena等人之名義於2009年3月3日申請之美國臨時專利申請案第61/157,112號中，及以Bertram之名義於2010年9月30日申請之美國專利申請案第12/894,724號中，及Arena等人之名義於2010年11月23日申請之美國臨時專利申請案第61/416,525號中。
該InGaN層20可經調配以具有Inx Ga(1-x) N組合物，其中x為至少約0.05。在一些實施例中，x可介於約0.05與約0.10之間。換言之，該InGaN層20之銦含量可介於約5原子百分百比(5 at%)與約10原子百分比(10 at%)之間。
該GaN層16可具有約3.189 Å之一鬆弛(亦即，實質上無應變)共面(亦即，平面平行於生長表面)晶格參數，及該InGaN層20可具有取決於對應銦含量百分比之一鬆弛共面晶格參數。如先前所提及，對於7 at%之銦(亦即，In0.07 Ga0.93 N)，InGaN層20可具有約3.21 Å之一鬆弛共面晶格參數。此外，使用藉由如圖1之曲線圖中展示之y=0.0027x+3.1936給定之直線方程式來估計鬆弛共面晶格參數，對於5 at%之銦(亦即，In0.05 Ga0.95 N)，InGaN層20可具有約3.207 Å之一鬆弛共面晶格參數，及對於10 at%之銦(亦即，In0.10 Ga0.90 N)，InGaN層20可具有約3.220 Å之一鬆弛共面晶格參數。
在一些實施例中，InGaN層20與GaN層16之間的一鬆弛 晶格參數不相配可介於該GaN層16之鬆弛平均晶格參數之約0.5%與約10%之間。該鬆弛晶格參數不相配可使用方程式M=100((a2 -a1 )/a1 )判定，其中M為鬆弛晶格參數不相配，a1 為GaN層16之鬆弛平均晶格參數，a2 為InGaN層20之鬆弛平均晶格參數。例如，當InGaN層20包含5 at%之銦且具有約3.207 Å之一鬆弛共面晶格參數時，InGaN層20與GaN層16之間的一鬆弛晶格參數不相配可為GaN層16之鬆弛平均晶格參數之約0.56%(亦即，0.56=100((3.207-3.189)/3.189)。當InGaN層20包含10 at%之銦且具有約3.220 Å之一鬆弛共面晶格參數時，InGaN層20與GaN層16之間的一鬆弛晶格參數不相配可為GaN層16之鬆弛平均晶格參數之約0.97%。
由於GaN層16與InGaN層20之鬆弛晶格參數之間的不相配，故InGaN層20將不相配晶格生長於GaN層16上。通常，當儲存於InGaN層20中的應變能(strain energy)大於導致InGaN層20內之額外位錯18'成核之應變能時，不相配晶格生長(亦即，InGaN層20與GaN層16之間的不相配)可伴隨有應變鬆弛。此不相配晶格生長針對配置於立方晶系中的一晶格而發生，但對於具有六邊形晶格結構(如GaN、InGaN及AlGaN)之材料為更複雜。在六邊形層中，可能沒有用於位錯之一易滑移平面，且因此，在其內成核位錯之前，更高的應變能可儲存於InGaN層20中。在達到塑膠鬆弛之後，可藉由修改InGaN層20之一曝露主要表面22而發生鬆弛，該曝露主要表面22為InGaN層20之生長表面。當 該生長表面包括六邊形晶體結構中的(0001)平面時，可發生凹坑缺陷30。此等凹坑缺陷30顯現為處於或接近一位錯18、18'(例如，一螺紋位錯)處具有一頂點之倒金字塔，且在下文稱為V凹坑30。當InGaN層20生長時，V凹坑30之尺寸亦增長。
圖5係繪示InGaN層20中的一V凹坑30之一簡化等角圖式。該V凹坑30延伸至InGaN層20之曝露主要表面22中，該曝露主要表面22為InGaN層20之生長表面。該生長表面22上之開口之六邊形形狀起因於InGaN材料之六邊形晶體結構。藉由該V凹坑30內之InGaN層20之側壁(琢面)24界定V凹坑30，該等側壁24自該V凹坑30之一頂點26延伸至InGaN層20之曝露主要表面22。該頂點26為在生長InGaN層20期間V凹坑30起源之位置。
如圖5所展示，V凹坑30具有一凹坑深度D，該深度D為V凹坑30延伸至InGaN層20中之距離(亦即，自頂點26至InGaN層20之曝露主要表面22之平面之最短距離)。此外，V凹坑30具有一凹坑寬度W，該寬度W為跨InGaN層20之曝露主要表面22之平面中的V凹坑30之開口之距離，該開口自InGaN層20之曝露主要表面22之一側(如藉由一側壁24與曝露主要表面22之間的一交叉點界定)至其之一相對側(如藉由一相對側壁24與曝露主要表面22之間的交叉點界定)。可使用(例如)原子力顯微鏡(AFM)量測形成於InGaN層20中的V凹坑30之凹坑寬度W。V凹坑30通常具有凹坑寬度W對凹坑深度D之一固定比率，其歸因於晶體結構之本 質及定向。因此，一V凹坑30之凹坑深度D可基於該V凹坑30之一經量測之凹坑寬度W而估計。換言之，由於結晶考量(例如，(00010-00011)平面與(0001)平面之間的角度)，凹坑深度D可由經量測之凹坑深度W計算(例如，參見J.E.Northrup,L.T.Romano,J.Neugebauer,Appl.Phys.Lett.74(6),2319(1999))。
再次參考圖4，InGaN層20可包含位錯18、18'，該等位錯18、18'於GaN層16內延伸且延伸至InGaN層20中，起源於GaN層16與InGaN層20之間的界面處且延伸至InGaN層20中，及起源於InGaN層20內且於InGaN層20內延伸。V凹坑30可起因於任意此等位錯18、18'。具有接近InGaN層20與GaN層16之間的界面之一頂點26之V凹坑30相較於具有處於InGaN層20內之一中間位置處之一頂點16之V凹坑30相對較大(亦即，具有一較寬凹坑寬度W及一較深凹坑深度D)。
在一些應用中，在已於GaN層16上生長InGaN層20之後，該InGaN層20可與下伏GaN層16分離且轉移至另一基板用於進一步處理及裝置製作。在已用此一程序轉移InGaN層20之後，相對較大之V凹坑30(諸如，起源於接近InGaN層20與GaN層16之間的界面之該等V凹坑)可導致至少實質上完全延伸穿過該InGaN層20之孔。該等V凹坑30亦可對用於分離InGaN層20與GaN層16且將InGaN層20轉移至另一基板之程序造成不利影響。InGaN層20中存在V凹坑30可對由InGaN層20形成之發光二極體(LED)造成不利 影響。例如，若一V凹坑30延伸跨過InGaN層20之整個厚度，則其可使包含其中安置有V凹坑30之InGaN層20之部分之一LED裝置之二極體部分短路，使該LED裝置不可操作。
儲存於InGaN層20內之應變能與該InGaN層20之平均總厚度T成比例，且與該InGaN層20中的銦濃度成比例。因此，儲存於不同銦含量之InGaN層20內之應變能與InGaN層20之平均總厚度T之相對差異可使用關係EE T(CIn )估計，其中EE 為InGaN層20內的彈性能(以任意單位)，T為InGaN層20之平均總厚度，及CIn 為表示為一原子百分比之InGaN層20中的銦濃度。例如，若InGaN層20具有150奈米(150 nm)之一平均總厚度T及8.5 at%之銦濃度，則該InGaN層20內之彈性能EE 可為約1,275(1,275=150(8.5))。然而，若InGaN層20具有200奈米(200 nm)之一平均總厚度T及9.0 at%之銦濃度，則該InGaN層20內之彈性能EE 可為約1,800(1,800=200(9.0))。
因此，相對較薄之InGaN層20其內將具有較低之彈性能，且可經生長而幾乎沒有V凹坑30。然而，對於一些應用，可期望一相對較厚之InGaN層20。因而，藉由習知處理，V凹坑30存在於相對較厚之InGaN層20中，及該等V凹坑30隨著該InGaN層20之厚度之增加而變得更深且更寬。
本發明之實施例可用於減小當三元三族氮化物材料層(諸如，一InGaN層20)形成於二元三族氮化物材料層(諸如，一GaN層16)上時形成之V凹坑30之尺寸。因此，對於 該三元三族氮化物材料層之一給定平均總厚度，相對於用於形成此等三元三族氮化物材料層之先前已知方法，當根據本文所揭示之方法之實施例形成三元三族氮化物材料層時，該等V凹坑30可具有一相對較小之凹坑寬度及/或凹坑深度。
如先前所提及，可使用一化學氣相沈積(CVD)程序(諸如，金屬有機化學氣相沈積(MOCVD)程序、分子束磊晶(MBE)程序或金屬鹵化物氣相磊晶(HVPE)程序)於GaN層16之主要表面17上沈積InGaN層20。可於一封閉腔室(例如，一沈積或反應腔室)內實施此等程序。可於該腔室內提供基板10及其上之GaN層16。該腔室及其內之基板10以及GaN層16可加熱至介於約500℃與約1,000℃之間的一溫度或若干溫度。於該腔室內引入或以其它方式提供一前驅物氣體混合物。為形成三族氮化物半導體材料，選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物。接近形成三族氮化物半導體材料之表面之該一或多種三族前驅物之至少一部分及該氮前驅物之至少一部分於加熱腔室內分解。在分解之後，元素物種於生長表面上以一有序方式沈積且組合以形成三族氮化物半導體材料。
該前驅物氣體混合物視情況可包含額外氣體或反應物(諸如，惰性氣體(例如，氮)及/或用於將摻雜物併入至InGaN層20中的反應物物種)。作為非限制性實例，矽烷(SiH4 )可引入作為一N型摻雜物，及鎂可引入作為一P型摻雜物。
該氮前驅物可包括(例如)氨(NH3 )。該一或多種三族前驅物可包括(例如)三甲基銦(TMI)、三乙基銦(TEI)及三乙基鎵(TEG)之一或多者。該氮前驅物及該一或多種三族前驅物可存在於腔室內作為氣體及/或蒸氣(如本文所使用之術語「氣體」包含氣體及蒸氣兩者)，且該等前驅物可在處理期間流經該腔室。該腔室可在處理期間處於真空(亦即，該腔室內之壓力可低於大氣壓力)之下。
根據本發明之實施例，可以使腔室內之氮前驅物之一分壓對一或多種三族前驅物之一分壓之一比率在自約5,600延伸至約6,600之一範圍中之此一方式調配前驅物氣體混合物。已發現，氮前驅物對一或多種三族前驅物之一分壓之一高比率可導致當相較於以相對較低分壓比率形成之InGaN層時形成於InGaN層20中的V凹坑30相對較小。例如，再次參考圖5，根據一些實施例，如本文所描述形成之InGaN層20中的V凹坑30之平均凹坑寬度W可為約200奈米(200 nm)或更小，或甚至約150奈米(150 nm)或更小。此外，在此等實施例中，該InGaN層20可具有大於100奈米(100 nm)、大於150奈米(150 nm)或甚至大於約200奈米(200 nm)之一平均總厚度T(圖4)。
如此項技術中所知，腔室內之前驅物之分壓係關於經過該腔室之前驅物之流動速度。因此，可藉由選擇性控制且調適經過該腔室之前驅物之流動速度而選擇性控制且調適該腔室內之前驅物之分壓。
圖6係針對InGaN層20之各自沈積期間腔室內之氮前驅物 之一分壓對一或多種三族前驅物之一分壓之比率之不同範圍繪示形成於一InGaN層20中的V凹坑30之平均凹坑寬度W之所觀察之變更作為該InGaN層20內之彈性能之變更之一函數之一曲線圖。如先前所提及，可使用關係EE T(CIn )估計儲存於不同銦含量之InGaN層20內之應變能與該InGaN層20之平均總厚度T之相對差異，其中EE 為該InGaN層20內之彈性能(以任意單位)，T為該InGaN層20之平均總厚度，及CIn 為表示為一原子百分比之該InGaN層20中的銦濃度。圖6中的彈性能係藉由以奈米為單位之InGaN層20之平均總厚度T乘以該InGaN層20中的各自銦濃度而判定。
圖6之圖表中的圓形對應於使用在沈積期間腔室內之氮前驅物之分壓對一或多種三族前驅物之分壓之比率係在自約3,071延伸至約5,461之範圍中的程序製作之InGaN層20。相比之下，圖6之圖表中的三角形對應於使用在沈積期間腔室內之氮前驅物之分壓對一或多種三族前驅物之分壓之比率係在自約5,600延伸至約6,600之範圍內之根據如本文所揭示之方法之實施例之程序製作之InGaN層20。如上文所提及，針對使用分壓比率係在自約3,071延伸至約5,461之範圍內之程序製作之樣本，圖6中的趨勢線50近似InGaN層20內之彈性能與形成於其內之V凹坑30之經量測之凹坑寬度W之間的關係。類似地，如上文所提及，針對使用分壓比率係在自約5,600延伸至約6,600之範圍內之程序製作之樣本，圖6中的趨勢線52近似InGaN層20內之彈性能與形成於其內之V凹坑30之經量測之凹坑寬度W之間的 關係。如藉由比較圖6之圖表中的趨勢線50與趨勢線52可見，對於InGaN層20內之任意給定彈性能，相對於使用分壓比率係在自3,071延伸至5,461之範圍內之程序製作之樣本中的V凹坑30之經量測之凹坑寬度W，使用分壓比率係在自5,600延伸至6,600之範圍內之程序製作之樣本中的V凹坑30之經量測之凹坑寬度W相對較小。
作為一實例，圖6中的垂直線54定位於1,800之一彈性能處，且可對應於具有約200奈米(200 nm)之一平均總厚度及9原子百分比之一銦含量(9 at%)(亦即，1,800=200(9))之InGaN層20。如圖6之圖表所展示，使用如本文所描述之分壓係在自約5,600延伸至約6,600之範圍內之程序製作之此一InGaN層20可期望包含具有約160奈米(160 nm)之凹坑寬度W之V凹坑30。相比之下，使用分壓係在自約3,071延伸至約5,461之範圍內之程序製作之此一InGaN層20可期望包含具有約260奈米(260 nm)之較大凹坑寬度W之V凹坑30。作為另一實例，圖6中的垂直線56定位於1,275之一彈性能處，且可對應於具有約150奈米(150 nm)之一平均總厚度及8.5原子百分比之一銦含量(8.5 at%)(亦即，1,275=150(8.5))之InGaN層20。如圖6之圖表所展示，使用如本文所描述之分壓係在自約5,600延伸至約6,600之範圍內之程序製作之此一InGaN層20可期望包含具有小於100奈米(100 nm)之凹坑寬度W之V凹坑30。相比之下，使用分壓係在自約3,071延伸至約5,461之範圍內之程序製作之此一InGaN層20可期望包含具有約170奈米(170 nm)之較大凹坑寬度W 之V凹坑30。
在未被約束在任意理論中的情況下，據信，藉由在InGaN層20之生長期間使用相對較高之前驅物氣體比率，如本文所描述，於V凹坑30內之側壁24上生長額外InGaN材料之速率可相對於在曝露主要表面22(生長表面)上生長額外InGaN材料之速率而增加以導致相對較小尺寸之V凹坑30。
因此，藉由調配前驅物氣體混合物使得腔室內之氮前驅物之一分壓對一或多種三族前驅物之一分壓之一比率為至少約5,600(例如，介於約5,600與約6,600之間)，根據如本文所描述之實施例製作之InGaN層20(及其他三元三族氮化物半導體材料)可經形成以相對於在製作InGaN層期間使用較低前驅物比率之先前已知程序而於其內具有相對較小之V凹坑30。
例如，可製作包括三元三族氮化物材料(諸如，InGaN層20)之半導體結構。可使用上文所描述之方法，藉由於二元三族氮化物材料層(諸如，GaN層16)上生長InGaN層20製作該InGaN層20。該經完全生長之InGaN層20可具有大於約100奈米(100 nm)、大於150奈米(150 nm)或甚至大於約200奈米(200 nm)之一最終平均總厚度T(圖4)。該最終平均總厚度T可小於InGaN層20之一臨界厚度。該InGaN層20可包括至少5原子百分比(5 at%)之銦，且可包括介於約5原子百分比(5 at%)之銦與約10原子百分比(10 at%)之銦之間的原子百分比之銦。該經完全生長之InGaN層20與該GaN層 16之間的一鬆弛晶格參數不相配可為該GaN層16之鬆弛平均晶格參數之至少約0.5%，且可介於該GaN層16之鬆弛平均晶格參數之約0.5%與約1.0%之間。該經完全生長之InGaN層20可包括其內具有約200奈米(200 nm)或更小，或甚至約150奈米(150 nm)或更小之一平均凹坑寬度W之複數個V凹坑30(圖5)。
在上文參考圖2至圖5所描述之實施例中，半導體結構包含一單一下伏GaN層16上之一單一InGaN層20。然而，本文所描述之方法亦可用於製作包含複數個三族氮化物材料層之半導體結構。例如，圖7繪示包含一基板101及包括複數個三族氮化物材料層之一堆疊102之一半導體結構100。該基板101可包括如先前本文關於基板10而描述之一基板。該堆疊102可包括複數個二元三族氮化物材料層(諸如，GaN層104)及複數個三元三族氮化物材料層(諸如，InGaN層106)。如圖7所展示，GaN層104與InGaN層106可以一彼此交替方式安置，使得各GaN層104係藉由InGaN層106而與另一GaN層104分離。
各GaN層104可實質上類似於先前所描述之GaN層16，且可以與該先前所描述之GaN層16相同之方式形成。類似地，各InGaN層106可實質上類似於先前所描述之InGaN層20，且可以與該先前所描述之InGaN層20相同之方式形成。然而，在圖7之實施例中，InGaN層106可比先前所描述之InGaN層20相對較薄。作為實例且非限制性，GaN層104之各者及InGaN層106之各者可具有介於約2奈米(2 nm) 與約30奈米(30 nm)之間的一層厚度。然而，該堆疊102可具有類似於先前所描述之InGaN層20之最終平均總厚度之一最終平均總厚度T。例如，該堆疊102可具有大於約100奈米(100 nm)、大於約150奈米(150 nm)或甚至大於約200奈米(200 nm)之一最終平均總厚度T。
如圖7所展示，位錯110可至少部分延伸穿過GaN層104及InGaN層106之一或多者。此等位錯110可包括如先前關於圖4之位錯18、18'所描述之位錯。此外，類似先前所描述之V凹坑30之V凹坑112可存在於堆疊102內。該等V凹坑112之各者可自堆疊102之一曝露主要表面(生長表面)103延伸至該堆疊102中，且可延伸至一頂點108，該頂點108可起源於一位錯110處。如圖7所展示，該等V凹坑112之至少一些可延伸穿過複數個交替GaN層104與InGaN層106。
GaN層104及InGaN層106可如先前關於GaN層16及InGaN層20所描述而形成。特定言之，如先前所描述，可使用一前驅物氣體混合物於一反應腔室中形成各InGaN層20，該前驅物氣體混合物以使腔室內之一種氮前驅物之一分壓對一或多種三族前驅物之一分壓之一比率在自約5,600延伸至約6,600之一範圍中的此一方式調配。結果，如先前參考圖5所描述，該等V凹坑112可具有一相對較小之凹坑寬度W及/或凹坑深度D。
於下文描述本發明之額外非限制性實施例。
實施例1：一種形成InGaN之方法，其包括：於一腔室內提供一GaN層；於該GaN層之一表面上磊晶生長一InGaN 層；及使該InGaN層生長成大於約100奈米(100 nm)之一平均最終厚度。磊晶生長InGaN層包括：於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解接近GaN層之表面之一或多種三族前驅物之至少一部分及氮前驅物之至少一部分。
實施例2：實施例1之方法，其中調配前驅物氣體混合物以使腔室內之氮前驅物之分壓對一或多種三族前驅物之分壓之比率為至少約5,600包括調配該前驅物氣體混合物以使該比率在自5,600延伸至6,600之一範圍中。
實施例3：實施例1之方法，其進一步包括選擇小於InGaN層之一臨界厚度之平均最終厚度。
實施例4：實施例1至實施例3之任一者之方法，其中於GaN層之表面上磊晶生長InGaN層包括使用一鹵化物氣相磊晶(HVPE)程序或一金屬有機氣相磊晶(MOVPE)程序沈積InGaN層於GaN層之表面上。
實施例5：實施例1至實施例4之方法，其中使InGaN層生長成大於約100 nm之平均最終厚度包括使InGaN層生長成大於約150奈米(150 nm)之一平均最終厚度。
實施例6：實施例5之方法，其中使InGaN層生長成大於約150 nm之一平均最終厚度包括使InGaN層生長成大於約200奈米(200 nm)之一平均最終厚度。
實施例7：實施例1至實施例6之任一者之方法，其中磊晶生長InGaN層包括調配該InGaN層以具有Inx Ga(1-x) N組合物，其中x為至少約0.05。
實施例8：實施例7之方法，其中調配InGaN層以具有Inx Ga(1-x) N組合物(其中x為至少約0.05)包括調配InGaN層以具有Inx Ga(1-x )N組合物，其中x介於約0.05與約0.10之間。
實施例9：實施例1至實施例8之任一者之方法，其中於GaN層之表面上磊晶生長InGaN層進一步包括調配該InGaN層使得該InGaN層與該GaN層之間的一鬆弛晶格參數不相配係介於該GaN層之鬆弛平均晶格參數之約0.5%與約1.0%之間。
實施例10：實施例1至實施例9之任一者之方法，其中使InGaN層生長成一平均最終厚度進一步包括於該InGaN層中形成具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。
實施例11：實施例10之方法，其中形成具有約200 nm或更小之複數個V凹坑包括形成具有約150奈米(150 nm)或更小之一平均凹坑寬度之複數個V凹坑。
實施例12：實施例1至實施例11之任一者之方法，其進一步包括選擇該氮前驅物以包括氨。
實施例13：實施例1至實施例12之任一者之方法，其進一步包括選擇該一或多種三族前驅物以包括三甲基銦及三乙基鎵。
實施例14：一種形成包括氮、鎵以及銦與鋁之至少一者之三元三族氮化物材料之方法，其包括：於一腔室內提供二元三族氮化物材料；及於該二元三族氮化物材料上磊晶生長三元三族氮化物材料層。磊晶生長三元三族氮化物材料層包含：於該腔室內提供一前驅物氣體混合物，該前驅物氣體混合物包括一種氮前驅物及兩種或兩種以上三族前驅物；調配該前驅物氣體混合物使得該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解該腔室內之該氮前驅物及該兩種或兩種以上三族前驅物。該方法進一步包含使該三元三族氮化物材料層生長成大於100奈米(100 nm)之一平均最終厚度；調配該三元三族氮化物材料層使得該三元三族氮化物材料層與該二元三族氮化物材料層之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%；及於該三元三族氮化物材料層中形成複數個V凹坑，該經完全生長之三元三族氮化物材料層中的該複數個V凹坑具有約200奈米(200 nm)或更小之一平均凹坑寬度。
實施例15：實施例14之方法，其中調配該前驅物氣體混合物使得該腔室內之該氮前驅物之分壓對該一或多種三族前驅物之分壓之比率為至少約5,600包括調配該前驅物氣體混合物使得該比率係在自5,600延伸至6,600之一範圍中。
實施例16：實施例14之方法，其進一步包括選擇該三元 三族氮化物材料以包括氮化銦鎵。
實施例17：實施例14至實施例16之任一者之方法，其進一步包括選擇小於三元三族氮化物材料層之一臨界厚度之平均最終厚度。
實施例18：實施例14至實施例17之任一者之方法，其中使三元三族氮化物材料層生長成大於約100 nm之平均最終厚度包括使該三元三族氮化物材料層生長成大於約150奈米(150 nm)之一平均最終厚度。
實施例19：實施例18之方法，其中使該三元三族氮化物材料層生長成大於約150 nm之一平均最終厚度包括使該三元三族氮化物材料層生長成大於約200奈米(200 nm)之一平均最終厚度。
實施例20：實施例14至實施例19之任一者之方法，其中調配該三元三族氮化物材料層使得該三元三族氮化物材料層與該二元三族氮化物材料之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%包括調配該三元三族氮化物材料層使得該三元三族氮化物材料層與該二元三族氮化物材料之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約5%。
實施例21：實施例14至實施例20之任一者之方法，其進一步包括選擇該氮前驅物以包括氨。
實施例22：實施例14至實施例21之任一者之方法，其進一步包括選擇該兩種或兩種以上三族前驅物以包括三甲基 銦及三乙基鎵。
實施例23：一種包括InGaN之半導體結構，該InGaN藉由一方法形成，該方法包括：於一腔室內提供一GaN層；及於該GaN層上磊晶生長一InGaN層。該InGaN層之磊晶生長包括：於該腔室內提供一前驅物氣體混合物；選擇該前驅氣體混合物以包括一或多種三族前驅物及一種氮前驅物；調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解接近該GaN層之表面之該一或多種三族前驅物之至少一部分及該氮前驅物之至少一部分。在實施例23中，該經完全生長之InGaN層具有大於約100奈米(100 nm)之一平均最終厚度；該經完全生長之InGaN層與該GaN層之間的一鬆弛晶格參數不相配為該GaN層之鬆弛平均晶格參數之至少約0.5%；及該經完全生長之InGaN層包括於其內具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。
實施例24：實施例23之半導體結構，其中該InGaN層係根據實施例1至實施例13之任一者而形成。
實施例25：一種包括含氮、鎵以及銦與鋁之至少一者之三元三族氮化物材料之半導體結構，該三元三族氮化物材料藉由一方法形成，該方法包括：於一腔室內提供包括二元三族氮化物材料之一基板；及於該二元三族氮化物材料上磊晶生長三元三族氮化物材料層。該三元三族氮化物材料層之磊晶生長包含：於該腔室內提供一前驅氣體混合 物，該前驅物氣體混合物包括一種氮前驅物及兩種或兩種以上三族前驅物；調配該前驅物氣體混合物使得該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解該腔室中的該氮前驅物及該兩種或兩種以上三族前驅物。在實施例24中，該經完全生長之三元三族氮化物材料具有大於100奈米(100 nm)之一平均最終厚度；該經完全生長之三元三族氮化物材料層與該二元三族氮化物材料之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%；及該經完全生長之三元三族氮化物材料層包括其內具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。
實施例26：實施例25之半導體結構，其中該三元三族氮化物材料層係根據實施例14至實施例22之任一者而形成。
實施例27：一種形成三族氮化物材料層之堆疊之方法，其包括：於一腔室內提供一基板；於該腔室內之基板上磊晶生長至少一GaN層及複數個InGaN層；及形成具有大於約100奈米(100 nm)之一最終平均總厚度之三族氮化物材料層之堆疊，其中該複數個InGaN層之至少一InGaN層之磊晶生長包括：於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解該一或多種三族前驅物之至少 一部分及該氮前驅物之至少一部分以形成至少一InGaN層。
上文所描述之揭示內容之實施例不限制本發明之範疇，因為此等實施例僅為本發明之實施例之實例，其藉由隨附申請專利範圍之範疇及其等合法等效物界定。任意等效實施例意欲在本發明之範疇內。事實上，除了本文所展示及描述之實施例之外之揭示內容之各種修改(諸如，所描述之元素之替代有用組合)對於熟習此項技術者將自該描述變得顯而易見。此等修改亦意欲落入隨附申請專利範圍之範疇內。
10‧‧‧基板/下伏基板
12‧‧‧主要表面
16‧‧‧GaN層
17‧‧‧主要表面
18‧‧‧位錯
18'‧‧‧位錯
20‧‧‧InGaN層
22‧‧‧曝露主要表面/生長表面
24‧‧‧側壁
26‧‧‧頂點
30‧‧‧V凹坑/凹坑缺陷
50‧‧‧趨勢線
52‧‧‧趨勢線
54‧‧‧垂直線
56‧‧‧垂直線
100‧‧‧半導體結構
101‧‧‧基板
102‧‧‧堆疊
103‧‧‧曝露主要表面/生長表面
104‧‧‧GaN層
110‧‧‧位錯
112‧‧‧V凹坑
D‧‧‧凹坑深度
T‧‧‧平均最終總厚度
W‧‧‧凹坑寬度
圖1係可用於將InGaN之鬆弛晶格參數近似作為其內之銦含量之一函數之一曲線圖；及圖2係三五族半導體材料沈積於其上或其之上之一基板之一簡化、示意性繪示截面側視圖；圖3係包含沈積於圖2之基板之一表面上之一第一三五族半導體材料之一半導體結構之一簡化、示意性繪示截面側視圖；圖4係包含沈積於與圖2之基板相對之基板之一側上之圖3之第一三五族半導體材料上之一第二三五族半導體材料之一半導體結構之一簡化、示意性繪示截面側視圖；圖5係圖4之半導體結構之一部分之一簡化、示意性繪示透視圖且繪示第二三五族半導體材料中的一V凹坑；圖6係針對五族前驅物對三族前驅物之比率之不同範圍 繪示形成於三元三族半導體材料中的V凹坑之平均厚度之所觀察之變更作為三元三五族半導體材料內之彈性能之變更之一函數之一曲線圖；圖7係類似於繪示包含一基板上之複數個替代二元及三元三五族半導體材料層之一半導體結構之另一實施例之一半導體結構之一簡化、示意性繪示截面側視圖，且繪示形成於該等替代二元及三元三五族半導體材料內之V凹坑。
10‧‧‧基板/下伏基板
16‧‧‧GaN層
18‧‧‧位錯
18'‧‧‧位錯
20‧‧‧InGaN層
30‧‧‧V凹坑/凹坑缺陷
T‧‧‧平均最終總厚度

Claims (15)

  1. 一種形成氮化銦鎵(InGaN)之方法，其包括：於一腔室內提供一GaN層；於該GaN層之一表面上磊晶生長一InGaN層，其包括：於該腔室內提供一前驅物氣體混合物；選擇該前驅物氣體混合物以包括一或多種三族前驅物及一種氮前驅物；調配該前驅物氣體混合物以使該腔室內之該氮前驅物之一分壓對該一或多種三族前驅物之一分壓之一比率為至少約5,600；及分解接近該GaN層之該表面之該一或多種三族前驅物之至少一部分及該氮前驅物之至少一部分；及使該InGaN層生長成大於約100奈米(100 nm)且小於該InGaN層之一臨界厚度之一平均最終厚度。
  2. 如請求項1之方法，調配該前驅物氣體混合物以使該腔室內之該氮前驅物之該分壓對該一或多種三族前驅物之該分壓之比率為至少約5,600包括：調配該前驅物氣體混合物以使該比率係在自5,600延伸至6,600之一範圍中。
  3. 如請求項1之方法，其中於該GaN層之該表面上磊晶生長該InGaN層包括：使用一鹵化物氣相磊晶(HVPE)程序或一有機金屬氣相磊晶(MOVPE)程序沈積該InGaN層於該GaN層之該表面上。
  4. 如請求項1之方法，其中使該InGaN層生長成大於約100 nm之該平均最終厚度包括：使該InGaN層生長成大於約150奈米(150 nm)之一平均最終厚度。
  5. 如請求項4之方法，其中使該InGaN層生長成大於約150 nm之一平均最終厚度包括：使該InGaN層生長成大於約200奈米(200 nm)之一平均最終厚度。
  6. 如請求項1之方法，其中磊晶生長該InGaN層包括：調配該InGaN層以具有Inx Ga(1-x) N組合物，其中x為至少約0.05。
  7. 如請求項6之方法，其中調配該InGaN層以具有Inx Ga(1-x) N組合物(其中x為至少約0.05)包括：調配該InGaN層以具有Inx Ga(1-x) N組合物，其中x介於約0.05與約0.10之間。
  8. 如請求項1之方法，其中於該GaN層之該表面上磊晶生長該InGaN層進一步包括：調配該InGaN層使得該InGaN層與該GaN層之間的一鬆弛晶格參數不相配係介於該GaN層之鬆弛平均晶格參數之約0.5%與約1.0%之間。
  9. 如請求項8之方法，其中使該InGaN層生長成大於約100 nm之該平均最終厚度包括：使該InGaN層生長成大於約150奈米(150 nm)之一平均最終厚度。
  10. 如請求項9之方法，其中使該InGaN層生長成大於約150 nm之一平均最終厚度包括：使該InGaN層生長成大於約200奈米(200 nm)之一平均最終厚度。
  11. 如請求項1之方法，其中使該InGaN層生長成一平均最終厚度進一步包括：於該InGaN層中形成具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。
  12. 如請求項11之方法，其中形成具有約200 nm或更小之一平均凹坑寬度之該複數個V凹坑包括：形成具有約150奈米(150 nm)或更小之一平均凹坑寬度之複數個V凹坑。
  13. 如請求項1之方法，其進一步包括選擇該氮前驅物以包括氨。
  14. 如請求項1之方法，其進一步包括選擇該一或多種三族前驅物以包括三甲基銦及三乙基鎵。
  15. 一種包括三元三族氮化物材料之半導體結構，該三元三族氮化物材料包括氮、鎵以及銦與鋁之至少一者，藉由一方法形成該三元三族氮化物材料，該方法包括：於一腔室內提供包括二元三族氮化物材料之一基板；及於該二元三族氮化物材料上磊晶生長一層三元三族氮化物材料層，其包括：於該腔室內提供一前驅物氣體混合物，該前驅物氣體混合物包括一種氮前驅物及兩種或兩種以上三族前驅物；調配該前驅物氣體混合物使得該腔室內的該氮前驅物之一分壓對該兩種或兩種以上三族前驅物之一分壓之一比率為至少約5,600；及分解該腔室中的該氮前驅物及該兩種或兩種以上三族前驅物；其中經完全生長之三元三族氮化物材料層具有大於約100奈米(100 nm)之一平均最終厚度； 其中該經完全生長之三元三族氮化物材料層與該二元三族氮化物材料之間的一鬆弛晶格參數不相配為該二元三族氮化物材料之鬆弛平均晶格參數之至少約0.5%；及其中該經完全生長之三元三族氮化物材料層包括於其內具有約200奈米(200 nm)或更小之一平均凹坑寬度之複數個V凹坑。
TW101104096A 2011-03-02 2012-02-08 形成三五族半導體材料之方法及使用此方法形成之半導體結構 TWI505330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/038,920 US8148252B1 (en) 2011-03-02 2011-03-02 Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
FR1152038A FR2972731B1 (fr) 2011-03-14 2011-03-14 Procédés de formation de matériaux semi-conducteurs iii/iv et structures semi-conductrices formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
TW201246295A TW201246295A (en) 2012-11-16
TWI505330B true TWI505330B (zh) 2015-10-21

Family

ID=45722562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104096A TWI505330B (zh) 2011-03-02 2012-02-08 形成三五族半導體材料之方法及使用此方法形成之半導體結構

Country Status (6)

Country Link
EP (1) EP2495358A1 (zh)
JP (1) JP6016375B2 (zh)
KR (1) KR101353978B1 (zh)
CN (1) CN102683508B (zh)
SG (1) SG183608A1 (zh)
TW (1) TWI505330B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
CN106415860B (zh) * 2014-06-03 2020-02-14 夏普株式会社 氮化物半导体发光元件
CN106169526B (zh) * 2016-08-29 2018-10-26 厦门市三安光电科技有限公司 一种氮化物发光二极管
WO2018073013A1 (en) * 2016-10-19 2018-04-26 Hexagem Ab Forming a planar surface of a iii-nitride material
EP3340279A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Method for selective epitaxial growth of a group iii-nitride layer
CN109962117B (zh) * 2019-04-10 2023-03-28 临沂市安福电子有限公司 一种多重响应波段的半导体探测器
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
SE544829C2 (en) * 2021-04-29 2022-12-06 Henrik Pedersen Method for producing a film of a ternary or quaternary compound by ALD

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135885A (ja) * 1997-10-30 1999-05-21 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体レーザ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
EP1374282A1 (en) * 2001-02-27 2004-01-02 CBL Technologies Hybrid deposition system & methods
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7585769B2 (en) * 2006-05-05 2009-09-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE
US8382898B2 (en) 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
WO2009045217A1 (en) * 2007-10-04 2009-04-09 Applied Materials, Inc. Parasitic particle suppression in the growth of iii-v nitride films using mocvd and hvpe

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135885A (ja) * 1997-10-30 1999-05-21 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体レーザ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.Q. Miraglia et al., "Helical-type surface defects in InGaN thin films epitaxially grown on GaN templates at reduced temperatures", Thin Solid Films, 11 April, 2003, Vol. 437, pages 140 to 149. *

Also Published As

Publication number Publication date
KR101353978B1 (ko) 2014-01-22
CN102683508A (zh) 2012-09-19
EP2495358A1 (en) 2012-09-05
JP2012182452A (ja) 2012-09-20
JP6016375B2 (ja) 2016-10-26
SG183608A1 (en) 2012-09-27
TW201246295A (en) 2012-11-16
CN102683508B (zh) 2015-02-04
KR20120100724A (ko) 2012-09-12

Similar Documents

Publication Publication Date Title
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
TWI505330B (zh) 形成三五族半導體材料之方法及使用此方法形成之半導體結構
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
US5679152A (en) Method of making a single crystals Ga*N article
US8975165B2 (en) III-V semiconductor structures with diminished pit defects and methods for forming the same
US20120187540A1 (en) Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
SG182781A1 (en) Iii-v semiconductor structures and methods for forming the same
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
Wurm et al. Demonstration of device-quality 60% relaxed In0. 2Ga0. 8N on porous GaN pseudo-substrates grown by PAMBE
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
KR101894072B1 (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
US10665752B2 (en) Air void structures for semiconductor fabrication
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
石坂文哉 Growth and Characterization of Phosphide-based III-V Semiconductor Nanowires
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Wu et al. Investigation of defect structures in InGaN/GaN multiple quantum wells grown on Si (1 1 1) substrate by metalorganic vapor phase epitaxy
FR2972731A1 (fr) Procédés de formation de matériaux semi-conducteurs iii/iv et structures semi-conductrices formées en utilisant ces procédés