CN102683508B - 形成iii/v族半导体材料的方法及用该方法形成的半导体结构 - Google Patents

形成iii/v族半导体材料的方法及用该方法形成的半导体结构 Download PDF

Info

Publication number
CN102683508B
CN102683508B CN201210032506.1A CN201210032506A CN102683508B CN 102683508 B CN102683508 B CN 102683508B CN 201210032506 A CN201210032506 A CN 201210032506A CN 102683508 B CN102683508 B CN 102683508B
Authority
CN
China
Prior art keywords
layer
iii
ingan layer
ingan
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210032506.1A
Other languages
English (en)
Other versions
CN102683508A (zh
Inventor
克里斯托夫·菲盖
P·托马斯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/038,920 external-priority patent/US8148252B1/en
Priority claimed from FR1152038A external-priority patent/FR2972731B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102683508A publication Critical patent/CN102683508A/zh
Application granted granted Critical
Publication of CN102683508B publication Critical patent/CN102683508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种形成III/V族半导体材料的方法及用该方法形成的半导体结构。形成三元III族-氮化物材料的方法包括在腔室内在衬底上外延生长三元III族-氮化物材料。外延生长包括在腔室内提供气体前体混合物,其包括腔室内氮前体分压与一个或者多个III族前体的分压的相对较高的比率。至少部分由于具有相对高的比率,所以可以将三元III族-氮化物材料层生长到较高的最终厚度,而在其中具有较小的V凹坑缺陷。使用这样方法来制造包括这样的三元III族-氮化物材料层的半导体结构。

Description

形成III/V族半导体材料的方法及用该方法形成的半导体结构
技术领域
本发明的实施方式总体上涉及形成III/V族半导体材料的方法,并且涉及使用该方法制造的半导体结构。 
背景技术
例如,诸如III族-氮化物(例如,氮化铟镓(InGaN))、III族-砷化物(例如,砷化铟镓(InGaAs))以及III族-磷化物(例如,磷化铟镓(InGaP))的III/V族半导体材料可以用在各种电子、光学以及光电器件中。这样的器件的示例包括开关结构(例如,晶体管等)、发光结构(例如,发光二极管、激光二极管等)以及光接收结构(例如,波导、分路器、混合器、光电二极管、太阳能电池、太阳能子电池等)。包含III/V族半导体材料的这样的器件可以用在各种应用中。例如,这样的器件常常用于以一个或者多个波长产生电磁辐射(例如,可见光)。由这样的器件发射的电磁辐射可以用在例如介质存储和检索应用、通信应用、打印应用、光谱应用、生物剂检测应用以及图像投射应用中。 
III/V族半导体材料可以通过在下层衬底上沉积或者“生长”III/V族半导体材料层来制造。III/V族半导体材料层是结晶体,并且可以基本上由III/V族半导体材料的单晶来构成。衬底被选择为具有与将在其上生长的III/V族半导体材料相同的晶体结构。衬底可以具有已知的、选择的晶向,使得其上将生长III/V族半导体材料的衬底的生长表面包括在衬底材料的晶体结构中的已知的晶面。然后,具有与衬底材料相同的晶体结构的结晶III/V族半导体材料可以外延生长在下层衬底上。换言之,III/V族半导体材料的晶体结构可以利用下层衬底的类似晶体结构对准和取向。虽然III/V族半导体材料的晶体结构可以与下层衬底类似,但是III/V族半导体材料的晶体结构内的给定晶面中的原子之间的间隔(在弛豫、平衡状态下)可以与下层衬底的晶体结构内的对应晶面中的原子之间的间隔不同。换言之,III/V族半导体材料的弛豫晶格参数可以与下层衬底材料的弛豫晶格参数不同。 
更详细地,III/V族半导体材料层可以一开始“假晶”地生长在下层衬底上,使得III/V族半导体材料的实际晶格参数被强制(例如,由原子力)与III/V族半导体材料在其上生长的下层衬底的实际晶格参数基本上匹配。III/V族半导体材料和下层衬底之间的晶格错配可以引起III/V族半导体材料的晶格中的应变,并且该应变导致III/V族半导体材料内的对应应力。在III/V族半导体材料内储存的应力能量可以随着在衬底上生长的III/V族半导体材料层的厚度的增加而增加。如果III/V族半导体材料层生长到等于或者超过通常被称为“临界厚度”的总厚度,则III/V族半导体材料可能经历应变弛豫。III/V族半导体材料中的应变弛豫可能劣化III/V族半导体材料的结晶质量。例如,诸如位错的缺陷可能形成在III/V族半导体材料的晶体结构中,III/V族半导体材料层的暴露的主表面会粗糙化,和/或在其它均质材料内发生相分离,使得在III/V族半导体材料层内观察到非均质区域。 
在一些情况下,在III/V族半导体材料中的这些缺陷可能使得III/V族半导体材料不适合在将使用III/V族半导体材料形成的最终操作器件中使用。例如,这样的缺陷可能导致在诸如发光二极管(LED)或者激光二极管的部分的III/V族半导体材料中形成的P-N结两端的电短路,使得P-N结和二极管没有生成想要的电磁辐射。 
在本领域中需要形成其中具有较小的和/或数量减少的缺陷的III/V族半导体材料的方法,并且需要包括具有较小的和/或数量减少的缺陷的这样的III/V族半导体材料的半导体结构和器件。 
发明内容
提供该发明内容,从而以简化的形式来介绍概念的选择,所述概念将在本公开的以下一些示例实施方式的详细描述中进行进一步说明。该发明内容不旨在标出所要求保护的主题的关键特征或必要特征,也不是用来限制所要求保护的主题的范围。 
在一些实施方式中,本公开包括形成氮化铟镓(InGaN)的方法。根据这样的方法,在腔室内提供氮化镓(GaN)层。在GaN层的表面上外延生长InGaN层。外延生长InGaN层的步骤包括:在腔室内提供气体前体混合物;选择气体前体混合物,以包括一个或者多个III族前体和氮前体;以及将气体前体混合物配制为使腔室内的氮前体的分压与一个或者多个III族前体的分压的比率为至少大约5600。在GaN层的表面附近分解一个或者多个III族前体的至少一部分以及氮前体的至少一部分,以生长 InGaN层。InGaN层生长到大于大约100纳米(100nm)的平均最终厚度。 
在另外的实施方式中,本公开包括形成包括铟或者铝中的至少一种以及氮、镓的三元III族-氮化物材料的方法。根据这样的方法,在腔室中提供二元III族-氮化物材料,并且在二元III族-氮化物材料上外延生长三元III族-氮化物材料层。外延生长三元III族-氮化物材料的步骤包括:在腔室中提供气体前体混合物,该混合物包括氮前体和两个或者更多III族前体;和将气体前体混合物配制为使得腔室内氮前体的分压与一个或者多个III族前体的分压的比率为至少大约5600。在腔室中分解氮前体和两个或者更多III族前体,以形成三元III族-氮化物材料层。三元III族-氮化物材料层生长到大于大约100纳米(100nm)的平均最终厚度。三元III族-氮化物材料层被配制为使得三元III族-氮化物材料和二元III族-氮化物材料层之间的弛豫晶格参数错配至少是二元III族-氮化物材料的弛豫平均晶格参数的大约0.5%。在三元III族-氮化物材料层中形成多个V凹坑(V-pit),并且V凹坑形成为其在完全生长的三元III族-氮化物材料层中具有大约200纳米(200nm)或者更小的平均凹坑宽度。 
本公开还包括形成III族-氮化物材料层的叠层的方法。在这样的方法中,在腔室内提供衬底,并且在腔室内在衬底上方外延生长至少一个GaN层和多个InGaN层。III族-氮化物材料层的叠层形成为具有大于大约100纳米(100nm)的最终平均总厚度。此外,所述多个InGaN层中的至少一个InGaN层的外延生长包括:在腔室内提供气体前体混合物;选择气体前体混合物,以包括一个或者多个III族前体和氮前体;将气体前体混合物配制为使腔室内氮前体的分压与一个或者多个III族前体的分压的比率为至少大约5600;以及分解所述一个或者多个III族前体的至少一部分以及氮前体的至少一部分,以形成所述至少一个InGaN层。 
在另一实施方式中,本公开包括使用在此公布的方法制造的半导体结构。例如,在一些实施方式中,半导体结构包括InGaN。通过在腔室内提供GaN层,并且在GaN层的表面上外延生长InGaN层,来形成InGaN。InGaN层的外延生长包括:在腔室内提供气体前体混合物;选择气体前体混合物,以包括一个或者多个III族前体和氮前体;以及将气体前体混合物配制为使腔室内氮前体的分压与一个或者多个III族前体的分压的比率为至少大约5600。在GaN层的表面附近分解所述一个或者多个III族前体的至少一部分以及氮前体的至少一部分,以形成InGaN层。完全生长的InGaN层具有大于大约100纳米(100nm)的平均最终厚度,并且在其中包括具有大约200 纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。此外,完全生长的InGaN层和GaN层之间的弛豫晶格参数错配至少是GaN层的弛豫平均晶格参数的大约0.5%。 
在另外的实施方式中,一种半导体结构包括三元III族-氮化物材料,该三元III族-氮化物材料包括铟和铝中的至少一种以及氮、镓。通过在腔室内提供包括二元III族-氮化物材料的衬底,并且在二元III族-氮化物材料上外延生长三元III族-氮化物材料层,来形成三元III族-氮化物材料。三元III族-氮化物材料层的外延生长包括:在腔室内提供气体前体混合物,其中气体前体混合物包括氮前体和两个或者更多III族前体;和将气体前体混合物配制为使腔室内氮前体的分压与一个或者多个III族前体的分压的比率为至少大约5600。在腔室中分解氮前体和所述两个或者更多III族前体,以形成三元III族-氮化物材料层。完全生长的三元III族-氮化物材料层具有大于大约100纳米(100nm)的平均最终厚度,并且在其中包括具有大约200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。此外,完全生长的三元III族-氮化物材料层和二元III族-氮化物材料层之间的弛豫晶格参数错配至少是二元III族-氮化物材料的弛豫平均晶格参数的大约0.5%。 
从以下的详细描述中,本公开的实施方式的要素的进一步的方面、细节以及替选组合将变得显而易见。 
附图说明
通过参考在所附附图中示出的示例实施方式的下面的详细描述,本公开的实施方式将得到更加充分地理解,在附图中: 
图1是可以用于将InGaN的弛豫晶格参数近似为其中包含的铟含量的函数的曲线图; 
图2是其上可以沉积III/V族半导体材料的衬底的简化的示意性示出的截面侧视图; 
图3是包括沉积在图2的衬底的表面上的第一III/V族半导体材料的半导体结构的简化的示意性示出的截面侧视图; 
图4是包括在图3的第一III/V族半导体材料的与图2的衬底相反的一侧上沉积的第二III/V族半导体材料的半导体结构的简化的示意性示出的截面侧视图; 
图5是图4的半导体结构的部分的简化的示意性示出的立体图,并且示出了第二III/V族半导体材料中的V凹坑; 
图6是示出了针对不同范围的V族前体与III族前体的比率、作为三元III/V族半导体材料内的弹性能的变化的函数的在三元III/V族半导体材料中形成的V凹坑的平均宽度中的观察到的变化的曲线图; 
图7是示出了包括在衬底上方的二元和三元III/V族半导体材料的多个交替层的半导体结构的另一实施方式的如图4那样的简化的示意性示出的截面侧视图,并且示出了在二元和三元III/V族半导体材料的交替层中形成的V凹坑。 
具体实施方式
在此示出的示例不是指任何特定材料、器件或者方法的实际视图,而仅仅是用于描述本公开的实施方式的理想化的表示。 
以下的说明提供了特定的细节,诸如材料类型和处理条件,以提供对本公开的实施方式以及其实施的全面的描述。然而,本领域技术人员将理解的是,在不采用这些特定细节并且与传统制造技术结合的情况下也可以实现本公开的实施方式。此外,在此提供的描述没有形成用于制造半导体结构或者器件的完整的处理流。在本公开中仅详细描述了理解本公开的实施方式所需的那些处理动作和结构。 
如在此所述的,术语“半导体结构”意指且包括以半导体器件的形式使用的任何结构。半导体结构包括,例如管芯和晶片(例如,载流子衬底和器件衬底),以及包括三维地彼此集成的两个或者更多管芯和/或晶片的组件或者复合结构。半导体结构还包括完全制造的半导体器件,以及在半导体器件的制造过程中形成的中间结构。半导体结构可以包括导电材料、半导体材料、非导体材料(例如,电绝缘体)以及它们的组合。 
如在此使用的,术语“III/V族半导体材料”意指且包括至少主要由元素周期表的IIIA族(B、Al、Ga、In和Tl)中的一种或者多种元素和元素周期表的VA族(N、P、As、Sb和Bi)中的一种或者多种元素构成的任何半导体材料。例如,III/V族半导体材料包括(但是不限于)GaN、GaP、GaAs、InN、InP、InAs、AlN、AlP、AlAs、InGaN、InGaP、InGaNP等。 
如在此使用的,术语“III族-氮化物半导体材料”意指且包括至少由元素周期表 的IIIA族(B、Al、Ga、In和Tl)中的一种或者多种元素和氮构成的任何III/V族半导体材料。例如,III族-氮化物半导体材料包括GaN、InN、AlN、InGaN、GaAlN、InAlN等。 
如在此使用的,术语“氮化铟镓”和“InGaN”意指具有InxGa1-xN(其中,0<x<1)的化学式的氮化铟(InN)和氮化镓(GaN)的合金。 
如在此使用的,术语“临界厚度”意指如下所述的半导体材料层的平均总厚度,在所述平均总厚度处和在所述平均总厚度以上,假晶(pseudomorphic)生长中断,并且所述半导体材料层经历应变弛豫。 
如在此使用的,术语“生长表面”意指在其处能够执行半导体衬底或者层的额外生长的半导体衬底或者层的任何表面。 
如在此使用的,术语“化学气相沉积”和“CVD”是同义的,并且意指且包括用于在反应室中在衬底上沉积固体材料的任何处理,在所述反应室中,衬底被暴露到一个或者多个试剂气体,该试剂气体以导致衬底的表面上沉积固体材料的方式进行反应、分解或者进行反应和分解。 
如在此使用的,术语“气相外延”和“VPE”是同义的,并且意指且包括其中衬底被暴露到一个或者多个试剂蒸汽的任何CVD处理,该试剂蒸汽以导致在衬底的表面上外延沉积固体材料的方式进行反应、分解、或者进行反应和分解。 
如在此使用的,术语“卤化物气相外延”和“HVPE”是同义的,并且意指和包括其中在VPE处理中使用的至少一种试剂蒸汽包括卤化物蒸汽的任何VPE处理。 
如在此使用的,术语“基本上”是指除了本领域中正常预期的任何缺陷之外的全部结果。 
本公开的实施方式可以具有III/V族半导体材料的大范围应用。例如,本公开的实施方式的方法和结构可以应用到III族-氮化物、III族-砷化物、III族-磷化物和III族-锑化物。特定的应用涉及生长包含铟的三元III族-氮化物半导体材料,诸如氮化铟镓(InGaN)。因此,以下的描述和附图侧重于InGaN,但是InGaN是非限制性的示例性实施方式,并且另外的实施方式可以包括其它三元III-V族半导体材料的形式。 
异质外延(heteroepitaxially)生长到临界厚度以上的厚度的三元III族-氮化物层会经历应变弛豫,以减轻由于晶格错配导致的晶格中的应变。在三元III族-氮化物材料中的应变弛豫开始时,在生成期间,可以将更多量的诸如铟或者铝的III族元素并 入到三元III族-氮化物材料层中,其会导致三元III族-氮化物层的厚度方向上的III族元素的不均匀的浓度分布。例如,InGaN层可以在层的生长表面附近比下层衬底附近包括更大的铟或者其它材料百分比。对于至少一些应用来说,InGaN层中的这样的非均匀铟组成可能是不想要的。 
此外,三元III族-氮化物层的应变弛豫还可以导致三元III族-氮化物层的生长表面的粗糙化。这样的表面粗糙化可能不利于使用三元III族-氮化物层生产半导体器件。此外,在三元III族-氮化物层中的应变弛豫可能导致在三元III族-氮化物材料的结晶结构中的缺陷密度的增加。这样的缺陷可以包括例如位错和非均质组成的区域(即,相分离区域)。 
作为非限制性的示例,对于InGaN(III族-氮化物材料)的情况,InGaN层可以异质外延沉积在下层衬底上,该衬底可以具有不与上面的InGaN层匹配的晶格。例如,InGaN层可以沉积在包括氮化镓(GaN)的半导体衬底上。GaN可以具有大约 的弛豫(即,基本上无应变)的面内(in-plane)晶格参数,并且根据铟含量的对应百分比,InGaN层可以(对于7%的铟,即,In0.07Ga0.93N)具有大约 的弛豫面内晶格参数,(对于15%的铟,即In0.15Ga0.85N)具有大约 的弛豫面内晶格参数,并且(对于25%的铟,即,In0.25Ga0.75N)具有大约 的弛豫面内晶格参数。图1是示出了这些数据点的曲线图,并且示出了拟合到这些数据点的线。通过y=0.0027x+3.1936给出线的方程,并且该线性方程可以用于将InGaN的晶格参数近似为从大约5%到大约25%的范围上的铟含量的函数,其中x是InGaN中的铟的百分比,并且y是InGaN的面内弛豫晶格参数。 
图2到图4用于示出根据本公开的实施方式的三元III-V族半导体材料层的制造,并且具体地,三元III-V族半导体材料层是在图4中示出的InGaN层20。参考图2,可以提供衬底10。衬底10可以至少基本上由诸如氧化物(例如,二氧化硅(SiO2)或者氧化铝(Al2O3)(例如,蓝宝石,其是α-Al2O3))或者氮化物(例如,氮化硅(Si3N4)或者氮化硼(BN))的陶瓷来构成。作为另外的示例,衬底10可以至少基本上由诸如(Si)、锗(Ge)、III-V族半导体材料等的半导体材料构成。衬底10可以具有结晶结构,并且衬底10的晶体结构可以具有已知的选择的取向,使得其上将生长InGaN层20(图4)的衬底10的暴露的主表面12包括衬底10的晶体结构的已知的选择的晶面。例如,衬底10可以包括具有(0001)晶向的蓝宝石,其通常被称为 “c-面蓝宝石”。 
参考图3,可选地,诸如GaN层16的二元III-V族半导体材料层可以形成在衬底10的主表面12上。GaN层16可以包括在本领域中被称为“缓冲”层或者“过渡”层的层。GaN层16可以基本上是结晶体,并且可以至少基本上由GaN的单晶来构成。GaN层16可以具有从大约2纳米(2nm)到大约100微米(100μm)的范围内的平均总厚度。这里的附图没有按比例绘制,并且实际上,GaN层16可以比衬底10薄。 
可选地,诸如另一半导体材料层的一个或者多个材料中间层(未示出)可以布置在GaN层16和衬底10之间。这样的材料中间层例如可以用作用于在其上形成GaN层16的籽层,或者用作用于将GaN层16接合到衬底10的接合层。可以在难于或者不能够直接在衬底10上形成GaN层16的时候使用这样的接合处理。此外,如果GaN层16具有极性晶向,则可能需要将GaN层16接合到衬底10。在这样的实施方式中,接合处理可以用来改变极性GaN的极性,或者给GaN的生长表面提供想要的极性。 
可以使用诸如金属有机化学气相沉积(MOCVD)处理、分子束外延(MBE)处理或者金属卤化物气相外延(HVPE)处理的化学气相沉积(CVD)处理将GaN层16形成在衬底10的主表面12上。例如,在Arena等人的于2009年9月10号公开的美国专利申请公开No.2009/0223442 A1、Arena等人的于2009年3月3号提交的临时美国专利申请No.61/157112以及Bertram的于2010年9月30号提交的美国专利申请No.12/894724,以及Arena等人的于2010年11月23号提交的临时美国专利申请No.61/416525中公开了可以用于形成GaN层16的HVPE系统和处理。简要地说,在这样的HVPE处理中,在衬底10的表面12上的GaN层16的外延生长可以源于在大约500℃到大约1000℃之间的高温下在反应室内执行的单氯化镓(GaCl)和氨(NH3)之间的气相反应。可以从NH3气体的标准源来提供NH3。在一些方法中,通过下述方法来提供GaCl蒸汽:使氯化氢(HCl)气体(其可以从HCl气体的标准源提供)通过加热的液体镓(Ga)上,以在反应腔内原位(in situ)形成GaCl。液体镓可以被加热到大约750℃到大约850℃之间的温度。GaCl和NH3可以引导到可以被加热的衬底10的主表面12(例如,引导到其上方)。 
GaN层16可以具有与衬底10类似的晶体结构,并且可以外延生长在衬底10上。换言之,GaN层16的晶体结构可以利用下层衬底10的类似晶体结构对准和取向。 虽然GaN层16的晶体结构可以与下层衬底10类似,但是GaN层16的弛豫晶格参数可以与衬底10的弛豫晶格参数不同。因此,可以在GaN层16的晶体结构内形成某些缺陷。例如,位错18(例如,刃位错和/或螺位错)可以出现在GaN层16的晶体结构中,如图3中所示。至少一些这样的位错18可以源自GaN层16和衬底10的主表面12之间的界面处。虽然在图3的简化图示中仅示出了两个位错18,但是实际上,GaN层16中的这样的位错18的密度可以高达每平方厘米10万个(105/cm2),或者甚至高达每平方厘米100万个(106/cm2)或者更大。本领域中已知的各种方法中的任何一个可以用于在形成GaN层16时减小GaN层16中的位错18的密度。这样的方法包括例如侧向外延生长(ELO)、Pendeo外延、原位遮盖技术(in-situ masking technique)等。 
参考图4,诸如InGaN层20的三元III/V族半导体材料层可以外延生长在GaN层16的主表面17(图3)上,或者以其它方式形成在GaN层16的主表面17(图3)上。InGaN层20可以基本上为结晶体,并且可以至少基本上由InGaN单晶来构成。InGaN层20可以具有大于大约100纳米(100nm)的平均最终总厚度T。在一些实施方式中,平均最终总厚度T可以大于大约150纳米(150nm),或者甚至大于大约200纳米(200nm),并且可以小于InGaN层20的临界厚度。 
可以使用诸如金属有机化学气相沉积(MOCVD)处理、分子束外延(MBE)处理或者金属卤化物气相外延(HVPE)处理的化学气相沉积(CVD)处理将InGaN层20沉积在GaN层16的主表面17上。例如,在Arena等人的于2009年9月10号公开的美国专利申请公开No.2009/0223442 A1、Arena等人的于2009年3月3号提交的临时美国专利申请No.61/157112以及Bertram的于2010年9月30号提交的美国专利申请No.12/894724以及Arena等人的于2010年11月23号提交的临时美国专利申请No.61/416525中公开了可以用于形成GaN层20的HVPE系统和处理。 
InGaN层20可以被配制为具有InxGa(1-x)N的化学式,其中x至少为大约0.05。在一些实施方式中,x可以在大约0.05到大约0.10之间。换言之,InGaN层20中的铟含量可以在大约5原子百分比(5at%)到大约10原子百分比(10at%)之间。 
GaN层16可以具有大约 的弛豫(即,基本上无应变)的面内(in-plane)(即,在与生长表面平行的面内)晶格参数,并且根据铟含量的对应的百分比,InGaN层20可以具有弛豫面内晶格参数。如上所述,对于7at%的铟(即,In0.07Ga0.93N), InGaN层20可以具有大约 的弛豫面内晶格参数。此外,使用由如图1的曲线图中所示的y=0.0027x+3.1936给出的线的方程来估计弛豫面内晶格参数,对于5at%的铟(即,In0.05Ga0.95N),InGaN层20可以具有大约 的弛豫面内晶格参数,并且对于10at%的铟(即,In0.10Ga0.90N),InGaN层20可以具有大约 的弛豫面内晶格参数。 
在一些实施方式中,InGaN层20和GaN层16之间的弛豫晶格参数错配可以处于GaN层16的弛豫平均晶格参数的大约0.5%到大约1.0%之间。可以使用等式M=100((a2-a1)/a1)来确定弛豫晶格参数错配,其中M是弛豫晶格参数错配,a1是GaN层16的弛豫平均晶格参数,并且a2是InGaN层20的弛豫平均晶格参数。例如,当InGaN层20包括5at%的铟,并且具有大约 的弛豫面内晶格参数时,InGaN层20和GaN层16之间的弛豫晶格参数错配可以是GaN层16的弛豫平均晶格参数的大约0.56%(即,0.56=100((3.207-3.189)/3.189))。当InGaN层20包括10at%的铟,并且具有大约 的弛豫面内晶格参数时,InGaN层20和GaN层16之间的弛豫晶格参数错配可以是GaN层16的弛豫平均晶格参数的大约0.97%。 
因为GaN层16和InGaN层20之间的弛豫晶格参数之间的错配,使得InGaN层20将在GaN层16上生长错配的晶格。一般来说,当InGaN层20中储存的应变能量大于将导致InGaN层20内的额外的位错18′的成核的应变能量时,晶格错配生长(即,InGaN层20和GaN层16之间的错配)伴随有应变弛豫。对于以立方晶系排列的晶格,发生这样的晶格错配生长,但是对于具有如GaN、InGaN以及AlGaN的六方晶格结构的材料而言,这样的晶格错配生长更加复杂。在六方层中,可能不存在用于位错的容易滑移面,并且因此,在其中位错成核之前,更高的应变能量可以被储存在InGaN层20中。在达到塑性弛豫时,通过修改InGaN层20的作为其生长表面的暴露的主表面22,会发生弛豫。当生长表面包括六方晶体结构中的(0001)面时,会发生凹坑缺陷30。这些凹坑缺陷30出现为顶点在位错18、18′处或者在其附近的倒金字塔(例如,穿透位错),并且在下文中将其称为V凹坑30。随着InGaN层20的生长,V凹坑30的尺寸也生长。 
图5是示出InGaN层20的V凹坑30的简化等距视图。V凹坑30延伸到是InGaN层20的生长表面的InGaN层20的暴露主表面22中。生长表面22上的开口的六角形状是由于InGaN材料的六方晶体结构造成的。V凹坑30通过V凹坑30内的InGaN 层20的侧壁24(面)来限定,该侧壁24从V凹坑30的顶点26延伸到InGaN层20的暴露主表面22。顶点26是在InGaN层20的生长期间V凹坑30开始的位置。 
如图5中所示,V凹坑30具有凹坑深度D,该凹坑深度D是V凹坑30延伸到InGaN层20中的距离(即,从顶点26到InGaN层20的暴露主表面22的最短距离)。此外,V凹坑30具有凹坑宽度W,该凹坑宽度W是InGaN层20的暴露主表面22的面中V凹坑30的开口两侧的从其(由侧壁24和暴露主表面22之间的交叉限定的)一侧到其(由相对的侧壁24和暴露主表面22之间的交叉限定的)相对侧的距离。在InGaN层20中形成的V凹坑30的凹坑宽度W可以使用例如原子力显微镜(AFM)来测量。V凹坑30通常具有固定的凹坑宽度W/凹坑深度D比率,这是由于晶体结构的本性和取向导致的。因此,V凹坑30的凹坑深度D能够基于测量的V凹坑30的凹坑宽度来估计。换言之,基于结晶学考虑(例如,(00010-00011)和(0001)面之间的角度),可以从测量的凹坑宽度W计算凹坑深度D(参见,例如,J.E.Northrup,L.T.Romano,J.Neugebauer,Appl.Phys.Lett.74(6),2319(1999))。 
再次参考图4,InGaN层20可以包括下述位错18、18′:在GaN层16内延伸并且进入InGaN层20中的位错;在GaN层16和InGaN层20之间的界面处开始并且延伸进入InGaN层20中的位错;以及在InGaN层20内开始和延伸的位错。V凹坑30可以由于任何这样的位错18、18′产生。与在InGaN层20内的中间位置处具有顶点26的V凹坑30相比,在InGaN层20和GaN层16之间的界面附近具有顶点26的V凹坑30相对较大(即,具有更宽的凹坑宽度W和更深的凹坑深度D)。 
在一些应用中,InGaN层20可以与下层GaN层16分离,并且转移到另一衬底,以用于在InGaN层20已经在GaN层16上生长之后的进一步处理和器件制造。在这样的处理中,诸如在InGaN层20和GaN层16之间的界面附近开始的相对较大的V凹坑30可以在InGaN层20已经被转移之后导致至少基本上整体穿过InGaN层20的孔。V凹坑30还会不利地影响用于将InGaN层20与GaN层16分离并且将InGaN层20转移到另一衬底的处理。在InGaN层20中的V凹坑30的存在会不利地影响从InGaN层20形成的发光二极管(LED)。例如,如果V凹坑30延伸跨过InGaN层20的整个厚度,则其可能使包括其中布置V凹坑30的InGaN层20的部分的LED器件的二极管部分短路,这使得LED器件不能工作。 
在InGaN层20内储存的应变能量与InGaN层20的平均总厚度T成比例,并且与InGaN层20中的铟的浓度成比例。因此,可以使用关系EE∝T(CIn)来估计针对不同铟含量的InGaN层20内储存的应变能量和InGaN层20的平均总厚度T的相对差,其中EE是InGaN层20内的弹性能(任意单位),T是InGaN层20的平均总厚度,并且CIn是表示为原子百分比的InGaN层20中的铟的浓度。例如,如果InGaN层20具有150纳米(150nm)的平均总厚度T以及8.5at%的铟浓度,则在InGaN层20内的弹性能EE可以为大约1275(1275=150(8.5))。然而,如果InGaN层20具有200纳米(200nm)的平均总厚度T以及9.0at%的铟浓度,则InGaN层20内的弹性能EE可以为大约1800(1800=200(9.0))。
因此,相对薄的InGaN层20将在其中具有较低的弹性能,并且能够生长有较少或者不生长V凹坑30。然而,对于一些应用而言,相对较厚的InGaN层20会是想要的。因此,利用传统的处理,V凹坑30存在在相对厚的InGaN层20中,并且随着InGaN层20的厚度的增加,V凹坑30变得更深和更宽。 
本发明的实施方式可以用于减小在诸如GaN层16的二元III族-氮化物材料层上形成诸如InGaN层20的三元III族-氮化物材料层时形成的V凹坑30的大小。因此,对于三元III族-氮化物材料层的给定的平均总厚度,当根据在此公开的方法的实施方式形成三元III族-氮化物材料层时,相对于用于形成这样的三元III族-氮化物材料层的先前已知的方法,V凹坑30可以具有相对较小的凹坑宽度和/或凹坑深度。 
如上所述,可以使用诸如金属有机化学气相沉积(MOCVD)处理、分子束外延(MBE)处理或者金属卤化物气相外延(HVPE)处理的化学气相沉积(CVD)处理将InGaN层20沉积在GaN层16的主表面17上。可以在封闭的腔室内(例如,沉积腔室或者反应室内)执行这样的处理。衬底10和其上的GaN层16可以被提供在腔室内。所述腔室以及其中的衬底10和GaN层16可以被加热到大约500℃到大约1000℃之间的温度。气体前体混合物被引入到或者提供到腔室内。为了形成III族-氮化物半导体材料,气体前体混合物被选择为包括一个或者多个III族前体和氮前体。所述一个或者多个III族前体的至少一部分和氮前体的至少一部分在其上将形成III族-氮化物半导体材料的表面附近在加热的腔室内分解。在分解时,元素种类按顺序沉积和组合在生长表面上,以形成III族-氮化物半导体材料。 
 气体前体混合物可以可选地包括额外的气体和试剂,诸如惰性气体(例如,氮气)或者用于将掺杂物并入到InGaN层20中的试剂。作为非限制性示例,硅烷(SiH4)可以被引入作为N型掺杂物,并且镁可以被引入作为P型掺杂物。 
氮前体可以包括例如氨(NH3)。所述一个或者多个III族前体可以包括例如三甲基铟(TMI)、三乙基铟(TEI)和三乙基镓(TEG)中的一个或多个。在腔室内可以存在氮前体和所述一个或者多个III族前体作为气体和/或蒸汽(在此使用的术语“气体”包括气体和蒸汽),并且可以使得前体在处理期间流过腔室。在处理期间,腔室可以处于真空(即,腔室内的压力可以低于大气压力)。 
根据本公开的实施方式,气体前体混合物可以配制为使腔室内的氮前体的分压和所述一个或者多个III族前体的分压的比率处于从大约5600到大约6600的范围内。已经发现的是,当与以较低的分压比率形成的InGaN层相比时,氮前体的分压与所述一个或者多个III族前体的分压的这样的高比率会使得在InGaN层20中形成的V凹坑30相对较小。例如,再次参考图5,根据一些实施方式,在如在此描述形成的InGaN层20中的V凹坑30的平均凹坑宽度W可以为大约200纳米(200nm)或者更小,或者甚至为大约150纳米(150nm)或者更小。此外,在一些实施方式中,InGaN层20可以具有比大约100纳米(100nm)更大的平均总厚度T(图4)、比大约150纳米(150nm)更大的平均总厚度T(图4)、或者甚至比大约200纳米(200nm)更大的平均总厚度T(图4)。 
如本领域中已知的,腔室内的前体的分压与流过腔室的前体的流率相关。因此,通过选择性地控制和调节通过腔室的前体的流率,可以选择性地控制和调节腔室内的前体的分压。 
图6是示出在InGaN层20的各沉积期间针对腔室内的氮前体分压与所述一个或者多个III族前体分压的比率的不同范围、作为InGaN层20内的弹性能的变化的函数的InGaN层20中形成的V凹坑30的平均凹坑宽度W的观察到的变化的曲线图。如在上文中描述的,可以使用关系EE∝T(CIn)来估计针对不同铟含量的InGaN层20内储存的应变能量和InGaN层20的平均总厚度T的相对差,其中EE是InGaN层20内的弹性能(任意单位),T是InGaN层20的平均总厚度,并且CIn是表示为原子百分比的InGaN层20中的铟的浓度。通过将以纳米为单位的InGaN层20的平均总厚度T乘以InGaN层20中的相应铟浓度来确定图6中的弹性能。 
图6的图中的圆圈对应于使用下述处理制造的InGaN层20,在所述处理中,在沉积期间腔室内氮前体的分压与所述一个或者多个III族前体的分压的比率处于从大 约3071到大约5461的范围内。与之对照,图6的图中的三角形对应于使用根据如这里公开的方法的实施方式的处理制造的InGaN层20,在所述处理中,沉积期间腔室内的氮前体的分压与所述一个或者多个III族前体的分压的比率处于从大约5600到大约6600的范围内。图6中的趋势线50对于使用如上所述的其中分压比率处于从大约3071到大约5461的范围内的处理制造的样品对InGaN层20内的弹性能和其中形成的V凹坑30的测量的凹坑宽度W的关系进行近似。类似地,图6中的趋势线52对于使用如上所述的其中分压比率处于从大约5600到大约6600的范围内的处理制造的样品对InGaN层20内的弹性能和其中形成的V凹坑30的测量的凹坑宽度W的关系进行近似。如通过比较图6的图中的趋势线50和趋势线52所能够看到的,对于InGaN层20中的给定的弹性能,相对于使用其中分压比率处于从大约3071到大约5461的范围内的处理制造的样品中的V凹坑30的测量的凹坑宽度W,在使用其中分压比率处于从大约5600到大约6600的范围内的处理制造的样品中,V凹坑30的测量的凹坑宽度W相对较小。 
作为示例,图6中的垂直线54定位在1800的弹性能处,并且可以对应于具有大约200纳米(200nm)的平均总厚度和9原子百分比(9at%)(即,1800=200(9))的铟含量的InGaN层20。如图6的图中所示,使用如在此所述的其中分压比率处于从大约5600到大约6600的范围内的处理制造的这样的InGaN层20可以期望包括具有大约160纳米(160nm)的凹坑宽度W的V凹坑30。与之对照,使用其中分压比率处于从大约3071到大约5461的范围内的处理制造的这样的InGaN层20可以期望包括具有大约260纳米(260nm)的更大凹坑宽度W的V凹坑30。作为另一示例,图6中的垂直线56定位在1275的弹性能处,并且可以对应于具有大约150纳米(150nm)的平均总厚度和8.5原子百分比(8.5at%)(即,1275=150(8.5))的铟含量的InGaN层20。如图6的图中所示,使用如在此所述的其中分压比率处于从大约5600到大约6600的范围内的处理制造的这样的InGaN层20可以期望包括具有小于100纳米(100nm)的凹坑宽度W的V凹坑30。与之对照,使用其中分压比率处于从大约3071到大约5461的范围内的处理制造的这样的InGaN层20可以期望包括具有大约170纳米(170nm)的较大的凹坑宽度W的V凹坑30。 
在不受到任何理论限制的情况下,当前认为,通过如在此所述的在InGaN层20的生长期间采用相对高的前体气体比率,在V凹坑30内的侧壁24上生长额外的 InGaN材料的速率可以相对于在暴露的主表面22(生长表面)上生长额外的InGaN材料的速率而增加,从而导致相对较小尺寸的V凹坑30。 
因此,相对于其中在InGaN层的制造期间采用较低的前体比率的已知处理,通过将气体前体混合物配制为使得腔室内的氮前体的分压与所述一个或者多个III族前体的分压的比率至少为大约5600(例如,在大约5600到大约6600之间),根据在此所述的方法的实施方式制造的InGaN层20(以及其它三元III族-氮化物半导体材料)可以形成为在其中具有相对较小的V凹坑30。 
例如,半导体结构可以被制造为包括诸如InGaN层20的三元III族-氮化物材料。可以使用如上所述的方法通过在诸如GaN层16的二元III族-氮化物材料层上生长InGaN层20来制造InGaN层20。完全生长的InGaN层20可以具有大于大约100纳米(100nm)的最终平均总厚度T(图4)、大于大约150纳米(150nm)的最终平均总厚度T(图4)、或者甚至大于大约200纳米(200nm)的最终平均总厚度T(图4)。最终平均总厚度T可以小于InGaN层20的临界厚度。InGaN层20可以包括至少5原子百分比(5at%)的铟,并且可以包括大约5原子百分比(5at%)的铟到大约10原子百分比(10at%)的铟之间的范围。完全生长的InGaN层20和GaN层16之间的弛豫晶格参数错配可以至少为GaN层16的弛豫平均晶格参数的大约0.5%,并且可以处于GaN层16的弛豫平均晶格参数的大约0.5%到大约1.0%之间。完全生长的InGaN层20可以在其中包括具有大约200纳米(200nm)或者更小的平均凹坑宽度W(图5)的多个V凹坑30,或者甚至包括具有大约150纳米(150nm)或者更小的平均凹坑宽度W(图5)的多个V凹坑30。 
在参考图2至图5在上面描述的实施方式中,半导体结构包括单个下面的GaN层16上的单个InGaN层20。然而,在此描述的方法也可以用于制造包括多个III族-氮化物材料层的半导体结构。例如,图7示出了包括衬底101以及包括多个III族-氮化物材料层的叠层102的半导体结构100。衬底101可以包括如在上文中与衬底10相关地描述的衬底。叠层102可以包括诸如GaN层104的多个二元III族-氮化物材料层以及诸如InGaN层106的多个三元III族-氮化物材料层。如图7中所示,GaN层104和InGaN层106可以以一个在另一个之上的交替的方式来放置,使得GaN层104通过InGaN层106与其它GaN层104分离。 
每个GaN层104可以基本上类似于如上所述的GaN层16,并且可以以与如上所 述的GaN层16相同的方式来形成。类似地,每个InGaN层106可以基本上类似于如上所述的InGaN层20,并且以与如上所述的InGaN层20相同的方式来形成。然而,在图7的实施方式中,InGaN层106可以相对于如上所述的InGaN层20更薄。通过示例,并且非限制性地,每个GaN层104和每个InGaN层106可以具有大约2纳米(2nm)到大约30纳米(30nm)之间的层厚度。然而,叠层102可以具有与如上所述的InGaN层20相同的最终平均总厚度T。例如,叠层102可以具有大于大约100纳米(100nm)的最终平均总厚度T、大于大约150纳米(150nm)的最终平均总厚度T、或者甚至大于大约200纳米(200nm)的最终平均总厚度T。 
如在图7中所示,位错110可以至少部分地延伸通过GaN层104和InGaN层106中的一个或者多个。这些位错110可以包括如之前与图4的位错18、18′相关地描述的位错。此外,如之前描述的V凹坑30的V凹坑112可以存在于叠层102内。每个V凹坑112可以从叠层102的暴露的主表面103(生长表面)延伸到叠层102中,并且可以延伸到可以在位错110处开始的顶点108。如图7中所示,至少一些V凹坑112可以延伸通过多个交替的GaN层104和InGaN层106。 
可以如之前关于GaN层16和InGaN层20所描述的那样形成GaN层104和InGaN层106。具体地,如上所述,可以使用被配制为使腔室内氮前体的分压与一个或者多个III族前体的分压的比率处于从大约5600到大约6600的范围内的气体前体混合物来在反应室内形成每个InGaN层20。因此,如之前参考图5所描述的,V凹坑112可以具有相对较小的凹坑宽度W和/或凹坑深度D。 
以下将描述本公开的另外的非限制性实施方式。 
实施方式1:一种形成InGaN的方法,该方法包括:在腔室内提供GaN层;在GaN层的表面上外延生长InGaN层;以及将InGaN层生长到大于大约100纳米(100nm)的平均最终厚度。外延生长InGaN层的步骤包括:在腔室内提供气体前体混合物;选择所述气体前体混合物,以包括一个或者多个III族前体和氮前体;将所述气体前体混合物配制为使所述腔室内氮前体的分压与所述一个或者多个III族前体的分压的比率至少为大约5600;以及在GaN层的表面附近分解所述一个或者多个III族前体的至少一部分和氮前体的至少一部分。 
实施方式2:根据实施方式1的方法,其中将所述气体前体混合物配制为使腔室内氮前体的分压和所述一个或者多个III族前体的分压的比率至少为大约5600的步骤 包括:将气体前体混合物配制为使所述比率处于从5600到6600的范围内。 
实施方式3:根据实施方式1的方法,该方法进一步包括:将所述平均最终厚度选择为小于InGaN层的临界厚度。 
实施方式4:根据实施方式1至3中的任何一个的方法,其中,所述在GaN层的表面上外延生长InGaN层的步骤包括:使用卤化物气相外延(HVPE)处理或者金属有机气相外延(MOVPE)处理在GaN层的表面上沉积InGaN层。 
实施方式5:根据实施方式1至4中的任何一个的方法,其中,将InGaN层生长到大于大约100nm的平均最终厚度的步骤包括:将所述InGaN层生长到大于大约150纳米(150nm)的平均最终厚度。 
实施方式6:根据实施方式5的方法,其中,将所述InGaN层生长到大于大约150nm的平均最终厚度的步骤包括:将所述InGaN层生长到大于大约200纳米(200nm)的平均最终厚度。 
实施方式7:根据实施方式1至6中的任何一个的方法,其中,外延生长InGaN层的步骤包括:将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x至少为大约0.05。 
实施方式8:根据实施方式7的方法,其中,将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x至少为大约0.05的步骤包括:将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x在大约0.05到大约0.10之间。 
实施方式9:根据实施方式1至8中的任何一个的方法,其中,在GaN层的表面上外延生长InGaN层的步骤进一步包括:将所述InGaN层配制为使得所述InGaN层和所述GaN层之间的弛豫晶格参数错配处于所述GaN层的弛豫平均晶格参数的大约0.5%到大约1.0%之间。 
实施方式10:根据实施方式1至9中的任何一个的方法,其中,将InGaN层生长到平均最终厚度的步骤进一步包括:在所述InGaN层中形成具有大约200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。 
实施方式11:根据实施方式10的方法,其中,形成具有大约200nm或者更小的平均凹坑宽度的多个V凹坑的步骤包括:形成具有大约150纳米(150nm)或者更小的平均凹坑宽度的多个V凹坑。 
实施方式12:根据实施方式1至实施方式11中的任何一个的方法,该方法进一 步包括:选择氮前体,以包括氨。 
实施方式13:根据实施方式1至实施方式12中的任何一个的方法,该方法进一步包括:选择所述一个或者多个III族前体,以包括三甲基铟和三乙基镓。 
实施方式14:一种形成包括铟和铝中的至少一种以及氮、镓的三元III族-氮化物材料的方法,该方法包括:在腔室内提供二元III族-氮化物材料;在二元III族-氮化物材料上外延生长三元III族-氮化物材料层。外延生长三元III族-氮化物材料层的步骤包括:在腔室内提供前体气体混合物,所述前体气体混合物包括氮前体和两个或者更多III族前体;将所述前体气体混合物配制为使所述腔室内氮前体的分压与一个或者多个III族前体的分压的比率至少为大约5600;以及在所述腔室中分解所述氮前体和所述两个或者更多III族前体。所述方法进一步包括:将所述三元III族-氮化物材料层生长到大于大约100纳米(100nm)的平均最终厚度;将所述三元III族-氮化物材料层配制为使所述三元III族-氮化物材料和所述二元III族-氮化物材料层之间的弛豫晶格参数错配至少为所述二元III族-氮化物材料的弛豫平均晶格参数的大约0.5%;以及在三元III族-氮化物材料中形成多个V凹坑,所述多个V凹坑在完全生长的所述三元III族-氮化物材料层中具有大约200纳米(200nm)或者更小的平均凹坑宽度。 
实施方式15:根据实施方式14的方法,其中,将气体前体混合物配制为使腔室内氮前体的分压和一个或者多个III族前体的分压的比率至少为大约5600的步骤包括:将所述气体前体混合物配制为使所述比率处于从5600到6600的范围内。 
实施方式16:根据实施方式14的方法,该方法进一步包括:选择所述三元III族-氮化物材料,以包括氮化铟镓。 
实施方式17:根据实施方式14至实施方式16中的任何一个的方法,该方法进一步包括:将所述平均最终厚度选择为小于三元III族-氮化物材料层的临界厚度。 
实施方式18:根据实施方式14至17中的任何一个的方法,其中,将所述三元III族-氮化物材料层生长到大于大约100nm的平均最终厚度的步骤包括:将所述三元III族-氮化物材料层生长到大于大约150纳米(150nm)的平均最终厚度。 
实施方式19:根据实施方式18的方法,其中,将所述三元III族-氮化物材料层生长到大于大约150nm的平均最终厚度的步骤包括:将所述三元III族-氮化物材料层生长到大于大约200纳米(200nm)的平均最终厚度。 
实施方式20:根据实施方式14至19中的任何一个的方法,其中,将所述三元 III族-氮化物材料层配制为使所述三元III族-氮化物材料和所述二元III族-氮化物材料层之间的弛豫晶格参数错配至少为所述二元III族-氮化物材料的弛豫平均晶格参数的大约0.5%的步骤包括:将所述三元III族-氮化物材料层配制为使所述三元III族-氮化物材料和所述二元III族-氮化物材料层之间的弛豫晶格参数错配至少为所述二元III族-氮化物材料的弛豫平均晶格参数的大约5%。 
实施方式21:根据实施方式14至20中的任何一个的方法,该方法进一步包括:选择所述氮前体,以包括氨。 
实施方式22:根据实施方式14至21中的任何一个的方法,该方法进一步包括:选择所述两个或者更多III族前体,以包括三甲基铟和三乙基镓。 
实施方式23:一种包括InGaN的半导体结构,所述InGaN通过下述方法形成,所述方法包括:在腔室内提供GaN层;以及在GaN层的表面上外延生长InGaN层。外延生长InGaN层的步骤包括:在腔室内提供气体前体混合物;选择所述前体气体混合物,以包括一个或者多个III族前体和氮前体;将所述气体前体混合物配制为使腔室内氮前体的分压与所述一个或者多个III族前体的分压的比率至少为大约5600;以及在GaN层的表面附近分解所述一个或者多个III族前体的至少一部分和氮前体的至少一部分。在实施方式23中,完全生长的InGaN层具有大于大约100纳米(100nm)的平均最终厚度;完全生长的InGaN层和GaN层之间的弛豫晶格参数错配至少为GaN层的弛豫平均晶格参数的大约0.5%;并且完全生长的InGaN层在其中包括具有大约200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。 
实施方式24:根据实施方式23的半导体结构,其中,所述InGaN层是根据实施方式1至实施方式13中的任何一个形成的。 
实施方式25:一种包括三元III族-氮化物材料的半导体结构,所述三元III族-氮化物材料包括铟和铝中的至少一种以及氮、镓,所述三元III族-氮化物材料是通过下述方法形成的,所述方法包括:在腔室内提供包括二元III族-氮化物材料的衬底;在所述二元III族-氮化物材料上外延生长三元III族-氮化物材料层。外延生长三元III族-氮化物材料层的步骤包括:在腔室内提供气体前体混合物,所述气体前体混合物包括氮前体和两个或者更多III族前体;将所述气体前体混合物配制为使腔室内氮前体的分压与所述一个或者多个III族前体的分压的比率至少为大约5600;以及在腔室中分解氮前体和两个或者更多III族前体。在实施方式24中,完全生长的三元III族- 氮化物材料层具有大于大约100纳米(100nm)的平均最终厚度;完全生长的三元III族-氮化物材料层和二元III族-氮化物材料层之间的弛豫晶格参数错配至少为所述二元III族-氮化物材料层的弛豫平均晶格参数的大约0.5%;并且完全生长的所述三元III族-氮化物材料层在其中包括具有大约200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。 
实施方式26:根据实施方式25的半导体结构,其中,所述三元III族-氮化物材料层是根据实施方式14至实施方式22中的任何一个形成的。 
实施方式27:一种形成III族-氮化物材料层的叠层的方法,该方法包括:在腔室内提供衬底;在腔室内衬底上外延生长至少一个GaN层和多个InGaN层;以及将III族-氮化物材料层的叠层形成为具有大于大约100纳米(100nm)的最终平均总厚度,其中,外延生长多个InGaN层中的至少一个InGaN层的步骤包括:在腔室内提供气体前体混合物;选择所述气体前体混合物,以包括一个或者多个III族前体和氮前体;将所述气体前体混合物配制为使腔室内氮前体的分压与一个或者多个III族前体的分压的比率至少为大约5600;以及分解所述一个或者多个III族前体的至少一部分和氮前体的至少一部分,以形成至少一个InGaN层。 
因为本公开的实施方式仅仅是本发明的实施方式的示例,所以上述本公开的实施方式不限制本发明的范围,本发明的范围由所附权利要求以及其等同物的范围来限定。任何等同的实施方式意在处于本发明的范围内。实际上,除了在此描述并示出的修改之外,根据描述,对本领域的技术人员而言,诸如所描述的要素的替代的有用组合的本发明各种的修改将变得显而易见。这样的修改也意在落入所附权利要求的范围内。 

Claims (12)

1.一种形成InGaN的方法,该方法包括:
在腔室内提供GaN层;
在所述GaN层的表面上外延生长InGaN层,该步骤包括:
在所述腔室内提供气体前体混合物;
选择所述气体前体混合物,以包括一个或者多个III族前体和氮前体;
将所述气体前体混合物配制为使所述腔室内所述氮前体的分压与所述一个或者多个III族前体的分压的比率至少为5600;以及
在所述GaN层的表面附近分解所述一个或者多个III族前体的至少一部分和所述氮前体的至少一部分;以及
将所述InGaN层生长到大于100纳米(100nm)并且小于所述InGaN层的临界厚度的平均最终厚度,
其中,在所述GaN层的表面上外延生长所述InGaN层的步骤进一步包括:将所述InGaN层配制为所述InGaN层和所述GaN层之间的弛豫晶格参数错配处于所述GaN层的弛豫平均晶格参数的0.5%到1.0%之间。
2.根据权利要求1所述的方法,其中,将所述气体前体混合物配制为使所述腔室内所述氮前体的分压和所述一个或者多个III族前体的分压的比率至少为5600的步骤包括:将所述气体前体混合物配制为使所述比率处于从5600到6600的范围内。
3.根据权利要求1所述的方法,其中,在所述GaN层的表面上外延生长所述InGaN层的步骤包括:使用卤化物气相外延(HVPE)处理或者金属有机气相外延(MOVPE)处理在所述GaN层的表面上沉积所述InGaN层。
4.根据权利要求1所述的方法,其中,将所述InGaN层生长到大于100nm的平均最终厚度的步骤:包括将所述InGaN层生长到大于150纳米(150nm)的平均最终厚度。
5.根据权利要求4所述的方法,其中,将所述InGaN层生长到大于150nm的平均最终厚度的步骤包括:将所述InGaN层生长到大于200纳米(200nm)的平均最终厚度。
6.根据权利要求1所述的方法,其中,外延生长所述InGaN层的步骤包括:将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x至少为0.05。
7.根据权利要求6所述的方法,其中,将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x至少为0.05的步骤包括:将所述InGaN层配制为具有InxGa(1-x)N的化学式,其中,x处于0.05到0.10之间。
8.根据权利要求1所述的方法,其中,将所述InGaN层生长到平均最终厚度的步骤进一步包括:在所述InGaN层中形成具有200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。
9.根据权利要求8所述的方法,其中,形成具有200nm或者更小的平均凹坑宽度的多个V凹坑的步骤包括:形成具有150纳米(150nm)或者更小的平均凹坑宽度的多个V凹坑。
10.根据权利要求1所述的方法,该方法进一步包括:选择所述氮前体,以包括氨。
11.根据权利要求1所述的方法,该方法进一步包括:选择所述一个或者多个III族前体,以包括三甲基铟和三乙基镓。
12.一种包括三元III族-氮化物材料的半导体结构,所述三元III族-氮化物材料包括铟和铝中的至少一种以及氮、镓,所述三元III族-氮化物材料是通过包括以下步骤的方法形成的:
在腔室内提供包括二元III族-氮化物材料的衬底;以及
在所述二元III族-氮化物材料上外延生长三元III族-氮化物材料层,该步骤包括:
在所述腔室内提供气体前体混合物,所述气体前体混合物包括氮前体和两个或者更多III族前体;
将所述气体前体混合物配制为使得所述腔室内所述氮前体的分压与所述两个或者更多III族前体的分压的比率至少为5600;以及
在所述腔室中分解所述氮前体和所述两个或者更多III族前体;
其中,完全生长的所述三元III族-氮化物材料层具有大于100纳米(100nm)的平均最终厚度;
其中,完全生长的所述三元III族-氮化物材料层和所述二元III族-氮化物材料层之间的弛豫晶格参数错配处于所述二元III族-氮化物材料的弛豫平均晶格参数的0.5%到1.0%之间;以及
其中,完全生长的所述三元III族-氮化物材料层在其中包括具有200纳米(200nm)或者更小的平均凹坑宽度的多个V凹坑。
CN201210032506.1A 2011-03-02 2012-02-14 形成iii/v族半导体材料的方法及用该方法形成的半导体结构 Active CN102683508B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/038,920 US8148252B1 (en) 2011-03-02 2011-03-02 Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US13/038,920 2011-03-02
FR1152038 2011-03-14
FR1152038A FR2972731B1 (fr) 2011-03-14 2011-03-14 Procédés de formation de matériaux semi-conducteurs iii/iv et structures semi-conductrices formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
CN102683508A CN102683508A (zh) 2012-09-19
CN102683508B true CN102683508B (zh) 2015-02-04

Family

ID=45722562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210032506.1A Active CN102683508B (zh) 2011-03-02 2012-02-14 形成iii/v族半导体材料的方法及用该方法形成的半导体结构

Country Status (6)

Country Link
EP (1) EP2495358A1 (zh)
JP (1) JP6016375B2 (zh)
KR (1) KR101353978B1 (zh)
CN (1) CN102683508B (zh)
SG (1) SG183608A1 (zh)
TW (1) TWI505330B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP6227134B2 (ja) * 2014-06-03 2017-11-08 シャープ株式会社 窒化物半導体発光素子
CN106169526B (zh) * 2016-08-29 2018-10-26 厦门市三安光电科技有限公司 一种氮化物发光二极管
US10991578B2 (en) * 2016-10-19 2021-04-27 Hexagem Ab Forming a planar surface of a III-nitride material
EP3340279A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Method for selective epitaxial growth of a group iii-nitride layer
CN109962117B (zh) * 2019-04-10 2023-03-28 临沂市安福电子有限公司 一种多重响应波段的半导体探测器
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
SE544829C2 (en) * 2021-04-29 2022-12-06 Henrik Pedersen Method for producing a film of a ternary or quaternary compound by ALD

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627552B1 (en) * 2000-03-29 2003-09-30 Kabsuhiki Kaisha Toshiba Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same
CN101816061A (zh) * 2007-10-04 2010-08-25 应用材料股份有限公司 在使用mocvd和hvpe来生长iii-v氮化物膜中的寄生微粒抑制

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JP2004524690A (ja) * 2001-02-27 2004-08-12 シービーエル テクノロジーズ インコーポレイテッド ハイブリッド成長システムと方法
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7585769B2 (en) * 2006-05-05 2009-09-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE
US8382898B2 (en) 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627552B1 (en) * 2000-03-29 2003-09-30 Kabsuhiki Kaisha Toshiba Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same
CN101816061A (zh) * 2007-10-04 2010-08-25 应用材料股份有限公司 在使用mocvd和hvpe来生长iii-v氮化物膜中的寄生微粒抑制

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Helical-type surface defects in InGaN thin films epitaxially grown on GaN templates at reduced temperatures;P.Q. Miraglia等;《Thin Solid Films》;20030801;第437卷;第140-149页 *

Also Published As

Publication number Publication date
TWI505330B (zh) 2015-10-21
KR20120100724A (ko) 2012-09-12
TW201246295A (en) 2012-11-16
JP6016375B2 (ja) 2016-10-26
CN102683508A (zh) 2012-09-19
SG183608A1 (en) 2012-09-27
KR101353978B1 (ko) 2014-01-22
EP2495358A1 (en) 2012-09-05
JP2012182452A (ja) 2012-09-20

Similar Documents

Publication Publication Date Title
CN102683508B (zh) 形成iii/v族半导体材料的方法及用该方法形成的半导体结构
US8742428B2 (en) Deposition methods for the formation of III/V semiconductor materials, and related structures
US6765240B2 (en) Bulk single crystal gallium nitride and method of making same
US20120187540A1 (en) Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
US8975165B2 (en) III-V semiconductor structures with diminished pit defects and methods for forming the same
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
US20180308940A1 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
WO2006086471A2 (en) A method to grow iii-nitride materials using no buffer layer
TW201349558A (zh) 用以產生含鎵三族氮化物半導體之方法
KR101894072B1 (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
US10665752B2 (en) Air void structures for semiconductor fabrication
Mori Lattice mismatched epitaxy of heterostructures for non-nitride green light emitting devices
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Venugopal Growth and characterization aluminum gallium nitride/gallium nitride heterostructures on silicon (111) wafers using various buffer layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant