KR101353978B1 - Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조 - Google Patents

Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조 Download PDF

Info

Publication number
KR101353978B1
KR101353978B1 KR1020120012368A KR20120012368A KR101353978B1 KR 101353978 B1 KR101353978 B1 KR 101353978B1 KR 1020120012368 A KR1020120012368 A KR 1020120012368A KR 20120012368 A KR20120012368 A KR 20120012368A KR 101353978 B1 KR101353978 B1 KR 101353978B1
Authority
KR
South Korea
Prior art keywords
layer
iii
ingan layer
ingan
precursor
Prior art date
Application number
KR1020120012368A
Other languages
English (en)
Other versions
KR20120100724A (ko
Inventor
크리스토프 피게
피에르 토마시니
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/038,920 external-priority patent/US8148252B1/en
Priority claimed from FR1152038A external-priority patent/FR2972731B1/fr
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120100724A publication Critical patent/KR20120100724A/ko
Application granted granted Critical
Publication of KR101353978B1 publication Critical patent/KR101353978B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

삼원 Ⅲ-니트라이드 물질의 제조 방법은 챔버 내의 기판 상에서 삼원 Ⅲ-니트라이드 물질을 에피택실하게 성장시키는 것을 포함한다. 에피택실한 성장은 쳄버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비교적 높은 비를 포함하는 쳄버 내의 전구체 기체 혼합물을 제공하는 것을 포함한다. 적어도 일부분은 비교적 높은 비 때문에, 삼원 Ⅲ-니트라이드 물질의 층은 작은 V-피트 결함이 있는 큰 최종 두께로 성장될 수 있다. 이러한 삼원 Ⅲ-니트라이드 물질층을 포함하는 반도체 구조가 이러한 방법을 사용하여 제조된다.

Description

Ⅲ/Ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조 {METHODS OF FORMING Ⅲ/Ⅴ SEMICONDUCTOR MATERIALS, AND SEMICONDUCTOR STRUCTURES FORMED USING SUCH METHODS}
본 발명의 구현예는 일반적으로 Ⅲ/Ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조에 관한 것이다.
Ⅲ/Ⅴ 반도체 물질, 예를 들어, Ⅲ-니트라이드 (예를 들어, 인듐 갈륨 니트라이드 (InGaN)), Ⅲ-아르세나이드 (예를 들어, 인듐 갈륨 아르세나이드 (InGaAs)), 및 Ⅲ-포스파이드 (예를 들어, 인듐 갈륨 포스파이드 (InGaP)) 는 다양한 전자, 광학 및 광전자 소자에서 사용될 수 있다. 이러한 소자의 예에는 스위칭 구조 (예를 들어, 트랜지스터, 등), 발광 구조 (예를 들어, 발광 다이오드, 레이저 다이오드, 등), 및 광수용 구조 (예를 들어, 도파관, 스플리터, 믹서, 광다이오드, 태양 전지, 태양 서브 전지 등) 가 포함된다. Ⅲ/Ⅴ 반도체 물질을 함유하는 상기 소자는 다양한 적용에 사용될 수 있다. 예를 들어, 이러한 소자는 종종 하나 이상의 파장에서 전자기 방사선 (예를 들어, 가시광) 을 생성하는데 사용된다. 이러한 소자에 의해 방출된 전자기 방사선은 예를 들어, 매체 저장 및 검색 적용, 통신 적용, 프린트 적용, 분광학 적용, 생물학 작용제 검출 적용, 및 이미지 투사 적용에서 이용될 수 있다.
Ⅲ/Ⅴ 반도체 물질은 기저 기판 상에 Ⅲ/Ⅴ 반도체 물질의 층을 증착 또는 "성장" 시켜 제조될 수 있다. Ⅲ/Ⅴ 반도체 물질의 층은 결정질이고 Ⅲ/Ⅴ 반도체 물질의 단일 결정으로 실질적으로 구성될 수 있다. 기판은 그 위에 성장되는 Ⅲ/Ⅴ 반도체 물질의 결정 구조와 유사한 결정 구조를 갖도록 선택된다. 기판은, Ⅲ/Ⅴ 반도체 물질이 성장되는 기판의 성장 표면이 기판 물질의 결정 구조 내 공지된 결정학적 평면을 포함하도록, 공지된, 선택된 결정학적 배향을 가질 수 있다. 그러면 기판 물질의 결정 구조와 유사한 결정 구조를 갖는 결정질 Ⅲ/Ⅴ 반도체 물질은 기저 기판 상에서 에피택실하게 성장할 수 있다. 다른 말로는, Ⅲ/Ⅴ 반도체 물질의 결정 구조는 기저 기판의 유사한 결정 구조와 정렬되고 배향될 수 있다. Ⅲ/Ⅴ 반도체 물질의 결정 구조가 기저 기판의 결정 구조와 유사할 수 있을지라도, Ⅲ/Ⅴ 반도체 물질의 결정 구조 내에 제시된 결정학적 평면 내 원자 사이의 간격은 기저 기판의 결정 구조 내에 상응하는 결정학적 평면 내 원자 사이의 간격과 상이할 수 있다 (이완된, 평형 상태에서). 다른 말로는, Ⅲ/Ⅴ 반도체 물질의 이완된 격자 파라미터는 기저 기판 물질의 이완된 격자 파라미터와 상이할 수 있다.
더욱 상세히는, Ⅲ/Ⅴ 반도체 물질 층은 Ⅲ/Ⅴ 반도체 물질의 실제 격자 파라미터가 (예를 들어, 원자력에 의해) 성장하는 기저 기판의 실제 격자 파라미터와 실질적으로 부합되게 하도록, 처음에 기저 기판 상에 "위형적으로 (pseudomorphically)" 성장할 수 있다. Ⅲ/Ⅴ 반도체 물질과 기저 기판 사이의 격자 비-부합은 Ⅲ/Ⅴ 반도체 물질의 결정 격자 내 변형을 유도할 수 있고, 변형은 Ⅲ/Ⅴ 반도체 물질 내에 상응하는 응력을 야기한다. Ⅲ/Ⅴ 반도체 물질 내에 저장된 응력 에너지는, 기판 상에 성장된 Ⅲ/Ⅴ 반도체 물질의 층의 두께가 증가하면서 증가될 수 있다. Ⅲ/Ⅴ 반도체 물질의 층이 "임계 두께" 로 통상 불리는 두께와 동등한 또는 이를 넘는 총 두께로 성장되는 경우, Ⅲ/Ⅴ 반도체 물질은 변형 이완을 겪을 수 있다. Ⅲ/Ⅴ 반도체 물질 내의 변형 이완은 Ⅲ/Ⅴ 반도체 물질의 결정질 품질을 악화될 수 있다. 예를 들어, 결함, 예컨대 전위가 Ⅲ/Ⅴ 반도체 물질의 결정 구조 내에 형성될 수 있고, Ⅲ/Ⅴ 반도체 물질의 층의 노출된 주요 표면은 거칠어질 수 있고/거나 상이 그 외의 균질 물질 내에 응집될 수 있어, 불균등의 영역이 Ⅲ/Ⅴ 반도체 물질의 층 내에서 관찰되게 된다.
일부 경우에는, Ⅲ/Ⅴ 반도체 물질 내 상기 결함은 Ⅲ/Ⅴ 반도체를 Ⅲ/Ⅴ 반도체 물질을 사용하여 형성되는 궁극적인 운영 소자에 사용하기에 부적합하게 만들 수 있다. 예를 들어, 이러한 결함은 발광 다이오드 (LED) 또는 레이저 다이오드의 일부로서 이러한 Ⅲ/Ⅴ 반도체 물질 내에 형성되는 P-N 접합을 가로질러 전기적 단락을 유발할 수 있고, P-N 접합 및 다이오드가 원하는 전자기 방사선을 발생하지 못하게 된다.
적은 및/또는 감소된 수의 결함을 갖는 Ⅲ/Ⅴ 반도체 물질의 제조 방법, 및 적은 및/또는 감소된 수의 결함을 갖는 Ⅲ/Ⅴ 반도체 물질을 포함하는 반도체 구조 및 소자에 대한 요구가 있다.
본 요약은 본 발명의 일부 예시 구현예의 하기 상세한 설명에 추가로 설명되는 간단한 형태의 개념 모음을 도입하기 위해 제공된다. 요약은 특허청구범위의 핵심 특징 또는 필수 특징을 확인하는 것으로 의도되는 것이 아니며, 특허청구범위의 범주를 제한하고자 사용되는 것으로 의도되는 것도 아니다.
일부 구현예에서, 본 발명은 인듐 갈륨 니트라이드 (InGaN) 의 제조 방법을 포함한다. 이러한 방법에 따르면, 챔버 내에 갈륨 니트라이드 (GaN) 의 층이 제공된다. InGaN 층이 GaN 층의 표면 상에서 에피택실하게 성장된다. InGaN 층의 에피택실한 성장은 챔버 내에 전구체 기체 혼합물을 제공하는 단계, 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계, 및 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계를 포함한다. 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상은 GaN 층의 표면에 근접하여 분해되어 InGaN 층을 성장시킨다. InGaN 층은 약 백 나노미터 (100 nm) 초과의 평균 최종 두께로 성장된다.
부가적인 구현예에서, 본 발명은 질소, 갈륨, 및 인듐 및 알루미늄 중 하나 이상을 포함하는 삼원 Ⅲ-니트라이드 물질의 제조 방법을 포함한다. 이러한 방법에 따르면, 이원 Ⅲ-니트라이드 물질이 챔버 내에 제공되고, 삼원 Ⅲ-니트라이드 물질이 이원 Ⅲ-니트라이드 물질 상에서 에피택실하게 성장된다. 삼원 Ⅲ-니트라이드 물질의 에피택실한 성장은 챔버 내에 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 포함하는 전구체 기체 혼합물을 제공하는 단계, 및 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계를 포함한다. 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체는 챔버 내에서 분해되어 삼원 Ⅲ-니트라이드 물질의 층을 형성한다. 삼원 Ⅲ-니트라이드 물질의 층은 약 백 나노미터 (100 nm) 초과의 평균 최종 두께로 성장된다. 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 0.5% 이상이 되도록 삼원 Ⅲ-니트라이드 물질의 층을 형성한다. 복수의 V-피트가 삼원 Ⅲ-니트라이드 물질의 층 내에 형성되고, V-피트는 삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층 내에 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖도록 형성된다.
본 발명은 또한 Ⅲ-니트라이드 물질의 층의 더미의 제조 방법을 포함한다. 이러한 방법에서, 기판이 챔버 내에 제공되고, 하나 이상의 GaN 층 및 복수의 InGaN 층이 챔버 내의 기판 상에서 에피택실하게 성장된다. Ⅲ-니트라이드 물질의 층의 더미는 약 백 나노미터 (100 nm) 초과의 최종 평균 총 두께를 갖도록 형성된다. 부가적으로는, 복수의 InGaN 층의 하나 이상의 InGaN 층의 에피택실한 성장은, 챔버 내에 전구체 기체 혼합물을 제공하는 단계, 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계, 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계, 및 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 분해되어 하나 이상의 InGaN 층을 형성하는 단계를 포함한다.
또다른 추가의 구현예에서, 본 발명은 본원에 기재된 방법을 사용하여 제조된 반도체 구조를 포함한다. 예를 들어, 일부 구현예에서, 반도체 구조는 InGaN 을 포함한다. InGaN 은 챔버 내에 GaN 층을 제공하고, GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시킴으로써 형성된다. InGaN 층의 에피택실한 성장은 챔버 내에 전구체 기체 혼합물을 제공하는 단계, 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계, 및 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계를 포함한다. 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 GaN 층의 표면에 근접하여 분해되어 InGaN 층을 형성한다. InGaN 의 완전하게 성장된 층은 약 백 나노미터 (100 nm) 초과의 평균 최종 두께를 갖고, 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 포함한다. 추가로, InGaN 의 완전하게 성장된 층과 GaN 층 사이의 이완된 격자 파라미터 비-부합은 GaN 층의 이완된 평균 격자 파라미터의 약 0.5% 이상이다.
부가적인 구현예에서, 반도체 구조는 질소, 갈륨, 및 인듐 및 알루미늄 중 하나 이상을 포함하는 삼원 Ⅲ-니트라이드 물질을 포함한다. 삼원 Ⅲ-니트라이드 물질은 챔버 내에 이원 Ⅲ-니트라이드 물질을 포함하는 기판을 제공하고, 이원 Ⅲ-니트라이드 물질 상에 삼원 Ⅲ-니트라이드 물질의 층을 에피택실하게 성장시킴으로써 형성된다. 삼원 Ⅲ-니트라이드 물질의 층의 에피택실한 성장은 챔버 내에 전구체 기체 혼합물을 제공하는 단계 (상기 전구체 기체 혼합물은 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 포함함), 및 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계를 포함한다. 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체는 챔버 내에서 분해되어 삼원 Ⅲ-니트라이드 물질을 형성한다. 삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층은 약 백 나노미터 (100 nm) 초과의 평균 최종 두께를 갖고, 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 포함한다. 추가로, 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질의 완전하게 성장된 층 사이의 이완된 격자 파라미터 비-부합은 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 0.5% 이상이다.
본 발명의 구현예의 요소의 추가 양상, 상세설명 및 대안적인 조합은 하기 상세한 설명으로부터 명백할 것이다.
본 발명의 구현예는 첨부된 도면에 의해 설명되는 예시 구현예의 하기 상세한 설명을 참조로 하여 더욱 완전히 이해될 수 있다:
도 1 은 인듐 함량의 함수로서의 InGaN 의 이완된 격자 파라미터의 근사치를 계산하는데 사용될 수 있는 그래프이고;
도 2 는 Ⅲ/Ⅴ 반도체 물질이 증착될 수 있는 기판의 간략화된, 도식적으로 설명된 횡단면도이고;
도 3 은 도 2 의 기판의 표면 상에 증착된 제 1 의 Ⅲ/Ⅴ 반도체 물질을 포함하는 반도체 구조의 간략화된, 도식적으로 설명된 횡단면도이고;
도 4 는 도 2 의 기판 반대면 상에 도 3 의 제 1 의 Ⅲ/Ⅴ 반도체 물질 상에 증착된 제 2 의 Ⅲ/Ⅴ 반도체 물질을 포함하는 반도체 구조의 간략화된, 도식적으로 설명된 횡단면도이고;
도 5 는 도 4 의 반도체 구조의 일부의 간략화된, 도식적으로 설명된 투시도이고, 제 2 의 Ⅲ/Ⅴ 반도체 물질 내 V-피트를 예증하고;
도 6 은 그룹 Ⅴ 전구체 대 그룹 Ⅲ 전구체의 상이한 범위의 비에 대한 삼원 Ⅲ/Ⅴ 반도체 물질 내 탄성 에너지의 변동 함수로서 삼원 Ⅲ/Ⅴ 반도체 물질 내에 형성된 V-피트의 평균 너비의 관찰된 변동을 나타내는 그래프이고;
도 7 은 기판 상에 이원 및 삼원 Ⅲ/Ⅴ 반도체 물질의 복수의 교대 층을 포함하는 반도체 구조의 또다른 구현예를 나타내는 도 4 와 유사한 간략화된, 도식적으로 설명된 횡단면도이고, 이원 및 삼원 Ⅲ/Ⅴ 반도체 물질의 교대 층 내에 형성된 V-피트를 예증한다.
본원에 제시된 예증은 임의의 특정 물질, 장치 또는 방법의 실제 시야를 의미하는 것이 아니라, 본 발명의 구현예를 설명하기 위해 사용되는 단지 이상화된 대표물이다.
하기 설명은 본 명세서 및 이의 실시 구현예의 전반적인 설명을 제공하기 위해, 구체적 사항, 예컨대 물질 유형 및 가공 조건을 제공한다. 그러나, 당업자는 본 명세서의 구현예가 상기 구체적인 상세사항을 사용하지 않고 통상의 제작 기술과 함께 실시될 수 있다는 것을 이해할 것이다. 또한, 본원에 제공되는 명세서는 반도체 소자 또는 시스템의 제조를 위한 완전한 공정 흐름도를 형성하지 않는다. 오직 이들 공정만이 작용하고 본 발명의 구현예를 이해하는데 필요한 구조는 본원에 상세히 설명된다.
본원에 사용된, 용어 "반도체 구조" 는 반도체 소자의 형성에 사용되는 임의의 구조를 의미하고 포함한다. 반도체 구조에는 예를 들어, 다이 및 웨이퍼 (예를 들어, 운반체 기판 및 소자 기판) 뿐 아니라, 서로 3 차원적으로 통합된 2 개 이상의 다이 및/또는 웨이퍼가 포함되는 어셈블리 또는 복합 구조를 포함한다. 반도체 구조는 또한 완전히 제작된 반도체 소자 뿐 아니라, 반도체 소자의 제작 동안 형성된 중간체 구조를 포함한다. 반도체 구조는 전도성 물질, 반전도성 물질, 비-전도성 물질 (예를 들어, 전기 절연체), 및 이의 조합을 포함할 수 있다.
본원에 사용된, 용어 "Ⅲ/Ⅴ 반도체 물질" 은 주기율표의 그룹 ⅢA 로부터의 하나 이상의 요소 (B, Al, Ga, In, 및 Ti) 및 주기율표의 그룹 VA 로부터의 하나 이상의 요소 (N, P, As, Sb, 및 Bi) 로 적어도 대부분 구성되는 임의의 반도체 물질을 의미하고 포함한다. 예를 들어, Ⅲ/Ⅴ 반도체 물질에는 GaN, GaP, GaAs, InN, InP, InAs, AlN, AlP, AlAs, InGaN, InGaP, InGaNP 등이 포함되나 이에 제한되는 것은 아니다.
본원에 사용된, 용어 "Ⅲ-니트라이드 반도체 물질" 은 주기율표의 그룹 ⅢA 로부터의 하나 이상의 요소 (B, Al, Ga, In, 및 Ti) 및 질소로 적어도 구성된 임의의 Ⅲ/Ⅴ 반도체 물질을 의미하고 포함한다. 예를 들어, Ⅲ-니트라이드 반도체 물질에는 GaN, InN, AlN, InGaN, GaAlN, InAlN 등이 포함된다.
본원에 사용된, 용어 "인듐 갈륨 니트라이드" 및 "InGaN" 은 InxGa1 - xN (식 중, 0 < x < 1 임) 의 조성을 갖는 인듐 니트라이드 (InN) 및 갈륨 니트라이드 (GaN) 의 합금을 의미한다.
본원에 사용된, 용어 "임계 두께" 는 그곳에서 그리고 그 위에서 위형적 성장이 중단되고 층이 변형 이완을 겪는 반도체 물질의 층의 평균 총 두께를 의미한다.
본원에 사용된, 용어 "성장 표면" 은 반도체 기판 또는 층의 부가적인 성장이 수행될 수 있는 반도체 기판 또는 층의 임의의 표면을 의미한다.
본원에 사용된, 용어 "화학적 증기 증착" 및 "CVD" 는 동의어이며, 기판이 기판의 표면 상에서 고체 물질(들) 의 증착을 야기하는 방식으로 반응하거나, 분해되거나, 또는 반응 및 분해가 모두 되는 하나 이상의 시약 기체에 노출되는, 반응 챔버 내의 기판 상에서 고체 물질(들) 을 증착시키는데 사용되는 임의의 공정을 의미하고 포함한다.
본원에 사용된, 용어 "증기상 에피택시" 및 "VPE" 는 동의어이며, 기판이 기판의 표면 상에서 고체 물질(들) 의 에피택실한 증착을 야기하는 방식으로 반응하거나, 분해되거나, 또는 반응 및 분해가 모두 되는 하나 이상의 시약 증기에 노출되는, 임의의 CVD 공정을 의미하고 포함한다.
본원에 사용된, 용어 "할라이드 증기상 에피택시" 및 "HVPE" 는 동의어이며, VPE 공정에 사용되는 하나 이상의 시약 증기가 할라이드 증기를 포함하는, 임의의 VPE 공정을 의미하고 포함한다.
본원에 사용된, 용어 "실질적으로" 는 당업계에서 정상적으로 예상되는 임의의 결함을 제외하고는 완전한 결과를 말한다.
본 발명의 구현예는 다양한 범위의 Ⅲ/V 반도체 물질에 대한 적용을 가질 수 있다. 예를 들어, 본 발명의 구현예의 방법 및 구조는 Ⅲ-니트라이드, Ⅲ-아르세나이드, Ⅲ-포스파이드 및 Ⅲ-안티모나이드에 적용할 수 있다. 특정 적용은 인듐을 함유하는 성장하는 삼원 그룹 Ⅲ-니트라이드 반도체 물질, 예컨대 인듐 갈륨 니트라이드 (InGaN) 에 관한 것이다. 따라서, InGaN 이 비제한적인 예시 구현예이고, 부가적인 구현예에 기타 삼원 Ⅲ-V 반도체 물질의 형성이 포함될 수 있음에도 불구하고, 하기 상세한 설명 및 도면은 특히 InGaN 에 초점을 두고 있다.
임계 두께 초과의 두께로 헤테로-에피택실하게 성장된 삼원 Ⅲ-니트라이드 층은 격자 비-부합을 야기하는 결정 격자 내 변형을 이완시키는 변형 이완을 겪을 수 있다. 삼원 Ⅲ-니트라이드 물질 내 변형 이완의 발생시, 인듐 또는 알루미늄과 같은 증가된 양의 그룹 Ⅲ 요소가, 성장 동안 삼원 Ⅲ-니트라이드 물질의 층 내로 도입될 수 있고, 이것은 삼원 Ⅲ-니트라이드 물질의 층의 두께를 가로질러 그룹 Ⅲ 요소의 비-균일 농도 프로파일을 산출할 수 있다. 예를 들어, InGaN 층은 기저 기판 또는 기타 물질에 근접하는 것에 비해 층의 성장 표면에 근접하는 증가된 인듐 % 를 포함할 수 있다. InGaN 층 내의 이러한 비- 비-균일 인듐 조성은 적어도 일부 적용에 대해서는 바람직하지 않을 수 있다.
부가적으로는, 삼원 Ⅲ-니트라이드 층의 변형 이완은 또한 삼원 Ⅲ-니트라이드 층의 성장 표면의 거침을 야기할 수 있다. 이러한 표면 거침은 삼원 Ⅲ-니트라이드 층을 사용하는 반도체 소자의 제조에 악영향을 줄 수 있다. 추가로, 삼원 Ⅲ-니트라이드 층 내 변형 이완은 삼원 Ⅲ-니트라이드 물질의 결정질 구조 내에 증가된 밀도의 결함을 야기할 수 있다. 이러한 결함에는 예를 들어, 비균질 조성의 전위 및 영역 (즉, 상 분리된 영역) 이 포함될 수 있다.
비제한적인 예로서, InGaN (Ⅲ-니트라이드 물질) 의 경우, InGaN 층은 기저 기판 상에 헤테로-에피택실하게 증착될 수 있으며, 이것은 중복하는 InGaN 층의 결정 격자에 부합하지 않는 결정 격자를 가질 수 있다. 예를 들어, InGaN 층은 갈륨 니트라이드 (GaN) 를 포함하는 반도체 기판 상에 증착될 수 있다. GaN 은 대략 3.189 Å 의 이완된 (즉, 실질적으로 변형 없음) 평면-내 (in-plane) 격자 파라미터를 가질 수 있고, InGaN 층은 상응하는 % 의 인듐 함량에 따라, 대략 3.21 Å (7% 인듐의 경우, 즉, In0 .07Ga0 .93N), 대략 3.24 Å (15% 인듐의 경우, 즉, In0.15Ga0.85N), 및 대략 3.26 Å (25% 인듐의 경우, 즉, In0 .25Ga0 .75N) 의 이완된 평면-내 격자 파라미터를 가질 수 있다. 도 1 은 상기 데이터 지점을 나타내는 그래프이고, 상기 데이터 지점에 피팅된 선을 보여준다. 상기 선의 방정식은 y = 0.0027x + 3.1936 에 의해 제시되고, 상기 선형 방정식은 약 5% 내지 약 25% 까지 확장된 범위에 걸친 인듐 함량의 함수로서 InGaN 의 격자 파라미터의 근사치를 계산하는데 사용될 수 있고, 식 중, x 는 InGaN 내 인듐의 % 이고, y 는 InGaN 의 평면-내 이완된 격자 파라미터이다.
도 2 내지 4 는 본 발명의 구현예에 따른 삼원 Ⅲ-V 반도체 물질의 층, 특히 도 4 에 제시되는 InGaN 층 (20) 의 제조를 설명하기 위해 사용된다. 도 2 를 참조하면, 기판 (10) 이 제공될 수 있다. 기판 (10) 은 세라믹, 예컨대 산화물 (예를 들어, 이산화규소 (SiO2) 또는 산화알루미늄 (Al2O3) (예를 들어, 사파이어 (α-Al2O3 임))) 또는 니트라이드 (예를 들어, 질화규소 (Si3N4), 또는 질화붕소 (BN)) 로 적어도 실질적으로 구성될 수 있다. 부가적인 예로서, 기판 (10) 은 반도체 물질, 예컨대 규소 (Si), 게르마늄 (Ge), Ⅲ-V 반도체 물질 등으로 적어도 실질적으로 구성될 수 있다. 기판 (10) 은 결정질 구조를 가질 수 있고, 기판 (10) 의 결정 구조는, InGaN 층 (20) (도 4) 이 성장되는 기판 (10) 의 노출된 주요 표면 (12) 이 기판 (10) 의 결정 구조의 공지된, 선택된 결정학적 평면을 포함하도록, 공지된, 선택된 결정학적 배향을 가질 수 있다. 예를 들어, 기판 (10) 은 (0001) 결정학적 배향을 갖는 사파이어를 포함할 수 있고, 이것은 종종 "c-평면 사파이어" 라고 불린다.
도 3 을 참조하면, 임의로, 이원 Ⅲ-V 반도체 물질의 층, 예컨대, GaN 층 (16) 이 기판 (10) 의 주요 표면 (12) 상에 형성될 수 있다. GaN 층 (16) 은 "완충" 층 또는 "전이" 층으로서 당업계에 언급되는 것을 포함할 수 있다. GaN (16) 은 실질적으로 결정질일 수 있고, GaN 의 단일 결정에 의해 적어도 실질적으로 구성될 수 있다. GaN 층 (16) 은 약 이 나노미터 (2 nm) 내지 약 백 마이크론 (100 μm) 까지 확장된 범위의 평균 총 두께를 가질 수 있다. 본원의 도면은 비율로 그려진 것은 아니지만 실제로, GaN 층 (16) 은 기판 (10) 에 비해 비교적 얇을 수 있다.
임의로, 물질의 하나 이상의 중간체 층 (제시되지 않음), 예컨대 반도체 물질의 또다른 층이 GaN 층 (16) 과 기판 (10) 사이에 배치될 수 있다. 물질의 이러한 중간체 층은 예를 들어, 그 위에 GaN 층 (16) 을 형성하기 위한 종자층으로서, 또는 기판 (10) 에 대한 GaN 층 (16) 의 결합을 위한 결합층으로서 사용될 수 있다. 이러한 결합 공정은 기판 (10) 상에 직접 GaN 층 (16) 을 형성하는 것이 어렵거나 불가능한 경우에 사용될 수 있다. 게다가, 기판 (10) 에 대한 GaN 층 (16) 의 결합은 GaN 층 (16) 이 극성 결정 배향을 갖는 경우 바람직할 수 있다. 이러한 구현예에서, 결합 공정은 극성 GaN 의 극성을 변경시키는데, 또는 바람직한 극성을 갖는 GaN 의 성장 표면을 제공하는데 이용될 수 있다.
GaN 층 (16) 은 화학적 증기 증착 (CVD) 공정, 예컨대 금속유기 화학적 증기 증착 (MOCVD) 공정, 분자 빔 에피택시 (MBE) 공정, 또는 금속 할라이드 증기상 에피택시 (HVPE) 공정을 사용하여 기판 (10) 의 주요 표면 (12) 상에 형성될 수 있다. GaN 층 (16) 을 형성하는데 사용될 수 있는 HVPE 시스템 및 공정은 예를 들어, 미국 특허 출원 공개 제 2009/0223442 A1 호 (2009 년 9 월 10 일 공개됨, 출원인: Arena et al.), 미국 가특허 출원 일련 번호 61/157,112 호 (2009 년 3 월 3 일 출원됨, 출원인: Arena et al.), 및 미국 특허 출원 일련 번호 12/894,724 호 (2010 년 9 월 30 일에 출원됨, 출원인: Bertram), 및 미국 가특허 출원 일련 번호 61/416,525 호 (2010 년 11 월 23 일 출원됨, 출원인: Arena et al.) 에 기재되어 있다. 간략하게는, 이러한 HVPE 공정에서, 기판 (10) 의 표면 (12) 상에 GaN 층 (16) 의 에피택실한 성장은 약 500℃ 내지 약 1,000℃ 의 승온에서 반응 챔버 내에서 수행되는, 갈륨 모노-클로라이드 (GaCl) 와 암모니아 (NH3) 사이의 증기상 반응으로부터 산출될 수 있다. NH3 은 NH3 기체의 표준 공급원으로부터 공급될 수 있다. 일부 방법에서, GaCl 증기는 염화수소 (HCl) 기체 (이것은 HCl 기체의 표준 공급원으로부터 공급될 수 있음) 를 가열된 액체 갈륨 (Ga) 상에 통과시켜 반응 챔버 내 그 자리에서 GaCl 를 형성함으로써 제공된다. 액체 갈륨은 약 750℃ 내지 약 850℃ 의 온도로 가열될 수 있다. GaCl 및 NH3 은 기판 (10) 의 주요 표면 (12) 으로 (예를 들어, 상에) 향할 수 있으며, 이것은 가열될 수 있다.
GaN 층 (16) 은 기판 (10) 의 결정 구조와 유사한 결정 구조를 가질 수 있고, 기판 (10) 상에서 에피택실하게 성장할 수 있다. 다른 말로는, GaN 층 (16) 의 결정 구조는 기저 기판 (10) 의 유사한 결정 구조와 정렬되고 배향될 수 있다. GaN 층 (16) 의 결정 구조가 기저 기판 (10) 의 결정 구조와 유사할 수 있을지라도, GaN 층 (16) 의 이완된 격자 파라미터는 기판 (10) 의 이완된 격자 파라미터와 상이할 수 있다. 그 결과, 특정 불완전함 또는 결함이 GaN 층 (16) 의 결정 구조 내에 형성될 수 있다. 예를 들어, 전위 (18) (예를 들어, 모서리 전위 및/또는 축 전위) 는 도 3 에 제시되는 바와 같이 GaN 층 (16) 의 결정 구조 내에 존재할 수 있다. 적어도 일부의 이러한 전위 (18) 는 GaN 층 (16) 과 기판 (10) 의 주요 표면 (12) 사이의 계면에서 기원할 수 있다. 도 3 의 간략화된 설명에서는 오직 2 개의 전위 (18) 만이 제시되었지만, 실제로는, GaN 층 (16) 내의 이러한 전위 (18) 의 밀도는 평방 센티미터 당 십만 (105/cm2), 또는 심지어 평방 센티미터 당 백만 (106/cm2) 이상 정도로 높을 수 있다. 당업계에 공지된 다양한 방법 중 임의의 것이 GaN 층 (16) 을 형성하면서 GaN 층 (16) 내 전위 (18) 의 밀도를 감소시키는데 사용될 수 있다. 이러한 방법에는 예를 들어, 에피택실한 측부 과성장 (ELO), 가-에피택시, 제자리 제조 기술 등이 포함된다.
도 4 를 참조로 하면, 삼원 Ⅲ/Ⅴ 반도체 물질의 층, 예컨대 InGaN 층 (20) 은 GaN 층 (16) 의 주요 표면 (17) (도 3) 상에서 에피택실하게 성장 또는 다르게는 형성될 수 있다. InGaN 층 (20) 은 실질적으로 결정질일 수 있고, InGaN 의 단일 결정에 의해 적어도 실질적으로 구성될 수 있다. InGaN 층 (20) 은 약 백 나노미터 (100 nm) 초과의 평균 최종 총 두께 T 를 가질 수 있다. 일부 구현예에서, 평균 최종 총 두께 T 는 약 백오십 나노미터 (150 nm) 초과, 또는 심지어 약 이백 나노미터 (200 nm) 초과일 수 있고, InGaN 층 (20) 의 임계 두께 미만일 수 있다.
InGaN 층 (20) 은 화학적 증기 증착 (CVD) 공정, 예컨대 금속유기 화학적 증기 증착 (MOCVD) 공정, 분자 빔 에피택시 (MBE) 공정, 또는 금속 할라이드 증기상 에피택시 (HVPE) 공정을 사용하여 GaN 층 (16) 의 주요 표면 (17) 상에 증착될 수 있다. InGaN 층 (20) 을 형성하는데 사용될 수 있는 HVPE 시스템 및 공정은 예를 들어, 상기 언급된 미국 특허 출원 공개 제 US 2009/0223442 A1 호 (2009 년 9 월 10 일 공개됨, 출원인: Arena et al.), 미국 가특허 출원 일련 번호 61/157,112 호 (2009 년 3 월 3 일 출원됨, 출원인: Arena et al.), 및 미국 특허 출원 일련 번호 12/894,724 호 (2010 년 9 월 30 일에 출원됨, 출원인: Bertram), 및 미국 가특허 출원 일련 번호 61/416,525 호 (2010 년 11 월 23 일 출원됨, 출원인: Arena et al.) 에 기재되어 있다.
InGaN 층 (20) 은 InxGa(1-x)N (식 중, x 는 약 0.05 이상임) 의 조성을 갖도록 형성될 수 있다. 일부 구현예에서, x 는 약 0.05 내지 약 0.10 일 수 있다. 다른 말로 하면, InGaN 층 (20) 내의 인듐 함량은 약 오 원자% (5 at%) 내지 약 십 원자% (10 at%) 일 수 있다.
GaN 층 (16) 은 대략 3.189 Å 의 이완된 (즉, 실질적으로 변형 없음) 평면-내 (즉, 성장 표면과 평행한 평면 내) 격자 파라미터를 가질 수 있고, InGaN 층 (20) 은 상응하는 % 의 인듐 함량에 따라, 이완된 평면-내 격자 파라미터를 가질 수 있다. 이전에 언급된 바와 같이, InGaN 층 (20) 은 7 at% 인듐 (즉, In0.07Ga0.93N) 의 경우 대략 3.21 Å 의 이완된 평면-내 격자 파라미터를 가질 수 있다. 부가적으로는, 이완된 평면-내 격자 파라미터를 추정하기 위해 도 1 의 그래프에서 제시된 바와 같이 y = 0.0027x + 3.1936 로 주어진 선의 방정식을 사용하면, InGaN 층 (20) 은 5 at% 인듐 (즉, In0 .05Ga0 .95N) 의 경우 대략 3.207 Å 의 이완된 평면-내 격자 파라미터, 및 10 at% 인듐 (즉, In0 .10Ga0 .90N) 의 경우 대략 3.220 Å 의 이완된 평면-내 격자 파라미터를 가질 수 있다.
일부 구현예에서, InGaN 층 (20) 과 GaN 층 (16) 사이의 이완된 격자 파라미터 비-부합은 GaN 층 (16) 의 이완된 평균 격자 파라미터의 약 0.5% 내지 약 1.0% 일 수 있다. 이완된 격자 파라미터 비-부합은 방정식 M = 100((a2 - a1)/a1) (식 중, M 은 이완된 격자 파라미터 비-부합이고, a1 은 GaN 층 (16) 의 이완된 평균 격자 파라미터이고, a2 는 InGaN 층 (20) 의 이완된 평균 격자 파라미터임) 을 사용하여 측정될 수 있다. 예를 들어, InGaN 층 (20) 이 5 at% 인듐을 포함하고 대략 3.207 Å 의 이완된 평면-내 격자 파라미터를 갖는 경우, InGaN 층 (20) 과 GaN 층 (16) 사이의 이완된 격자 파라미터 비-부합은 GaN 층 (16) 의 이완된 평균 격자 파라미터의 약 0.56% (즉, 0.56 = 100((3.207-3.189)/3.189)) 일 수 있다. InGaN 층 (20) 이 10 at% 인듐을 포함하고 대략 3.220 Å 의 이완된 평면-내 격자 파라미터를 갖는 경우, InGaN 층 (20) 과 GaN 층 (16) 사이의 이완된 격자 파라미터 비-부합은 GaN 층 (16) 의 이완된 평균 격자 파라미터의 약 0.97% 일 수 있다.
GaN 층 (16) 과 InGaN 층 (20) 의 이완된 격자 파라미터 사이의 비-부합 결과로서, InGaN 층 (20) 은 GaN 층 (16) 상에 격자 비-부합되어 성장할 것이다. 일반적으로, 격자 비-부합된 성장 (즉, InGaN 층 (20) 과 GaN 층 (16) 사이의 비-부합) 은, InGaN 층 (20) 에 저장된 변형 에너지가 InGaN 층 (20) 내의 부가적인 전위 (18') 의 핵생성을 야기할 변형 에너지보다 더 큰 경우 변형 이완으로 달성된다. 상기 격자 비-부합된 성장은 입방정계로 배열된 격자에 대해 일어나지만, GaN, InGaN, 및 AlGaN 과 같은 6 각형 격자 구조를 갖는 물질에 대해서는 더욱 복잡하다. 6 각형 층에서, 전위에 대한 용이한 영진면이 없을 수 있고, 그러므로, 핵생성 전위 전에 더욱 높은 변형 에너지가 InGaN 층 (20) 에 저장될 수 있다. 가소성 이완에 도달될 시, 이완은 InGaN 층 (20) 의 노출된 주요 표면 (22) 의 개질에 의해 발생할 수 있고, 이것은 이의 성장 표면이다. 성장 표면이 6 각형 결정 구조 내에 (0001) 평면을 포함하는 경우, 피트 결함 (30) 이 발생할 수 있다. 상기 피트 결함 (30) 이 전위 (18), (18') 근처 또는 정점에서 역 피라미드로서 (예를 들어, 스레딩 전위) 나타나고, 이하 V-피트 (30) 로서 불린다. InGaN 층 (20) 이 성장할 수록, V-피트 (30) 의 크기 또한 성장한다.
도 5 는 InGaN 층 (20) 내 V-피트 (30) 를 예증하는 간략화된 등측도법 도면이다. V-피트 (30) 는 InGaN 층 (20) 의 노출된 주요 표면 (22) 내로 확장되고, 이것은 InGaN 층 (20) 의 성장 표면이다. 성장 표면 (22) 상의 개방부의 6 각형 형상은 InGaN 물질의 6 각형 결정 구조로부터 야기된다. V-피트 (30) 은 V-피트 (30) 내의 InGaN 층 (20) 의 측벽 (24) (측면) 에 의해 정의되고, 이것은 V-피트 (30) 의 정점 (26) 으로부터 InGaN 층 (20) 의 노출된 주요 표면 (22) 까지 확장된다. 정점 (26) 은 InGaN 층 (20) 의 성장 동안 V-피트 (30) 가 기원하는 위치이다.
도 5 에서 제시되는 바와 같이, V-피트 (30) 은 피트 깊이 D 를 가지며, 이것은 V-피트 (30) 가 InGaN 층 (20) 내로 확장된 거리 (즉, InGaN 층 (20) 의 정점 (26) 으로부터 노출된 주요 표면 (22) 의 평면까지의 최단 거리) 이다. 부가적으로는, V-피트 (30) 는 피트 너비 W 를 가지며, 이것은 한 면 (측벽 (24) 과 노출된 주요 표면 (22) 사이의 교차점에 의해 정의됨) 에서 반대 면 (반대 측벽 (24) 과 노출된 주요 표면 (22) 사이의 교차점에 의해 정의됨) 까지의 InGaN 층 (20) 의 노출된 주요 표면 (22) 의 평면 내 V-피트 (30) 의 개방부를 가로지르는 거리이다. InGaN 층 (20) 내에 형성된 V-피트 (30) 의 피트 너비 W 는 예를 들어, 원자력 현미경 (Atomic Force Microscopy: AFM) 을 사용하여 측정될 수 있다. V-피트 (30) 는 일반적으로 고정비의 피트 너비 W 대 피트 깊이 D 를 가지며, 이것은 결정 구조의 특성 및 배향으로 인한 것이다. 그러므로, V-피트 (30) 의 피트 깊이 D 는 V-피트 (30) 의 측정된 피트 너비 W 에 근거하여 추정될 수 있다. 다른 말로는, 결정학적 고려사항 (예를 들어, (00010-00011) 과 (0001) 평면 사이의 각도) 으로부터, 피트 깊이 D 는 측정된 피트 너비 W 로부터 계산될 수 있다 (예를 들어, J.E. Northrup, L.T. Romano, J. Neugebauer, Appl . Phys . Lett . 74(6), 2319 (1999) 참조).
도 4 를 다시 참조하면, InGaN 층 (20) 은 GaN 층 (16) 내에서 및 InGaN 층 (20) 내로 확장되고, GaN 층 (16) 과 InGaN 층 (20) 사이의 계면에서 기원하고 InGaN 층 (20) 내로 확장되며, InGaN 층 (20) 내에서 기원 및 확장되는 전위 (18), (18') 을 포함할 수 있다. V-피트 (30) 는 임의의 이러한 전위 (18), (18') 로부터 야기될 수 있다. InGaN 층 (20) 과 GaN 층 (16) 사이의 계면에 근접한 정점 (26) 을 갖는 V-피트 (30) 는, InGaN 층 (20) 내 중간 위치에서 정점 (26) 을 갖는 V-피트 (30) 와 비교하여 비교적 크다 (즉, 더 큰 너비의 피트 너비 W 및 더 깊은 피트 깊이 D 를 갖는다).
일부 적용에서, InGaN 층 (20) 은 InGaN 층 (20) 이 GaN 층 (16) 상에서 성장된 후 추가 가공 및 소자 제작을 위해, 기저 GaN 층 (16) 으로부터 분리되어 또다른 기판으로 이송될 수 있다. 비교적 큰 V-피트 (30), 예컨대 InGaN 층 (20) 과 GaN 층 (16) 사이의 계면에 근접하여 기원하는 것들은, 이러한 공정에서 InGaN 층 (20) 이 이송된 후 InGaN 층 (20) 을 통해 적어도 실질적으로 전체적으로 확장된 홀을 야기할 수 있다. V-피트 (30) 은 또한 GaN 층 (16) 으로부터 InGaN 층 (20) 을 분리하고 InGaN 층 (20) 을 또다른 기판으로 이송하는데 사용되는 공정에 악영향을 줄 수 있다. InGaN 층 (20) 내 V-피트 (30) 의 존재는 InGaN 층 (20) 으로부터 형성되는 발광 다이오드 (LED) 에 악영향을 줄 수 있다. 예를 들어, V-피트 (30) 가 InGaN 층 (20) 의 전체 두께를 가로질러 확장되는 경우, V-피트 (30) 가 배치된 InGaN 층 (20) 의 일부를 포함하는 LED 소자의 다이오드 일부를 숏 아웃 (short out) 시켜, LED 소자가 작동불능이 되게 할 수 있다.
InGaN 층 (20) 내에 저장된 변형 에너지는 InGaN 층 (20) 의 평균 총 두께 T, 및 InGaN 층 (20) 내 인듐의 농도에 비례한다. 그러므로, 상이한 인듐 함량 및 InGaN 층 (20) 에 대한 평균 총 두께 T 에 있어 InGaN 층 (20) 내에 저장된 변형 에너지의 상대적 차이는 관계식 EE∝T(CIn) (식 중, EE 는 InGaN 층 (20) 내 탄성 에너지 (임의 단위) 이고, T 는 InGaN 층 (20) 의 평균 총 두께이고, CIn 는 원자% 로 표현되는 InGaN 층 (20) 내 인듐의 농도임) 을 사용하여 추정될 수 있다. 예를 들어, InGaN 층 (20) 이 백오십 나노미터 (150 nm) 의 평균 총 두께 T 및 8.5 at% 의 인듐 농도를 갖는 경우, InGaN 층 (20) 내의 탄성 에너지 EE 는 약 1,275 (1,275 = 150(8.5)) 일 수 있다. 그러나, InGaN 층 (20) 이 약 이백 나노미터 (200 nm) 의 평균 총 두께 T 및 9.0 at% 의 인듐 농도를 갖는 경우, InGaN 층 (20) 내의 탄성 에너지 EE 는 약 1,800 (1,800 = 200(9.0)) 일 수 있다.
그러므로, 비교적 얇은 InGaN 층 (20) 은 낮은 탄성 에너지를 가질 것이고, V-피트 (30) 가 없이 또는 거의 없이 성장될 수 있다. 그러나, 일부 적용을 위해서는, 비교적 두꺼운 InGaN 층 (20) 이 바람직할 수 있다. 따라서, 통상의 공정으로는, V-피트 (30) 는 비교적 두꺼운 InGaN 층 (20) 내에 존재하고, V-피트 (30) 는 InGaN 층 (20) 의 두게가 증가할수록 깊고 넓어진다.
본 발명의 구현예는 삼원 Ⅲ-니트라이드 물질의 층, 예컨대 InGaN 층 (20) 이 이원 Ⅲ-니트라이드 물질의 층, 예컨대 GaN 층 (16) 상에 형성되는 경우 형성되는 V-피트 (30) 의 크기를 감소시키는데 사용될 수 있다. 그러므로, 삼원 Ⅲ-니트라이드 물질의 층의 제시된 평균 총 두께에 있어, V-피트 (30) 는, 삼원 Ⅲ-니트라이드 물질의 층을 형성하기 위한 이전에 공지된 방법에 비해, 삼원 Ⅲ-니트라이드 물질의 층이 본원에 기재된 방법의 구현예에 따라 형성되는 경우 비교적 적은 피트 너비 및/또는 피트 깊이를 가질 수 있다.
이전에 언급된 바와 같이, InGaN 층 (20) 은 화학적 증기 증착 (CVD) 공정, 예컨대 금속유기 화학적 증기 증착 (MOCVD) 공정, 분자 빔 에피택시 (MBE) 공정, 또는 금속 할라이드 증기상 에피택시 (HVPE) 공정을 사용하여 GaN 층 (16) 의 주요 표면 (17) 상에 증착될 수 있다. 이러한 공정은 폐쇄된 챔버 (예를 들어, 증착 또는 반응 챔버) 내에서 수행될 수 있다. 기판 (10) 및 GaN 층 (16) 은 챔버 내에 제공될 수 있다. 챔버, 및 기판 (10) 및 GaN 층 (16) 은 약 500℃ 내지 약 1,000℃ 의 온도로 가열될 수 있다. 전구체 기체 혼합물은 챔버 내에 도입되거나 다르게는 제공된다. Ⅲ-니트라이드 반도체 물질을 형성하기 위해, 전구체 기체 혼합물은 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 선택된다. 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상은 Ⅲ-니트라이드 반도체 물질이 형성되게 되는 표면에 근접한 가열된 챔버 내에서 분해된다. 분해 시, 원소 종은 성장 표면 상에 정렬된 방식으로 증착 및 조합되어 Ⅲ-니트라이드 반도체 물질을 형성한다.
전구체 기체 혼합물은 임의로 부가적인 기체 또는 반응물, 예컨대 비활성 기체 (예를 들어, 질소) 또는 InGaN 층 (20) 내로 도펀트를 도입하는데 사용되는 반응물 종을 포함할 수 있다. 비제한적인 예로서, 실란 (SiH4) 이 N-유형 도펀트로서 도입될 수 있고, 마그네슘이 P-유형 도펀트로서 도입될 수 있다.
질소 전구체는 예를 들어, 암모니아 (NH3) 를 포함할 수 있다. 하나 이상의 그룹 Ⅲ 전구체는, 예를 들어, 트리메틸인듐 (TMI), 트리에틸인듐 (TEI), 및 트리에틸갈륨 (TEG) 중 하나 이상을 포함할 수 있다. 질소 전구체 및 하나 이상의 그룹 Ⅲ 전구체가 기체 및/또는 증기 (본원에서 사용되는 용어 "기체" 는 기체 및 증기를 모두 포함함) 로서 챔버 내에 존재할 수 있고, 전구체는 가공 동안 챔버를 통해 흐를 수 있다. 챔버는 가공 동안 진공하에 (즉, 챔버 내의 압력은 대기압 미만일 수 있음) 있을 수 있다.
본 발명의 구현예에 따르면, 전구체 기체 혼합물은 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있도록 하는 방식으로 형성될 수 있다. 질소 전구체 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 높은 비는, 비교적 낮은 부분압 비로 형성된 InGaN 층과 비교하는 경우 InGaN 층 (20) 내에 형성된 V-피트 (30) 를 비교적 적게 야기할 수 있다는 것이 발견되었다. 예를 들어, 도 5 를 다시 참조하면, 일부 구현예에 따르면, 본원에 기재된 바와 같이 형성된 InGaN 층 (20) 내 V-피트 (30) 의 평균 피트 너비 W 는 약 이백 나노미터 (200 nm) 이하, 또는 심지어 약 백오십 나노미터 (150 nm) 이하일 수 있다. 추가로, 이러한 구현예에서, InGaN 층 (20) 은 약 백 나노미터 (100 nm) 초과, 약 백오십 나노미터 (150 nm) 초과, 또는 심지어 약 이백 나노미터 (200 nm) 초과의 평균 총 두께 T (도 4) 를 가질 수 있다.
당업계에 알려진 바와 같이, 챔버 내 전구체의 부분압은 챔버를 통하는 전구체의 유속과 관련이 있다. 그러므로, 챔버 내 전구체의 부분압은 챔버를 통하는 전구체의 유속을 선택적으로 조절 및 맞춤으로써 선택적으로 조절 및 맞춰질 수 있다.
도 6 은 InGaN 층 (20) 의 각각의 증착 동안 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비의 상이한 범위에 대한 InGaN 층 (20) 내 탄성 에너지의 변동 함수로서 InGaN 층 (20) 내에 형성된 V-피트 (30) 의 평균 피트 너비 W 의 관찰된 변동을 나타내는 그래프이다. 이전에 언급된 바와 같이, InGaN 층 (20) 에 대한 상이한 인듐 함량 및 평균 총 두께 T 에 대해 InGaN 층 (20) 내에 저장된 변형 에너지의 상대적 차이는 관계식 EE∝T(CIn) (식 중, EE 는 InGaN 층 (20) 내 탄성 에너지 (임의 단위) 이고, T 는 InGaN 층 (20) 의 평균 총 두께이고, CIn 는 원자% 로 표현되는 InGaN 층 (20) 내 인듐의 농도임) 을 사용하여 추정될 수 있다. 도 6 의 탄성 에너지는 InGaN 층 (20) 의 평균 총 두께 T (나노미터) 에 InGaN 층 (20) 내 각각의 인듐의 농도를 곱하여 측정되었다.
도 6 의 차트 내 원은 증착 동안 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 3,071 내지 약 5,461 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 InGaN 층 (20) 에 상응한다. 반대로, 도 6 의 차트 내 삼각형은 증착 동안 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는, 본원에 기재된 방법의 구현예를 따른 공정을 사용하여 제조된 InGaN 층 (20) 에 상응한다. 도 6 의 경향선 (50) 은, 부분압 비가 상기 언급된 바와 같이 약 3,071 내지 약 5,461 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 샘플에 대해, 형성된 V-피트 (30) 의 측정된 피트 너비 W 와 InGaN 층 (20) 내의 탄성 에너지 사이의 관계식의 근사치를 계산한다. 유사하게는, 도 6 의 경향선 (52) 은, 부분압 비가 상기 언급된 바와 같이 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 샘플에 대해, 형성된 V-피트 (30) 의 측정된 피트 너비 W 와 InGaN 층 (20) 내의 탄성 에너지 사이의 관계식의 근사치를 계산한다. 도 6 의 차트에서 경향선 (50) 과 경향선 (52) 를 비교하여 볼 수 있듯이, InGaN 층 (20) 내에 임의의 주어진 탄성 에너지에 대해, V-피트 (30) 의 측정된 피트 너비 W 는, 부분압 비가 약 3,071 내지 약 5,461 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 샘플 내의 V-피트 (30) 의 측정된 피트 너비 W 에 비해 부분압 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 샘플에서 비교적 적다.
예로서, 도 6 의 수직선 (54) 는 1,800 의 탄성 에너지에서 위치하고, 약 이백 나노미터 (200 nm) 의 평균 총 두께 및 구 원자% (9 at%) 의 인듐 함량 (즉, 1,800 = 200(9)) 을 갖는 InGaN 층 (20) 에 상응할 수 있다. 도 6 의 차트에서 제시되는 바와 같이, 본원에 기재된 바와 같이 부분압 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 이러한 InGaN 층 (20) 은 약 백육십 나노미터 (160 nm) 의 피트 너비 W 를 갖는 V-피트 (30) 를 포함하는 것으로 예상될 수 있다. 반대로, 부분압 비가 약 3,071 내지 약 5,461 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 이러한 InGaN 층 (20) 은 약 이백육십 나노미터 (260 nm) 의 더 큰 피트 너비 W 를 갖는 V-피트 (30) 를 포함하는 것으로 예상될 수 있다. 또다른 예로서, 도 6 의 수직선 (56) 는 1,275 의 탄성 에너지에서 위치하고, 약 약 백오십 나노미터 (150 nm) 의 평균 총 두께 및 팔과 이분의 일 원자% (8.5 at%) 의 인듐 함량 (즉, 1,275 = 150(8.5)) 을 갖는 InGaN 층 (20) 에 상응할 수 있다. 도 6 의 차트에서 제시되는 바와 같이, 본원에 기재된 바와 같이 부분압 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 이러한 InGaN 층 (20) 은 백 나노미터 (100 nm) 미만의 피트 너비 W 를 갖는 V-피트 (30) 를 포함하는 것으로 예상될 수 있다. 반대로, 부분압 비가 약 3,071 내지 약 5,461 까지 확장된 범위 내에 있는 공정을 사용하여 제조된 이러한 InGaN 층 (20) 은 약 백칠십 나노미터 (170 nm) 의 더 큰 피트 너비 W 를 갖는 V-피트 (30) 를 포함하는 것으로 예상될 수 있다.
임의의 이론에 구애됨 없이, 현재 본원에 기재된 바와 같이 InGaN 층 (20) 의 성장 동안 비교적 높은 전구체 기체 비를 사용함으로써, 부가적인 InGaN 물질이 V-피트 (30) 내의 측벽 (24) 상에서 성장되는 속도가 부가적인 InGaN 물질이 노출된 주요 표면 (22) (성장 표면) 상에서 성장되는 속도에 비해 증가될 수 있어 비교적 작은 크기의 V-피트 (30) 를 산출한다고 믿어진다.
그러므로, 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상 (예를 들어, 약 5,600 내지 약 6,600) 이 되도록 전구체 기체 혼합물을 형성함으로써 본원에 기재된 방법의 구현예에 따라 제조된 InGaN 층 (20) (및 기타 삼원 Ⅲ-니트라이드 반도체 물질) 은, 낮은 전구체 비가 InGaN 층의 제조 동안 사용되는 이전에 공지된 공정에 비해 비교적 작은 V-피트 (30) 를 갖도록 형성될 수 있다.
예를 들어, 반도체 구조는 삼원 Ⅲ-니트라이드 물질, 예컨대 InGaN 층 (20) 을 포함하여 제조될 수 있다. InGaN 층 (20) 은 본원에 상기 기재된 방법을 사용하여 이원 Ⅲ-니트라이드 물질의 층, 예컨대 GaN 층 (16) 상에 InGaN 층 (20) 을 성장시킴으로써 제조될 수 있다. InGaN 의 완전하게 성장된 층 (20) 은 약 백 나노미터 (100 nm) 초과, 약 백오십 나노미터 (150 nm) 초과, 또는 심지어 약 이백 나노미터 (200 nm) 초과의 최종 평균 총 두께 T (도 4) 를 가질 수 있다. 최종 평균 총 두께 T 는 InGaN 층 (20) 의 임계 두께 미만일 수 있다. InGaN 층 (20) 은 오 원자% (5 at%) 이상의 인듐을 포함할 수 있고, 약 오 원자% (5 at%) 인듐 내지 약 십 원자% (10 at%) 인듐을 포함할 수 있다. InGaN 의 완전하게 성장된 층 (20) 과 GaN 층 (16) 사이의 이완된 격자 파라미터 비-부합은 GaN 층 (16) 의 이완된 평균 격자 파라미터의 약 0.5% 이상일 수 있고, GaN 층 (16) 의 이완된 평균 격자 파라미터의 약 0.5% 내지 약 1.0% 일 수 있다. InGaN 의 완전하게 성장된 층 (20) 은 약 이백 나노미터 (200 nm) 이하, 또는 심지어 약 백오십 나노미터 (150 nm) 이하의 평균 피트 너비 W (도 5) 를 갖는 복수의 V-피트 (30) 를 포함할 수 있다.
도 2 내지 5 를 참조하여 상기 기재된 구현예에서, 반도체 구조는 GaN 의 단일 기저 층 (16) 상의 InGaN 의 단일 층 (20) 을 포함한다. 그러나 본원에 기재된 방법은 또한, Ⅲ-니트라이드 물질의 복수의 층을 포함하는 반도체 구조를 제조하는데 사용될 수 있다. 예를 들어, 도 7 은 기판 (101), 및 Ⅲ-니트라이드 물질의 복수의 층을 포함하는 더미 (102) 를 포함하는 반도체 구조 (100) 을 예증한다. 기판 (101) 은 기판 (10) 과 관련하여 본원에 이전에 기재된 바와 같은 기판을 포함할 수 있다. 더미 (102) 는 이원 Ⅲ-니트라이드 물질의 복수의 층, 예컨대 GaN 층 (104), 및 삼원 Ⅲ-니트라이드 물질의 복수의 층, 예컨대 InGaN 층 (106) 을 포함할 수 있다. 도 7 에 제시되는 바와 같이, GaN 층 (104) 및 InGaN 층 (106) 은 서로에 대해 교대 방식으로 배치될 수 있어, GaN 의 각각의 층 (104) 이 InGaN 층 (106) 에 의해 또다른 GaN 층 (104) 으로부터 분리되게 될 수 있다.
GaN 의 각각의 층 (104) 은 이전에 기재된 GaN 층 (16) 과 실질적으로 유사할 수 있거나, 또는 동일한 방식으로 형성될 수 있다. 유사하게는, InGaN 의 각각의 층 (106) 은 이전에 기재된 InGaN 층 (20) 과 실질적으로 유사할 수 있거나, 또는 동일한 방식으로 형성될 수 있다. 도 7 의 구현예에서, 그러나, InGaN 층 (106) 은 이전에 기재된 InGaN 층 (20) 보다 비교적 얇을 수 있다. 제한이 아닌 예로서, GaN 의 각각의 층 (104) 및 InGaN 의 각각의 층 (106) 은 약 이 나노미터 (2 nm) 내지 약 삼십 나노미터 (30 nm) 의 층 두께를 가질 수 있다. 더미 (102) 는 그러나, 이전에 기재된 InGaN 층 (20) 과 유사한 최종 평균 총 두께 T 를 가질 수 있다. 예를 들어, 더미 (102) 는 약 백 나노미터 (100 nm) 초과, 약 백오십 나노미터 (150 nm) 초과, 또는 심지어 약 이백 나노미터 (200 nm) 초과의 최종 평균 총 두께 T 를 가질 수 있다.
도 7 에서 제시되는 바와 같이, 전위 (110) 은 GaN 층 (104) 및 InGaN 층 (106) 중 하나 이상을 통해 적어도 부분적으로 확장될 수 있다. 상기 전위 (110) 는 도 4 의 전위 (18), (18') 와 관련하여 이전에 기재된 전위를 포함할 수 있다. 부가적으로는, 이전에 기재된 V-피트 (30) 와 같이 V-피트 (112) 는 더미 (102) 내에 존재할 수 있다. 각각의 V-피트 (112) 는 이의 노출된 주요 표면 (103) (성장 표면) 으로부터 더미 (102) 내로 확장될 수 있고, 전위 (110) 에서 기원할 수 있는 정점 (108) 으로 확장될 수 있다. 도 7 에서 제시되는 바와 같이, V-피트 (112) 의 일부 이상은 복수의 교대 GaN 층 (104) 및 InGaN 층 (106) 을 통해 확장될 수 있다.
GaN 층 (104) 및 InGaN 층 (106) 은 GaN 층 (16) 및 InGaN 층 (20) 과 관련하여 이전에 기재된 바와 같이 형성될 수 있다. 특히, InGaN 의 각각의 층 (20) 은, 이전에 기재된 바와 같이, 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 내지 약 6,600 까지 확장된 범위 내에 있는 방식으로 제조된 전구체 기체 혼합물을 사용하여 반응 챔버에서 형성될 수 있다. 그 결과, V-피트 (112) 는 도 5 를 참조로 하여 이전에 기재된 바와 같은 비교적 작은 피트 너비 W 및/또는 피트 깊이 D 를 가질 수 있다.
본 발명의 부가적인 비제한적인 구현예가 이하에 기재된다.
구현예 1: 하기 단계를 포함하는, InGaN 의 제조 방법: 챔버 내에 GaN 층을 제공하는 단계; GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계: 및 InGaN 층을 약 백 나노미터 (100 nm) 초과의 평균 최종 두께로 성장시키는 단계. InGaN 층을 에피택실하게 성장시키는 단계는 하기 단계를 포함한다: 챔버 내에 전구체 기체 혼합물을 제공하는 단계; 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계; 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 GaN 층의 표면에 근접하여 분해되는 단계.
구현예 2: 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계가, 5,600 내지 6,600 으로 확장된 범위의 비가 되도록 전구체 기체 혼합물을 형성하는 것을 포함하는, 구현예 1 의 방법.
구현예 3: 평균 최종 두께를 InGaN 층의 임계 두께 미만이 되도록 선택하는 것을 추가로 포함하는, 구현예 1 의 방법.
구현예 4: GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계가, 할라이드 증기상 에피택시 (HVPE) 공정 또는 금속유기 증기상 에피택시 (MOVPE) 공정을 사용하여 GaN 층의 표면 상에 InGaN 층을 증착시키는 것을 포함하는, 구현예 1 내지 3 중 어느 하나의 방법.
구현예 5: InGaN 층을 약 100 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 약 백오십 나노미터 (150 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는, 구현예 1 내지 4 중 어느 하나의 방법.
구현예 6: InGaN 층을 약 150 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 약 이백 나노미터 (200 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는, 구현예 5 의 방법.
구현예 7: InGaN 층을 에피택실하게 성장시키는 단계가, InGaN 층이 InxGa(1-x)N (식 중, x 는 약 0.05 이상임) 의 조성을 갖도록 형성하는 것을 포함하는, 구현예 1 내지 6 중 어느 하나의 방법.
구현예 8: InGaN 층이 InxGa(1-x)N (식 중, x 는 약 0.05 이상임) 의 조성을 갖도록 형성하는 것이, InGaN 층이 InxGa(1-x)N (식 중, x 는 약 0.05 내지 약 0.10 임) 의 조성을 갖도록 형성하는 것을 포함하는 구현예 7 의 방법.
구현예 9: GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계가, InGaN 층과 GaN 층 사이의 이완된 격자 파라미터 비-부합이 GaN 층의 이완된 평균 격자 파라미터의 약 0.5% 내지 약 1.0% 가 되도록 InGaN 층을 형성하는 것을 추가로 포함하는, 구현예 1 내지 8 중 어느 하나의 방법
구현예 10: InGaN 층을 평균 최종 두께로 성장시키는 단계가, 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 InGaN 층 내에 복수의 V-피트를 형성하는 것을 추가로 포함하는, 구현예 1 내지 9 중 어느 하나의 방법.
구현예 11: 약 200 nm 이하의 평균 피트 너비를 갖는 복수의 V-피트를 형성하는 단계가, 약 백오십 나노미터 (150 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 형성하는 것을 포함하는, 구현예 10 의 방법.
구현예 12: 암모니아를 포함하도록 질소 전구체를 선택하는 것을 추가로 포함하는, 구현예 1 내지 11 중 어느 하나의 방법.
구현예 13: 트리메틸인듐 및 트리에틸갈륨을 포함하도록 하나 이상의 그룹 Ⅲ 전구체를 선택하는 것을 추가로 포함하는, 구현예 1 내지 12 중 어느 하나의 방법.
구현예 14: 하기 단계를 포함하는, 질소, 갈륨, 및 인듐 및 알루미늄 중 하나 이상을 포함하는 삼원 Ⅲ-니트라이드 물질의 제조 방법: 챔버 내에 이원 Ⅲ-니트라이드 물질을 제공하는 단계; 및 이원 Ⅲ-니트라이드 물질 상에 삼원 Ⅲ-니트라이드 물질의 층을 에피택실하게 성장시키는 단계. 삼원 Ⅲ-니트라이드 물질의 층의 에피택실한 성장은, 챔버 내에 전구체 기체 혼합물을 제공하는 단계 (상기 전구체 기체 혼합물은 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 포함함); 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및 챔버 내의 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 분해하는 단계를 포함한다. 방법은 추가로, 삼원 Ⅲ-니트라이드 물질의 층을 약 백 나노미터 (100 nm) 초과의 평균 최종 두께로 성장시키는 단계; 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질의 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 0.5% 이상이 되도록 삼원 Ⅲ-니트라이드 물질의 층을 형성하는 단계; 및 삼원 Ⅲ-니트라이드 물질의 층 내에 복수의 V-피트를 형성하는 단계 (상기 복수의 V-피트는 삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층이 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 가짐) 를 포함한다.
구현예 15: 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계가, 5,600 내지 6,600 으로 확장된 범위의 비가 되도록 전구체 기체 혼합물을 형성하는 것을 포함하는, 구현예 14 의 방법.
구현예 16: 인듐 갈륨 니트라이드를 포함하도록 삼원 Ⅲ-니트라이드 물질을 선택하는 것을 추가로 포함하는, 구현예 14 의 방법.
구현예 17: 삼원 Ⅲ-니트라이드 물질의 층의 임계 두께 미만이 되도록 평균 최종 두께를 선택하는 것을 추가로 포함하는, 구현예 14 내지 16 중 어느 하나의 방법.
구현예 18: 삼원 Ⅲ-니트라이드 물질의 층을 약 100 nm 초과의 평균 최종 두께로 성장시키는 단계가, 삼원 Ⅲ-니트라이드 물질의 층을 약 백오십 나노미터 (150 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는, 구현예 14 내지 17 중 어느 하나의 방법.
구현예 19: 삼원 Ⅲ-니트라이드 물질의 층을 약 150 nm 초과의 평균 최종 두께로 성장시키는 단계가, 삼원 Ⅲ-니트라이드 물질의 층을 약 이백 나노미터 (200 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는, 구현예 18 의 방법.
구현예 20: 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 0.5% 이상이 되도록 삼원 Ⅲ-니트라이드 물질의 층을 형성하는 단계가, 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 5% 이상이 되도록 삼원 Ⅲ-니트라이드 물질의 층을 형성하는 것을 포함하는, 구현예 14 내지 19 중 어느 하나의 방법.
구현예 21: 암모니아를 포함하도록 질소 전구체를 선택하는 것을 추가로 포함하는, 구현예 14 내지 20 중 어느 하나의 방법.
구현예 22: 트리메틸인듐 및 트리에틸갈륨을 포함하도록 2 개 이상의 그룹 Ⅲ 전구체를 선택하는 것을 추가로 포함하는, 구현예 14 내지 21 중 어느 하나의 방법.
구현예 23: InGaN 이 하기 단계를 포함하는 방법에 의해 형성되는, InGaN 을 포함하는 반도체 구조: 챔버 내에 GaN 층을 제공하는 단계; 및 GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계. InGaN 층의 에피택실한 성장은, 챔버 내에 전구체 기체 혼합물을 제공하는 단계; 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계; 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 GaN 층의 표면에 근접하여 분해되는 단계를 포함한다. 구현예 23 에서, InGaN 의 완전하게 성장된 층이 약 백 나노미터 (100 nm) 초과의 평균 최종 두께를 갖고; InGaN 의 완전하게 성장된 층과 GaN 층 사이의 이완된 격자 파라미터 비-부합이 GaN 층의 이완된 평균 격자 파라미터의 약 0.5% 이상이고; InGaN 의 완전하게 성장된 층이 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 포함한다.
구현예 24: InGaN 층이 구현예 1 내지 13 중 어느 하나에 따라 형성되는, 구현예 23 의 반도체 구조.
구현예 25: 삼원 Ⅲ-니트라이드 물질이 하기 단계를 포함하는 방법에 의해 형성되는, 질소, 갈륨, 및 인듐 및 알루미늄 중 하나 이상을 포함하는 삼원 Ⅲ-니트라이드 물질을 포함하는 반도체 구조: 챔버 내에 이원 Ⅲ-니트라이드 물질을 포함하는 기판을 제공하는 단계; 및 이원 Ⅲ-니트라이드 물질 상에 삼원 Ⅲ-니트라이드 물질의 층을 에피택실하게 성장시키는 단계. 삼원 Ⅲ-니트라이드 물질의 층의 에피택실한 성장은, 챔버 내에 전구체 기체 혼합물을 제공하는 단계 (상기 전구체 기체 혼합물은 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 포함함); 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및 챔버 내의 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 분해하는 단계를 포함한다. 구현예 24 에서, 삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층이 약 백 나노미터 (100 nm) 초과의 평균 최종 두께를 갖고; 삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질의 완전하게 성장된 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 약 0.5% 이상이고; 삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층이 약 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 포함한다.
구현예 26: 삼원 Ⅲ-니트라이드 물질의 층이 구현예 14 내지 22 중 어느 하나에 따라 형성되는, 구현예 25 의 반도체 구조.
구현예 27: 하기 단계를 포함하는, Ⅲ-니트라이드 물질의 층의 더미의 제조 방법: 챔버 내에 기판을 제공하는 단계; 및 챔버 내의 기판 상에 하나 이상의 GaN 층 및 복수의 InGaN 층을 에피택실하게 성장시키는 단계; 및 Ⅲ-니트라이드 물질의 층의 더미를 약 백 나노미터 (100 nm) 초과의 최종 평균 총 두께를 갖도록 형성하는 단계, 복수의 InGaN 층의 하나 이상의 InGaN 층의 에피택실한 성장은, 챔버 내에 전구체 기체 혼합물을 제공하는 단계; 하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계; 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 약 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및 하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 분해되어 하나 이상의 InGaN 층을 형성하는 단계를 포함한다.
상기 기재된 본 발명의 구현예는 이들 구현예가 특허청구범위 및 이의 법적 등가물의 범주에 의해 정의되어 있는 본 발명의 구현예의 단지 예이므로, 본 발명의 범주를 제한하고자 하는 것이 아니다. 임의의 동등한 구현예는 본 발명의 범주 내에 있는 것으로 의도된다. 게다가, 본원에 제시되고 기재된 것 외의 본 발명의 다양한 개질, 예컨대 기재된 요소의 대안적인 유용한 조합이 명세서로부터 당업자에게 명백해질 것이다. 이러한 변형은 또한 특허청구범위의 범주 내에 있는 것으로 의도된다.

Claims (15)

  1. InGaN 의 제조 방법에 있어서,
    챔버 내에 GaN 층을 제공하는 단계;
    하기 단계를 포함하는, GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계:
    챔버 내에 전구체 기체 혼합물을 제공하는 단계;
    하나 이상의 그룹 Ⅲ 전구체 및 질소 전구체를 포함하도록 전구체 기체 혼합물을 선택하는 단계;
    챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및
    하나 이상의 그룹 Ⅲ 전구체의 일부 이상 및 질소 전구체의 일부 이상이 GaN 층의 표면에 근접하여 분해되는 단계; 및
    InGaN 층을 백 나노미터 (100 nm) 초과의 평균 최종 두께 내지 InGaN 층의 임계 두께 미만으로 성장시키는 단계;를 포함하며,
    상기 GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계가, InGaN 층과 GaN 층 사이의 이완된 격자 파라미터 비-부합이 GaN 층의 이완된 평균 격자 파라미터의 0.5% 내지 1.0% 가 되도록 InGaN 층을 형성하는 것을 추가로 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 챔버 내의 질소 전구체의 부분압 대 하나 이상의 그룹 Ⅲ 전구체의 부분압의 비가 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계가, 5,600 내지 6,600 으로 확장된 범위의 비가 되도록 전구체 기체 혼합물을 형성하는 단계를 포함하는 방법.
  3. 제 1 항에 있어서, GaN 층의 표면 상에 InGaN 층을 에피택실하게 성장시키는 단계가, 할라이드 증기상 에피택시 (HVPE) 공정 또는 금속유기 증기상 에피택시 (MOVPE) 공정을 사용하여 GaN 층의 표면 상에 InGaN 층을 증착시키는 것을 포함하는 방법.
  4. 제 1 항에 있어서, InGaN 층을 100 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 백오십 나노미터 (150 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는 방법.
  5. 제 4 항에 있어서, InGaN 층을 150 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 이백 나노미터 (200 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는 방법.
  6. 제 1 항에 있어서, InGaN 층을 에피택실하게 성장시키는 단계가, InGaN 층이 InxGa(1-x)N (식 중, x 는 0.05 이상임) 의 조성을 갖도록 형성하는 것을 포함하는 방법.
  7. 제 6 항에 있어서, InGaN 층이 InxGa(1-x)N (식 중, x 는 0.05 이상임) 의 조성을 갖도록 형성하는 것이, InGaN 층이 InxGa(1-x)N (식 중, x 는 0.05 내지 0.10 임) 의 조성을 갖도록 형성하는 것을 포함하는 방법.
  8. 삭제
  9. 제 1 항에 있어서, InGaN 층을 100 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 백오십 나노미터 (150 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는 방법.
  10. 제 9 항에 있어서, InGaN 층을 150 nm 초과의 평균 최종 두께로 성장시키는 단계가, InGaN 층을 이백 나노미터 (200 nm) 초과의 평균 최종 두께로 성장시키는 것을 포함하는 방법.
  11. 제 1 항에 있어서, InGaN 층을 평균 최종 두께로 성장시키는 단계가, 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 InGaN 층 내에 복수의 V-피트를 형성하는 것을 추가로 포함하는 방법.
  12. 제 11 항에 있어서, 200 nm 이하의 평균 피트 너비를 갖는 복수의 V-피트를 형성하는 단계가, 백오십 나노미터 (150 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 형성하는 것을 포함하는 방법.
  13. 제 1 항에 있어서, 암모니아를 포함하도록 질소 전구체를 선택하는 것을 추가로 포함하는 방법.
  14. 제 1 항에 있어서, 트리메틸인듐 및 트리에틸갈륨을 포함하도록 하나 이상의 그룹 Ⅲ 전구체를 선택하는 것을 추가로 포함하는 방법.
  15. 질소, 갈륨, 및 인듐 및 알루미늄 중 하나 이상을 포함하는 삼원 Ⅲ-니트라이드 물질을 포함하는 반도체 구조로서, 삼원 Ⅲ-니트라이드 물질이 하기 단계를 포함하는 방법에 의해 형성되며:
    챔버 내에 이원 Ⅲ-니트라이드 물질을 포함하는 기판을 제공하는 단계; 및
    하기 단계를 포함하는, 이원 Ⅲ-니트라이드 물질 상에 삼원 Ⅲ-니트라이드 물질의 층을 에피택실하게 성장시키는 단계:
    전구체 기체 혼합물이 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 포함하도록 챔버 내에 전구체 기체 혼합물을 제공하는 단계;
    챔버 내의 질소 전구체의 부분압 대 2 개 이상의 그룹 Ⅲ 전구체의 부분압의 비가 5,600 이상이 되도록 전구체 기체 혼합물을 형성하는 단계; 및
    챔버 내의 질소 전구체 및 2 개 이상의 그룹 Ⅲ 전구체를 분해하는 단계;
    삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층이 백 나노미터 (100 nm) 초과의 평균 최종 두께를 갖고;
    삼원 Ⅲ-니트라이드 물질과 이원 Ⅲ-니트라이드 물질의 완전하게 성장된 층 사이의 이완된 격자 파라미터 비-부합이 이원 Ⅲ-니트라이드 물질의 이완된 평균 격자 파라미터의 0.5% 이상이고;
    삼원 Ⅲ-니트라이드 물질의 완전하게 성장된 층이 이백 나노미터 (200 nm) 이하의 평균 피트 너비를 갖는 복수의 V-피트를 포함하는 반도체 구조.
KR1020120012368A 2011-03-02 2012-02-07 Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조 KR101353978B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/038,920 2011-03-02
US13/038,920 US8148252B1 (en) 2011-03-02 2011-03-02 Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
FRFR1152038 2011-03-14
FR1152038A FR2972731B1 (fr) 2011-03-14 2011-03-14 Procédés de formation de matériaux semi-conducteurs iii/iv et structures semi-conductrices formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
KR20120100724A KR20120100724A (ko) 2012-09-12
KR101353978B1 true KR101353978B1 (ko) 2014-01-22

Family

ID=45722562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012368A KR101353978B1 (ko) 2011-03-02 2012-02-07 Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조

Country Status (6)

Country Link
EP (1) EP2495358A1 (ko)
JP (1) JP6016375B2 (ko)
KR (1) KR101353978B1 (ko)
CN (1) CN102683508B (ko)
SG (1) SG183608A1 (ko)
TW (1) TWI505330B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP6227134B2 (ja) * 2014-06-03 2017-11-08 シャープ株式会社 窒化物半導体発光素子
CN106169526B (zh) * 2016-08-29 2018-10-26 厦门市三安光电科技有限公司 一种氮化物发光二极管
US10991578B2 (en) * 2016-10-19 2021-04-27 Hexagem Ab Forming a planar surface of a III-nitride material
EP3340279A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Method for selective epitaxial growth of a group iii-nitride layer
CN109962117B (zh) * 2019-04-10 2023-03-28 临沂市安福电子有限公司 一种多重响应波段的半导体探测器
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
SE544829C2 (en) * 2021-04-29 2022-12-06 Henrik Pedersen Method for producing a film of a ternary or quaternary compound by ALD

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004524690A (ja) * 2001-02-27 2004-08-12 シービーエル テクノロジーズ インコーポレイテッド ハイブリッド成長システムと方法
JP2005526384A (ja) * 2002-03-25 2005-09-02 クリー インコーポレイテッド ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
US20070259502A1 (en) * 2006-05-05 2007-11-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
WO2008064077A2 (en) 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Methods for high volume manufacture of group iii-v semiconductor materials
KR20100075597A (ko) * 2007-10-04 2010-07-02 어플라이드 머티어리얼스, 인코포레이티드 금속­유기 화학기상증착 및 하이드라이드 기상 에피택시를 이용한 ⅲ­ⅴ 질화물 필름의 성장 중에 기생형 입자의 형성을 억제하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004524690A (ja) * 2001-02-27 2004-08-12 シービーエル テクノロジーズ インコーポレイテッド ハイブリッド成長システムと方法
JP2005526384A (ja) * 2002-03-25 2005-09-02 クリー インコーポレイテッド ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
US20070259502A1 (en) * 2006-05-05 2007-11-08 Applied Materials, Inc. Parasitic particle suppression in growth of III-V nitride films using MOCVD and HVPE

Also Published As

Publication number Publication date
TWI505330B (zh) 2015-10-21
SG183608A1 (en) 2012-09-27
TW201246295A (en) 2012-11-16
EP2495358A1 (en) 2012-09-05
JP2012182452A (ja) 2012-09-20
CN102683508B (zh) 2015-02-04
CN102683508A (zh) 2012-09-19
JP6016375B2 (ja) 2016-10-26
KR20120100724A (ko) 2012-09-12

Similar Documents

Publication Publication Date Title
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
KR101353978B1 (ko) Ⅲ/ⅴ 반도체 물질의 제조 방법, 및 상기 방법을 사용하여 제조된 반도체 구조
KR101416838B1 (ko) (Al,In,Ga,B)N의 전도도 제어 방법
US8975165B2 (en) III-V semiconductor structures with diminished pit defects and methods for forming the same
US20120187540A1 (en) Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
US8809101B2 (en) Semiconductor light emitting device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
TWI467635B (zh) 凹孔缺陷縮減之三五族半導體構造及形成此等構造之方法
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
US10665752B2 (en) Air void structures for semiconductor fabrication
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Huang Integration of III-nitride semiconductors with silicon technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7