JP5920609B2 - 半導体デバイス用の欠陥低減構造 - Google Patents

半導体デバイス用の欠陥低減構造 Download PDF

Info

Publication number
JP5920609B2
JP5920609B2 JP2014514939A JP2014514939A JP5920609B2 JP 5920609 B2 JP5920609 B2 JP 5920609B2 JP 2014514939 A JP2014514939 A JP 2014514939A JP 2014514939 A JP2014514939 A JP 2014514939A JP 5920609 B2 JP5920609 B2 JP 5920609B2
Authority
JP
Japan
Prior art keywords
substrate
layer
composition
intermediate layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014514939A
Other languages
English (en)
Other versions
JP2014522581A (ja
Inventor
パテル，ズービン・ピー
フン，トレイシー・ヘレン
タン，ジンソン
ロー，ワイ
ラマムーシー，アルン
Original Assignee
ケムトロン・リサーチ・リミテッド・ライアビリティ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケムトロン・リサーチ・リミテッド・ライアビリティ・カンパニー filed Critical ケムトロン・リサーチ・リミテッド・ライアビリティ・カンパニー
Publication of JP2014522581A publication Critical patent/JP2014522581A/ja
Application granted granted Critical
Publication of JP5920609B2 publication Critical patent/JP5920609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

［関連出願］
この国際出願は、２０１１年６月３０日に出願され、また「Defect Mitigation Structures for Semiconductor Devices」という発明の名称の米国特許出願第１３／１７２８８０号に対する優先権を主張するものであり、その米国特許出願の全体を引用することにより本明細書の一部をなすものとする。
発光デバイス、固体レーザ、パワーエレクトロニクスデバイス、並びに光学素子及び電子素子を組み込んだオンチップマイクロシステム等の光電子デバイスを含む、今日作製される大部分の半導体デバイスは、例えば、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）及び関連材料を含む化合物半導体を使用して製造される。このような製造に使用される関連材料としては、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、ＭｇドープＧａＮ、ＳｉドープＧａＮ、ＩｎＡｌＧａＮ合金、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、ＩｎＡｌＧａＡｓ合金、リン化アルミニウムインジウム（ＡｌＩｎＰ）、リン化アルミニウムガリウムインジウム（ＡｌＩｎＧａＰ）等が挙げられる。同じ材料の費用効率が高く高品質の単結晶バルク基板、例えばバルクＧａＮ基板がないため、これらのデバイスの圧倒的大多数は、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）及びシリコン（Ｓｉ）等の異種材料のバルク基板を使用する。
しかしながら、デバイスと異種基板材料との間の結晶学的特性、熱的特性及び化学特性の相違により、多くの場合、最終的に半導体デバイスの性能を損なう、デバイス膜における高い欠陥密度がもたらされる。これらの欠陥は、往々にして、例えば転位、空孔、置換、双晶、空隙、歪み関連の３次元（３Ｄ）島状成長、及び歪み緩和による過剰な表面粗さの形態である。
例えば、Ｃ軸配向したエピタキシャルＧａＮデバイス膜が、シリコン基板の（１１１）面上で成長していた。本明細書で用いる際の（１１１）面とは、結晶学において結晶格子における面の配向に対してミラー指数表記系で使用される指数（１１１）を有する面を指す。３つの垂直な格子軸によって定義されるシリコンの立方晶格子において、この面は、格子軸の各々における１単位、すなわち格子の３つの対角線上の角点によって形成される面と交差する。しかしながら、格子パラメータ及び熱膨張係数（ＣＴＥ）が非常に不整合であるためであるとともに、ガリウムとシリコンとの間の化学反応により、ＧａＮの堆積の前に、シリコン上に窒化アルミニウム（ＡｌＮ）核形成膜が通常必要である。ＡｌＮ核形成膜があっても、ＧａＮ膜は依然として１０９／ｃｍ２もの高い欠陥数を有する可能性がある。この高い欠陥数は、ＩＩＩ族窒化物半導体デバイス用の基板としてのシリコンのより広い使用を妨げる重要な問題の１つである。シリコン基板の採用により、従来の相補形金属酸化物半導体（ＣＭＯＳ）製造技術及びサプライチェーンを利用することで電子素子及びフォトニック素子の集積化が加速する。したがって、シリコン又はシリコン系基板におけるＩＩＩ族窒化物膜の欠陥問題を克服する必要がある。
したがって、シリコン系基板上のＩＩＩ族窒化物デバイスに関連する欠陥問題を克服する欠陥低減構造を組み込んだ方法及び半導体デバイスが長年にわたって必要とされているが未だ解決されていない。
この概要は、本発明の詳細な説明において更に記載される概念のうちの選択されたものを簡略化形式で紹介するように提供される。この概要は、請求項に記載の主題の重要な又は必須の発明の概念を特定するように意図されておらず、請求項に記載の主題の範囲を画定するようにも意図されていない。
本明細書に開示する方法及び半導体デバイスは、シリコン系基板の上に堆積したＩＩＩ族窒化物デバイスに関連する欠陥問題を克服する欠陥低減構造を組み込む、上述した必要に対処する。本明細書で用いるとき、「欠陥低減構造」という用語は、基板からデバイス層への材料特性の遷移、この遷移から発生する欠陥を押え込む（pin）物理的位置、及び基板からデバイス層への欠陥の伝播を防止するバリアを提供する半導体層を指す。本明細書に開示する半導体デバイスは、例えば完全な発光デバイス膜スタック又はパワーエレクトロニクスデバイス膜スタックを構築する様々な層を含む。本明細書に開示する半導体デバイスは、基板と、基板の上に配置された、ドープ又は非ドープＩＶ族合金の層の組合せを含む欠陥低減構造と、六方対称性を有する金属窒化物層と、欠陥低減構造の上に配置されたデバイス活性層とを備えている。基板は、例えばオフアクシスシリコン系基板であり、シリコン（Ｓｉ）と合金を形成するドーパント又は他の元素を有することがある。一例では、基板は、単結晶シリコン系基板である。他の例では、基板は、ドープシリコン、非ドープシリコン、シリコンの誘導体、及び組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金を含む。ＩＶ族合金の通常の例は、Ｓｉ０．９５Ｇｅ０．０５、炭化ケイ素（ＳｉＣ）、Ｓｉ０．９５Ｇｅ０．０５Ｃ０．０１等を含む。一実施の形態では、ＧａＮ系デバイスにおける用途では、基板は＜１１１＞配向である。また、２次元（２Ｄ）成長機構を支援し、後続する膜の３次元（３Ｄ）島状成長機構を回避するために、基板の提案される巨視的な方位差角は、例えば０度より大きく約１０度未満であるか、又は約１度から約５度である。これにより、膜上の島の数等の低い巨視的欠陥と、例えば約１０ｎｍ未満の表面粗さとが確保される。基板は、１０ｎｍ未満の表面粗さを有し、基板核形成層との接触領域における結晶学的対称性によって特徴付けられる。デバイス活性層は、ＩＩＩ族窒化物材料、例えば窒化ガリウム（ＧａＮ）系材料を含む。
本明細書に開示する方法及び半導体デバイスは、欠陥を閉じ込めるようにシリコン系基板の最上部の上で成長するエピタキシャル膜を更に含む。欠陥低減構造を構成するこれらのエピタキシャル膜を、例えば化学気相成長法（ＣＶＤ）又は同様のプロセスにより、例えば約３５０℃から約１１００℃の範囲の温度で成長させることができる。一実施の形態では、欠陥低減構造は、欠陥充足機能を備えた完全な実体を形成する種々の組成、厚さ、物理特性及び化学特性の下位層構造を備える。例えば、欠陥低減構造は、基板の上に配置された基板核形成層と、基板核形成層の上に配置された基板中間層と、基板中間層の上に配置された基板最上層と、基板最上層の上に配置されたデバイス核形成層と、デバイス核形成層の上に配置されたデバイス中間層と、デバイス中間層の上に配置されたデバイス最上層とを含む、１つ以上の欠陥低減層を含む。１つの例では、これらの欠陥低減層は、基板中間層は、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するドープ又は非ドープＩＶ族合金を含む層の組合せとすることができる。別の例では、欠陥低減層は、ドープ又は非ドープ金属窒化物、非金属窒化物、ＩＩＩ族窒化物及びこれらの物質の誘導体を含む。さらに、欠陥低減層は、様々な合金組成の層の上で成長する一定合金組成の層が低欠陥密度を有するように、金属不整合に起因して発生する欠陥が様々な合金組成の層に閉じ込められるように成長する。
基板中間層は、組成的に厚さ座標に沿って分散している。一実施の形態では、基板中間層の組成分布は、基板中間層組成における単一成分の分布に基づく。基板中間層における単一成分の分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含む。さらに、基板中間層の可変組成領域の各々における単一成分の分布は、急に、上昇する速度で、均一の速度で、又は低下する速度で変化する。別の実施の形態では、基板中間層の組成分布は、基板中間層組成における２つ以上の成分の分布に基づく。基板中間層におけるそれらの成分の分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含む。さらに、基板中間層の可変組成領域の各々における成分の分布は、急に、上昇する速度で、均一の速度で、又は低下する速度で変化する。
デバイス中間層は、組成的に厚さ座標に沿って分散している。一実施の形態では、デバイス中間層の組成分布は、デバイス中間層組成における単一成分の分布に基づく。デバイス中間層における単一成分の分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含む。さらに、デバイス中間層の可変組成領域の各々における単一成分の分布は、急に、上昇する速度で、均一の速度で、又は低下する速度で変化する。別の実施の形態では、デバイス中間層の組成分布は、デバイス中間層組成における２つ以上の成分の分布に基づく。デバイス中間層におけるそれらの成分の分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含む。さらに、デバイス中間層の可変組成領域の各々における成分の分布は、急に、上昇する速度で、均一の速度で、又は低下する速度で変化する。
基板中間層は、例えば、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金を含む。デバイス核形成層は、例えば、金属又は非金属窒化物化合物及び合金であって、格子六方対称性又はそれらの面のうちの１つに六方対称性がある化合物及び合金から構成される。デバイス核形成層は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）、（Ｓｉ１−ｘＧｅｘ）３Ｎ４、Ｇｅ３Ｎ４、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）又はそれらの誘導体を含む。デバイス中間層は、金属窒化物及び合金であって、格子六方対称性又はそれらの面のうちの１つに六方対称性がある化合物及び合金を含む。デバイス中間層は、例えば、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、ＡｌＩｎＧａＮ、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＩｎＮ、Ｓｉ−ＧａＮ、Ｓｉ−ＡｌＧａＮ、Ｓｉ−ＡｌＩｎＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＩｎＮ、Ｍｇ−ＧａＮ、Ｍｇ−ＡｌＧａＮ、Ｍｇ−ＡｌＩｎＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＩｎＮ、Ｇｅ−ＧａＮ、Ｇｅ−ＡｌＧａＮ、Ｇｅ−ＡｌＩｎＧａＮ及びそれらの誘導体のうちの１つ以上のものを含む。
１つの実施の形態において、基板核形成層の１つ以上の特性は、基板の特性と実質的に同じである。層の特性のうちの幾つかは、例えば、格子構造、格子パラメータ、化学反応性、熱膨張係数（ＣＴＥ）、熱伝導率、導電率等を含む。基板核形成層は、ドープ基板核形成層又は非ドープ基板核形成層のいずれかである。基板核形成層をドープするドーパントは、例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）等のうちの１つである。基板核形成層の厚さは、例えば約１０ｎｍから約１０００ｎｍの範囲である。基板核形成層は、基板に比較して実質的に同じの欠陥密度又は基板に比較して低い欠陥密度のいずれかによって更に特徴付けられる。
基板中間層は、ドープ基板中間層又は非ドープ基板中間層のいずれかである。基板中間層の厚さは、例えば約１０００ｎｍから５０００ｎｍの範囲である。基板中間層をドープするドーパントは、例えば、ホウ素、アルミニウム、リン、ヒ素等のうちの１つである。一実施の形態では、基板中間層の１つ以上の特性は、基板核形成層の１つ以上の層とは異なる。別の実施の形態では、基板最上層の組成は、基板中間層の最上面と実質的に同じである。基板最上層は、基板中間層に比較して低い欠陥密度によって特徴付けられる。基板最上層は、ドープ基板最上層又は非ドープ基板最上層のいずれかである。基板最上層をドープするドーパントは、例えば、ホウ素、アルミニウム、リン、ヒ素等のうちの１つである。基板最上層の厚さは、例えば約２００ｎｍから約２０００ｎｍの範囲である。
一実施の形態では、デバイス核形成層の１つ以上の特性は、基板最上層の１つ以上の特性と実質的に同じである。別の実施の形態では、デバイス核形成層の１つ以上の特性は、基板最上層の１つ以上の特性とは異なっている。デバイス核形成層は、高い欠陥密度又は低い欠陥密度のいずれかによって特徴付けられる。デバイス核形成層の厚さは、例えば約１０ｎｍから約５００ｎｍの範囲である。一実施の形態では、デバイス中間層の格子パラメータは、デバイス核形成層の格子パラメータと実質的に同じであるが、デバイス中間層の熱膨張係数（ＣＴＥ）は、デバイス核形成層の熱膨張係数（ＣＴＥ）とは異なる。デバイス中間層は、デバイス核形成層に比較して低い欠陥密度によって特徴付けられる。デバイス中間層の厚さは、例えば約１００ｎｍから約４０００ｎｍの範囲である。デバイス最上層の組成は、デバイス活性層の組成と一致する。デバイス最上層の格子パラメータ及び熱膨張係数は、デバイス中間層の格子パラメータ及び熱膨張係数とは異なる。デバイス最上層の厚さは、例えば約１００ｎｍから約１０００ｎｍの範囲である。
デバイス活性層が窒化ガリウム（ＧａＮ）を含む一実施の形態では、基板欠陥低減層の最上部の上に六方対称性を有する金属窒化物層が堆積して、デバイス中間層及びデバイス活性層を成長させるデバイス核形成層を形成する。欠陥低減層は、ＧａＮから構成されるデバイス最上層を含む。デバイス核形成層は、金属窒化物材料であって、例えば、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＧａＮ、Ｇｅ−ＡｌＮ及びＧｅ−ＡｌＧａＮ等の六方格子構造を含むか、又は体心立方窒化チタン（ＴｉＮ）の（１１１）面等のその格子面のうちの１つに六方対称性を有する、金属窒化物材料から構成されている。結晶学では、結晶格子又は結晶面は、その格子内又は格子面上のすべての原子が、格子又は対称面に対して垂直な軸を中心とする６０度の回転の後に同じタイプの原子の格子位置に合致する場合、六方対称性又は六方構造を有すると言われる。
また、本明細書では、欠陥低減構造を有する半導体デバイスを製造する方法を開示する。シリコンに基づく＜１１１＞配向基板が準備される。基板の上に欠陥低減構造が配置される。欠陥低減構造の上にデバイス活性層が配置される。一実施の形態では、欠陥低減構造は、基板の上に１つ以上の欠陥低減層を配置することによって製造される。欠陥低減構造は、基板の上に配置された基板核形成層、基板核形成層の上に配置された基板中間層、基板中間層の上に配置された基板最上層、基板最上層の上に配置されたデバイス核形成層、デバイス核形成層の上に配置されたデバイス中間層、及びデバイス中間層の上に配置されたデバイス最上層を含む。
上述した概要は、本発明の様々な実施形態の以下の詳細な説明とともに、添付の図面とともに読む場合によりよく理解される。本発明を例示する目的で、本発明の例示的な構成を図面に示す。しかしながら、本発明は、本明細書に開示される特定の方法及び構成要素に限定されない。
欠陥低減構造を備える半導体デバイスの概略構成を例示的に示す図である。 欠陥低減構造の欠陥低減層を例示的に示す図である。 欠陥低減構造の基板中間層の組成分布の例示的なプロファイルを示す図である。 欠陥低減構造の基板中間層の組成分布の例示的なプロファイルを示す図であり、基板中間層組成の分布は、基板中間層組成における２つ以上の成分の分布に基づく。 欠陥低減構造のデバイス中間層の組成分布の例示的なプロファイルを示す図である。 欠陥低減構造のデバイス中間層の組成分布の例示的なプロファイルを示し、デバイス中間層組成の分布は、デバイス中間層組成における２つ以上の成分の分布に基づく。 欠陥低減構造を含む半導体デバイスを製造する方法を示す図である。 基板上の基板欠陥低減層の堆積を例示的に示す図である。 基板欠陥低減層上のデバイス欠陥低減層の堆積を例示的に示す図である。 デバイス欠陥低減層上のデバイス活性層の堆積を例示的に示す図である。
図１は、欠陥低減構造１０２を備えた半導体デバイス１００の概略的な構成を例示的に示す。本明細書に開示する半導体デバイス１００は、基板１０１、欠陥低減構造１０２及びデバイス活性層１０３を備えている。欠陥低減構造１０２又は層は、デバイス活性層１０３の堆積の前に基板１０１の上に堆積する。欠陥低減構造１０２及びデバイス活性層１０３はともに、基板１０１の上でエピタキシャル成長させる。一実施形態では、デバイス活性層１０３は欠陥密度が低く、欠陥低減構造１０２は欠陥密度が高い。基板１０１−欠陥低減構造１０２の界面及び欠陥低減構造１０２−デバイス活性層１０３の界面における結晶学的対称性は、実質的に同じである。しかしながら、これらの３つの層１０１、１０２及び１０３の間の格子パラメータ及び熱膨張係数（ＣＴＥ）は異なる可能性がある。
基板１０１は、オフアクシスシリコン系基板１０１であり、Ｓｉと合金を形成するドーパント又は他の元素を有することができる。一例では、基板１０１は、単結晶シリコン系基板である。基板１０１は、例えばドープシリコン、非ドープシリコン、シリコンの誘導体、又は組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金を含む。ＩＶ族合金の通常の例は、Ｓｉ０．９５Ｇｅ０．０５、炭化ケイ素（ＳｉＣ）、Ｓｉ０．９５Ｇｅ０．０５Ｃ０．０１等を含む。一実施形態では、窒化ガリウム（ＧａＮ）系デバイスにおける用途では、基板１０１は＜１１１＞配向である。また、２次元（２Ｄ）成長機構、例えばファンデルメルヴェ（Van der Merwe）成長機構を支援し、後続する膜の３次元（３Ｄ）島状成長機構、例えばストランスキー−クラスタノフ（Stranski-Krastanov）成長機構を回避するために、基板１０１の巨視的な方位差角は、例えば、約０度より大きく約１０度未満であり、又は約１度から約５度である。これにより、低い巨視的欠陥、例えば膜の上の島の数と、約１０ｎｍ未満の表面粗さとが確保される。基板１０１は、１０ｎｍ未満の粗さを有し、図２に例示的に示すように、欠陥低減構造１０２の基板核形成層１０２ａとの界面領域における結晶学的対称性によって特徴付けられる。欠陥低減構造１０２は、図２の詳細な説明において開示するように、欠陥低減層１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ及び１０２ｆを含む。欠陥低減構造１０２の上に配置されたデバイス活性層１０３は、例えばＩＩＩ族窒化物材料を含む。
図２は、欠陥低減構造１０２の欠陥低減層１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ及び１０２ｆを例示的に示す。欠陥低減構造１０２は、本明細書では、基板核形成層１０２ａと呼ぶ基板欠陥低減（ＤＭ）核形成層１０２ａと、本明細書では基板中間層１０２ｂと呼ぶ基板ＤＭ中間層１０２ｂと、本明細書では基板最上層１０２ｃと呼ぶ基板ＤＭ最上層１０２ｃと、本明細書ではデバイス核形成層１０２ｄと呼ぶデバイスＤＭ核形成層１０２ｄと、本明細書ではデバイス中間層１０２ｅと呼ぶデバイスＤＭ中間層１０２ｅと、本明細書ではデバイス最上層１０２ｆと呼ぶデバイスＤＭ最上層１０２ｆとを備えている。これらの欠陥低減層１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ及び１０２ｆは、基板１０１の上でエピタキシャル成長させる。
基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃとも呼ぶ、基板核形成層１０２ａ、基板中間層１０２ｂ及び基板最上層１０２ｃを、化学気相成長技法を用いて、それらの組成に応じて、例えば約５００℃から約１３００℃の温度範囲でエピタキシャル成長させることができる。デバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆとも呼ぶデバイス核形成層１０２ｄ、デバイス中間層１０２ｅ及びデバイス最上層１０２ｆを、有機金属化学気相成長法又はスパッタリング技法を用いて例えば約５００℃から約１２００℃の温度範囲でエピタキシャル成長させることができる。基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃとデバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆとの間で成長技法が異なるため、それらを、図８Ａ及び図８Ｂの詳細な説明において開示するように異なるプロセスを用いて成長させなければならず、通常、これらの成長プロセスの間に洗浄ステップが伴う。
基板核形成層１０２ａの１つ以上の特性は、基板１０１の１つ以上の特性と実質的に同じである。例えば、基板核形成層１０２ａは、基板１０１と同じ組成、格子パラメータ及び熱膨張係数（ＣＴＥ）を有することができ、通常、基板１０１と比較して欠陥密度が実質的に同じであるか又ははより低い。基板核形成層１０２ａは、後続するエピタキシャル層１０２ｂ、１０２ｃ等を成長させる調整された表面を提供するとともに基板１０１の材料特徴を拡張するように設けられている。例えば、使用される基板１０１がシリコンである場合、基板核形成層１０２ａはシリコンから構成されている。基板核形成層１０２ａもまた、ドープしない、すなわち低導電率とすることができるか、又は高導電率及びおそくは高熱伝導率を達成するようにドープすることができる。基板核形成層１０２ａ用の通常のドーパントは、例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）等を含む。基板核形成層１０２ａの厚さ範囲は、例えば約１０ｎｍから約１０００ｎｍ、又は例えば約１００ｎｍから約５００ｎｍである。
基板中間層１０２ｂの１つ以上の特性は、基板核形成層１０２ａの１つ以上の特性とは異なる。例えば、基板中間層１０２ｂは、基板核形成層１０２ａとは異なる格子パラメータ及び熱膨張係数（ＣＴＥ）と、その厚さ全体にわたって変化する組成及び欠陥密度を有することができる。通常、基板中間層１０２ｂは、基板核形成層１０２ａより高い欠陥密度によって特徴付けられる。基板中間層１０２ｂはまた、下位構造を有することも可能である。一例としてシリコン（Ｓｉ）基板１０１を考慮すると、基板核形成層１０２ａはＳｉを含み、基板中間層１０２ｂは、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金材料系から選択される。基板中間層１０２ｂもまた、低導電率を提供するようにドープしないか、又は高導電率及びおそらくは高熱伝導率を達成するようにドープすることができる。基板中間層１０２ｂに対する通常のドーパントは、例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）等を含む。基板中間層１０２ｂの通常の厚さ範囲は、例えば約１０００ｎｍから約５０００ｎｍ、又は例えば約２０００ｎｍから約４０００ｎｍである。基板中間層１０２ｂは、特性、例えば基板核形成層１０２ａと基板最上層１０２ｃとの間の格子パラメータの遷移を提供し、欠陥、例えば転位を閉じ込める欠陥充足を提供し、欠陥が基板最上層１０２ｃまで伝播しないようにする。
基板最上層１０２ｃの組成は、基板中間層１０２ｂの最上層の組成と実質的に同じである。一実施形態では、基板最上層１０２ｃは、基板中間層１０２ｂの表面と同じ組成、格子パラメータ及び熱膨張係数（ＣＴＥ）を有している。基板最上層１０２ｃは、通常、基板中間層１０２ｂと比較して低い欠陥密度によって特徴付けられる。基板中間層１０２ｂがＩＶ族合金材料系Ｓｉ１−ｘＧｅｘＣｙ（ｘ＝ｘ１及びｙ＝ｙ１）から選択される例では、基板最上層１０２ｃの組成は、例えばＳｉ１−ｘＧｅｘ１Ｃｙ１である。基板最上層１０２ｃもまた、低導電率を提供するようにドープしないか、又は高導電率及びおそらくは高熱伝導率を達成するようにドープすることができる。基板最上層１０２ｃ用の通常のドーパントは、例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）等を含む。基板最上層１０２ｃの通常の厚さ範囲は、例えば約２００ｎｍから約２０００ｎｍ、又は約３００ｎｍから約１０００ｎｍである。
一実施形態では、デバイス核形成層１０２ｄの１つ以上の特性は、基板最上層１０２ｃの１つ以上の特性と実質的に同じである。別の実施形態では、デバイス核形成層１０２ｄの１つ以上の特性は、基板最上層１０２ｃの１つ以上の特性とは異なっている。例えば、デバイス核形成層１０２ｄは、格子パラメータは基板最上層１０２ｃと同じであるが、熱膨張係数（ＣＴＥ）は基板最上層１０２ｃとは異なっている。デバイス核形成層１０２ｄは、ＩＶ族合金から構成される基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃの材料系と、窒化物系であるデバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆの材料系との間の遷移を提供する。デバイス核形成層１０２ｄはまた、基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃとデバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆとの化学反応を最小限にする。
デバイス核形成層１０２ｄ及び基板最上層１０２ｃを、同じか又は異なる材料系から構成することができる。デバイス核形成層１０２ｄの基板最上層１０２ｃとの相互拡散等の原子混合がある可能性がある。デバイス核形成層１０２ｄを、選択される材料及びプロセス条件に応じて、例えば約１×１０１０／ｃｍ２程度の高い欠陥密度か、又は約１×１０８／ｃｍ２程度の低い欠陥密度によって特徴付けることができる。ＩＩＩ族窒化物デバイスでの用途に対して、デバイス核形成層１０２ｄは、例えば、金属窒化物及び非金属窒化物であって、ＡｌＮ、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４等の六方晶対称性を有する金属窒化物及び非金属窒化物、又はそれらの格子面のうちの１つにおける六方対称性を有する金属窒化物及び非金属窒化物、例えば（Ｓｉ１−ｘＧｅｘ）３Ｎ４、ＴｉＮ等を含む。デバイス核形成層１０２ｄの通常の厚さは、例えば約１０ｎｍから約５００ｎｍ又は例えば約２０ｎｍから約３００ｎｍである。
デバイス中間層１０２ｅは、格子パラメータはデバイス核形成層１０２ｄのものと実質的に同じであるが、熱膨張係数（ＣＴＥ）はデバイス核形成層１０２ｄとは異なる可能性がある。デバイス核形成層１０２ｄ及びデバイス中間層１０２ｅは、同じ材料系からであるか又は異なる材料系からであり得る。デバイス中間層１０２ｅは、通常、デバイス核形成層１０２ｄより欠陥密度が低い。デバイス中間層１０２ｅはまた、又は下位構造を有することができる。例えば、窒化ガリウム（ＧａＮ）デバイスの場合、デバイス中間層１０２ｅは、ＡｌＮ、ＴｉＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、Ｓｉ−ＡｌＧａＮ等を含む。デバイス中間層１０２ｅの通常の厚さ範囲は、例えば約１００ｎｍから約４０００ｎｍ、又は例えば約２００ｎｍから約２０００ｎｍである。
デバイス最上層１０２ｆは、格子パラメータ及び熱膨張係数（ＣＴＥ）がデバイス中間層１０２ｅとは異なる。デバイス最上層１０２ｆを、第１のデバイス欠陥低減層１０２ｄであるデバイス核形成層１０２ｄと同じ材料から構成することができる。このため、デバイス最上層１０２ｆ及びデバイス中間層１０２ｅは、異なる材料系からであり得る。一例としてデバイスがＧａＮ系である場合、デバイス最上層１０２ｆはＧａＮであるべきである。デバイス最上層１０２ｆの通常の厚さ範囲は、例えば約１００ｎｍから約１０００ｎｍ、又は例えば約２００ｎｍから約５００ｎｍである。一実施形態では、デバイス最上層１０２ｆの組成はデバイス活性層１０３の組成と一致する。
図３は、欠陥低減構造１０２の基板中間層１０２ｂの組成分散の例示的なプロファイルを示す。図３は、厚さ座標に沿った基板中間層組成の分布を示す。基板中間層１０２ｂの組成分布は、ＩＶ族合金の成分のうちの１つ、例えば、Ｓｉ１−ｘＧｅｘＣｙにおけるｘ若しくはｙ、又はドーパント、例えばホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）等の分布に基づくことができる。通常、組成分布は、可変組成領域３０６及び一定組成領域３０７を有している。可変−一定組成対３０６及び３０７の実際の数は異なる可能性がある。例えば、基板中間層１０２ｂの組成分布は、１つの可変−一定組成対３０６及び３０７又は５つの可変−一定組成対３０６及び３０７を含む。図３は、３つの可変−一定組成対を示すが、このような１つの対（中央の対）のみに参照符号３０６及び３０７が付されている。各領域３０６又は３０７の厚さは独立して変化することができる。可変−一定組成対３０６及び３０７の総数もまた独立して変化することができる。一例では、可変−一定組成領域３０６及び３０７の第１の対では、各々、厚さがそれぞれ約１００ｎｍ及び約２００ｎｍであり、可変−一定組成領域３０６及び３０７の第２の対では、各々、厚さがそれぞれ約２００ｎｍ及び約０ｎｍであり、可変−一定組成領域３０６及び３０７の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
様々な一定組成領域３０７の組成は相関していない可能性がある。例えば、第１の一定組成領域３０７は、約１％のドーパントホウ素（Ｂ）を有し、第２の一定組成領域３０７は約２％のホウ素（Ｂ）を有し、第３の一定組成領域３０７は、約０．５％ホウ素（Ｂ）を有する、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、可変組成領域３０６における組成を変更する種々の方式を使用する。標識３０１は、組成が、領域３０６の幅に対して、例えば、或る特定の厚さに対して一定のままであり、かつ別の一定組成値まで急に増加する方式を示す。標識３０２は、組成が、一定値に達するまで、増加する速度又は指数関数的な速度で上昇する方式を示す。標識３０３は、組成が一定値まで線形に増加する方式を示す。標識３０４は、組成が、一定値に達するまで低下する速度で増加する方式を表す。標識３０５は、組成が一定値まで急にはね上がる方式を示す。各可変―一定組成対３０６及び３０７における組成変化に対するこれらの方式３０１、３０２、３０３、３０４及び３０５は独立している。例えば、第１の可変組成領域３０６は方式３０１に従い、第２の可変組成領域３０６は方式３０２に従い、第３の可変組成領域３０６は方式３０３に従う、等である。
基板中間層１０２ｂの可変組成領域３０６における組成分布を目標とする技法は、例えば、可変組成領域３０６を成長させるのに使用される前駆体の比、成長チャンバのハードウェア構成とともに、膜成長条件、例えば温度及び圧力を制御することを含む。例えば、組成の急な変化を達成するために、変更される組成の特定の成分の流速を制御する質量流量コントローラ（ＭＦＣ）を、急に閉鎖するか又は開放することができる。同様に、組成値の一定速度又は変化する速度での連続した増加を達成するために、質量流量コントローラを、事前プログラムされた方法で徐々に開放するか又は閉鎖することができる。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、基板中間層１０２ｂの組成値が可変組成領域３０６で減少する種々の方式を使用する。標識３０８は、組成が、或る特定の厚さに対して、例えば幅３０６に対して一定のままであり、かつ別の一定組成値まで急に減少する方式を示す。標識３０９は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識３１０は、組成が一定値まで線形に減少する方式を示す。レベル３１１は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識３１２は、組成が一定値まで急に降下する方式を示す。基板中間層１０２ｂの可変組成領域３０６における組成分布を目標とする技法は、例えば、可変組成領域３０６を成長させるのに使用される前駆体の比、成長チャンバのハードウェア構成とともに、膜成長条件、例えば温度及び圧力を制御することを含む。例えば、組成の急な変化を達成するために、変更される組成の特定の成分の流速を制御する質量流量コントローラ（ＭＦＣ）を、急に閉鎖するか又は開放することができる。同様に、組成値の一定速度又は変化する速度での連続した減少を達成するために、質量流量コントローラを、事前プログラムされた方法で徐々に開放するか又は閉鎖することができる。
通常、各一定組成領域３０７は、一定の物理パラメータ、例えば格子パラメータ、熱膨張係数（ＣＴＥ）、熱伝導率及び導電率を有している。しかしながら、各可変組成領域３０６では、これらのパラメータのうちの少なくとも１つが可変組成領域３０６の厚さを横切って変化する。可変組成領域３０６における物理パラメータの変化の程度は相関していない。通常、可変組成領域３０６における欠陥密度は、一定組成領域３０７の欠陥密度より高い。
図４は、欠陥低減構造１０２の基板中間層１０２ｂの組成分布の例示的なプロファイルを示し、そこでは、基板中間層組成の分布は、基板中間層組成における２つ以上の成分の分布に基づく。この実施形態では、基板中間層１０２ｂの組成分布は、底部から最上部までのＩＶ族合金における２つ以上の成分の分布に基づく。例示的な例として、図４の組成Ａはヒ素（Ａｓ）の分布に基づき、組成Ｂは、Ａｓ−Ｓｉ１−ｘＧｅｘＣｙ合金における「ｘ」に基づく。組成Ａは、通常、可変組成領域４０６及び一定組成領域４０７を有している。可変−一定組成対４０６及び４０７の実際の数は異なる可能性がある。例えば、組成分布は、１つの可変−一定組成対４０６及び４０７又は５つの可変−一定組成対４０６及び４０７を含む。図４は、組成Ａに対する３つの可変−一定組成対を示すが、このような１つの対（中央の対）のみに参照符号４０６及び４０７が付されている。各領域、例えば４０６又は４０７の厚さは、独立して変化することができる。可変−一定組成対４０６及び４０７の総数もまた独立して変化することができる。一例として、可変−一定組成領域４０６及び４０７の第１の対では、各々、厚さがそれぞれ約１００ｎｍ及び約２００ｎｍであり、可変−一定組成領域４０６及び４０７の第２の対では、各々、厚さがそれぞれ約２００ｎｍ及び約０ｎｍであり、可変−一定組成領域４０６及び４０７の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
様々な一定組成領域４０７の組成は相関していない可能性がある。例えば、第１の一定組成領域４０７は約１％のドーパントヒ素（Ａｓ）を有し、第２の一定組成領域４０７は約２％のヒ素（Ａｓ）を有し、第３の一定組成領域４０７は約０．９％のヒ素（Ａｓ）を有する、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、組成Ａの可変組成領域４０６における組成を増加させる種々の方式を使用する。標識４０１は、組成が、或る特定の厚さに対して、例えば４０６の厚さに対して一定のままであり、かつ別の一定組成値まで急に増加する方式を示す。標識４０２は、組成が、一定値に達するまで上昇する速度又は指数関数的な速度で増加する方式を示す。標識４０３は、組成が一定値まで線形で増加する方式を示す。標識４０４は、組成が、一定値に達するまで低下する速度で増加する方式を示す。標識４０５は、組成が一定値まで急に跳ね上がる方式を示す。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、基板中間層１０２ｂの組成値が組成Ａの可変組成領域４０６において減少する種々の方式を使用する。標識４０８は、組成が一定厚さに対して、例えば幅４０６に対して一定のままであり、かつ別の一定組成値まで急に減少する方式を示す。標識４０９は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識４１０は、組成が一定値まで線形に減少する方式を示す。標識４１１は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識４１２は、組成が一定値まで急に降下する方式を示す。組成Ａの各可変−一定組成対４０６及び４０７における組成変化の方式、例えば４０１、４０２、４０３、４０４、４０５、４０８、４０９、４１０、４１１及び４１２は独立している。例えば、第１の可変組成領域４０６は方式４０１に従い、第２の可変組成領域４０６は方式４０３を有し、第３の可変組成領域４０６は方式４１１を有する、等である。
組成Ａと同様に、組成Ｂは、通常、可変組成領域４１８及び一定組成領域４１９を有している。可変−一定組成対４１８及び４１９の数は異なる可能性がある。例えば、組成分布は、１つの可変−一定組成対４１８及び４１９又は５つの可変−一定組成対４１８及び４１９を含む。図４は、組成Ｂに対して３つの可変−一定組成対を示すが、このような１つの対（中央の対）にのみ、参照符号４１８及び４１９が付されている。各領域、例えば４１８又は４１９の厚さは、独立して変化することができる。可変−一定組成対４１８及び４１９の総数もまた、独立して変化することができる。例として、可変−一定組成領域４１８及び４１９の第１の対では、各々、厚さがそれぞれ１００ｎｍ及び２００ｎｍであり、可変−一定組成領域４１８及び４１９の第２の対では、各々、厚さがそれぞれ約２００ｎｍ及び０ｎｍであり、可変−一定組成領域４１８及び４１９の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
様々な一定組成領域４１９の組成は相関していない可能性がある。例えば、基板中間層１０２ｂがＳｉ１−ｘＧｅｘＣｙに基づく場合、第１の一定組成領域４１９はｘ＝０．３を有し、第２の一定組成領域４１９はｘ＝０．１５を有し、第３の一定組成領域４１９はｘ＝０．０５有する、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、組成が組成Ｂの可変組成領域４１８において増加する種々の方式を使用する。例えば、標識４１３は、組成が、或る特定の厚さに対して、例えば４１８の幅に対して一定のままであり、かつ別の一定組成値まで急に増加する方式を示す。標識４１４は、組成が、一定値に達するまで上昇する速度又は指数関数的な速度で上昇する方式を示す。標識４１５は、組成が一定値まで線形に増加する方式を示す。標識４１６は、組成が、一定値に達するまで低下する速度で増加する方式を示す。標識４１７は、組成が一定値まで急に跳ね上がる方式を示す。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、基板中間層１０２ｂの組成値が組成Ｂの可変組成領域４１８において減少する種々の方式を採用する。例えば、標識４２０は、組成が或る特定の厚さに対して、例えば４１８の幅に対して一定のままであり、かつ別の一定組成値まで急に減少する方式を示す。標識４２１は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識４２２は、組成が一定値まで線形に減少する方式を示す。標識４２３は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識４２４は、組成が一定値まで急に降下する方式を示す。組成Ｂの可変−一定組成対４１８及び４１９の各組における組成変化の方式、例えば４１３、４１４、４１５、４１６、４１７、４２０、４２１、４２２、４２３及び４２４は独立している。例えば、第１の可変組成領域４１８は方式４１３に従い、第２の可変組成領域４１８は方式４２１に従い、第３の可変組成領域４１８は方式４２４に従う、等である。
組成Ａ及びＢの変化は、相関している場合もあれば相関していない場合もある。例えば、組成Ａはヒ素（Ａｓ）の分布に基づき、組成ＢはＡｓ−Ｓｉ１−ｘＧｅｘＣｙ合金における「ｘ」に基づくと考える。この例では、ヒ素（Ａｓ）及びｘの分布は完全に独立している。しかしながら、組成Ａが「ｙ」、すなわち合金における炭素の濃度を表す場合、「ｘ」の変化は、炭素の最大溶解度に影響を与え、そのため、「ｙ」の値に対して上限を課す。また、組成Ａ及び組成Ｂの変化が発生する領域は相関している場合もあれば相関してない場合もある。例えば、組成Ａは或る特定の領域で変化するが、組成Ｂはその領域で一定のままであり、別の領域ではその逆である。組成Ａ及び組成Ｂそれぞれにおける可変−一定組成対４０６、４０７及び４１８、４１９の各組の厚さは、同じである場合もあれば同じでない場合もある。例えば、組成Ａ及びＢが領域４０６及び４１８において幾分かオーバラップする場合であっても、組成Ａの第１の可変組成領域４０６は、厚さが約２００ｎｍであり、組成Ｂの第１の可変組成領域４１８は、厚さが約５０ｎｍである。
通常、層の物理パラメータ、例えば格子パラメータ、熱膨張係数（ＣＴＥ）、熱伝導率及び導電率は、組成元素のうちの少なくとも１つが変化する場合に変化する可能性があり、これらのパラメータは、層の組成元素が変化しないままである場合にのみ一定のままである。通常、各一定組成領域４０７又は４１９は、一定の物理パラメータ、例えば格子パラメータ、ＣＴＥ、熱伝導率及び導電率を有している。しかしながら、各可変組成領域４０６又は４１８では、これらのパラメータのうちの少なくとも１つがその可変組成領域４０６又は４１８を横切って変化する。可変組成領域４０６及び４１８における物理パラメータの変化の程度は相関していない。通常、欠陥密度は、組成Ａ又は組成Ｂのいずれかが変化するいかなる領域においても高く、組成Ａ及び組成Ｂがともに一定のままである領域では低い。
図５は、底部から最上部までの欠陥低減構造１０２のデバイス中間層１０２ｅの組成分布の例示的なプロファイルを示す。図５は、厚さ座標に沿ったデバイス中間層組成の分布を示す。一実施形態では、デバイス中間層組成の分布は、デバイス中間層組成における単一成分の分布に基づく。例えば、デバイス活性層１０３が窒化ガリウム（ＧａＮ）系である場合、デバイス中間層１０２ｅは、例えばＡｌＧａＮを含み、図５に提示する組成分布は、アルミニウム（Ａｌ）の分布に基づくことができる。通常、組成分布は、可変組成領域５０６及び一定組成領域５０７を有している。可変−一定組成対５０６及び５０７の数は異なる可能性がある。例えば、組成分布は、１つの可変−一定組成対５０６及び５０７又は５つの可変−一定組成対５０６及び５０７を含む。図５は、３つの可変−一定組成対を示すが、このような１つの対（中央の対）にのみ参照符号５０６及び５０７が付されている。各領域５０６又は５０７の厚さは独立して変化することができる。可変−一定組成対５０６及び５０７の総数もまた、独立して変化することができる。例として、可変−一定組成領域５０６及び５０７の第１の対では、各々、厚さがそれぞれ約１００ｎｍ及び約２００ｎｍであり、可変−一定組成領域５０６及び５０７の第２の対では、各々、厚さがそれぞれ約２００ｎｍ及び約０ｎｍであり、可変−一定組成領域５０６及び５０７の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
様々な一定組成領域５０７の組成は相関していない可能性がある。例えば、第１の一定組成領域５０７は約１０％の成分率のアルミニウム（Ａｌ）を有し、第２の一定組成領域５０７は約３％のアルミニウム（Ａｌ）を有し、第３の一定組成領域５０７は約８％のアルミニウム（Ａｌ）を有する、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、組成が可変組成領域５０６において変化する種々の方式を使用する。標識５０１は、組成が、或る特定の厚さに対して、例えば領域５０６の幅に対して一定のままであり、かつ別の一定組成値まで急に増加する方式を示す。標識５０２は、組成が、一定値に達するまで上昇する速度又は指数関数的な速度で増加する方式を示す。標識５０３は、組成が一定値まで線形に増加する方式を示す。標識５０４は、組成が、一定値に達するまで低下する速度で増加する方式を表す。標識５０５は、組成が一定値まで急に跳ね上がる方式を示す。可変−一定組成対５０６及び５０７の各組における組成変化の方式、例えば５０１、５０２、５０３、５０４及び５０５は独立している。例えば、第１の可変組成領域５０６は方式５０１に従い、第２の可変組成領域５０６は方式５０２に従い、第３の可変組成領域５０６は方式５０３に従う、等である。
デバイス中間層１０２ｅの可変組成領域５０６における組成分布を目標とする技法は、例えば、可変組成領域５０６を成長させるのに使用される前駆体の比、成長チャンバのハードウェア構成とともに、膜成長条件、例えば温度及び圧力を制御することを含む。例えば、組成の急な変化を達成するために、変更される組成の特定の成分の流速を制御する質量流量コントローラ（ＭＦＣ）を、急に閉鎖するか又は開放することができる。同様に、組成値の一定速度又は変化する速度での連続した増加を達成するために、質量流量コントローラを、事前プログラムされた方法で徐々に開放するか又は閉鎖することができる。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、デバイス中間層１０２ｅの組成値が可変組成領域５０６において減少する種々の方式を使用する。標識５０８は、組成が、或る特定の厚さに対して、例えば５０６の幅に対して一定のままであり、かつ別の組成値まで急に減少する方式を示す。標識５０９は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識５１０は、組成が一定値まで線形に減少する方式を示す。標識５１１は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識５１２は、組成が一定値まで急に降下する方式を示す。
窒化ガリウム（ＧａＮ）デバイスの場合、デバイス中間層１０２ｅにおける組成の変化の例を、ＡｌｘＧａ１−ｘＮ系において見ることができる。ＡｌｘＧａ１−ｘＮ系では、第１の一定組成を例えば約０．１μｍ厚さＡｌ０．１Ｇａ０．９Ｎとすることができ、それは、０．５μｍ厚さＧａＮまで急に変化し、その後、別の（０．１μｍＡｌ０．１Ｇａ０．９Ｎ）／（０．５μｍ ＧａＮ）サイクルまで急に変化し、最後に急に０．１μｍＡｌ０．１Ｇａ０．９Ｎに戻る。ＡｌＧａＮに基づくデバイス中間層１０２ｅを成長させる際、アルミニウム（Ａｌ）前駆体を制御する質量流量コントローラを、種々の成長点において事前定義された値からゼロまで切り換えなければならない。
通常、各一定組成領域５０７は、物理パラメータ、例えば格子パラメータ、熱膨張係数（ＣＴＥ）、熱伝導率及び導電率を有している。しかしながら、各可変組成領域５０６では、これらのパラメータのうちの少なくとも１つがその可変組成領域５０６の厚さを横切って変化する。可変組成領域５０６の物理パラメータの変化の程度は相関していない。通常、可変組成領域５０６における欠陥密度は、一定組成領域５０７より高い。異なる組成を含む領域間の界面には高い欠陥密度がある可能性もある。
図６は、欠陥低減構造１０２のデバイス中間層１０２ｅの組成分布の例示的なプロファイルを示し、そこでは、デバイス中間層組成の分布が、底部から頂部までのデバイス中間層組成における２つ以上の成分の分布に基づく。デバイス活性層１０３が窒化ガリウム（ＧａＮ）系である場合、デバイス中間層１０２ｅを、三元化合物又は四元化合物、例えばＡｌＩｎＧａＮとすることができ、図６に表される組成Ｍは、アルミニウム（Ａｌ）の分布に基づくことができ、組成Ｎはインジウム（Ｉｎ）の分布に基づくことができる。組成Ｍは、通常、可変組成領域６０６及び一定組成領域６０７を有している。可変−一定組成対６０６及び６０７の数は異なる可能性がある。例えば、組成分布は、１つの可変−一定組成対６０６及び６０７又は５つの可変−組成対６０６及び６０７を含む。図６は、組成Ｍに対して３つの可変−一定組成対を示すが、このような１つの対（中央の対）にのみ参照符号６０６及び６０７が付されている。各領域６０６及び６０７の厚さは独立して変化することができる。可変−一定組成対６０６及び６０７の総数もまた独立して変化することができる。例として、可変−一定組成領域６０６及び６０７の第１の対では、各々、厚さがそれぞれ約１００ｎｍ及び約２００ｎｍであり、可変−一定組成領域６０６及び６０７の第２の対では、各々、厚さがそれぞれ２００ｎｍ及び約０ｎｍであり、可変−一定組成領域６０６及び６０７の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
一定組成領域６０７の組成は、組成Ｍにおいて相関していない可能性がある。例えば、第１の一定組成領域６０７は約１０％の成分率のアルミニウム（Ａｌ）を有し、第２の一定組成領域６０７は約２０％のアルミニウム（Ａｌ）を有し、第３の一定組成領域６０７は約９％のアルミニウム（Ａｌ）を有する、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、組成が組成Ｍの可変組成領域６０６において増加する種々の方式を使用する。標識６０１は、組成が、或る特定の厚さに対して、例えば６０６の幅に対して一定のままであり、かつ別の一定の組成値まで急に増加する方式を示す。標識６０２は、組成が、一定値に達するまで上昇する速度又は指数関数的な速度で上昇する方式を示す。標識６０３は、組成が一定値まで線形に増加する方式を示す。標識６０４は、組成が、一定値に達するまで低下する速度で増加する方式を示す。標識６０５は、組成が一定値まで急に跳ね上がる方式を示す。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、デバイス中間層１０２ｅの組成値が組成Ｍの可変組成領域６０６において減少する種々の方式を使用する。標識６０８は、組成が、或る特定の厚さに対して、例えば６０６の幅に対して一定のままであり、かつ別の一定組成値まで急に減少する方式を示す。標識６０９は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識６１０は、組成が一定値まで線形に減少する方式を示す。標識６１１は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識６１２は、組成が一定値まで急に降下する方式を示す。組成Ｍの可変−一定組成対６０６及び６０７の各組における組成変化に対する方式、例えば６０１、６０２、６０３、６０４、６０５、６０８、６０９、６１０、６１１及び６１２は独立している。例えば、第１の可変組成領域６０６は方式６０１に従い、第２の可変組成領域６０６は方式６０２に従い、第３の可変組成領域６０６は方式６０３に従う、等である。
組成Ｍと同様に、組成Ｎは、通常、可変組成領域６１８及び一定組成領域６１９を有している。可変−一定組成対６１８及び６１９の数は異なる可能性がある。例えば、組成分布は、１つの可変−一定組成対６１８及び６１９又は５つの可変−一定組成対６１８及び６１９を含む。図６は組成Ｎに対する３つの可変−一定組成対を示すが、このような１つの対（中央の対）にのみ参照符号６１８及び６１９が付されている。各領域６１８又は６１９の厚さは独立して変化することができる。可変−一定組成対６１８及び６１９の総数もまた独立して変化することができる。例として、可変−一定組成領域６１８及び６１９の第１の対では、各々、厚さがそれぞれ約１００ｎｍ及び約２００ｎｍであり、可変−一定組成領域６１８及び６１９の第２の対では、各々、厚さがそれぞれ約２００ｎｍ及び約０ｎｍであり、可変−一定組成領域６１８及び６１９の第３の対では、各々、厚さがそれぞれ約１５０ｎｍ及び約５０ｎｍである、等である。
一定組成領域６１９の組成は、組成Ｎにおいて相関していない可能性がある。例えば、第１の一定組成領域６１９は約３０％のインジウム（Ｉｎ）を含み、第２の一定組成領域６１９は約２０％のインジウム（Ｉｎ）を含み、第３の一定組成領域６１９は約２５％のインジウム（Ｉｎ）を含む、等である。一実施形態では、本明細書に開示する方法及び半導体デバイス１００は、組成が組成Ｎの可変組成領域６１８において増加する種々の方式を使用する。例えば、標識６１３は、組成が、或る特定の厚さに対して、例えば６１８の幅に対して一定のままであり、かつ別の一定組成値まで急に増加する方式を示す。標識６１４は、組成が、一定値に達するまで上昇する速度又は指数関数的な速度で増加する方式を示す。標識６１５は、組成が一定値まで線形に増加する方式を示す。標識６１６は、組成が、一定値に達するまで低下する速度で増加する方式を示す。標識６１７は、組成が一定値まで急に跳ね上がる方式を示す。
別の実施形態では、本明細書に開示する方法及び半導体デバイス１００は、デバイス中間層１０２ｅの組成値が組成Ｎの可変組成領域６１８において減少する種々の方式を使用する。例えば、標識６２０は、組成が或る特定の厚さに対して、例えば６１８の幅に対して一定のままであり、かつ別の一定組成値まで急に減少する方式を示す。標識６２１は、組成が、一定値に達するまで上昇する速度で減少する方式を示す。標識６２２は、組成が一定値まで線形に減少する方式を示す。標識６２３は、組成が、一定値に達するまで低下する速度で減少する方式を示す。標識６２４は、組成が一定値まで急に降下する方式を示す。組成Ｎの可変−一定組成対６１８及び６１９の各組における組成変化の方式、例えば６１３、６１４、６１５、６１６、６１７、６２０、６２１、６２２、６２３及び６２４は独立している。例えば、第１の可変組成領域６１８は方式６１３に従い、第２の可変組成領域６１８は方式６１４に従い、第３の可変組成領域６１８は方式６１５に従う、等である。
組成Ｍ及びＮの変化は、相関している場合もあれば相関していない場合もある。例えば、組成ＭがＡｌＩｎＧａＮにおけるアルミニウム（Ａｌ）の分布に基づき、組成ＮがＡｌＩｎＧａＮにおけるインジウム（Ｉｎ）の分布に基づくと考える。アルミニウム（Ａｌ）及びインジウム（Ｉｎ）の分布は完全に独立しているが、組成式においてＡｌ原子、Ｉｎ原子及びＧａ原子の数が１であるように、Ｇａとともに合わせて結合される。しかしながら、組成Ｎが、ドーパント、例えばＡｌＧａＮ系におけるＳｉ、Ｍｇ又はＧｅを表す場合、ドーパンドの分布は完全に独立している。また、組成Ｍ及び組成Ｎの変化が発生する領域は、相関している場合もあれば相関してない場合もある。例えば、組成Ｍは或る特定の領域で変化するが、組成Ｎはその領域では一定のままであり、別の領域ではその逆である。組成Ｍ及び組成Ｎにおける可変−一定組成対の各組の厚さは、同じである場合もあれば同じでない場合もある。例えば、組成Ｍ及びＮが領域６０６及び６１８において幾分かオーバラップする場合であっても、組成Ｍの第１の可変組成領域６０８は厚さが約２００ｎｍであり、組成Ｎの第１の可変組成領域６１８は厚さが約５０ｎｍである。
通常、層の物理パラメータ、例えば格子パラメータ、熱膨張係数（ＣＴＥ）、熱伝導率及び導電率は、組成のうちの少なくとも１つが変化する場合は変化し、これらのパラメータは、層の組成が変化しないままである場合にのみ一定のままである。通常、各一定組成領域６０７又は６１９は、一定の物理パラメータ、例えば格子パラメータ、ＣＴＥ、熱伝導率及び導電率を有している。しかしながら、各可変組成領域６０６又は６１８では、これらのパラメータのうちの少なくとも１つがその可変組成領域６０６又は６１８の厚さを横切って変化する。可変組成領域６０６及び６１８における物理パラメータの変化の程度は相関していない。通常、可変組成領域６０６及び６１８における欠陥密度は、一定組成領域６０７及び６１９より高い。異なる組成を含む領域間の界面には高い欠陥密度がある可能性もある。
図７は、欠陥低減構造１０２を備える半導体デバイス１００を製造する方法を示す。本明細書に開示する方法は、例えば、ＩＩＩ族窒化物デバイス、例えばＧａＮ系におけるデバイスを製造するのに、オフアクシスＳｉ系基板１０１上に欠陥低減層方式を準備するのに使用される。＜１１１＞配向オフアクシスＳｉ系基板１０１を準備する（７０１）。基板ウェハ準備ステップは、一般に、基板ウェハの表面を洗浄して、有機分子、粒子及び金属汚染物質並びに自然酸化物を除去することを含む。基板ウェハを、化学物質、例えば硫酸（Ｈ２ＳＯ４）、過酸化水素（Ｈ２Ｏ２）、塩酸（ＨＣｌ）、フッ化水素酸（ＨＦ）、水酸化アンモニウム（ＮＨ４ＯＨ）等で洗浄する。図１及び図２に例示的に示すように、基板１０１の上に、基板欠陥低減（ＤＭ）層１０２ａ、１０２ｂ及び１０２ｃ並びにデバイス欠陥低減（ＤＭ）層１０２ｄ、１０２ｅ及び１０２ｆを備える欠陥低減構造１０２を配置する（７０２）。すなわち、基板１０１の上に、例えばＩＶ族合金を含む基板欠陥低減（ＤＭ）層１０２ａ、１０２ｂ及び１０２ｃを配置する（７０２ａ）。そして、基板欠陥低減（ＤＭ）層１０２ａ、１０２ｂ及び１０２ｃの上に、デバイス欠陥低減（ＤＭ）層１０２ｄ、１０２ｅ及び１０２ｆを配置する（７０２ｂ）。デバイス欠陥低減（ＤＭ）層１０２ｄ、１０２ｅ及び１０２ｆの堆積の後、欠陥低減構造１０２の上に、デバイス活性層１０３、例えば活性ＧａＮ膜を配置するか又は成長させる（７０３）。欠陥低減構造１０２を、例えば、基板１０１の上に基板核形成層１０２ａを配置し、基板核形成層１０２ａの上に基板中間層１０２ｂを配置し、基板中間層１０２ｂの上に基板最上層１０２ｃを配置し、基板最上層１０２ｃの上にデバイス核形成層１０２ｄを配置し、デバイス核形成層１０２ｄの上にデバイス中間層１０２ｅを配置し、デバイス中間層１０２ｅの上にデバイス最上層１０２ｆを配置することによって製造する。
図８Ａは、基板１０１の上の基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃの堆積を例示的に示す。基板１０１の表面を準備した後、オフアクシスＳｉ系基板１０１の上に基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃが堆積する。基板欠陥低減（ＤＭ）層１０２ａ、１０２及び１０２ｃは、図２の詳細な説明において開示したように、基板核形成層１０２ａ、基板中間層１０２ｂ及び基板最上層１０２ｃを含む。一例では、基板中間層１０２ｂは、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するドープ又は非ドープＩＶ族合金を含む層の組合せである。これらの層１０２ａ、１０２ｂ及び１０２ｃを堆積させるのに適している通常の技法は、例えば、化学気相成長法（ＣＶＤ）及び分子線エピタキシ法（ＭＢＥ）を含む。通常、機器においてこれらの膜を実際に堆積させる前に、基板１０１の表面のｉｎ−ｓｉｔｕ洗浄が、通常、水素（Ｈ２）、塩化水素（ＨＣｌ）又はフッ化水素（ＨＦ）を用いて行われる。一例では、これらの層１０２ａ、１０２ｂ及び１０２ｃの組成に応じて、膜は、約５００℃から約１３００℃までの範囲の温度で堆積する。基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃの堆積はまた、熱処理及び研磨等、堆積の間の他のプロセスステップを含むことができる。基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃは、異なる材料から由来し、各下位層構造において異なる材料の集まりを含むことも可能である。基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃの材料は、非ドープ及びドープＳｉ１−ｘＧｅｘ（「ｘ」は例えば０．２３から０．８の範囲である）、炭化ケイ素（ＳｉＣ）、非ドープ及びドープＳｉＧｅ：Ｃ（Ｃは例えば０％から５％の範囲である）を含む。通常のドーパントは、例えば、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）等を含み、ドーパント濃度は、例えば１×１０１３／ｃｍ３〜１×１０２１／ｃｍ３である。
図８Ｂは、基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃの上のデバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆの堆積を例示的に示す。デバイス欠陥低減（ＤＭ）層１０２ｄ、１０２ｅ及び１０２ｆは、図２の詳細な説明において開示したように、デバイス核形成層１０２ｄ、デバイス中間層１０２ｅ及びデバイス最上層１０２ｆを含む。デバイス核形成層１０２ｄは、例えば金属又は非金属窒化物化合物及び合金であって、格子六方対称性又はそれらの面のうちの１つに六方対称性を有する化合物及び合金から構成されている。デバイス核形成層１０２ｄは、金属窒化物材料であって、六方格子構造を有する金属窒化物材料、例えば窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＧａＮ、Ｇｅ−ＡｌＮ及びＧｅ−ＡｌＧａＮ、又はその格子面のうちの１つ、例えば体心立方窒化チタン（ＴｉＮ）の（ＩＩＩ）面に六方対称性を含む金属窒化物材料から構成されている。デバイス核形成層１０２ｄは、例えば、窒化ケイ素（ＳｉＮ４）、Ｇｅ３Ｎ４、（Ｓｉ１−ｘＧｅｘ）３Ｎ４、ＡｌＮ、ＴｉＮ、窒化アルミニウムインジウム（ＡｌＩｎＮ）及びそれらの誘導体を含む。デバイス中間層１０２ｅは、金属窒化物化合物及び合金であって、格子六方対称性又はそれらの面のうちの１つに六方対称性を含む化合物及び合金から構成されている。デバイス中間層１０２ｅは、例えば、ＡｌＮ、ＴｉＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＩｎＮ、Ｓｉ−ＧａＮ、Ｓｉ−ＡｌＧａＮ、Ｓｉ−ＡｌＩｎＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＩｎＮ、Ｍｇ−ＧａＮ、Ｍｇ−ＡｌＧａＮ、Ｍｇ−ＡｌＩｎＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＩｎＮ、Ｇｅ−ＧａＮ、Ｇｅ−ＡｌＧａＮ、Ｇｅ−ＡｌＩｎＧａＮ及びそれらの誘導体のうちの１つ以上のものを含む。
デバイス欠陥低減（ＤＭ）層１０２ｄ、１０２ｅ及び１０２ｆを堆積させるのに適している通常の技法は、例えば有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシ法（ＭＢＥ）、ハイブリッド気相成長法（ＨＶＰＥ）及び分子気相成長（ＭＯＶＰＥ）を含み、それらは全て当業者には既知である。これらの層１０２ｄ、１０２ｅ及び１０２ｆの組成並びに使用される堆積技法に応じて、膜を、例えば約５００℃から約１３００℃の範囲の温度で堆積させることができる。デバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆの堆積はまた、熱処理及び研磨等、堆積間の他のプロセスステップを含むことができる。基板欠陥低減層１０２ａ、１０２ｂ及び１０２ｃとデバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆとの間の堆積技法は極めて異なるため、通常、これらの堆積の間には中断がある。この中断は、基板１０１を空気に曝露させることを含むことができる。通常、堆積の前に基板１０１の洗浄ステップがあり、それは、例えば、硫酸（Ｈ２ＳＯ４）、過酸化水素（Ｈ２Ｏ２）、フッ化水素酸（ＨＦ）、塩酸（ＨＣｌ）、水酸化アンモニウム（ＮＨ４ＯＨ）及び水素（Ｈ２）を用いて行われる。
図８Ｃは、デバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆの上のデバイス活性層１０３の堆積を例示的に示す。デバイス活性層１０３は、ＩＩＩ族窒化物材料、例えばＧａＮ系材料を含む。デバイス活性層１０３を堆積させるのに適している通常の技法は、例えば、例えば有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エポキシ法（ＭＢＥ）、ハイブリッド気相成長法（ＨＶＰＥ）及び分子気相成長法（ＭＯＶＰＥ）を含む。一例では、デバイス活性層１０３の組成及び使用される堆積技法に応じて、膜は、約５００℃から約２００℃の範囲の温度で堆積する。使用される堆積技法が、デバイス欠陥低減層１０２ｄ、１０２ｅ及び１０２ｆの堆積に使用されるものと同じであるので、これらの堆積又は他のあらゆる追加の洗浄ステップ若しくは他のステップの間の中断が必要でない場合がある。
上述した例は、単に説明の目的で提供されており、決して、本明細書に開示された本発明を限定するものとして解釈されるべきではない。本発明を様々な実施形態に関して説明したが、本明細書で使用されている用語は、限定の用語ではなく説明及び例示の用語であることが理解される。さらに、本明細書では、本発明を特定の手段、材料及び実施形態に関して説明したが、本発明は、本明細書に開示した詳細に限定されるようには意図されておらず、むしろ、本発明は、添付の特許請求の範囲内にあるような、すべての機能的に均等である構造、方法及び使用まで広がる。この明細書の教示から利益を得る当業者は、その教示に対して多数の変更を与えることができ、本発明のその態様における範囲及び趣旨から逸脱することなく変更を行うことができる。
例えば、以下に記載した実施形態例１〜３３が挙げられる。
（実施形態例１）
半導体デバイス（１００）であって、
基板（１０１）と、
前記基板（１０１）の上に配置された欠陥低減構造（１０２）と、
前記欠陥低減構造（１０２）の上に配置されたデバイス活性層（１０３）と
を含んでなる、半導体デバイス。
（実施形態例２）
前記基板（１０１）は、ドープシリコン、非ドープシリコン、シリコンの誘導体、又は組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金のうちの１つを含む、実施形態例１に記載の半導体デバイス。
（実施形態例３）
前記基板（１０１）は＜１１１＞配向であり、該基板の巨視的な方位差角は、０度から１０度及び１度から５度のうちの一方である、実施形態例１に記載の半導体デバイス。
（実施形態例４）
前記欠陥低減構造（１０２）は、
前記基板（１０１）の上に配置された基板核形成層（１０２ａ）と、
前記基板核形成層（１０２ａ）の上に配置された基板中間層（１０２ｂ）と、
前記基板中間層（１０２ｂ）の上に配置された基板最上層（１０２ｃ）と、
前記基板最上層（１０２ｃ）の上に配置されたデバイス核形成層（１０２ｄ）と、
前記デバイス核形成層（１０２ｄ）の上に配置されたデバイス中間層（１０２ｅ）と、
前記デバイス中間層（１０２ｅ）の上に配置されたデバイス最上層（１０２ｆ）と
を含む、実施形態例１に記載の半導体デバイス。
（実施形態例５）
前記基板中間層（１０２ｂ）は、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するドープ又は非ドープＩＶ族合金を含む層の組合せである、実施形態例４に記載の半導体デバイス。
（実施形態例６）
前記デバイス核形成層（１０２ｄ）は、窒化ケイ素（Ｓｉ３Ｎ４）、Ｇｅ３Ｎ４、（Ｓｉ１−ｘＧｅｘ）３Ｎ４、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）及びそれらの誘導体のうちの１つを含む、実施形態例４に記載の半導体デバイス。
（実施形態例７）
前記デバイス中間層（１０２ｅ）は、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、ＡｌＩｎＧａＮ、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＩｎＮ、Ｓｉ−ＧａＮ、Ｓｉ−ＡｌＧａＮ、Ｓｉ−ＡｌＩｎＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＩｎＮ、Ｍｇ−ＧａＮ、Ｍｇ−ＡｌＧａＮ、Ｍｇ−ＡｌＩｎＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＩｎＮ、Ｇｅ−ＧａＮ、Ｇｅ−ＡｌＧａＮ、Ｇｅ−ＡｌＩｎＧａＮ及びそれらの誘導体のうちの１つ以上のものを含む、実施形態例４に記載の半導体デバイス。
（実施形態例８）
前記基板核形成層（１０２ａ）の特性は、前記基板（１０１）の特性と実質的に同じである、実施形態例４に記載の半導体デバイス。
（実施形態例９）
前記基板核形成層（１０２ａ）は、ドープ基板核形成層又は非ドープ基板核形成層のうちの一方であり、前記基板核形成層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、実施形態例４に記載の半導体デバイス。
（実施形態例１０）
前記基板核形成層（１０２ａ）は、前記基板と比較して実質的に同じの欠陥密度又は該基板と比較して低い欠陥密度を有している、実施形態例４に記載の半導体デバイス。
（実施形態例１１）
前記基板中間層（１０２ｂ）は、ドープ基板中間層又は非ドープ基板中間層のうちの一方であり、前記基板中間層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、実施形態例４に記載の半導体デバイス。
（実施形態例１２）
前記基板中間層（１０２ｂ）の特性は、前記基板核形成層（１０２ａ）の特性とは異なる、実施形態例４に記載の半導体デバイス。
（実施形態例１３）
前記基板最上層（１０２ｃ）の組成は、前記基板中間層（１０２ｂ）の最上面の組成と実質的に同じである、実施形態例４に記載の半導体デバイス。
（実施形態例１４）
前記基板最上層（１０２ｃ）は、前記基板中間層（１０２ｂ）と比較して欠陥密度が低い、実施形態例４に記載の半導体デバイス。
（実施形態例１５）
前記基板最上層（１０２ｃ）は、ドープ基板最上層又は非ドープ基板最上層のうちの一方であり、前記基板最上層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、実施形態例４に記載の半導体デバイス。
（実施形態例１６）
前記デバイス核形成層（１０２ｄ）の特性は、前記基板最上層（１０２ｃ）の特性と実質的に同じである、実施形態例４に記載の半導体デバイス。
（実施形態例１７）
前記デバイス核形成層（１０２ｄ）の特性は、前記基板最上層（１０２ｃ）の特性とは異なる、実施形態例４に記載の半導体デバイス。
（実施形態例１８）
前記デバイス核形成層（１０２ｄ）は、高欠陥密度又は低欠陥密度のうちの一方を有している、実施形態例４に記載の半導体デバイス。
（実施形態例１９）
前記デバイス中間層（１０２ｅ）の格子パラメータは、前記デバイス核形成層（１０２ｄ）の格子パラメータと実質的に同じであり、前記デバイス中間層（１０２ｅ）の熱膨張係数は、前記デバイス核形成層（１０２ｄ）の熱膨張係数とは異なる、実施形態例４に記載の半導体デバイス。
（実施形態例２０）
前記デバイス中間層（１０２ｅ）は、前記デバイス核形成層（１０２ｄ）と比較して欠陥密度が低い、実施形態例４に記載の半導体デバイス。
（実施形態例２１）
実施形態例４に記載の前記デバイス最上層（１０２ｆ）の組成は、前記デバイス活性層（１０３）の組成と一致する、実施形態例４に記載の半導体デバイス。
（実施形態例２２）
前記デバイス最上層（１０２ｆ）の格子パラメータ及び熱膨張係数は、前記デバイス中間層（１０２ｅ）の格子パラメータ及び熱膨張係数とは異なる、実施形態例４に記載の半導体デバイス。
（実施形態例２３）
前記基板中間層（１０２ｂ）は、厚さ座標に沿った基板中間層組成の分布を含み、該基板中間層組成の該分布は、該基板中間層組成における単一成分の分布又は該基板中間層組成における２つ以上の成分の分布のうちの一方に基づく、実施形態例４に記載の半導体デバイス。
（実施形態例２４）
前記基板中間層（１０２ｂ）における前記単一成分の前記分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記単一成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、実施形態例２３に記載の半導体デバイス。
（実施形態例２５）
前記基板中間層（１０２ｂ）における前記２つ以上の成分の前記分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記２つ以上の成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、実施形態例２３に記載の半導体デバイス。
（実施形態例２６）
前記デバイス中間層（１０２ｅ）は、厚さ座標に沿ったデバイス中間層組成の分布を含み、該デバイス中間層組成の該分布は、該デバイス中間層組成における単一成分の分布又は該デバイス中間層組成における２つ以上の成分の分布のうちの一方に基づく、実施形態例４に記載の半導体デバイス。
（実施形態例２７）
前記デバイス中間層（１０２ｅ）における前記単一成分の前記分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記単一成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、実施形態例２６に記載の半導体デバイス。
（実施形態例２８）
前記デバイス中間層（１０２ｅ）における前記２つ以上の成分の前記分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記２つ以上の成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、実施形態例２６に記載の半導体デバイス。
（実施形態例２９）
前記デバイス活性層（１０３）はＩＩＩ族窒化物材料を含む、実施形態例１に記載の半導体デバイス。
（実施形態例３０）
半導体デバイス（１００）を製造する方法であって、
＜１１１＞配向シリコン系基板（１０１）を準備するステップ（７０１）と、
前記基板（１０１）の上に欠陥低減構造（１０２）を配置するステップ（７０２）と、
前記欠陥低減構造（１０２）の上にデバイス活性層（１０３）を配置するステップ（７０３）と
を含んでなる、半導体デバイスを製造する方法。
（実施形態例３１）
前記欠陥低減構造（１０２）は、
前記基板（１０１）の上に基板核形成層（１０２ａ）を配置するステップと、
前記基板核形成層（１０２ａ）の上に基板中間層（１０２ｂ）を配置するステップと、
前記基板中間層（１０２ｂ）の上に基板最上層（１０２ｃ）を配置するステップと、
前記基板最上層（１０２ｃ）の上にデバイス核形成層（１０２ｄ）を配置するステップと、
前記デバイス核形成層（１０２ｄ）の上にデバイス中間層（１０２ｅ）を配置するステップと、
前記デバイス中間層（１０２ｅ）の上にデバイス最上層（１０２ｆ）を配置するステップと
によって製造される、実施形態例３０に記載の方法。
（実施形態例３２）
前記基板中間層（１０２ｂ）は、厚さ座標に沿った基板中間層組成の分布を含み、該基板中間層組成の該分布は、該基板中間層組成における単一成分の分布又は該基板中間層組成における２つ以上の成分の分布のうちの一方に基づく、実施形態例３１に記載の方法。
（実施形態例３３）
前記デバイス中間層（１０２ｂ）は、厚さ座標に沿ったデバイス中間層組成の分布を含み、該デバイス中間層組成の該分布は、該デバイス中間層組成における単一成分の分布又は該デバイス中間層組成における２つ以上の成分の分布のうちの一方に基づく、実施形態例３１に記載の方法。

Claims (32)

  1. 半導体デバイスであって、
    基板と、
    前記基板の上に配置された欠陥低減構造と、
    前記欠陥低減構造の上に配置されたデバイス活性層と
    を備えてなり、
    前記欠陥低減構造は、
    前記基板の上に配置された基板核形成層と、
    前記基板核形成層の上に配置された基板中間層と、
    前記基板中間層の上に配置された基板最上層と、
    前記基板最上層の上に配置されたデバイス核形成層と、
    前記デバイス核形成層の上に配置されたデバイス中間層であって、該デバイス中間層の熱膨張係数は前記デバイス核形成層の熱膨張係数とは異なり、該デバイス中間層の格子パラメータは前記デバイス核形成層の格子係数と実質的に同じである、デバイス中間層と、
    前記デバイス中間層の上に配置されたデバイス最上層と
    を含むものである、半導体デバイス。
  2. 前記基板は、ドープシリコン、非ドープシリコン、シリコンの誘導体、又は組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するＩＶ族合金のうちの１つを含む、請求項１に記載の半導体デバイス。
  3. 前記基板は＜１１１＞配向であり、該基板の巨視的な方位差角は、０度から１０度及び１度から５度のうちの一方である、請求項１に記載の半導体デバイス。
  4. 前記基板中間層は、厚さ座標に沿った基板中間層組成の分布を含み、該基板中間層組成の該分布は、該基板中間層組成における単一成分の分布又は該基板中間層組成における２つ以上の成分の分布のうちの一方に基づき、前記デバイス中間層は、厚さ座標に沿ったデバイス中間層組成の分布を含み、該デバイス中間層組成の該分布は、該デバイス中間層組成における単一成分の分布又は該デバイス中間層組成における２つ以上の成分の分布のうちの一方に基づく、請求項１に記載の半導体デバイス。
  5. 前記基板中間層における前記単一成分の前記分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記単一成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、請求項４に記載の半導体デバイス。
  6. 前記基板中間層における前記２つ以上の成分の前記分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記２つ以上の成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、請求項４に記載の半導体デバイス。
  7. 前記デバイス核形成層は、窒化ケイ素（Ｓｉ３Ｎ４）、Ｇｅ３Ｎ４、（Ｓｉ１−ｘＧｅｘ）３Ｎ４、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）及びそれらの誘導体のうちの１つを含む、請求項１に記載の半導体デバイス。
  8. 前記デバイス中間層は、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、ＡｌＩｎＧａＮ、Ｓｉ−ＡｌＮ、Ｓｉ−ＡｌＩｎＮ、Ｓｉ−ＧａＮ、Ｓｉ−ＡｌＧａＮ、Ｓｉ−ＡｌＩｎＧａＮ、Ｍｇ−ＡｌＮ、Ｍｇ−ＡｌＩｎＮ、Ｍｇ−ＧａＮ、Ｍｇ−ＡｌＧａＮ、Ｍｇ−ＡｌＩｎＧａＮ、Ｇｅ−ＡｌＮ、Ｇｅ−ＡｌＩｎＮ、Ｇｅ−ＧａＮ、Ｇｅ−ＡｌＧａＮ、Ｇｅ−ＡｌＩｎＧａＮ及びそれらの誘導体のうちの１つ以上のものを含む、請求項１に記載の半導体デバイス。
  9. 前記デバイス中間層における前記単一成分の前記分布は、厚さが相関しない任意の数の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記単一成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、請求項４に記載の半導体デバイス。
  10. 前記デバイス中間層における前記２つ以上の成分の前記分布は、厚さが相関しない任意の数及び位置の可変組成領域及び一定組成領域の両方を含み、前記可変組成領域の各々における前記２つ以上の成分の前記分布は、急に、上昇する速度で、均一速度で、又は低下する速度でのうちの１つで変化する、請求項４に記載の半導体デバイス。
  11. 前記基板核形成層の１つ以上の特性は、前記基板の１つ以上の特性と実質的に同じである、請求項１に記載の半導体デバイス。
  12. 前記基板核形成層は、ドープ基板核形成層及び非ドープ基板核形成層のうちの一方であり、前記基板核形成層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、請求項１に記載の半導体デバイス。
  13. 前記基板核形成層は、前記基板と比較して実質的に同じの欠陥密度又は該基板と比較して低い欠陥密度のうちの一方によって特徴付けられる、請求項１に記載の半導体デバイス。
  14. 前記基板中間層は、ドープ基板中間層又は非ドープ基板中間層のうちの一方であり、前記基板中間層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、請求項１に記載の半導体デバイス。
  15. 前記基板中間層の１つ以上の特性は、前記基板核形成層の１つ以上の特性とは異なる、請求項１に記載の半導体デバイス。
  16. 前記基板最上層の組成は、前記基板中間層の最上面の組成と実質的に同じである、請求項１に記載の半導体デバイス。
  17. 前記基板最上層は、前記基板中間層と比較して低い欠陥密度によって特徴付けられる、請求項１に記載の半導体デバイス。
  18. 前記基板最上層は、ドープ基板最上層又は非ドープ基板最上層のうちの一方であり、前記基板最上層をドープするドーパントは、ホウ素、アルミニウム、リン又はヒ素のうちの１つである、請求項１に記載の半導体デバイス。
  19. 前記デバイス核形層の１つ以上の特性は、前記基板最上層の１つ以上の特性と実質的に同じである、請求項１に記載の半導体デバイス。
  20. 前記デバイス核形成層の１つ以上の特性は前記基板最上層の１つ以上の特性とは異なる、請求項１に記載の半導体デバイス。
  21. 前記デバイス核形成層は、高欠陥密度又は低欠陥密度のうちの一方によって特徴付けられる、請求項１に記載の半導体デバイス。
  22. 前記デバイス中間層は、前記デバイス核形成層と比較して低い欠陥密度によって特徴付けられる、請求項１に記載の半導体デバイス。
  23. 前記デバイス最上層の組成は、前記デバイス活性層の組成と一致する、請求項１に記載の半導体デバイス。
  24. 前記デバイス最上層の格子パラメータ及び熱膨張係数は、前記デバイス中間層の格子パラメータ及び熱膨張係数とは異なる、請求項１に記載の半導体デバイス。
  25. 前記デバイス活性層はＩＩＩ族窒化物材料を含む、請求項１に記載の半導体デバイス。
  26. 半導体デバイスを製造する方法であって、
    ＜１１１＞配向シリコン系基板を準備するステップと、
    前記基板の上に欠陥低減構造を配置するステップと、
    前記デバイス低減構造の上にデバイス活性層を配置するステップと
    を含んでなり、
    前記欠陥低減構造は、
    前記基板の上に基板核形成層を配置し、
    前記基板核形成層の上に基板中間層を配置し、
    前記基板中間層の上に基板最上層を配置し、
    前記基板最上層の上にデバイス核形成層を配置し、
    前記デバイス核形成層の上にデバイス中間層を配置し、ここで、該デバイス中間層の熱膨張係数は前記デバイス核形成層の熱膨張係数とは異なり、該デバイス中間層の格子パラメータは前記デバイス核形成層の格子パラメータと実質的に同じであり、
    前記デバイス中間層の上にデバイス最上層を配置することによって製造される、半導体デバイスを製造する方法。
  27. 半導体デバイスであって、
    基板と、
    前記基板の上に配置された欠陥低減構造と、
    前記欠陥低減構造の上に配置されたデバイス活性層と
    を含んでなり、
    前記欠陥低減構造は、
    前記基板の上に配置された基板核形成層と、
    前記基板核形成層の上に配置された基板中間層であって、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するドープ又は非ドープＩＶ族合金を含む層の組合せである、基板中間層と、
    前記基板中間層の上に配置された基板最上層と、
    前記基板最上層の上に配置されたデバイス核形成層と、
    前記デバイス核形成層の上に配置されたデバイス中間層と、
    前記デバイス中間層の上に配置されたデバイス最上層と
    を含む、半導体デバイス。
  28. 半導体デバイスであって、
    基板と、
    前記基板の上に配置された欠陥低減構造と、
    前記欠陥低減構造の上に配置されたデバイス活性層と
    を含んでなり、
    前記欠陥低減構造は、
    前記基板の上に配置された基板核形成層と、
    前記基板核形成層の上に配置された基板中間層と、
    前記基板中間層の上に配置された基板最上層と、
    前記基板最上層の上に配置されたデバイス核形成層であって、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含む、デバイス核形成層と、
    前記デバイス核形成層の上に配置されたデバイス中間層と、
    前記デバイス中間層の上に配置されたデバイス最上層と
    を含む、半導体デバイス。
  29. 半導体デバイスであって、
    基板と、
    前記基板の上に配置された欠陥低減構造と、
    前記欠陥低減構造の上に配置されたデバイス活性層と
    を含んでなり、
    前記欠陥低減構造は、
    前記基板の上に配置された基板核形成層と、
    前記基板核形成層の上に配置された基板中間層と、
    前記基板中間層の上に配置された基板最上層と、
    前記基板最上層の上に配置されたデバイス核形成層と、
    前記デバイス核形成層の上に配置されたデバイス中間層であって、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含む、デバイス中間層と、
    前記デバイス中間層の上に配置されたデバイス最上層と
    を含む、半導体デバイス。
  30. 前記基板中間層は、組成式Ｓｉ１−ｘＧｅｘＣｙ（０≦ｘ≦１及び０≦ｙ≦１）を有するドープ又は非ドープＩＶ族合金を含む層の組合せである、請求項１に記載の半導体デバイス。
  31. 前記デバイス核形成層は、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含む、請求項１に記載の半導体デバイス。
  32. 前記デバイス中間層は、窒化アルミニウムガリウム（ＡｌＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含む、請求項１に記載の半導体デバイス。
JP2014514939A 2011-06-30 2012-06-29 半導体デバイス用の欠陥低減構造 Active JP5920609B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/172,880 US9105469B2 (en) 2011-06-30 2011-06-30 Defect mitigation structures for semiconductor devices
US13/172,880 2011-06-30
PCT/US2012/044852 WO2013003688A1 (en) 2011-06-30 2012-06-29 Defect mitigation structures for semiconductor devices

Publications (2)

Publication Number Publication Date
JP2014522581A JP2014522581A (ja) 2014-09-04
JP5920609B2 true JP5920609B2 (ja) 2016-05-18

Family

ID=46604533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514939A Active JP5920609B2 (ja) 2011-06-30 2012-06-29 半導体デバイス用の欠陥低減構造

Country Status (6)

Country Link
US (1) US9105469B2 (ja)
JP (1) JP5920609B2 (ja)
KR (1) KR101530471B1 (ja)
CN (1) CN103650105B (ja)
TW (1) TWI540680B (ja)
WO (1) WO2013003688A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN112921226B (zh) * 2021-02-16 2022-05-17 河南工学院 一种用于镁铝系合金的Mg-AlN中间合金晶粒细化剂及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20030132433A1 (en) 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP4951202B2 (ja) 2002-05-07 2012-06-13 エーエスエム アメリカ インコーポレイテッド シリコンオンインシュレータ構造の製造方法
US6919585B2 (en) 2002-05-17 2005-07-19 Lumei Optoelectronics, Inc. Light-emitting diode with silicon carbide substrate
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP4727169B2 (ja) 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP2009010142A (ja) 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US7915147B2 (en) 2007-09-21 2011-03-29 Seoul Opto Device Co., Ltd. Group III nitride compound semiconductor device
US8815618B2 (en) 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
US20130001641A1 (en) 2013-01-03
CN103650105B (zh) 2016-12-28
TW201308517A (zh) 2013-02-16
JP2014522581A (ja) 2014-09-04
KR20130141707A (ko) 2013-12-26
CN103650105A (zh) 2014-03-19
US9105469B2 (en) 2015-08-11
WO2013003688A1 (en) 2013-01-03
TWI540680B (zh) 2016-07-01
KR101530471B1 (ko) 2015-06-19

Similar Documents

Publication Publication Date Title
TWI468562B (zh) 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
WO2010095550A1 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
US20130168833A1 (en) METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP2003124128A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP6016375B2 (ja) Ｉｉｉ／ｖ族半導体材料を形成する方法及びそのような方法を用いて形成された半導体構造体
JP5920609B2 (ja) 半導体デバイス用の欠陥低減構造
SG182781A1 (en) Iii-v semiconductor structures and methods for forming the same
TWI805649B (zh) 應變平衡半導體結構及其製造方法
EP2904630B1 (en) Semiconductor material
JP6937784B2 (ja) 歪み管理のための希土類プニクタイド
WO2009146384A9 (en) Hexagonal wurtzite single crystal
US20120161287A1 (en) METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP5080429B2 (ja) 窒化物半導体多層構造体及びその製造方法
JP5097661B2 (ja) Ｉｉｉ族窒化物化合物半導体装置
JP2008303136A (ja) 化合物半導体基板の製造方法
Wu et al. Defect structures in InGaN/GaN multiple quantum wells on Si (111) substrates
WO2020149730A1 (en) A method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160325

R150 Certificate of patent or registration of utility model

Ref document number: 5920609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250