TWI540680B - 用於半導體元件之缺陷緩和結構 - Google Patents

用於半導體元件之缺陷緩和結構 Download PDF

Info

Publication number
TWI540680B
TWI540680B TW101123106A TW101123106A TWI540680B TW I540680 B TWI540680 B TW I540680B TW 101123106 A TW101123106 A TW 101123106A TW 101123106 A TW101123106 A TW 101123106A TW I540680 B TWI540680 B TW I540680B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
intermediate layer
composition
component
Prior art date
Application number
TW101123106A
Other languages
English (en)
Other versions
TW201308517A (zh
Inventor
祖賓Ｐ 佩透
翠西 海倫 方
唐京頌
羅偉
阿倫 拉瑪穆希
Original Assignee
凱創研究有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凱創研究有限責任公司 filed Critical 凱創研究有限責任公司
Publication of TW201308517A publication Critical patent/TW201308517A/zh
Application granted granted Critical
Publication of TWI540680B publication Critical patent/TWI540680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

用於半導體元件之缺陷緩和結構
本發明主張美國第13/172,880號專利申請案之優先權，申請日為2011年6月30日，該申請案之名稱為“Defect Mitigation Structures for Semiconductor Devices”，其整合於本文中以作為參考。
現今大多數之半導體元件包含光電元件如發光元件、固態雷射、電力電子元件及光學整合微系統晶片，以及利用半導體化合物製造之電子元件，其包含如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)及其相關材料。而用於製造之相關材料例如包含氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)、摻雜鎂之氮化鎵(GaN)、摻雜矽之氮化鎵(GaN)、氮化銦鋁鎵(InAlGaN)合金、砷化銦鎵(InGaAs)、砷化鋁鎵(AlGaAs)、砷化銦鋁鎵(InAlGaAs)合金、磷化鋁銦(AlInP)、磷化鋁鎵銦(AlGaInP)及其類似物。由於缺乏成本效益，相同材料之高品質單晶塊材基板如氮化鎵(GaN)塊材基板，這些大多數元件使用不同材料之塊材基板如藍寶石(Al2O3)、碳化矽(SiC)及矽(Si)。
然而，晶格不同會使得元件與不同基板材料間的溫度特性及化學特性造成在元件薄膜中產生較高的缺陷密度，且會損害半導體元件之性能。這些缺陷經常以例如錯位(dislocations)、空缺(vacancies)、取代(substitutions)、雙晶 (twins)、孔洞(voids)、應力相關之三維島型成長(3D growth islands)及由於應力釋放產生之表面過度粗糙。
C軸定向(C-axis oriented)、磊晶氮化鎵(GaN)元件薄膜例如具有(111)晶面之矽基板。此(111)晶面係參照密勒指數(Miller index)標計系統中定義晶格平面之軸向。在矽之立方晶格中係由三個垂直晶軸定義，此平面截取各晶軸之一個單元，換言之，此平面係經由三個對角之晶格點形成。然而，由於鎵與矽之晶格參數及熱膨脹係數(coefficient of thermal expansion，CTE)高度不匹配，因此在沉積氮化鎵(GaN)前，通常還需氮化鋁(AlN)結晶薄膜形成於矽上。即使是氮化鋁結晶薄膜，氮化鎵薄膜仍具有缺陷數高達109/cm2。三族的氮化物具有較高的缺陷數是造成矽(Si)基板廣泛使用於半導體元件的關鍵。採用矽(Si)基板會加速利用傳統補償式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)製造技術及供應鏈之電子與光子元件的整合。故，三族氮化物薄膜於矽或以矽為基礎之基材之缺陷問題仍需克服。
因此，將半導體元件加入缺陷緩和結構，以克服關於矽基板上之三族氮化物元件之缺陷，是長期以來需要方法解決之問題。
本發明內容係提供簡單概念之介紹，有關本發明之詳細敘述將會於實施方式中描述。本發明內容並非定義專利申請範圍之關鍵或必備之發明構思，亦非定義本發明之專利申請範圍。
本發明所述之方法及半導體元件需要加入缺陷緩和結構，以克服關於沉積於矽基板上之三族氮化物元件之缺陷。本發明所述之“缺陷緩和結構” 係關於提供基板至元件層之過渡材料特性之半導體層。缺陷之物理位置係位於此過渡層，以及基板至元件層之預防缺陷增加之緩衝層。本發明所揭露之半導體元件包含許多層結構如全光發光元件薄膜堆疊或電力電子元件薄膜堆疊。本發明所揭露之半導體元件包含一基板、一缺陷緩和結構包含摻雜或未摻雜之四族合金設於基板上、一六角對稱之氮化金屬層以及一元件主動層設於缺陷緩和結構上。基板係可例如偏軸矽基板及可具有形成矽合金之摻質或其他元素。舉例來說，基板係一單晶矽基板。以其他為例，基板包含摻雜之矽、未摻雜之矽、矽衍生物及四族合金(化學式Si1-xGexCy，其中0x1及0y1).四族合金之典型的例子包含Si0.95Ge0.05、碳化矽(SiC)及Si0.95Ge0.05C0.01等。在一實施例中，氮化鎵為主之元件應用，基板為<111>晶向。而且為了幫助後幾層薄膜之二維成長機制(2D growth mechanisms)及避免三維島型成長機制(3D island-type growth mechanisms)，建議基板之宏觀晶向偏差角度(macroscopic misorientation andle)例如為大於0度至小於10度或從大約1度至5度。此為確保較低之宏觀缺陷如薄膜上之數個島型缺陷以及表面粗糙如小於10奈米。基板具有表面粗糙度小於10奈米，以及藉由具有一基板結晶層之介面區域之晶格對稱特性。元件主動層包含三族氮化物如以氮化鎵(GaN)為基底之材料。
本發明所揭露之方法及半導體元件更包含成長於以矽為基底之基板頂層之磊晶薄膜，用以捕捉缺陷。磊晶薄膜構成缺陷緩和結構之成長方式如化學氣相沉積(chemical vapor deposition，CVD)，或在溫度範圍約350度至1100度之相同製程。在一實施例中，缺陷緩和結構包含不同組成、厚度、物理特性及化學特性之子層結構，其形成具有缺陷滿足功能之實體。舉例而言，缺陷緩和結構包含一個或多個缺陷緩和層，其包含一基板結晶層設於基板、一基板中 間層設於基板結晶層、一基板頂層設於基板中間層、一元件結晶層設於基板頂層、一元件中間層設於元件結晶層以及一元件頂層設於元件中間層。在一例子中，缺陷緩和層可為包含摻雜或未摻雜四族合金之組合層，其形式為Si1-xGexCy，其中0x1及0y1。在另一例子中，缺陷緩和層也包含摻雜或未摻雜之金屬氮化物、非金屬氮化物、三族氮化物及前述材料之衍生物。此外，缺陷緩和層之成長使得缺陷產生，係由於材料之不匹配造成缺陷在不同合金組成層中被限制住，並且為了固定合金組成層成長於不同合金組成層上具有較低之缺陷密度。
基板中間層係組成式地沿著一厚度座標分佈。在一實施例中，基板中間層組成之分佈係以基板中間層組成中之單一成分之分佈為基礎。基板中間層之單一成分之分佈包含一無關厚度之可變動組成區域及固定組成區域之任意數。此外，在基板中間層之各個不同組成區域中之單一成分之分佈係突然地改變增加速率、均勻速率或減少速率。在另一實施例中，基板中間層之組成之分佈係以基板中間層組成之大於一成分之分佈為基礎。基板中間層中之成分之分佈包含無關厚度之可變動組成區域及固定組成區域之一任意數及位置。此外，基板中間層之各個不同組成區域中之成分之分佈係突然地改變增加速率、均勻速率或減少速率。
元件中間層係組成式地沿著一厚度座標分佈。在一實施例中，元件中間層組成之分佈係以元件中間層組成中之單一成分之分佈為基礎。元件中間層之單一成分之分佈包含一無關厚度之可變動組成區域及固定組成區域之任意數。此外，在元件中間層之各個不同組成區域中之單一成分之分佈係突然地改變增加速率、均勻速率或減少速率。在另一實施例中，元件中間層之組成之 分佈係以元件中間層組成之大於一成分之分佈為基礎。元件中間層中之成分之分佈包含無關厚度之可變動組成區域及固定組成區域之一任意數及位置。此外，元件中間層之各個不同組成區域中之成分之分佈係突然地改變增加速率、均勻速率或減少速率。
基板中間層包含如具有化學式Si1-xGexCy之四族合金，其中0x1及0y1。元件結晶層係由如金屬或非金屬氮化物及具有六角晶格對稱或其中一平面為六角對稱之合金組成。元件結晶層包含例如氮化矽(Si3N4)、氮化矽鍺(Si1-xGex)3N4、氮化鍺(Ge3N4)、氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁銦(AlInN)或其衍生物。元件中間層係為金屬氮化物及具有六角晶格對稱或其中一平面為六角對稱之合金組成。元件中間層包含例如一個或多個氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)、矽-氮化鋁(Si-AlN)、矽-氮化鋁銦(Si-AlInN)、矽-氮化鎵(Si-GaN)、矽-氮化鋁鎵(Si-AlGaN)、矽-氮化鋁銦鎵(Si-AlInGaN)、鎂-氮化鋁(Mg-AlN)、鎂-氮化鋁銦(Mg-AlInN)、鎂-氮化鎵(Mg-GaN)、鎂-氮化鋁鎵(Mg-AlGaN)、鎂-氮化鋁銦鎵(Mg-AlInGaN)、鍺-氮化鋁(Ge-AlN)、鍺-氮化鋁銦(Ge-AlInN)、鍺-氮化鎵(Ge-GaN)、鍺-氮化鋁鎵(Ge-AlGaN)、鍺-氮化鋁銦鎵(Ge-AlInGaN)或其衍生物。
在一實施例中，一個或多個基板結晶層之特性實質上係與一個或多個基板之特性相同。少數基板結晶層之特性包含例如晶格結構、晶格參數、化學活性、熱膨脹係數(CTE)、熱傳導率及電子導電率等。基板結晶層亦為一摻雜基板結晶層或一未摻雜基板結晶層。基板結晶層之摻質係例如為硼(B)、鋁(Al)、磷(P)或砷(As)等其中之一。基板結晶層之厚度範圍例如為大約10奈米至1000奈米。基板結晶層之缺陷密度實質上係與基板相同或低於基板。
基板中間層係為一摻雜基板中間層或一未摻雜基板中間層。基板中間層之厚度範圍例如為大約1000奈米至5000奈米。基板中間層之摻質係例如為硼、鋁、磷或砷等其中之一。在一實施例中，一個或多個基板中間層之特性係與一個或多個基板結晶層之特性不同。在另一具體實施例中，基板頂層之組成實質上係與基板中間層之頂面相同。基板頂層之特性與基板中間層相比具有較低之缺陷密度。基板頂層為一摻雜基板頂層或一未摻雜基板頂層。基板頂層之摻質係例如為硼、鋁、磷或砷等其中之一。基板頂層之厚度範圍例如為大約200奈米至2000奈米。
在一實施例中，一個或多個元件結晶層之特性實質上係與一個或多個基板頂層之特性相同。在另一實施例中，一個或多個元件結晶層之特性係與一個或多個基板頂層之特性不同。元件結晶層之特性為高缺陷密度或低缺陷密度。元件結晶層之厚度範圍例如為大約10奈米至500奈米。在一實施例中，元件中間層之晶格參數實質上與元件結晶層之晶格參數相同，而元件中間層之熱膨脹係數(CTE)與元件結晶層之熱膨脹係數(CTE)不同。元件中間層之特性與元件結晶層相比具有較低之缺陷密度。元件中間層之厚度範圍例如為大約100奈米至4000奈米。元件頂層之組成與元件主動層之組成匹配。元件頂層之晶格參數及熱膨脹係數(CTE)與元件中間層之晶格參數及熱膨脹係數(CTE)不同。元件頂層之厚度範圍例如為大約100奈米至1000奈米。
在一實施例中，元件主動層包含氮化鎵(GaN)、具有六角對稱之金屬氮化物層沉積於基板缺陷緩和層上，以形成用以成長元件中間層及元件主動層之元件結晶層。缺陷緩和結構包含一氮化鎵(GaN)構成之元件頂層。元件結晶層係由例如具有六角晶格結構之金屬氮化材料構成，如氮化鋁(AlN)、氮化鋁 鎵(AlGaN)、矽-氮化鋁(Si-AlN)、矽-氮化鋁鎵(Si-AlGaN)、鍺-氮化鋁(Ge-AlN)、鍺-氮化鋁鎵(Ge-AlGaN)、鎂-氮化鋁(Mg-AlN)、鎂-氮化鋁鎵(Mg-AlGaN)或其中一晶格面具有六角對稱之材料如體心立方之氮化鈦(TiN)之(111)晶面。在晶格學中，若晶格中或晶格平面上之所有原子配置於原子之相同型態之晶格中，並經過一垂直於晶格或晶面對稱之60度旋轉，一晶格或一晶格平面即稱作具有六角對稱或六角結構。
此外，本發明揭露具有缺陷緩和結構之半導體元件之製造方法。並提供一以矽為基底之具有<111>晶向之基板。一缺陷緩和結構係設於該基板。一元件主動層係設於該缺陷緩和結構。在一實施例中，缺陷緩和結構之製造係藉由沉積一個或多個缺陷緩和層於基板。缺陷緩和結構包含一基板結晶層設於基板、一基板中間層設於基板結晶層、一基板頂層設於基板中間層、一元件結晶層設於基板頂層、一元件中間層設於元件結晶層以及一元件頂層設於元件中間層。
100‧‧‧半導體元件
101‧‧‧基板
102‧‧‧缺陷緩和結構
102a‧‧‧基板缺陷緩和結晶層
102b‧‧‧基板缺陷緩和中間層
102c‧‧‧基板缺陷緩和頂層
102d‧‧‧元件缺陷緩和結晶層
102e‧‧‧元件缺陷緩和中間層
102f‧‧‧元件缺陷緩和頂層
103‧‧‧元件主動層
301-305‧‧‧配置
306-307‧‧‧區域
308-312‧‧‧配置
401-405‧‧‧配置
406-407‧‧‧區域
408-417‧‧‧配置
418-419‧‧‧區域
420-424‧‧‧配置
501-505‧‧‧配置
506-507‧‧‧區域
508-512‧‧‧配置
601-605‧‧‧配置
606-607‧‧‧區域
608-617‧‧‧配置
618-619‧‧‧區域
620-624‧‧‧配置
上述發明內容以及本發明不同實施例之詳細描述，係連同參閱附圖以更佳理解。為了描述本發明，本發明實施例之結構如圖式所示。然而，本發明並不限定於特定方法及在此揭露之組成。
第1圖係繪示一般結構之半導體元件包含缺陷緩和結構。
第2圖係繪示缺陷緩和結構之缺陷緩和層。
第3圖係繪示缺陷緩和結構之基板中間層組成之分佈。
第4圖係繪示缺陷緩和結構之基板中間層組成之分佈，其中基板中間層組成之分佈係以基板中間層組成中大於一成分之分佈為基礎。
第5圖係繪示缺陷緩和結構之元件中間層組成中之分佈。
第6圖係繪示缺陷緩和結構之元件中間層組成中之分佈，其中元件中間層組成之分佈係以元件中間層組成中大於一成分之分佈為基礎。
第7圖係繪示製造包含缺陷緩和結構之半導體元件之方法。
第8A圖係繪示沉積於基板上之基板缺陷緩和層。
第8B圖係繪示沉積於基板缺陷緩和層上之元件缺陷緩和層。
第8C圖係繪示沉積於元件缺陷緩和層上之元件主動層。
第1圖係繪示一般結構之半導體元件100包含缺陷緩和結構102。本發明所揭露之半導體元件100係包含基板101、缺陷緩和結構102以及元件主動層103。此缺陷緩和結構102或缺陷緩和層係沉積於基板101上，並且比元件主動層103先沉積。缺陷緩和結構102及元件主動層103係為磊晶成長於基板101上。在一實施例中，元件主動層103具有低缺陷密度，而缺陷緩和結構102具有高缺陷密度。在基板101-缺陷緩和結構102介面及缺陷緩和結構102-元件主動層103介面之晶格對稱實質上係為相同。然而，晶格參數及熱膨脹係數(CTE)於101、102及103之間係為不相同。
基板101為偏軸矽基板，並且可具有摻質或其他形成矽合金之元素。舉例而言，基板101係為單晶矽基板。基板101包含如摻雜矽、未摻雜矽、矽之衍生物或具有化學式Si1-xGexCy之四族合金，其中0x1及0y1。典 型之四族合金包含Si0.95Ge0.05、碳化矽(SiC)及Si0.95Ge0.05C0.01等。在一實施例中，以氮化鎵(GaN)為基底之元件之應用，基板101為<111>晶向。此外，為了幫助後續成長之薄膜之二維成長機制如凡德莫維(Van Der Merwe)成長機制，以及避免三維島型成長機制如史傳斯基-克拉斯坦諾夫(Stranski-Krastanov)成長機制，基板101之宏觀晶向偏差角度例如為大於0度至小於10度或從大約1度至5度。此為確保較低之宏觀缺陷如薄膜上之數個島型缺陷以及表面粗糙如小於10奈米。基板101具有表面粗糙度小於10奈米，以及藉由如第2圖所示，具有缺陷緩和結構102之基板結晶層102a之介面區域之晶格對稱特性。此缺陷緩和結構102包含如第2圖所描述之缺陷緩和層102a、102b、102c、102d、102e及102f。元件主動層103係設於缺陷緩和結構102，並且包含如三族氮化物材料。
第2圖係繪示缺陷緩和結構102之缺陷緩和層102a、102b、102c、102d、102e及102f。缺陷緩和結構102包含基板缺陷緩和結晶層102a稱為基板結晶層102a、基板缺陷緩和中間層102b稱為基板中間層102b、基板缺陷緩和頂層102c稱為基板頂層102c、元件缺陷緩和結晶層102d稱為元件結晶層102d、元件缺陷緩和中間層102e稱為元件中間層102e以及元件缺陷緩和頂層102f稱為元件頂層102f。此缺陷緩和層102a、102b、102c、102d、102e及102f係磊晶成長於基板101上。
基板結晶層102a、基板中間層102b及基板頂層102c亦稱為基板缺陷緩和層102a、102b及102c，並且依據不同組成物，可利用例如溫度範圍在大約500度至1300度之化學氣相沉積(CVD)技術之磊晶成長。元件結晶層102d、元件中間層102e及元件頂層102f亦稱為元件缺陷緩和層102d、102e及102f，並且可利用例如溫度範圍在大約500度至1200度之金屬有機化學氣相沉積(CVD)或濺鍍技 術之磊晶成長。由於基板缺陷緩和層102a、102b及102c與元件缺陷緩和層102d、102e及102f之成長技術不同，因此需要利用第8A圖至第8B圖所揭露之不同製程成長，而其成長製程間係包含清潔步驟。
基板結晶層102a之一個或多個特性係與基板101之一個或多個特性實質上相同。舉例而言，基板結晶層102a可具有與基板101相同之組成、晶格參數及熱膨脹係數(CTE)，以及實質上具有與基板101相同之缺陷密度或較低之缺陷密度。當基板結晶層102a提供一表面用以成長後續之磊晶層102b及102c等，則基板結晶層102a係提供延伸基板101之材料特性。舉例而言，當基板101為矽時，則基板結晶層102a係由矽組成。基板結晶層102a亦可為未摻雜，換言之，其具有較低之電子導電率，或是摻雜以達到高電子導電率及高熱傳導率。典型基板結晶層102a之摻質包含例如為硼(B)、鋁(Al)、磷(P)或砷(As)等。基板結晶層102a之厚度範圍可例如為大約10奈米至1000奈米或大約100奈米至500奈米。
基板中間層102b之一個或多個特性係與基板結晶層102a之一個或多個特性不同。舉例而言，基板中間層102b可具有與基板結晶層102a不同之晶格參數及熱膨脹係數(CTE)，以及依據其厚度改變組成及缺陷密度。基板中間層102b之特性在於缺陷密度高於基板結晶層102a。基板中間層102b亦可具有子結構。例如考慮一矽(Si)基板101，基板結晶層102a包含矽及選自具有化學式Si1-xGexCy之四族合金材料之基板中間層102b，其中0x1及0y1。基板中間層102b亦可為未摻雜以提供低電子導電率，或是摻雜以達到高電子導電率及高熱傳導率。典型基板中間層102b之摻質例如為硼(B)、鋁(Al)、磷(P)或砷(As)等。基板中間層102b之厚度範圍可例如為大約1000奈米至5000奈米或大約2000 奈米至4000奈米。基板中間層102b提供轉換特性如基板結晶層102a及基板頂層102c間之晶格參數，並用以捕捉缺陷如錯位及預防缺陷傳遞至基板頂層102c。
基板頂層102c之組成與基板中間層102b頂面之組成實質上相同。在一實施例中，基板頂層102c具有與基板中間層102b之表面相同之組成、晶格參數及熱膨脹係數(CTE)。相較於基板中間層102b，基板頂層102c之特徵在於具有較低之缺陷密度。舉例而言，基板中間層102b係為選自Si1-xGexCy之四族合金材料，其中x=x1及y=y1，例如基板頂層102c之組成為Si1-x1Gex1Cy1。基板頂層102c亦可為未摻雜以提供低電子導電率，或是摻雜以達到高電子導電率及高熱傳導率。典型基板頂層102c之摻質包含例如硼(B)、鋁(Al)、磷(P)或砷(As)等。而典型基板頂層102c之厚度範圍例如為大約200奈米至2000奈米，或大約300奈米至1000奈米。
在一實施例中，元件結晶層102d之一個或多個特性與基板頂層102c之一個或多個特性實質上相同。在另一實施例中，元件結晶層102d之一個或多個特性與基板頂層102c之一個或多個特性不相同。舉例而言，元件結晶層102d具有與基板頂層102c相同之晶格參數，但是具有與基板頂層102c不同之熱膨脹係數(CTE)。元件結晶層102d提供由四族合金組成之基板缺陷緩和層102a、102b及102c與氮化物為基底之元件缺陷緩和層102d、102e及102f之間的過渡。元件結晶層102d亦減少基板缺陷緩和層102a、102b及102c與元件缺陷緩和層102d、102e及102f之間的化學反應。
元件結晶層102d及基板頂層102c可由相同或不同材料系統組成。其亦可混合原子如元件結晶層102d與基板頂層102c之內部擴散。基板結晶層102d之特性依據材料的選擇與製程條件可例如為高缺陷密度約1x1010/cm2，或 低缺陷密度約1x108/cm2。三族氮化物元件之應用，元件結晶層102d包含例如金屬氮化物及具有六角晶格對稱如氮化鋁(AlN)、氮化矽(Si3N4)及氮化鍺(Ge3N4)等或其中一晶面為六角對稱如氮化矽鍺(Si1-xGex)3N4及氮化鈦(TiN)等之非金屬氮化物。典型元件結晶層102d之厚度係例如為大約10奈米至500奈米或大約20奈米至300奈米。
元件中間層102e具有與元件結晶層102d實質上相同之晶格參數，但是具有與元件結晶層102d不同之熱膨脹係數(CTE)。元件結晶層102d與元件中間層102e係可由相同或不同材料系統組成。元件中間層102e通常具有比元件結晶層102d較低之缺陷密度。元件中間層102e亦可具有子結構。舉例而言，以氮化鎵(GaN)元件為例，元件中間層102e包含氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)及矽-氮化鋁鎵(Si-AlGaN)等。典型元件中間層102e之厚度範圍例如為大約100奈米至4000奈米或大約200奈米至2000奈米。
元件頂層102f具有與元件中間層102e不同之晶格參數及熱膨脹係數(CTE)。元件頂層102f與元件結晶層102d可由相同材料組成，其係為第一元件缺陷緩和層102d。因此，元件頂層102f及元件中間層102e可由不同材料系統組成。舉例而言，若元件以氮化鎵為基底，則元件頂層102f應為氮化鎵。典型元件頂層102f之厚度範圍例如為大約100奈米至1000奈米，或大約200奈米至500奈米。在一實施例中，元件頂層102f之組成與元件主動層103之組成匹配。
第3圖係繪示缺陷緩和結構102之基板中間層102b組成之分佈。第3圖描繪基板中間層102b沿著厚度座標之分佈。基板中間層102b組成之分佈係以四族合金之其中一個成分之分佈為基礎如Si1-xGexCy中的x或y，或一摻質如硼 (B)、鋁(Al)、磷(P)或砷(As)等。組成之分佈通常具有可變動組成區域306及固定組成區域307。而實際可變動-固定組成對306及307之數量係可為不同。舉例而言，基板中間層102b組成之分佈包含一個可變動-固定組成對306及307，或五個可變動-固定組成對306及307。第3圖係描繪三個可變動-固定組成對，雖然只有位於第3圖中間的一對有標記306及307。而各個306及307之區域厚度係可獨立變動。可變動-固定組成對306及307之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域306及307中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區域306及307中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域306及307中，分別具有厚度大約150奈米至50奈米，依此類推。
固定組成區域307之組成改變係可為不相關。舉例而言，第一固定組成區域307具有大約1%之硼(B)摻質，第二固定組成區域307具有大約2%之硼(B)，以及第三固定組成區域307具有大約0.5%之硼(B)等。在一實施例中，半導體元件100及其方法係揭露於本發明中，並藉由改變可變動組成區域306之組成以達到不同配置。標記301係描繪一配置在一定厚度下，其組成係為固定，舉例而言，如區域306之寬度突然增加到另一固定組成數值。標記302係描繪一配置，其組成係呈指數增加直到達到一固定值。標記303係描繪一配置，其組成係呈線性增加至一固定值。標記304係代表一配置，其組成係呈一減少速率增加直到達到一固定值。標記305係描繪一配置，其組成係突然增加至一固定值。這些組成變化之配置301、302、303、304及305在各可變動-固定組成對306及307中係為各自獨立。舉例而言，第一可變動組成區域306係跟隨配置301，第二可變動組成區域306係跟隨配置302，以及第三可變動組成區域306係跟隨配置303等。
基板中間層102b之可變動組成區域306之組成分佈之技術包含如控制可變動組成區域306成長前之比率、成長腔體之硬體參數及薄膜成長條件如溫度及壓力。舉例而言，為了達到組成之突然改變，質量流控制器(MFC)之突然開關係用以控制組成之特定成分之流量。同樣地，為了達到組成數值之連續增加，利用預先設定之程式以控制質量流控制器逐步之開關，進而達到固定速率與改變速率。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少可變動組成區域306中之基板中間層102b之組成數值以達到不同配置。標記308係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，306之寬度突然減少至另一固定組成數值。標記309係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記310係描繪一配置，其組成係呈一線性減少至一固定值。標記311係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記312係描繪一配置，其組成係呈突然減少至一固定值。基板中間層102b之可變動組成區域306之組成分佈之技術包含如控制可變動組成區域306成長前之比率、成長腔體之硬體參數及薄膜成長條件如溫度及壓力。舉例而言，為了達到組成之突然改變，質量流控制器(MFC)之突然開關係用以控制組成之特定成分之流量。同樣地，為了達到組成數值之連續增加，利用預先設定之程式以控制質量流控制器逐步之開關，進而達到固定速率與改變速率。
通常各個固定組成區域307具有固定之物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率。然而，各個可變動組成區域306具有至少一個參數隨著可變動區域306之厚度改變。可變動組成區域306之物理參數 之改變程度係為互不相關。通常可變動組成區域306之缺陷密度係高於固定組成區域307之缺陷密度。
第4圖係繪示缺陷緩和結構102之基板中間層102b組成之分佈，其中基板中間層組成之分佈係以大於一個基板中間層組成中之成分分佈為基礎。在此實施例中，基板中間層120b組成之分佈係以大於一個從底層到頂層之四族合金之成分之分佈為基礎。如圖所舉例，第4圖中之組成A係以砷(As)之分佈為基礎，以及組成B係以As-Si1-xGexCy合金中之“x”為基礎。實際可變動-固定組成對之數量係可為不同。組成A通常具有可變動組成區域406及固定組成區域407。舉例而言，組成分佈包含一個可變動-固定組成對406及407或五個可變動-固定組成對406及407。第4圖係描繪三個組成A之可變動-固定組成對，雖然僅有中間之可變動-固定組成對406及407被標示。各個區域如406及407之厚度可獨立變動。可變動-固定組成對406及407之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域406及407中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區域406及407中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域406及407中，分別具有厚度大約150奈米至50奈米，依此類推。
固定組成區域407之組成改變係可為不相關。舉例而言，第一固定組成區域407具有大約1%之砷(As)摻質，第二固定組成區域407具有大約2%之砷(As)，以及第三固定組成區域407具有大約0.9%之砷(As)等。在一實施例中，半導體元件100及其方法係揭露於本發明中，並藉由增加組成A之可變動組成區域406之組成以達到不同配置。標記401係描繪一配置在一定厚度下，其組成係為固定，舉例而言，406之寬度突然增加到另一固定組成數值。標記402係描繪 一配置，其組成係呈指數增加直到達到一固定值。標記403係描繪一配置，其組成係呈線性增加至一固定值。標記404係代表一配置，其組成係呈一減少速率增加直到達到一固定值。標記405係描繪一配置，其組成係突然增加至一固定值。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少組成A之可變動組成區域406中之基板中間層102b之組成數值以達到不同配置。標記408係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，406之寬度突然減少至另一固定組成數值。標記409係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記410係描繪一配置，其組成係呈一線性減少至一固定值。標記411係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記412係描繪一配置，其組成係呈突然減少至一固定值。在組成A之可變動-固定組成對406及407中之組成改變之配置如401、402、403、404、405、408、409、410、411及412為相互獨立。舉例而言，第一可變動組成區域406係跟隨配置401，第二可變動組成區域406係跟隨配置403，以及第三可變動組成區域406係跟隨配置411等。
與組成A相同，組成B通常具有可變動組成區域418及固定組成區域419。可變動-固定組成對418及419之數量可為不同。舉例而言，組成分佈包含一個可變動-固定組成對418及419或五個可變動-固定組成對418及419。第4圖係描繪三個組成B之可變動-固定組成對，雖然僅有中間之可變動-固定組成對418及419被標示。各個區域如418及419之厚度可獨立變動。可變動-固定組成對418及419之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域418及419中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區 域418及419中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域418及419中，分別具有厚度大約150奈米至50奈米，依此類推。
固定組成區域419之組成改變係可為不相關。舉例而言，若基板中間層120b係以Si1-xGexCy為基礎，則第一固定組成區域419具有x=0.3，第二組成區域419具有x=0.15，以及第三組成區域419具有x=0.05等。在一實施例中，本發明中所揭露之半導體元件100及其方法係藉由增加組成B之可變動組成區域418中之組成數值以達到不同配置。舉例而言，標記413係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，418之寬度突然增加至另一固定組成數值。標記414係描繪一配置，其組成係呈一指數增加直到組成達到一固定值。標記415係描繪一配置，其組成係呈一線性增加至一固定值。標記416係描繪一配置，其組成係呈一減少速率增加直到組成達到一固定值。標記417係描繪一配置，其組成係呈突然增加至一固定值。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少組成B之可變動組成區域418中之基板中間層102b之組成數值以達到不同配置。舉例而言，標記420係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，418之寬度突然減少至另一固定組成數值。標記421係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記422係描繪一配置，其組成係呈一線性減少至一固定值。標記423係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記424係描繪一配置，其組成係呈突然減少至一固定值。在組成B之可變動-固定組成對418及419中之組成改變之配置如413、414、415、416、417、420、421、422、423及424為相互獨立。舉例而 言，第一可變動組成區域418係跟隨配置413，第二可變動組成區域418係跟隨配置421，以及第三可變動組成區域418係跟隨配置424等。
A及B之組成改變可互為相關或不相關。舉例而言，組成A係以砷(As)之分佈為基礎，以及組成B係以As-Si1-xGexCy合金中之“x”為基礎。在此例子中，砷(As)之分佈及x係互為獨立。然而，組成A代表“y”，換言之，合金中碳之濃度“x”之改變影響碳之最大溶解度，因此增加“y”之上限。此外，組成A及組成B之區域改變可為互為相關或不相關。舉例而言，當組成B在一區域維持一固定值時，組成A則在此區域變動，反之亦然。組成A及組成B之各別可變動-固定組成對406、407及418、419之厚度可為相同或不相同。舉例而言，組成A中之第一可變動組成區域406之厚度為大約200奈米，而組成B中之第一可變動組成區域418之厚度為大約50奈米，即使組成在區域406及418中重疊亦是如此。
通常物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率之改變係隨著至少一個組成元素之改變，以及當組成元素未改變時，則這些參數維持一固定值。通常各個固定組成區域407或419具有固定之物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率。然而，各個可變動組成區域406或418具有至少一個參數隨著可變動組成區域406或418之厚度而改變。可變動組成區域406及418中之物理參數改變之程度係互為不相關。通常當組成A或組成B改變時，缺陷密度在任何區域中係較高，以及當組成A或組成B維持固定時，缺陷密度在任何區域中係較低。
第5圖係繪示由底層至頂層之缺陷緩和結構102之元件中間層102e組成中之分佈。第5圖描繪元件中間層組成係沿著厚度座標分佈。在一實施例中，基板中間層組成之分佈係以基板中間層組成中之單一成分之分佈為基 礎。舉例而言，若元件主動層103以氮化鎵(GaN)為基底，則元件中間層102e包含如氮化鋁鎵(AlGaN)，以及第5圖中之組成分佈係以鋁(Al)之分佈為基礎。通常組成分佈具有可變動組成區域506及固定組成區域507。而可變動-固定組成對之數量係可為不同。舉例而言，組成分佈包含一個可變動-固定組成對506及507，或五個可變動-固定組成對506及507。第5圖係描繪三個可變動-固定組成對，雖然只有位於第5圖中間的一對有標記506及507。而各個506及507之區域厚度係可獨立變動。可變動-固定組成對之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域506及507中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區域506及507中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域506及507中，分別具有厚度大約150奈米至50奈米，依此類推。
固定組成區域507之組成改變係可為不相關。舉例而言，第一固定組成區域507具有成分大約10%之鋁(Al)，第二固定組成區域507具有大約3%之鋁(Al)，以及第三固定組成區域507具有大約8%之鋁(Al)等。在一實施例中，半導體元件100及其方法係揭露於本發明中，並藉由改變可變動組成區域506之組成以達到不同配置。標記501係描繪一配置在一定厚度下，其組成係為固定，舉例而言，如區域506之寬度突然增加到另一固定組成數值。標記502係描繪一配置，其組成係呈指數增加直到達到一固定值。標記503係描繪一配置，其組成係呈線性增加至一固定值。標記504係代表一配置，其組成係呈一減少速率增加直到達到一固定值。標記505係描繪一配置，其組成係突然增加至一固定值。這些組成變化之配置501、502、503、504及505在各可變動-固定組成對506及507中係 為各自獨立。舉例而言，第一可變動組成區域506係跟隨配置501，第二可變動組成區域506係跟隨配置502，以及第三可變動組成區域506係跟隨配置503等。
元件中間層102e之可變動組成區域506之組成分佈之技術包含如控制可變動組成區域506成長前之比率、成長腔體之硬體參數及薄膜成長條件如溫度及壓力。舉例而言，為了達到組成之突然改變，質量流控制器(MFC)之突然開關係用以控制組成之特定成分之流量。同樣地，為了達到組成數值之連續增加，利用預先設定之程式以控制質量流控制器逐步之開關，進而達到固定速率與改變速率。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少可變動組成區域506中之元件中間層102e之組成數值以達到不同配置。標記508係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，506之寬度突然減少至另一固定組成數值。標記509係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記510係描繪一配置，其組成係呈一線性減少至一固定值。標記511係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記512係描繪一配置，其組成係呈突然減少至一固定值。
以氮化鎵(GaN)元件為例，元件中間層102e之組成改變可於AlxGa1-xN系統中觀察到。在AlxGa1-xN系統中，第一固定組成可為大約0.1微米厚之Al0.1Ga0.9N，在突然改變至另一個(0.1微米Al0.1Ga0.9N)/(0.5微米氮化鎵循環之前，其突然改變至0.5微米厚之氮化鎵，並且最後突然回到0.1微米之Al0.1Ga0.9N。成長元件中間層102e係以氮化鋁鎵為基礎，質量流控制器係控制鋁在不同成長點時由一預先定義數值切換至零。
通常各個固定組成區域507具有固定之物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率。然而，各個可變動組成區域506具有至少一個參數隨著可變動區域506之厚度改變。可變動組成區域506之物理參數之改變程度係為互為不相關。通常可變動組成區域506之缺陷密度係高於固定組成區域507之缺陷密度。在不同組成區域之間亦具有較高之缺陷密度。
第6圖係繪示缺陷緩和結構102之元件中間層102e組成之分佈，其中元件中間層組成之分佈係以從底層至頂層之大於一個元件中間層組成中之成分分佈為基礎。元件主動層103係以氮化鎵(GaN)為基礎，元件中間層102e可為三個或四個化合物如氮化鋁銦鎵(AlInGaN)，以及第6圖中之組成M係以鋁(Al)之分佈為基礎，而組成N係以銦(In)之分佈為基礎。組成M通常具有可變動組成區域606及固定組成區域607。可變動-固定組成對606及607之數量可為不同。舉例而言，組成分佈包含一個可變動-固定組成對606及607，或五個可變動-固定組成對606及607。第6圖係描繪三個組成M之可變動-固定組成對，雖然只有位於第6圖中間的一對有標記606及607。而各個606及607之區域厚度係可獨立變動。可變動-固定組成對606及607之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域606及607中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區域606及607中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域606及607中，分別具有厚度大約150奈米至50奈米，依此類推。
在組成M中之固定組成區域607之組成改變係可為不相關。舉例而言，第一固定組成區域607具有成分大約10%之鋁(Al)，第二固定組成區域307具有大約20%之鋁(Al)，以及第三固定組成區域607具有大約9%之鋁(Al)等。在一 實施例中，半導體元件100及其方法係揭露於本發明中，並藉由改變組成M之可變動組成區域606之組成以達到不同配置。標記601係描繪一配置在一定厚度下，其組成係為固定，舉例而言，如區域606之寬度突然增加到另一固定組成數值。標記602係描繪一配置，其組成係呈指數增加直到達到一固定值。標記603係描繪一配置，其組成係呈線性增加至一固定值。標記604係代表一配置，其組成係呈一減少速率增加直到達到一固定值。標記605係描繪一配置，其組成係突然增加至一固定值。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少組成M之可變動組成區域606中之元件中間層102e之組成數值以達到不同配置。標記608係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，606之寬度突然減少至另一固定組成數值。標記609係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記610係描繪一配置，其組成係呈一線性減少至一固定值。標記611係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記612係描繪一配置，其組成係呈突然減少至一固定值。在組成M之可變動-固定組成對606及607中之組成改變之配置如601、602、603、604、605、608、609、610、611及612為相互獨立。舉例而言，第一可變動組成區域606係跟隨配置601，第二可變動組成區域606係跟隨配置602，以及第三可變動組成區域606係跟隨配置603等。
與組成M相同，組成N通常具有可變動組成區域618及固定組成區域619。可變動-固定組成對618及619之數量可為不同。舉例而言，組成分佈包含一個可變動-固定組成對618及619或五個可變動-固定組成對618及619。第6圖係描繪三個組成N之可變動-固定組成對，雖然僅有中間之可變動-固定組成對618 及619被標示。各個區域如618及619之厚度可獨立變動。可變動-固定組成對618及619之整體數量亦可獨立變動。舉例而言，第一可變動-固定組成對之區域618及619中，分別具有厚度大約100奈米至200奈米；在第二可變動-固定組成對之區域618及619中，分別具有厚度大約200奈米至0奈米；而在第三可變動-固定組成對之區域618及619中，分別具有厚度大約150奈米至50奈米，依此類推。
組成N中之固定組成區域619之組成係可為不相關。舉例而言，第一固定組成區域619具有大約30%之銦(In)，第二固定組成區域619具有大約20%之銦(In)，以及第三固定組成區域619具有大約25%之銦(In)等。在一實施例中，半導體元件100及其方法係揭露於本發明中，並藉由增加組成N之可變動組成區域618之組成以達到不同配置。舉例而言，標記613係描繪一配置在一定厚度下，其組成係為固定，舉例而言，如區域618之寬度突然增加到另一固定組成數值。標記614係描繪一配置，其組成係呈指數增加直到達到一固定值。標記615係描繪一配置，其組成係呈線性增加至一固定值。標記616係描繪一配置，其組成係呈一減少速率增加直到達到一固定值。標記617係描繪一配置，其組成係突然增加至一固定值。
在另一實施例中，本發明中所揭露之半導體元件100及其方法係藉由減少組成N之可變動組成區域618中之元件中間層102e之組成數值以達到不同配置。舉例而言，標記620係描繪一配置，其組成在一定厚度下係維持一固定值，舉例而言，618之寬度突然減少至另一固定組成數值。標記621係描繪一配置，其組成係呈一增加速率減少直到組成達到一固定值。標記622係描繪一配置，其組成係呈一線性減少至一固定值。標記623係描繪一配置，其組成係呈一減少速率減少直到組成達到一固定值。標記624係描繪一配置，其組成係呈突然 減少至一固定值。在組成N之可變動-固定組成對618及619中之組成改變之配置如613、614、615、616、617、620、621、622、623及624為相互獨立。舉例而言，第一可變動組成區域618係跟隨配置613，第二可變動組成區域618係跟隨配置614，以及第三可變動組成區域618係跟隨配置615等。
M及N之組成改變可互為相關或不相關。舉例而言，組成M係以鋁(Al)之分佈為基礎，以及組成N係以氮化鋁銦鎵(AlInGaN)中之銦(In)之分佈為基礎。在砷(As)與銦(In)之分佈係互為獨立，但是與鎵(Ga)鍵結在一起後，鋁(Al)、銦(In)及鎵(Ga)之原子數即變成1。然而，組成N代表一摻質如在氮化鋁鎵(AlGaN)系統中之矽(Si)、鎂(Mg)或鍺(Ge)，摻質之分佈係為全然獨立。此外，組成M及組成N之區域改變可為互為相關或不相關。舉例而言，當組成N在一區域維持一固定值時，組成M則在此區域變動，反之亦然。組成M及組成N中之各別可變動-固定組成對之厚度可為相同或不相同。舉例而言，組成M中之第一可變動組成區域606之厚度為大約200奈米，而組成N中之第一可變動組成區域618之厚度為大約50奈米，即使組成在區域606及618中重疊亦是如此。
通常物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率之改變係隨著大於一個組成元素之改變，以及當組成元素未改變時，則這些參數維持一固定值。通常各個固定組成區域607或619具有固定之物理參數如晶格參數、熱膨脹係數(CTE)、熱傳導率及電子導電率。然而，各個可變動組成區域606或618具有大於一個參數隨著可變動組成區域606或618之厚度而改變。可變動組成區域606及618中之物理參數改變之程度係互為不相關。通常可變動組成區域606及618之缺陷密度高於固定組成區域607及619之缺陷密度，在不同組成區域之介面間亦具有較高之缺陷密度。
第7圖係繪示包含缺陷緩和結構102之半導體元件100之製造方法。本發明所揭露之方法例如為準備偏軸矽基板101上之缺陷緩和層，用以製造三族氮化物元件如元件中之氮化鎵(GaN)系統。<111>晶向之偏軸矽基板101以被提供701。基板晶圓之準備通常具有清洗基板晶圓表面之步驟，用以去除有機分子、微粒、金屬汙染物及原生氧化物。基板晶圓係以化學清洗如硫酸(H2SO4)、雙氧水(H2O2)、鹽酸(HCl)、氫氟酸(HF)及氫氧化銨(NH4OH)等。如第1圖及第2圖所示，包含基板缺陷緩和層102a、102b及102c，以及元件缺陷緩和層102d、102e及102f之缺陷緩和結構102設置於基板101上702。換言之，基板缺陷緩和層102a、102b及102c包含如四族合金係設置於基板101上702a。元件缺陷緩和層102d、102e及102f係設置於基板缺陷緩和層102a、102b及102c上702b。元件缺陷緩和層102d、102e及102f沉積後，則元件主動層103如主動氮化鎵(GaN)薄膜設置或成長於缺陷緩和結構102上703。缺陷緩和結構102之製造係例如在基板101上設置基板結晶層102a、在基板結晶層102a上設置基板中間層102b、在基板中間層102b上設置基板頂層102c、在基板頂層102c上設置元件結晶層102d、在元件結晶層102d上設置元件中間層102e，以及元件中間層102e上設置元件頂層102f。
第8A圖係繪示沉積於基板101上之基板缺陷緩和層102a、102b及102c。在準備基板101之表面後，基板缺陷緩和層102a、102b及102c係沉積於偏軸矽基板101上。基板缺陷緩和層102a、102b及102c包含基板結晶層102a、基板中間層102b及基板頂層102c，其係揭露於第2圖中。舉例而言，基板中間層102b係為包含具有化學式Si1-xGexCy之摻雜或未摻雜之四族合金，其中0x1及0y1。通常沉積102a、102b及102c之技術包含例如化學氣相沉積(CVD)及分子束磊晶(MBE)。通常實際在設備中沉積薄膜前，會進行基板101表面之即時清潔， 通常係利用如氫氣(H2)、鹽酸(HCl)或氫氟酸(HF)。舉例而言，依據102a、102b及102c之組成不同，薄膜沉積之溫度範圍大約從攝氏500度至1300度。基板缺陷緩和層102a、102b及102c之沉積亦可包含其他在沉積間之製程步驟如熱處理及研磨。基板缺陷緩和層102a、102b及102c係從不同材料得到，以及可包含在各個子層結構中之不同材料選擇。基板缺陷緩和層102a、102b及102c之材料包含摻雜或未摻雜之Si1-xGex，其中“x”之範圍可例如為0.23至0.8，以及碳化矽(SiC)、摻雜或未摻雜之SiGe：C，其中C之範圍可例如為0%至5%。通常摻質包含硼(B)、磷(P)及砷(As)等，其濃度可例如為1x1013至1x1021/cm3。
第8B圖係繪示沉積於基板缺陷緩和層102a、102b及102c上之元件缺陷緩和層102d、102e及102f。元件缺陷緩和層102d、102e及102f包含元件結晶層102d、元件中間層102e及元件頂層102f，其係揭露於第2圖中。元件結晶層102d之組成例如為具有六角晶格對稱或其中一晶面具有六角對稱之金屬或非金屬氮化物及合金。元件結晶層102d係由具有六角晶格對稱之金屬氮化物材料組成如氮化鋁(AlN)、氮化鋁鎵(AlGaN)、矽-氮化鋁(Si-AlN)、矽-氮化鋁鎵(Si-AlGaN)、鍺-氮化鋁(Ge-AlN)、鍺-氮化鋁鎵(Ge-AlGaN)、鎂-氮化鋁(Mg-AlN)及鎂-氮化鋁鎵(Mg-AlGaN)，或其中一晶面具有六角對稱之材料如體心立方之氮化鈦(TiN)之(111)晶面。元件結晶層102d包含如氮化矽(SiN3)、氮化鍺(Ge3N4)、氮化矽鍺(Si1-xGex)3N4、氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁銦(AlInN)及其衍生物中之一者。元件中間層102e之組成例如為具有六角晶格對稱或其中一晶面具有六角對稱之金屬或非金屬氮化物及合金。元件中間層102e包含如一個或多個氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)、矽-氮化鋁(Si-AlN)、矽-氮化鋁銦(Si-AlInN)、矽-氮化鎵(Si-GaN)、 矽-氮化鋁鎵(Si-AlGaN)、矽-氮化鋁銦鎵(Si-AlInGaN)、鎂-氮化鋁(Mg-AlN)、鎂-氮化鋁銦(Mg-AlInN)、鎂-氮化鎵(Mg-GaN)、鎂-氮化鋁鎵(Mg-AlGaN)、鎂-氮化鋁銦鎵(Mg-AlInGaN)、鍺-氮化鋁(Ge-AlN)、鍺-氮化鋁銦(Ge-AlInN)、鍺-氮化鎵(Ge-GaN)、鍺-氮化鋁鎵(Ge-AlGaN)、鍺-氮化鋁銦鎵(Ge-AlInGaN)或其衍生物。
一般適合沉積元件缺陷緩和層102d、102e及102f之技術包含如金屬有機化學氣相沉積(MOCVD)、分子束磊晶(MBE)、氫化物氣相磊晶(HVPE)及分子氣相磊晶(MOVPE)，其技術為此技術領域中具有通常知識者所熟知。薄膜沉積之溫度範圍例如為大約攝氏500度至1300度，其係依據102d、102e及102f之組成與所用沉積之技術。元件缺陷緩和層102d、102e及102f之沉積之間亦可包含其他製程步驟如熱處理及研磨。因為基板缺陷緩和層102a、102b及102c與元件缺陷緩和層102d、102e及102f之沉積技術相當不同，通常在沉積間會中斷。此中斷可包括暴露基板101在空氣中。通常在沉積基板101前會有清洗的步驟如利用硫酸(H2SO4)、雙氧水(H2O2)、鹽酸(HCl)、氫氟酸(HF)、氫氧化銨(NH4OH)及氫氣(H2)。
第8C圖係繪示沉積元件主動層103在元件缺陷緩和層102d、102e及102f上。元件主動層103包含三族氮化物材料如以氮化鎵(GaN)為基礎之材料。一般適合沉積元件主動層103之技術包含如金屬有機化學氣相沉積(MOCVD)、分子束磊晶(MBE)、氫化物氣相磊晶(HVPE)及分子氣相磊晶(MOVPE)。舉例而言，薄膜沉積之溫度範圍例如為大約攝氏500度至200度，其係依據元件主動層103之組成與所用沉積之技術。當沉積技術與元件缺陷緩和層102d、102e及102f之沉積技術相同時，沉積間的中斷或額外的清洗或其他步驟可以不需要。
前述之實施例僅提供本發明目的之解釋且揭露之內容非限制本發明之目的。在實施例中之用字描述僅為說明及解釋本發明而非限制。此外，以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
100‧‧‧半導體元件
101‧‧‧基板
102‧‧‧缺陷緩和結構
102a‧‧‧基板缺陷緩和結晶層
102b‧‧‧基板缺陷緩和中間層
102c‧‧‧基板缺陷緩和頂層
102d‧‧‧元件缺陷緩和結晶層
102e‧‧‧元件缺陷緩和中間層
102f‧‧‧元件缺陷緩和頂層
103‧‧‧元件主動層

Claims (29)

  1. 一種半導體元件(100)，包含：一基板(101)；一缺陷緩和結構(102)設於該基板(101)上，其中該缺陷緩和結構(102)包含：一基板結晶層(102a)設於該基板(101)上；一基板中間層(102b)設於該基板結晶層(102a)上；一基板頂層(102c)設於該基板中間層上(102b)上；一元件結晶層(102d)設於該基板頂層(102c)上，其中該元件結晶層(102d)包含氮化鍺(Ge3N4)及氮化矽鍺(Si1-xGex)3N4中之一者；一元件中間層(102e)設於該元件結晶層(102d)上，其中該元件中間層(102e)之晶格參數實質上與該元件結晶層(102d)之晶格參數相同，以及其中該元件中間層(102e)之熱膨脹係數與該元件結晶層(102d)之熱膨脹係數不同；以及一元件頂層(102f)設置於該基板中間層(102e)上；以及一元件主動層(103)設於該缺陷緩和結構(102)上。
  2. 如申請範圍第1項所述之半導體元件(100)，其中該基板(101)包含摻雜矽、未摻雜矽、矽衍生物或四族合金(化學式Si1-xGexCy，其中0x1及0y1)。
  3. 如申請範圍第1項所述之半導體元件(100)，其中該基板(101)為<111>晶向，且該基板之宏觀晶向偏差角度為大約0度至10度。
  4. 如申請範圍第1項所述之半導體元件(100)，其中該基板中間層(102b)為一複合層包含摻雜或未摻雜之四族合金(化學式Si1-xGexCy，其中0x1及0y1)。
  5. 如申請範圍第1項所述之半導體元件(100)，其中該元件中間層(102e)係選自於氮化鋁(AlN)、氮化鈦(TiN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)、矽-氮化鋁(Si-AlN)、矽-氮化鋁銦(Si-AlInN)、矽-氮化鎵(Si-GaN)、矽-氮化鋁鎵(Si-AlGaN)、矽-氮化鋁銦鎵(Si-AlInGaN)、鎂-氮化鋁(Mg-AlN)、鎂-氮化鋁銦(Mg-AlInN)、鎂-氮化鎵(Mg-GaN)、鎂-氮化鋁鎵(Mg-AlGaN)、鎂-氮化鋁銦鎵(Mg-AlInGaN)、鍺-氮化鋁(Ge-AlN)、鍺-氮化鋁銦(Ge-AlInN)、鍺-氮化鎵(Ge-GaN)、鍺-氮化鋁鎵(Ge-AlGaN)、鍺-氮化鋁銦鎵(Ge-AlInGaN)或其衍生物。
  6. 如申請範圍第1項所述之半導體元件(100)，其中該基板結晶層(102a)之一或多個特性實質上與該基板(101)之一或多個特性相同。
  7. 如申請範圍第1項所述之半導體元件(100)，其中該基板結晶層(102a)為一摻雜基板結晶層或一未摻雜基板結晶層中之一者，以及其中摻雜該基板結晶層之一摻質為硼(B)、鋁(Al)、磷(P)或砷(As)中之一者。
  8. 如申請範圍第1項所述之半導體元件(100)，其中該基板結晶層(102a)之缺陷密度實質上係相同或低於該基板之缺陷密度。
  9. 如申請範圍第1項所述之半導體元件(100)，其中該基板中間層(102b)為一摻雜基板中間層或一未摻雜基板中間層中之一者， 以及其中摻雜該基板中間層之一摻質為硼(B)、鋁(Al)、磷(P)或砷(As)中之一者。
  10. 如申請範圍第1項所述之半導體元件(100)，其中該基板中間層(102b)之一或多個特性與該基板結晶層(102a)之一或多個特性不相同。
  11. 如申請範圍第1項所述之半導體元件(100)，其中該基板頂層(102c)之組成實質上與該基板中間層(102b)之頂面相同。
  12. 如申請範圍第1項所述之半導體元件(100)，其中該基板頂層(102c)之缺陷密度低於該基板中間層(102b)之缺陷密度。
  13. 如申請範圍第1項所述之半導體元件(100)，其中該基板頂層(102c)為一摻雜基板頂層或一未摻雜基板頂層中之一者，以及其中摻雜該基板頂層之一摻質為硼(B)、鋁(Al)、磷(P)或砷(As)中之一者。
  14. 如申請範圍第1項所述之半導體元件(100)，其中該元件結晶層(102d)實質上與該基板頂層(102c)之一或多個特性相同。
  15. 如申請範圍第1項所述之半導體元件(100)，其中該元件結晶層(102d)與該基板頂層(102c)之一或多個特性不相同。
  16. 如申請範圍第1項所述之半導體元件(100)，其中該元件結晶層(102d)具有高缺陷密度或低缺陷密度中之一者。
  17. 如申請範圍第1項所述之半導體元件(100)，其中該元件中間層(102e)之缺陷密度低於該元件結晶層(102d)之缺陷密度。
  18. 如申請範圍第1項所述之半導體元件(100)，其中該元件頂層(102f)之組成與該元件主動層(103)之組成匹配。
  19. 如申請範圍第1項所述之半導體元件(100)，其中該元件頂層(102f)之晶格參數及熱膨脹係數與該元件中間層(102e)之晶格參數及熱膨脹係數不同。
  20. 如申請範圍第1項所述之半導體元件(100)，其中該基板中間層(102b)係包含在一基板中間層組合中沿著一厚度座標之一分佈，以及其中在該基板中間層組合中之該分佈係基於該基板中間層組合中之一單一成分或一大於一成分之分佈。
  21. 如申請範圍第20項所述之半導體元件(100)，其中該基板中間層(102b)之該單一成分之該分佈包含非相關厚度之一可變動組成區域及一固定組成區域之一任意數值，以及其中該可變動組成區域之該單一成分之該分佈為突然地改變增加速率、均勻速率或減少速率中之一者。
  22. 如申請範圍第20項所述之半導體元件(100)，其中該基板中間層(102b)之該大於一成分之該分佈包含非相關厚度之一可變動組成區域及一固定組成區域之一任意數值及位置，以及其中該可變動組成區域之該大於一成分之該分佈為突然地改變增加速率、均勻速率或減少速率中之一者。
  23. 如申請範圍第1項所述之半導體元件(100)，其中該元件中間層(102e)係包含在一元件中間層組合中沿著一厚度座標之一分佈，以及其中在該元件中間層組合中之該分佈係基於該元件中間層組合中之一單一成分或一大於一成分之分佈。
  24. 如申請範圍第23項所述之半導體元件(100)，其中該元件中間層(102e)之該單一成分之該分佈包含非相關厚度之一可變動組成區域及一固定組成區域之一任意數值，以及其中該可變動組 成區域之該單一成分之該分佈為突然地改變增加速率、均勻速率或減少速率中之一者。
  25. 如申請範圍第23項所述之半導體元件(100)，其中該元件中間層(102e)之該大於一成分之該分佈包含非相關厚度之一可變動組成區域及一固定組成區域之一任意數值及位置，以及其中該可變動組成區域之該大於一成分之該分佈為突然地改變增加速率、均勻速率或減少速率中之一者。
  26. 如申請範圍第1項所述之半導體元件(100)，其中該元件主動層(103)包含三族氮化物材料。
  27. 一種半導體元件(100)之製造方法，該方法包含：(701)提供一<111>晶向之矽(Si)基板(101)；(702)設置一缺陷緩和結構(102)於該基板(101)上，其中該缺陷緩和結構(102)之製造係藉由：設置一基板結晶層(102a)於該基板(101)上；設置一基板中間層(102b)於該基板結晶層(102a)上；設置一基板頂層(102c)於該基板中間層上(102b)上；設置一元件結晶層(102d)於該基板頂層(102c)上，其中該元件結晶層(102d)包含氮化鍺(Ge3N4)及氮化矽鍺(Si1-xGex)3N4中之一者；設置一元件中間層(102e)於該元件結晶層(102d)上，其中該元件中間層(102e)之晶格參數實質上與該元件結晶層(102d)之晶格參數相同，以及其中該元件中間層(102e)之熱膨脹係數與該元件結晶層(102d)之熱膨脹係數不同；以及 設置一元件頂層(102f)於該基板中間層(102e)上；以及(703)設置一元件主動層(103)於該缺陷緩和結構(102)上。
  28. 如申請範圍第27項所述之方法，其中該基板中間層(102b)係包含在一基板中間層組合中沿著一厚度座標之一分佈，以及其中在該基板中間層組合中之該分佈係基於該基板中間層組合中之一單一成分或一大於一成分之分佈。
  29. 如申請範圍第27項所述之方法，其中該元件中間層(102e)係包含在一元件中間層組合中沿著一厚度座標之一分佈，以及其中在該元件中間層組合中之該分佈係基於該元件中間層組合中之一單一成分或一大於一成分之分佈。
TW101123106A 2011-06-30 2012-06-27 用於半導體元件之缺陷緩和結構 TWI540680B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/172,880 US9105469B2 (en) 2011-06-30 2011-06-30 Defect mitigation structures for semiconductor devices

Publications (2)

Publication Number Publication Date
TW201308517A TW201308517A (zh) 2013-02-16
TWI540680B true TWI540680B (zh) 2016-07-01

Family

ID=46604533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123106A TWI540680B (zh) 2011-06-30 2012-06-27 用於半導體元件之缺陷緩和結構

Country Status (6)

Country Link
US (1) US9105469B2 (zh)
JP (1) JP5920609B2 (zh)
KR (1) KR101530471B1 (zh)
CN (1) CN103650105B (zh)
TW (1) TWI540680B (zh)
WO (1) WO2013003688A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN110021685A (zh) * 2018-01-19 2019-07-16 东莞市中晶半导体科技有限公司 一种氮化镓基高光效led外延垒晶片及其制备方法
CN112921226B (zh) * 2021-02-16 2022-05-17 河南工学院 一种用于镁铝系合金的Mg-AlN中间合金晶粒细化剂及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20030132433A1 (en) 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
WO2003096385A2 (en) 2002-05-07 2003-11-20 Asm America, Inc. Silicon-on-insulator structures and methods
US6919585B2 (en) 2002-05-17 2005-07-19 Lumei Optoelectronics, Inc. Light-emitting diode with silicon carbide substrate
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP4727169B2 (ja) 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP2009010142A (ja) 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US7915147B2 (en) 2007-09-21 2011-03-29 Seoul Opto Device Co., Ltd. Group III nitride compound semiconductor device
US8815618B2 (en) 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
KR20130141707A (ko) 2013-12-26
CN103650105A (zh) 2014-03-19
CN103650105B (zh) 2016-12-28
JP2014522581A (ja) 2014-09-04
JP5920609B2 (ja) 2016-05-18
WO2013003688A1 (en) 2013-01-03
US20130001641A1 (en) 2013-01-03
KR101530471B1 (ko) 2015-06-19
TW201308517A (zh) 2013-02-16
US9105469B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
TWI468562B (zh) 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US8377802B2 (en) III-V semiconductor structures and methods for forming the same
JP2010521065A (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
WO2011013363A1 (ja) 微細構造の製造方法
US20080299746A1 (en) Semiconductor Substrate Fabrication Method
CN102683508B (zh) 形成iii/v族半导体材料的方法及用该方法形成的半导体结构
TWI540680B (zh) 用於半導體元件之缺陷緩和結構
EP2904630B1 (en) Semiconductor material
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板と、その製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
KR102288586B1 (ko) 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체
TWI505504B (zh) Method for manufacturing epitaxial crystal substrate
JP5080429B2 (ja) 窒化物半導体多層構造体及びその製造方法
US8455881B2 (en) Ge quantum dots for dislocation engineering of III-N on silicon
KR101894072B1 (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
TWI470831B (zh) 分層半導體基材及其製造方法
JP6153224B2 (ja) 表面の平坦性および結晶構造の完全性に優れたＧａＳｂ／ＩｎＡｓ／Ｓｉ（１１１）構造とその形成方法、並びにその構造を用いたＭＯＳデバイスおよび赤外線検出デバイス
US10665752B2 (en) Air void structures for semiconductor fabrication
Cho et al. Selective epitaxial growth of GaAs on a Si (001) surface formed by an in situ bake in a metal-organic chemical vapor deposition reactor