JP2010521065A - 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法 - Google Patents

中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法 Download PDF

Info

Publication number
JP2010521065A
JP2010521065A JP2009552709A JP2009552709A JP2010521065A JP 2010521065 A JP2010521065 A JP 2010521065A JP 2009552709 A JP2009552709 A JP 2009552709A JP 2009552709 A JP2009552709 A JP 2009552709A JP 2010521065 A JP2010521065 A JP 2010521065A
Authority
JP
Japan
Prior art keywords
layer
nitride
intermediate layer
semiconductor structure
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009552709A
Other languages
English (en)
Other versions
JP5520056B2 (ja
JP2010521065A5 (ja
Inventor
ウィリアム サクスラー アダム
アウグストゥス バーク ジュニア アルバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2010521065A publication Critical patent/JP2010521065A/ja
Publication of JP2010521065A5 publication Critical patent/JP2010521065A5/ja
Application granted granted Critical
Publication of JP5520056B2 publication Critical patent/JP5520056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

半導体構造は、窒化物半導体材料の第１の層、前記窒化物半導体材料の第１の層上の実質的に歪みのない窒化物中間層、及び前記窒化物中間層上の窒化物半導体材料の第２の層を含む。前記窒化物中間層は第１の格子定数を有し、アルミニウム及びガリウムを含むこと、並びにｎ型ドーパントで導電的にドープすることができる。前記第１の層及び前記第２の層は、全体として少なくとも約０．５μｍの厚さを有する。前記窒化物半導体材料は、前記第１の層が前記窒化物中間層の一方の側において、前記第２の層が前記窒化物中間層の他方の側で受け得るより大きい引っ張り歪みを受けることができるような、第２の格子定数を有することが可能である。

Description

本発明は半導体構造に関し、特に窒化物半導体構造及び関連する方法に関する。
半導体デバイスの製造では、基板又は下地層と整合しない格子である半導体材料を用いることができる。例えばＧａＮは、通常はサファイア基板、シリコン基板又は炭化ケイ素基板の上に製造される。ＧａＮの無歪み格子定数は３．１９であるが、サファイアの無歪み格子定数は４．７６、炭化ケイ素は３．０７である。結果として、基板上に成長されるＧａＮ層は歪みを受ける可能性がある。そのような場合に歪みのレベルがある閾値を超えると、ＧａＮ層に亀裂が入る恐れがあり、そのため、材料を半導体デバイスに使用することが許容されなくなることがある。
異なる材料が異なる熱膨張係数を有し、それによって温度と共に材料間の格子定数の差が変化する可能性があるため、更に問題が生じることがある。従って、ある温度で実質的に整合した格子である２つの材料が、異なる温度では整合しなくなる可能性がある。更に、下層の基板との格子不整合のために成長温度で圧縮歪みを受けるエピタキシャル層が、材料の室温での格子定数及び熱膨張係数によっては、室温で引っ張り歪みを受ける可能性があり、逆もまた同様である。
半導体材料及びデバイスの製造に使用されるプロセス温度は、極端にすることができる。例えば、一部のエピタキシャル成長プロセスは１０００℃を超える温度で実施することができるが、デバイスのアニール温度は更に高くすることができる。従って、プロセス温度と室温の間の差が１０００℃以上になることがある。
潜在的に亀裂が生じることに加えて、幾つかの他の理由のために、半導体構造内の歪みが有害となる場合がある。例えば、歪みによってウェハが湾曲する可能性がある。エピタキシャル成長中のウェハの湾曲は、基板上でのエピタキシャル層の不均一な成長をもたらす可能性があり、それによって、有用なデバイスの収量が減少する恐れがある。更に、ウェハの湾曲は、平坦化及び／又はダイシングなど半導体製造プロセスを複雑にする可能性がある。
米国再発行特許第３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，２９２，５０１号明細書 米国特許第６，０５１，８４９号明細書 米国特許出願第０９／５２５，７２１号明細書 米国特許第６，２６５，２８９号明細書 米国特許第６，１７７，６８８号明細書 米国特許第６，８４１，００１号明細書 米国特許第６，１８７，６０６号明細書
本発明の幾つかの実施形態による半導体構造は、窒化物半導体材料の第１の層、窒化物半導体材料の第１の層上の実質的に緩和された窒化物中間層、及び窒化物中間層上の窒化物半導体材料の第２の層を含む。窒化物中間層は第１の格子定数を有し、アルミニウム及びガリウムを含むこと、並びにシリコン及び／又はゲルマニウムなどのｎ型ドーパントで導電的にドープすることができる。窒化物半導体材料の第１の層、窒化物中間層、及び窒化物半導体材料の第２の層は、全体として少なくとも約０．５μｍの厚さを有する。窒化物半導体材料は、窒化物半導体材料の第１の層が実質的に緩和された窒化物中間層の一方の側において、窒化物半導体材料の第２の層が実質的に緩和された窒化物中間層の他方の側で受け得るより大きい引っ張り歪みを受けることができるような、第２の格子定数を有することが可能である。
窒化物半導体材料の第２の層は、実質的に緩和された窒化物中間層の一方の側で圧縮歪みを受けることができ、窒化物半導体材料の第１の層は、実質的に緩和された窒化物中間層の他方の側で引っ張り歪みを受けることができる。
半導体構造は、実質的に緩和された窒化物中間層の上に直接、不連続マスク層を更に含むことができる。不連続マスク層は、ＳｉＮ及び／又はＭｇＮを含むことができる。幾つかの実施形態では、不連続マスク層はＢＮを含むことができる。
窒化物半導体材料の第１の層は、中間層より下で第１の転位密度を有することができ、第２の窒化物半導体層は、中間層より上で第１の転位密度より低い第２の転位密度を有することができる。
半導体構造は、第１の窒化物半導体層の上に直接、第２の不連続マスク層を含むことができ、第２の不連続マスク層の上に、窒化物中間層が存在することができる。
窒化物中間層は、約１×１０19ｃｍ-3から約１×１０21ｃｍ-3の濃度のシリコンでドープすることができる。窒化物中間層は、傾斜層（ｇｒａｄｅｄ ｌａｙｅｒ）及び／又は複数の副層を含むことができる。中間層は、複数のＩｎＡｌＧａＢＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことができる。
窒化物半導体材料の第１及び第２の層の平均的な歪みは、中間層を含まない対応する半導体構造より引っ張り歪みが小さい状態にすることができる。
半導体構造は基板を含むことが可能であり、窒化物半導体材料の層は基板の上に存在することができる。半導体材料の層は第１の熱膨張係数を有することができ、基板は、窒化物材料の第１の層が高い成長温度より室温でより大きい引っ張り歪みを受ける傾向になるように、第１の熱膨張係数より小さくすることが可能な第２の熱膨張係数を有することができる。
第２の窒化物層は、窒化物層の成長温度より室温でより緩和することができる。第２の窒化物層は、室温で実質的に緩和することができる。幾つかの実施形態では、第１及び第２の窒化物層は、窒化物層の成長温度より約７００から８００℃の温度でより小さい湾曲を有することができる。
中間層は、約２５０μｍ×２５０μｍの領域を通過する約２０ｍＡの電流に相当する約３２Ａ／ｃｍ2の電流密度において、中間層にわたっての電圧降下を約０．１Ｖ未満にすることが可能な厚さ及び抵抗率を有することができる。中間層は、約０．０１５μｍの厚さ及び約２０００オームｃｍ未満の抵抗率を有することができる。
窒化物中間層は、ある材料組成及びドーピング濃度を有する第１の窒化物中間層を含むことができ、その構造は、窒化物半導体材料の第２の層の上に第２の窒化物中間層を更に含むことができる。第２の窒化物中間層はアルミニウム及びガリウムを含むこと、並びにシリコンで導電的にドープすることが可能であり、第２の窒化物中間層は、第１の窒化物中間層の材料組成及び／又はドーピング濃度とは異なる材料組成及び／又はドーピング濃度を有することができる。第２の窒化物中間層の上には、窒化物半導体材料の第３の層が存在する。
第１の窒化物層は、第１のガリウム濃度を有することができ、第２の窒化物層は、第１のガリウム濃度より大きい第２のガリウム濃度を有することができる。
第１の窒化物層は、第１のドーピング濃度を有することができ、第２の窒化物層は、第１のドーピング濃度より大きい第２のドーピング濃度を有することができる。
窒化物中間層はその内部に、窒化物中間層の材料組成とは異なる材料組成を有する、複数のディスクリート部を含むことができる。具体的には、窒化物中間層は第１のバンドギャップを有することができ、ディスクリート部は、第１のバンドギャップより小さい第２のバンドギャップを有することができる。
ディスクリート部は、窒化物中間層の中に、約０．１／μｍ2から約１００／μｍ2の間の量で存在することができ、場合によっては約４０／μｍ2から約６０／μｍ2の間でもよく、及び／又はディスクリート部は、直径において、０．０１μｍから０．１μｍの間とすることができる。
幾つかの実施形態は、半導体構造を形成する方法を提供する。この方法は、窒化物半導体材料の第１の層を形成するステップと、窒化物半導体材料の第１の層の上に実質的に緩和された窒化物中間層を形成するステップと、窒化物半導体材料の第２の層を形成するステップとを含む。窒化物半導体材料の第１の層、窒化物中間層、及び窒化物半導体材料の第２の層は、少なくとも約０．５μｍの合わさった厚さを有することができる。窒化物中間層は、第１の格子定数を有すること、アルミニウム及びガリウムを含むこと、並びにシリコンで導電的にドープすることができる。窒化物半導体材料は、窒化物半導体材料の第１の層が実質的に緩和された窒化物中間層の一方の側において、窒化物半導体材料の第２の層が実質的に緩和された窒化物中間層の他方の側で受け得るより小さい引っ張り歪みを受けることができるような、第２の格子定数を有することが可能である。
窒化物半導体材料の第２の層は、実質的に緩和された窒化物中間層の一方の側で圧縮歪みを受けるように形成することができ、窒化物半導体材料の第１の層は、実質的に緩和された窒化物中間層の他方の側で引っ張り歪みを受けるように形成することができる。
この方法は、窒化物半導体材料の第２の層を形成するステップの前に、実質的に緩和された窒化物中間層の上に直接、不連続マスク層を形成するステップを更に含むことができる。不連続マスク層は、ＳｉＮ及び／又はＭｇＮを含むことができる。幾つかの実施形態では、不連続マスク層はＢＮを含むことができる。
この方法は、第１の窒化物半導体層の上に直接、第２の不連続マスク層を形成するステップを更に含むことが可能であり、第２の不連続マスク層の上には、窒化物中間層を形成することができる。
窒化物中間層は、約１×１０19ｃｍ-3から約１×１０21ｃｍ-3の濃度のシリコンでドープすることができる。窒化物中間層は、傾斜層を含むことができる。窒化物中間層は、複数の副層を含むことができる。
窒化物半導体材料の第１の層を形成するステップは、基板の上に窒化物半導体材料の第１の層を形成するステップを含むことができる。窒化物半導体材料は第１の熱膨張係数を有することができ、基板は、窒化物材料の第２の層が高い成長温度より室温でより大きい引っ張り歪みを受ける傾向になるように、第１の熱膨張係数より小さくすることが可能な第２の熱膨張係数を有することができる。
窒化物材料の第１及び第２の層は、第２の窒化物層の成長温度より約７００から約８００℃の範囲の温度でより小さい湾曲を有することができる。
中間層は、約２０ｍＡの電流において、中間層にわたっての電圧降下が約０．１Ｖ未満であるように厚さ及び抵抗率を有することができる。中間層は、約０．０１５μｍの厚さ及び約２０００オームｃｍ未満の抵抗率を有することができる。
窒化物中間層を形成するステップは、窒化物中間層を約８００℃の温度で形成するステップを含むことができる。更に、第１の層を形成するステップは、第１の層を約０．５μｍ未満の厚さを有するように形成するステップを含むことができる。
この方法は、窒化物半導体材料の第２の層の上に、第２の窒化物中間層を形成するステップを更に含むことができる。第２の窒化物中間層はアルミニウム及びガリウムを含み、シリコン及び／又はゲルマニウムなどのｎ型ドーパントで導電的にドープされ、また第１の中間層のガリウム濃度より大きい第２のガリウム濃度を有する。第２の窒化物中間層の上に、窒化物半導体材料の第３の層が形成される。
この方法は、半導体構造の層をエッチングするステップを更に含むことが可能であり、窒化物中間層はエッチストップ層として用いられる。
本発明の実施形態による半導体構造の横断面図である。 本発明の実施形態による、傾斜層に対するアルミニウム濃度と厚さのグラフである。 本発明の更なる実施形態による半導体構造の横断面図である。 図本発明の更なる実施形態による半導体構造の横断面図である。 本発明の更なる実施形態による半導体構造の横断面図である。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による窒化物層の表面形態を示す写真である。 本発明の実施形態による窒化物層の表面形態を示す写真である。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による構造に対する曲率及び反射率のグラフである。 本発明の実施形態による窒化物層の表面形態を示す写真である。 本発明の実施形態による窒化物層の表面形態を示す写真である。 本発明の実施形態による窒化物層の表面形態を示す写真である。
次に以下では、本発明の好ましい実施形態を示す添付図面を参照して、本発明を更に詳しく説明する。しかしながら、本発明は多くの異なる形で具体化することが可能であり、本明細書で述べる実施形態に限定されると解釈すべきではなく、むしろこうした実施形態は、この開示が十分且つ完全なものとなり、当業者に対して本発明の範囲を十分に伝えるために提供される。全体を通して、類似の番号は類似の要素を指す。更に、図面に示す様々な層及び領域は、概略的に示される。従って本発明は、添付図面に示された相対的なサイズ及び間隔に限定されない。また当業者には理解されるように、本明細書において基板若しくは他の層の「上に」形成された層への言及は、その基板若しくは他の層の上に直接、又は介在する層の上に形成された層、あるいはその基板若しくは他の層の上に形成された複数の層を指す場合がある。
本発明の実施形態は、平均的な歪みを低減させた、比較的厚く高品質の窒化物半導体構造を提供することが可能である。窒化物半導体材料の厚いエピタキシャル層は、基板なしの半導体デバイスを形成するための基板除去技術と共に使用するのに特に適したものとなり得る。加えて、本発明の実施形態は、半導体基板を製造するために基板及び／又は種結晶を設ける際に利用可能な窒化物半導体構造を提供することができる。窒化物半導体構造は、半導体の中間層、又は構造内の歪みの蓄積を低減するように働く層を含み、その結果、所望の温度における構造の平均的な歪みが低減される。例えば中間層の構造は、室温又は活性層の成長温度などの他の重要な温度において、構造内の平均的な歪みを最小化するように設計することができる。
以下では、本発明の実施形態をＩＩＩ族窒化物ベースの半導体構造に関して説明する。しかしながら、本開示に照らすと当業者には明らかになるように、有利には、本発明の実施形態を他の半導体材料と共に利用することができる。本明細書で使用されるとき、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、ホウ素（Ｂ）及び／又はインジウム（Ｉｎ）との間で形成された半導体性化合物を指す。その用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元又は四元化合物も指す。当業者には適切に理解されるように、ＩＩＩ族元素は窒素と結合して、二元（例えばＧａＮ）、三元（例えばＡｌＧａＮ、ＡｌＩｎＮ）、及び四元（例えばＡｌＩｎＧａＮ）化合物を形成することが可能である。こうした化合物はすべて、１モルの窒素を合計で１モルのＩＩＩ族元素と結合させた実験式を有する。従って、それらを記述するために、ＡｌxＧａ1-xＮ（式中、０≦ｘ≦＜１）などの式がしばしば用いられる。
本発明の幾つかの実施形態を、図１の断面図に概略的に示す。本発明のある特定の実施形態における半導体構造１０Ａは、例えばシリコン、炭化ケイ素及び／又はサファイアなどを含むことができる基板１２を含む。
基板１２の上には、窒化アルミニウム層などの核生成層１４が存在し、基板と構造の残りの部分との間の結晶構造の遷移をもたらす。炭化ケイ素は、ＩＩＩ族窒化物デバイス用のきわめて一般的な基板材料であるサファイア（Ａｌ2Ｏ3）又はシリコンよりも、ＩＩＩ族窒化物にずっと近い結晶格子整合を有する。格子整合が近くなると、サファイア又はシリコン上で一般的に入手可能なものより高い品質のＩＩＩ族窒化物の薄膜を生じることができる。また炭化ケイ素はきわめて高い熱伝導性を有し、従って、炭化ケイ素上でのＩＩＩ族窒化物デバイスの全出力は通常、同じデバイスがサファイア上に形成された場合ほど基板の熱散逸による制限を受けない。また半絶縁性炭化ケイ素基板が利用可能であることは、デバイスの絶縁及び低減された寄生容量をもたらす。基板１２が除去される実施形態では、大きい直径のシリコンウェハが一般に利用可能であり、またシリコンは炭化ケイ素若しくはサファイアより除去しやすくすることができるため、シリコン基板が適切である場合がある。
本明細書では、本発明の幾つかの実施形態をシリコン基板又は炭化ケイ素基板に関して説明するが、本発明の実施形態は、サファイア、窒化アルミニウム、アルミニウムガリウム窒化物、ガリウム窒化物、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど任意の適切な基板を利用することが可能である。幾つかの実施形態では、基板上に適切な核生成層を形成することもできる。
本発明の実施形態での使用に適したＳｉＣ基板は、例えば本発明の譲受人であるノースカロライナ州ダラムのＣｒｅｅ、Ｉｎｃ．によって製造され、ＳｉＣ基板を製造する方法が文献に記載されている（例えば特許文献１、特許文献２、特許文献３及び特許文献４参照。これらの内容は全体として参照によって本明細書に組み込まれる）。同様に、ＩＩＩ族窒化物のエピタキシャル成長に関する技術が文献に記載されている（例えば特許文献５、特許文献６、特許文献７及び特許文献８参照。これらの内容も全体として参照によって本明細書に組み込まれる）。
本発明の追加の実施形態では、基板は、例えばエピタキシャル横方向過成長（ＥＬＯＧ）又はペンデオ（ｐｅｎｄｅｏ）−エピタキシャル成長技術を利用して製造される、ＧａＮベースの基板とすることができる。そうした技術の例が、特許文献９（名称「GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES INCLUDING A LATERAL GALLIUM NITRIDE LAYER THAT EXTENDS FROM AN UNDERLYING GALLIUM NITRIDE LAYER」）、１９８８年２月２７日出願の特許文献１０（名称「GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES INCLUDING LATERALLY OFFSET PATTERNED LAYERS」）、特許文献１１（名称「METHODS OF FABRICATING GALLIUM NITRIDE SEMICONDUCTOR LAYERS BY LATERAL GROWTH FROM SIDEWALLS INTO TRENCHES, AND GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES FABRICATED THEREBY」）、及び特許文献１２（名称「PENDEOEPITAXIAL GALLIUM NITRIDE SEMICONDUCTOR LAYERS ON SILICON CARBIDE SUBSTRATES"」）に記載されている（これらの文献の開示は、全体として記載されるかのように本明細書に組み込まれる）。更にそうした成長技術の前に、後続のガリウム窒化物ベースの複数の層がその上に設けられるガリウム窒化物ベースの層を備えるために、本発明の実施形態を利用することができる。
更に、本発明の幾つかの実施形態と共に、特許文献１３（名称「STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES」、その開示は全体として記載されるかのように本明細書に組み込まれる）に記載される歪み補償技術を使用することができる。
先に言及したように、本発明の幾つかの実施形態は、シリコン基板を使用することができる。シリコン基板を使用するときには、最初に基板を水素及びシラン（ＳｉＨ4）、又は他の反応性のシリコンソースの雰囲気の中で加熱することができるが、それらはどちらも、基板上でのＳｉＮの形成を防止する／妨げること、また基板からＳｉＯ2を除去することもできる。基板上のＳｉＮ及び／又はＳｉＯ2の存在は、基板上に成長させる層の形態に悪影響を及ぼす恐れがあるため、一般に基板上のＳｉＮ及び／又はＳｉＯ2を除去する、あるいはその形成を防止する／妨げることが望ましい。
シランによって供給される反応性シリコンは、他の方法では加熱及び脱離中にシリコン基板と反応して非晶質／多結晶質のＳｉＯ2及び／又はＳｉＮを形成する可能性がある、酸素又は窒素を消費することができる。少量のシランの流れを加えることによって、シリコン基板の腐食／分解を防止する、又は遅らせることもできる。それによって、実質的に汚れのないシリコン基板表面を保つことが可能になり、他の方法に比べてより小さい引っ張り（より大きい圧縮）ひずみを有する、より高い品質のＩＩＩ族窒化物材料の成長を可能にする。
前述のシランの前処理は、前の作業からのある程度の残りのＩＩＩ族窒化物の堆積物、又はあまり清浄ではない環境を許容することによって、製造工程の収量及び／又は処理量を高めることができる。更に前述のシランの前処理によって、反応器チャンバ内で一部の石英部分を悪影響を伴わずに使用することが可能になる。
シリコン基板上にシランを流すことを、基板から残りのＳｉＯ2を除去するためにシリコン基板を清浄なＨ2環境で加熱する、従来型のシリコンによる前処理工程と対比させることができる。高温のＨ2ガスは、残りのＳｉＯ2に加えて、ＳｉＯ2部分及び／又は前の作業からの残りの窒化物の堆積物など、他の酸素又は窒素を含有する化合物を腐食する可能性がある。Ｈ2ガスによって解放された酸素及び／又は窒素が基板に運ばれ、そこで新しい堆積物を形成する可能性がある。更に、Ｈ2ガスによって基板からシリコン原子が除去され、それがシリコン表面の粗面化を引き起こす恐れがある。更に、ＨＦエッチングを用いて基板から残りのＳｉＯ2を除去することができる。
幾つかの実施形態では、少量のシランをシリコン基板全体に流し、脱離温度においてＳｉの上で平衡蒸気圧にほぼ等しい蒸気圧を得るようにする。例えば０．２気圧の圧力及び約１０００℃の温度では、約１０-7：１のＳｉＨ4と水素キャリヤガスの比を用いることができる。シランを多く流しすぎるとシリコンの堆積物が生じ、その結果、堆積したＩＩＩ族窒化物のエピタキシャル層の表面がより粗くなる恐れがある。シランの代わりに又はシランに加えて、Ｓｉ2Ｈ6、ＳｉＣｌ4、ＳｉＢｒ4、Ｓｉ3Ｎ4、反応器部分の被覆物、又は上流に配置された固体シリコンなど、他のシリコンソースを用いることができる。
再び図１を参照すると、シリコン基板の上にＡｌＮ核生成層を成長させるために、最初はトリメチルアルミニウム（ＴＭＡ）などのアルミニウムソースガスのみを流し、次いで窒素ソースガスを流してＡｌＮを形成することが望ましいことがある。最初に窒素ソースガスを含まないアルミニウムソースガスを流すことによって、シリコン基板上でのＳｉＮの形成を妨げる、低減する又は防止することができる。ＡｌＮ層は、例えば約１０００℃から約１１００℃の範囲の比較的高い成長温度で成長させることができる。核生成層が過度に高温で成長された場合、核生成層が劣った形態を有する恐れがある。結果として生じるシリコン基板上のＡｌＮ層は、シリコン基板を内部に封じ込め、後続のステップでＳｉＮを形成する基板中のシリコンと窒素の反応を低減させる、又は妨げることができる。後続の処理ステップでＳｉＮが堆積されることがあるが、ＳｉＮはシリコン基板との反応ではなく、ソースガスの反応によって形成される可能性がある。
ＡｌＮ層は、後続の窒化物半導体材料の成長のためのテンプレートを提供する、核生成層１４として働くこともできる。核生成層は、約０．１から約０．６μｍの厚さを有することができる。幾つかの実施形態では、核生成層１４は複数の副層を含むことができる。
引き続き図１を参照すると、半導体構造１０は、核生成層１４の上に傾斜層２０を含む。傾斜層２０は、核生成層１４の結晶構造から異なる結晶構造への遷移部を提供することができる。例えば、核生成層は窒化アルミニウムを含むことができるが、その構造の上に最終的にＧａＮの層を成長させることが望ましいことがある。それに応じて、傾斜層２０は、ＡｌＮからＧａＮへの比較的滑らかな遷移部を提供することができる。例えば傾斜層２０は、核生成層１４との境界面におけるＡｌxＧａ1-xＮを含む組成からＧａＮへ傾斜させることができる。幾つかの実施形態では、漸進的な変化は、ｘ＝１から（即ちＡｌＮから）始まることができる。他の実施形態では、漸進的な変化は、約３０％のＧａＮ（ｘ＝０．７）を含む合金から始まることができる。
幾つかの実施可能なアルミニウム分布を、図１Ａに示す。図１Ａに示すように、層１４におけるアルミニウム濃度は１００％（ｘ＝１）である。幾つかの実施形態では、曲線５０１に示すように、傾斜層２０におけるアルミニウム濃度を１００％から０％まで傾斜させることができる。他の実施形態では、曲線５０２に示すように、アルミニウム濃度を７０％（ｘ＝０．７）などのより低い割合から０％まで傾斜させることができる。
傾斜層２０の開始のアルミニウム組成は、構造内の歪みに影響を及ぼす可能性がある。例えば傾斜層２０の漸進的な変化がｘ＝１で（即ちＡｌＮから）始まる場合、所与の温度で結果として生じる構造において圧縮歪みが大きくなりすぎることがあり、それがウェハの亀裂及び／又は破損を引き起こす恐れがある。漸進的な変化をより低いアルミニウム組成（例えばｘ＝０．７）から始めると、構造により釣り合いのとれた歪みを持たせることができる。一般に、傾斜層２０における開始のアルミニウムの割合を、ＩｎＧａＮの成長温度（約７００℃から約８００℃の範囲）などの所与の温度でウェハの湾曲がより小さくなると同時に、室温で過大な引っ張り歪みが生じないように、構造全体の歪みを釣り合わせるレベルに選択することが望ましいことがある。
図１を参照すると、本発明の幾つかの実施形態では、高温（例えば＞１０００℃）でシリコン基板の上に半絶縁性のＡｌＮ核生成層１４を堆積させる。次に、高温（例えば＞１０００℃）でＡｌＮ核生成層の上に半絶縁性のＡｌxＧａ1-xＮ層を堆積させて、傾斜層２０を設ける。成長条件（温度、圧力、Ｖ／ＩＩＩ比、成長速度、厚さなど）は、傾斜層２０がＡｌＮ層１４にコヒーレント（ｃｏｈｅｒｅｎｔｌｙ）歪みを受けないように調節して設けることができる。好ましくは、傾斜層２０は、最初に比較的低い核密度（例えば＜１０9ｃｍ-2）で３次元的に成長を始める。本開示に照らすと当業者には理解されるように、詳しい成長条件は反応器の形状によって異なる可能性があり、従って、それに応じて所望の特性を有するＡｌＧａＮを得るように調節することができる。傾斜層２０の上に、ＧａＮ及び／又はＡｌxＧａ1-xＮ（ｘ≒０．１）の窒化物層２４を設けることができる。結果として生じる窒化物層２４の歪んだ格子定数は、Ｘ線回折結晶学を用いて決めることができる。結果として得られる窒化物層２４が所望の歪んだ面内格子定数を有していない場合には、窒化物層２４の組成及び／又は成長条件を、所望の歪んだ面内格子定数を与えるように調節することができる。
一般に、核生成層１４がＡｌＮを含むときには、ＧａＮのａ面格子定数がＡｌＮのａ面格子定数より大きいため、窒化物層２４は圧縮歪みを受けた状態から始まる可能性がある（一般にａ面格子定数とは、（０００１）方向の材料の成長に対する材料の原子間の横方向距離を指す）。しかしながら、窒化物層２４が成長して厚くなるにつれて、より大きい引っ張り歪みを受けるようになりがちな可能性がある。
構造１０Ａにおける全体的な歪みを低減するために、窒化物層２４の中に１つ又は複数の実質的に緩和された中間層３０を設けることができる。中間層３０は、窒化物層２４の無歪み格子定数とは整合しない無歪み格子定数を有する。具体的には、中間層３０は、成長温度において窒化物層２４の無歪み格子定数より小さい無歪み格子定数を有することができる。（１つ又は複数の）緩和された中間層３０は、その上に成長させた窒化物材料の初期の歪みを実際には圧縮がより大きい（引っ張りがより小さい）状態になるように戻す、後続のエピタキシャル成長用の準理想的な基板層として働くことができる。窒化物層２４をかなりの厚さ（例えば約０．５μｍ以上）まで成長させると、層の材料組成物は成長温度でより大きい引っ張り歪みを受けるようになる傾向がある。材料がより低い温度（例えば、室温又はより低い材料の成長温度など）まで冷却されると、窒化物層２４と基板１２の間の熱膨張係数（ＣＴＥ）の差によって、窒化物層２４が更に大きい引っ張り歪みを受けるようになり、最終的には、ウェハの湾曲及び／又は亀裂の望ましくないレベルに至る恐れがある。
しかしながら、窒化物層２４の中に（１つ又は複数の）中間層３０を緩和された層として成長させるため、（１つ又は複数の）中間層３０の上に成長した窒化物層２４の一部は、少なくとも初めは、窒化物層２４の（１つ又は複数の）中間層３０のすぐ下の部分より大きい圧縮歪みを受けることができる。従って、構造全体の平均的な歪みは、（１つ又は複数の）中間層３０がない場合より圧縮された状態になる。それに応じて、構造１０Ａをより低い温度まで冷却したときに、構造１０は低減した引っ張り歪みのレベルを有することが可能になり、それによって、ウェハの湾曲及び／又は亀裂を低減することができる。
（１つ又は複数の）中間層３０が、中間層３０がその上に成長する窒化物層２４の下層部分に対して擬似形態的に（ｐｓｅｕｄｏｍｏｒｐｈｉｃａｌｌｙ）歪みを受けないように、適切な材料組成、厚さ及び成長温度を選択することによって、（１つ又は複数の）中間層３０を緩和された層として成長させることができる。例えば、（１つ又は複数の）中間層３０の無歪み格子定数を、中間層３０がその上に形成される窒化物層２４の格子定数と十分に不整合になるようにして、（１つ又は複数の）中間層３０が約１５０ｎｍの厚さなどある一定の厚さに達したときに、中間層３０が割れる傾向があるようにすることができる。（１つ又は複数の）中間層３０の亀裂は層内の歪みを解放し、中間層３０を緩和された状態にすることができる。緩和を生じさせるために十分に不整合な無歪み格子定数を有するように、（１つ又は複数の）中間層３０は約５０％以上のアルミニウム濃度を含むことができる。更に、約７００℃から約８００℃の成長温度が、（１つ又は複数の）中間層３０の緩和に寄与することができる。
しかしながら、（１つ又は複数の）中間層３０を形成するため用いられる成長条件によっては、緩和させるために（１つ又は複数の）中間層３０に亀裂を入れる必要がないことが理解されるであろう。例えば、（１つ又は複数の）中間層３０を、高密度の転位欠陥を有する緩和層として形成することが可能である。幾つかの実施形態では、緩和層を設けるために、（１つ又は複数の）中間層３０又はその一部を、結晶質、多結晶質、非晶質、きわめて不規則な状態、及び／又はこれらの組合せとすることができる。
幾つかの実施形態では、（１つ又は複数の）中間層３０が複数の副層を含むこと、及び／又は１つ又は複数の傾斜層を含むことが可能であることが理解されるであろう。（１つ又は複数の）中間層３０は、１つ又は複数のＩｎＡｌＧａＢＮの層を含むことができる。更に、（１つ又は複数の）中間層３０の中にＳｉＮ及び／又はＭｇＮの層を組み込むことができる。場合によっては、Ｎの代わりに少量のＰ又はＡｓを用いることができる。
窒化物層２４の中に少なくとも１つの中間層３０を設けることによって、構造１０Ａの表面形態を改善することができる。しかしながら、構造１０Ａの表面形態は、含まれる中間層３０が増えるにつれて悪化する可能性がある。
幾つかの実施形態では、（１つ又は複数の）中間層３０は複数のＩｎＡｌＮ：Ｓｉ／ＧａＮ：Ｓｉの対、又はＩｎＡｌＧａＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことができる。（１つ又は複数の）中間層３０の形成の間、インジウム（又は低い組み込み率を有するＳｎなどの他の材料）を、界面活性剤、転位の動きの調節剤及び／又は点欠陥の調節剤として使用することができる。更に、（１つ又は複数の）中間層３０を、ＡｌＧａＮに対して大きい格子不整合を有するＩｎＮなどの材料と合金化することができる。そうした合金化によって、層をよりコンプライアント（ｃｏｍｐｌｉａｎｔ）にすること、及び／又は層内の応力を低減することが可能になる。
（１つ又は複数の）中間層３０の半導体材料は、続いて成長させるエピタキシャル層の（１つ又は複数の）半導体材料と同様の構造上の特性（例えば同様の結晶構造及び方位）を有するが、窒化物層２４の格子定数とは十分に不整合な無歪み格子定数を有し、従って、（１つ又は複数の）中間層３０の上に形成される窒化物層２４の一部が、少なくとも最初は圧縮歪みを受けるようになる。窒化物層２４が圧縮歪みを受ける状態にするために、（１つ又は複数の）中間層３０は成長温度において、窒化物層２４の成長温度での無歪み格子定数より小さい無歪み格子定数を有することができる。本発明のある特定の実施形態では、（１つ又は複数の）中間層３０を約８００℃の成長温度で、実質的に歪みのない層として成長させることが可能であり、構造を成長温度から冷却したときに、（１つ又は複数の）中間層３０に歪みを生じさせることができる。
本発明の幾つかの実施形態では、（１つ又は複数の）中間層３０は、ＡｌＧａＮ又はＡｌＩｎＧａＮなどのＩＩＩ族窒化物を含むことができる。しかしながら、本発明の他の実施形態では、（１つ又は複数の）中間層３０は、ＳｉＧｅ、ＧａＡｓなど他の半導体材料を含むこともできる。本発明のある特定の実施形態では、（１つ又は複数の）中間層３０は、Ｓｉ、Ｇｅ及び／又はＭｇなどのドーパントで導電的にドープすることができる。（１つ又は複数の）中間層３０の厚さは、特定の半導体構造に応じて変えることができる。例えば（１つ又は複数の）ＡｌＧａＮベースの中間層では、（１つ又は複数の）中間層３０の厚さを約１ｎｍから約１μｍに形成することができる。（１つ又は複数の）中間層３０は、（１つ又は複数の）中間層３０の周りの更に厚い層の中に亀裂及び／又は本質的な欠陥の形成を生じさせるほど厚くすべきではない。（１つ又は複数の）中間層３０は、緩和されるのに十分な大きさであるが、構造を介した縦方向の導電性の望ましくない大幅な低下を引き起こすほど大きくはない厚さを有することができる。それに応じて、幾つかの実施形態では、（１つ又は複数の）中間層３０は、約１０ｎｍから約２０ｎｍの範囲の厚さを有することができる。特定の実施形態では、（１つ又は複数の）中間層３０は、約１５ｎｍの厚さを有するＡｌＮを含むことができる。
幾つかの実施形態では、（１つ又は複数の）中間層３０は、実質的に均質なアルミニウム濃度を有するＡｌＧａＮを含むことができる。更なる実施形態では、（１つ又は複数の）中間層３０は、基板からの距離が増大するにつれてアルミニウム濃度を低減させるために、成長中に低下する組成ｘと共に傾斜されるＡｌxＧａ1-xＮ層とすることができる。組成の変化は、線形、非線形及び／又は段階的にすることができる。更に、（１つ又は複数の）中間層３０は、ＡｌＮ及びＧａＮ、又はＡｌＧａＮ及びＡｌＧａＮからなる短周期の超格子とすることができる。
幾つかの実施形態では、（１つ又は複数の）中間層３０はホウ素（Ｂ）を含むことができる。（１つ又は複数の）中間層３０の中のホウ素の存在は、（１つ又は複数の）中間層３０の格子定数を小さくすることができる。しかしながら、（１つ又は複数の）中間層３０の中のホウ素の濃度は、（１つ又は複数の）中間層が多結晶質になる濃度より低く保つことができる。
更に、窒化物層２４が成長温度より低い温度でより緩和された状態に近づくことができるように、例えばＡｌの組成などの組成、又は（１つ又は複数の）中間層３０の成長条件を調節することによって、窒化物層２４の（１つ又は複数の）中間層３０のすぐ上の部分が、窒化物層２４の熱膨張係数（「ＣＴＥ」）が基板（例えばＧａＮ／ＳｉＣ又はＧａＮ／Ｓｉ）の熱膨張係数より大きい場合には成長温度で圧縮歪みを受け、あるいは窒化物層２４のＣＴＥが基板（例えばＧａＮ／Ａｌ2Ｏ3）のＣＴＥより小さい場合には成長温度で引っ張り歪みを受けるように、（１つ又は複数の）中間層３０を成長させることができる。単一体構造の基板から窒化物層２４を除去しやすくするために、窒化物層２４が実質的に歪まない温度が基板を除去する温度になるように選択することができる。あるいは、窒化物層２４が実質的に歪まない温度がバルクの再成長温度になるように選択することも可能であり、そうすることによって、窒化物層２４を依然として元の基板に付着したシードとして使用することを容易にすることができる。
更に、窒化物層２４が実質的に歪まない温度を、デバイスの動作温度に基づいて選択することが可能である。窒化物層２４が実質的に歪まない温度は、構造がその耐用年数の間に遭遇するすべての温度範囲にわたって歪みが危険な値を超えないように、中程度の温度に基づいて選択することも可能である。窒化物層２４が実質的に歪まない温度は、窒化物層２４を用いて製造された最終的なデバイスの活性層として働くことができるＩｎＧａＮ量子井戸のエピタキシャル成長など、重要なプロセスステップが行われるプロセス温度に基づいて選択することも可能である。
例えば、窒化物半導体材料は一般に、ＧａＮの典型的な成長温度より低くすることが可能な、典型的には約７００℃から約８００℃の範囲の成長温度で形成される薄い（例えば＜５０Å）ＩｎＧａＮ量子井戸層を含む、発光デバイスを形成するために用いられる。ＩｎＧａＮ量子井戸層の品質及び組成がＬＥＤによって放出される光の明るさ及び／又は波長に強い影響を及ぼす可能性があるため、ＩｎＧａＮ量子井戸層は発光デバイスの重要な特徴となり得る。ウェハの湾曲及び／又は反りによって、薄いＩｎＧａＮ層がウェハ上に不均一に形成されることがあり、そのために、ウェハからのデバイスの使用可能な収量が減少する恐れがある。それに応じて、ＩｎＧａＮの成長温度における全体的な歪みのレベルができるだけ低減されるように、且つ／又はウェハがＩｎＧａＮの成長温度でより小さい湾曲を有するように、半導体構造１０Ａ内の歪みのレベルをカスタマイズすることが望ましいことがある。
他の実施形態では、例えばウェハのダイシングを容易にするために、室温における半導体構造内の全体的な歪みのレベルをできるだけ低減することが望ましいことがある。一般に、かなり曲がった／反ったウェハをダイシングする（即ち、のこ引きしてチップにする）ことが難しい場合がある。
（１つ又は複数の）中間層３０は、例えばＳｉ及び／又はＧｅドーパントで導電的にドープすることができる。一般に、窒化物層２４内の縦方向の電流の伝導を容易にするために、（１つ又は複数の）中間層が導電性であることが望ましいことがある。縦方向の伝導は、縦型発光ダイオードなどある特定のタイプの電子デバイスにとって望ましい場合がある。場合によっては、（１つ又は複数の）中間層が、結果として生じるデバイスの順方向の全動作電圧に対して約０．１Ｖ未満の寄与になることが望ましいことがある。即ち、（１つ又は複数の）中間層が約５オーム未満の抵抗を有することが望ましいことがある。（１つ又は複数の）中間層３０の電圧降下は層の抵抗（Ｒ）によって決まり、それは以下の式による層の抵抗率（ρ）の関数である。
Figure 2010521065
上式において、Ａは（１つ又は複数の）中間層３０の面積、Ｌは（１つ又は複数の）中間層３０の厚さである。従って、約２０ｍＡで動作する２５０μｍ×２５０μｍの寸法を有するデバイスでは、（１つ又は複数の）中間層３０が約０．０１５μｍの厚さを有する場合、（１つ又は複数の）中間層３０の抵抗率は約２０００オームｃｍ未満とすることができる。
縦方向の伝導を与えることに加えて、（１つ又は複数の）中間層３０をシリコン及び／又はゲルマニウムなどのｎ型ドーパントでドープすると、（１つ又は複数の）中間層の格子定数を低くすることが可能になり、それは、窒化物層２４の（１つ又は複数の）中間層３０の上に形成された部分を、最初により大きい圧縮歪みを受けた状態にするのに寄与することができる。それに応じて、（１つ又は複数の）中間層３０を、約１×１０18ｃｍ-3から約１×１０21ｃｍ-3の範囲の濃度のシリコンでドープすることが望ましいことがある。デバイスの動作温度でより高いレベルの電子密度を得るために、（１つ又は複数の）中間層３０が約１０％から約９０％の範囲のガリウムを含むことが望ましいことがある。
幾つかの実施形態では、（１つ又は複数の）中間層３０はその内部に、（１つ又は複数の）中間層３０の導電性を高めることが可能なディスクリート部３０Ａを含むことができる。ディスクリート部３０Ａは、例えば（１つ又は複数の）中間層３０を形成する材料のバンドギャップより小さいバンドギャップを有する、且つ／又は（１つ又は複数の）中間層３０の材料より高い電子密度を有することができる、ＧａＮ及び／又はＩｎＧａＮなどの材料の不連続なアイランド（「ドット」）を含むことが可能である。縦方向の導電性のためにディスクリートな結晶部を使用することが、Edmondらの特許文献１４、名称「Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure」に更に詳しく記載されている（その開示は参照によって本明細書に組み込まれる）。幾つかの実施形態では、ディスクリート部３０Ａは、結晶質、多結晶質、非晶質、きわめて不規則な状態、及び／又はこれらの組合せとすることができる。
幾つかの実施形態では、ディスクリート部３０Ａは、（１つ又は複数の）中間層３０の縦方向の導電性を高めるのに十分な量であるが、（１つ又は複数の）中間層３０の歪みを低減する効果、及び／又は窒化物層２４の結晶の品質に悪影響を及ぼす量より少ない量で存在することができる。幾つかの実施形態では、ディスクリート部３０Ａは、約０．１／μｍ2から約１００／μｍ2の間の量で存在することが可能であり、また場合によっては、約４０／μｍ2から約６０／μｍ2の間で存在することができる。
更にディスクリート部３０Ａのサイズは、（１つ又は複数の）中間層３０の縦方向の導電性を高めるのに十分な大きさであるが、（１つ又は複数の）中間層３０の歪みを低減する効果、及び／又は窒化物層２４の結晶品質に悪影響を及ぼすサイズより小さくなるようにすることができる。幾つかの実施形態では、ディスクリート部３０Ａは、直径において、０．０１と０．１μｍとの間であることができる。
幾つかの実施形態では、例えば基板のエッチング除去のために、（１つ又は複数の）中間層３０をエッチストップ層として用いることができる。従って、（１つ又は複数の）中間層３０が、それが内部に形成される窒化物層２４に対してエッチング選択性を有することが望ましい場合がある。例えばＡｌＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮなど、（１つ又は複数の）Ａｌを含有する中間層３０を、ＧａＮ又はＩｎＧａＮ窒化物層２４の中のエッチストップ層として用いることができる。例えば適切な条件の下でフッ素ベースの化学作用を用いてアルミニウム含有層をドライエッチングすると、ＡｌＦ3が形成され、それ以上のエッチングを妨げることができる。
本発明の更なる実施形態を図２に示し、図２には半導体構造１０Ｂが示してある。半導体構造１０Ｂは、図１を参照して前述した基板１２、核生成層１４及び傾斜層２０を含む。半導体構造１０Ｂは更に、傾斜層２０の上に第１の窒化物層３４を含む。第１の窒化物層３４はＧａＮを含むことができる。一般に、第１の窒化物層３４を成長させるときには、ＧａＮのａ面格子定数がＡｌＮのａ面格子定数より大きいため、第１の窒化物層３４は圧縮歪みを受けた状態から始まる可能性がある。しかしながら、第１の窒化物層３４が厚く成長するにつれて、より大きい引っ張り歪みを受けるようになる可能性がある。構造内の歪みを初期状態に戻し、全体的な引っ張り歪みのレベルを低下させるために、第１の窒化物層３４の上に実質的に歪みのない中間層４０を形成することができる。中間層４０は、図１に関して前述した（１つ又は複数の）中間層３０と同様のものとすることができる。
中間層４０を形成する前に、第１の窒化物層３４の上に第１の任意選択の不連続マスク層４１を成長させることができる。第１の不連続マスク層４１は、ＳｉＮ、ＭｇＮ、及び／又はＢＮを含み、約９００℃の温度で成長させることができる。第１の不連続マスク層４１は、本来の場所で（ｉｎ ｓｉｔｕ）又は本来の場所以外で（ｅｘ ｓｉｔｕ）、約２０℃から約１１００℃の範囲の温度にわたって堆積させることが可能である。温度は、成長速度を制御する（具体的には遅くする）、従って不連続層４１の品質及び厚さを制御するのを助けるように十分低くすべきである。約７００℃の温度を用いることができる。
同様に、中間層４０の上に第２の任意選択の不連続マスク層４２を形成することができる。第２の不連続マスク層４２は、ＳｉＮ、ＭｇＮ、及び／又はＢＮを含み、約９００℃の温度で成長させることができる。第２の不連続マスク層４２は、本来の場所で又は本来の場所以外で、約２０℃から約１１００℃の範囲の温度にわたって堆積させることが可能である。
中間層４０、並びに任意選択の第１及び第２の不連続マスク層４１、４２の成長後に、第２の窒化物層４４を成長させる。第１及び／又は第２の不連続マスク層４２を含む実施形態では、第２の窒化物層４４の材料はまず、マスク層４２の上ではなく中間層４０の表面の上で成長することができる。中間層４０から上方への成長が不連続マスク層部分の近くで進行可能であると、その後、窒化物材料は、マスク層部分全体にわたって横方向に成長することができるようになる。欠陥は水平方向より縦方向に容易に伝わる傾向があるため、成長する窒化物材料内の欠陥の一部をマスク層４２によって遮ることが可能になり、それによって、第２の窒化物層４４の欠陥密度を低下させることができる。
第２の窒化物層４４は最初に、横方向により速く成長することを促す、従って欠陥の低減を容易にする温度で成長させることができる。例えば、第２の窒化物層４４の成長を、約１０９０℃の温度で開始させることができる。第２の窒化物層４４が不連続マスク層部分の上で合体した後、成長温度を縦方向の成長を促すように調節することができる。
図３を参照すると、厚い窒化物層７０を含む構造１０Ｃが示してある。具体的には、厚い窒化物層７０は、厚さ１ｍｍ、直径３インチ（７．６２ｃｍ）の（１１１）シリコン基板１２の上に成長させることができる。一般に、基板１２は、直径が更に大きい場合には更に厚くすることができる。基板１２は、フロートゾーン（ｆｌｏａｔ−ｚｏｎｅ、ＦＺ）法又はチョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ、ＣＺ）法によって形成された基板を含むことができる。基板１２の上に厚さ０．１μｍのＡｌＮ核生成層１４が設けられ、核生成層１４の上に厚さ１．７μｍの傾斜層２０が形成される。幾つかの実施形態では、ＩＩＩ族窒化物層内の穿孔によって下層のＳｉ基板が露出及び攻撃され、その結果、潜在的にＳｉ基板内に空洞の形成を引き起こす（即ち、ＳｉがＩＩＩ族窒化物層を貫通して「噴出する」）領域を指す「ボルケーノ（ｖｏｌｃａｎｏ）」の発生を低減するために、核生成層１４及び傾斜層２０の合計の厚さを約１μｍ超に保つことができる。
ウェハの曲率は、成長反応器内の温度分布による影響を受ける可能性がある。例えば、より暖かい天井部で核生成層１４の成長を開始することが望ましいことがあり、それによって、核生成層の成長中により平坦なウェハに導くことができる。
幾つかの実施形態では、傾斜層２０をＡｌＮからＧａＮへ連続的に傾斜させることができる。他の実施形態では、傾斜層２０をＡｌＧａＮからＧａＮへ傾斜させることができる。例えば傾斜層２０を、核生成層１４との境界面におけるＡｌ0.7Ｇａ0.3ＮからＧａＮへ傾斜させることができる。傾斜層２０の組成は、構造全体における総歪みに影響を及ぼす可能性がある。それに応じて、傾斜層２０の組成は、構造１０Ｃの後続の層の材料組成を考慮して選択することができる。
傾斜層２０の上に、窒化物層５２、５４Ａ〜Ｃ及び中間層６０Ａ〜Ｃの交互スタックが形成される。具体的には、傾斜層２０の上に約０．６μｍの厚さを有する第１の窒化物層５２が形成され、次いで第１の窒化物層５２の上に、中間層６０Ａ〜Ｃ及び窒化物層５４Ａ〜Ｃの交互スタックが形成される。第１の窒化物層５２及び／又は窒化物層５４Ａ〜Ｃは、ＧａＮを含むことができる。
中間層６０Ａ〜Ｃの各々が、約１５ｎｍの厚さを有することができる一方、窒化物層５４Ａ〜Ｃの各々は、約０．５μｍの厚さを有することができる。幾つかの実施形態では、約８μｍの全厚に対して、合計で１６対の中間層／窒化物層を形成することができる。窒化物層５４Ａ〜Ｃは、約４×１０18ｃｍ-3のドーパント濃度のシリコンで導電的にドープされ、中間層６０Ａ〜Ｃは、約１×１０19ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度のシリコンで導電的にドープされる。
構造１０Ｃの各窒化物層５４は、圧縮歪みを受けた状態から始まる。しかしながら、各窒化物層５４が成長するにつれて、より大きい引っ張り歪みを受けるようになる可能性がある。構造の全体的な歪みを低減する、且つ／又は構造１０Ｃの全体的な歪みをより小さく引っ張るために、窒化物層５４Ａ〜Ｃの間に複数の実質的に緩和された中間層６０Ａ〜Ｃを周期的に形成して、構造１０Ｃ内の歪みレベルを初期状態に戻す。即ち、実質的に緩和された中間層６０Ａ〜Ｃの各々が形成された後、中間層６０Ａ〜Ｃの上に成長させる次の窒化物層５４Ａ〜Ｃは、中間層６０のすぐ下の材料より圧縮歪みを受けた（又は、より小さい引っ張り歪みを受けた）状態から始まる。従って、半導体構造１０Ｃ全体が形成されるとき、その全体的な歪みを、中間層６０Ａ〜Ｃを含まない対応する構造と比べて引っ張りが小さい状態にすることができる。
構造１０Ｃの上部における縦方向の導電性を高めるために、又は歪みの修正などの他の目的のために、中間層６０Ａ〜Ｃの材料組成、ドーピング、及び／また他の特性を層から層へ変えることができる。例えば幾つかの実施形態では、構造１０Ｃの底部に近い（即ち、第１のＧａＮ層５２又は基板１２に近い）中間層６０Ａ〜Ｃは、第１のガリウム濃度を有することができる一方、構造の頂部に近い（即ち基板１２の反対側の）中間層６０Ａ〜Ｃは、第１のガリウム濃度より大きい第２のガリウム濃度を有することができる。幾つかの実施形態では、第１の中間層６０Ａは約２０％のガリウム濃度を有することができる一方、第３の中間層６０Ｃは約５０％のガリウム濃度を有することができる。
中間層６０Ａ〜Ｃのガリウム濃度は、構造内の歪み、並びに中間層の縦方向の導電性に影響を及ぼす可能性がある。例えば、より大きいガリウム濃度を有する中間層は、構造全体がより大きい引っ張り歪みを受けるようになる可能性あるが、より優れた縦方向の導電性を与えることができる。それに対して、より小さいガリウム濃度を有する中間層６０Ａ〜Ｃは、縦方向の導電性が低下する可能性があるが、構造全体がより小さい引っ張り歪みを受けるようにすることができる。一般に、構造の頂部は、構造の中でＬＥＤ及び／又はレーザダイオードなどのデバイスを形成することが可能な部分であるため、その近くにより大きい縦方向の導電性を与えることが望ましいことがある。
同様に、幾つかの実施形態では、構造の頂部に近い中間層６０Ａ〜Ｃに、より高いドーピング濃度を与えることが望ましいことがある。
それに応じて、幾つかの実施形態では、中間層６０Ａ〜Ｃの基板１２からの距離が増大するにつれて、中間層６０Ａ〜Ｃのガリウム濃度が高くなることがある。
幾つかの実施形態では、ウェハの湾曲が１０μｍ未満である場合、窒化物層７０として厚さ４μｍのＧａＮ層を成長させることができる。更に、厚い窒化物層では、１時間あたり約１２μｍという速い成長速度を得ることができる。
本発明の更なる実施形態では、低減された又は引っ張りがより小さい全体的な歪みを有する厚い窒化物層７０から、基板１２を除去することができる。研削及び／又はエッチングを含む基板除去技術は、当分野では一般に知られている。そうした実施形態は、例えば追加の半導体構造を成長させる際の種結晶として用いるのに適している場合がある。こうした独立した低歪み層は、より厚い大量の結晶ブールを成長させるための種結晶として用いることが可能であり、結晶ブールは順にスライスしてウェハとし、デバイスの成長用の基板として使用することができる。例えばそうした半導体構造は、ＥＬＯＧ及び／又はペンデオ−エピタキシャル製造技術を利用して製造する場合に、ＧａＮ層を設けるために利用することが可能である。
前述の構造を形成する際には、幾つかの成長パラメータがデバイス内の歪みに影響を及ぼす可能性がある。例えば傾斜層２０の厚さが、歪みに影響を及ぼす可能性ある。傾斜層２０を薄くすることは、結果として生じる窒化物層７０の増大された亀裂を導く恐れがある。窒化物層５４の成長温度も、デバイス内の歪みに影響を及ぼす可能性がある。構造の頂部付近の歪みは、個々の窒化物層５４の厚さ、並びに中間層６０及び窒化物層５４の成長温度の関数になる可能性がある。一般に、より低い初期の成長温度は、改善された形態に導くことができる。
図４を参照すると、厚い窒化物層７０Ｄを含む構造１０Ｄが示してある。具体的には、厚い窒化物層７０Ｄは、厚さ１ｍｍ、直径３インチ（７．６２ｃｍ）の（１１１）シリコン基板１２の上に成長させることができる。前述のように、基板１２の上に厚さ０．４μｍのＡｌＮ核生成層１４が形成され、核生成層１４の上に、１から１．５μｍの厚さのＡｌxＧａ1-xＮ傾斜層２０Ｄが形成される。傾斜層２０Ｄの厚さ及び／又は変化の割合は、構造１０Ｄが亀裂に耐える能力に影響を及ぼす可能性がある。例えば傾斜層の厚さを３分の１に減らすと、亀裂が生じることがある。しかし、傾斜層の厚さを約１．７μｍ超に増やすと、他の方法で生じることがある亀裂の低減に対して有効でなくなる可能性がある。
ＡｌxＧａ1-xＮ傾斜層２０Ｄは、例えば約７５％など比較的高いアルミニウム濃度から傾斜させた組成を有することができる。従って、幾つかの実施形態では、傾斜層２０Ｄは、核生成層１４との境界面においてＡｌ0.75Ｇａ0.25Ｎで始まり、Ａｌ0.2Ｇａ0.8Ｎの組成まで傾斜させることができる。傾斜層の開始時のアルミニウム濃度を例えば３３％まで低下させると、亀裂が生じる恐れがある。更に開始時のアルミニウム濃度を６７％まで低下させると、劣った形態になる恐れがある。
傾斜層２０Ｄの上に、窒化物層５４Ｄ及び中間層６０Ｄの交互スタックが形成される。具体的には、傾斜層１２０の上に約０．４μｍの厚さを有する第１のＧａＮ層５２Ｄが形成され、次いで、第１のＧａＮ層５２Ｄの上に中間層６０Ｄ及び窒化物層５４Ｄが形成される。中間層６０Ｄは約１５ｎｍの厚さを有すること、及び約８００℃の温度で成長させることができ、窒化物層５４Ｄは約０．５μｍの厚さを有することができる。ＧａＮ層は、例えば約１２μｍ／時など比較的高い成長速度で成長させることができる。中間層６０Ｄ及び窒化物層５４Ｄを含むスタックを、例えば８回繰り返して、亀裂を生じることなく約４μｍを超える全厚を有する構造を形成することができる。中間層６０Ｄは、約２×１０19ｃｍ-3の濃度のシリコンでドープすることができ、窒化物層５４Ｄは、約４×１０18ｃｍ-3の濃度のシリコンでドープすることができる。
幾つかの実施形態では、中間層６０Ｄ及び厚さ０．５μｍの窒化物層５４Ｄを含むスタックを、例えば１６回繰り返して、亀裂を生じることなく約８μｍを超える全厚を有する構造を形成することができる。
エピタキシャル成長の開始前に、高圧における温度のオーバーシュートをなくすことによって、亀裂を低減させることもできる。
中間層６０の厚さは、結果として生じる構造の亀裂にも影響を及ぼす可能性がある。例えば２０ｎｍの中間層６０を形成すると、中心に亀裂のない負（圧縮）の湾曲を有するエピウェハを得ることができるが、１０ｎｍの中間層を形成すると、中心に亀裂のない正（引っ張り）の湾曲を有するエピウェハを得ることができる。
一番上の窒化物層５４Ｄの頂部に、より高い温度（例えば＋４０℃）で追加のＧａＮ層を形成すると、亀裂が生じる可能性がある。
前述した半導体構造の様々な成長及び／又は構造のパラメータは、結果として生じる一番上の窒化物層の歪みに影響を及ぼす可能性がある。例えば窒化物層７０の全厚、中間層６０／窒化物層５４の対の周期、窒化物層５４の成長温度、及び中間層６０の成長温度は、結果として生じる構造内の歪みに影響を及ぼす可能性がある。
一般に、（エピウェハにおける歪みの結果である）結果として生じるエピウェハの曲率は、構造の全厚と窒化物層５４の成長温度の強い関数になる可能性がある。
エピ層の頂部の歪みは、中間層間の周期、中間層６０の成長温度、及び窒化物層５４の成長温度の強い関数になる可能性がある。
具体的には、中間層の成長温度を高めると（例えば７００℃から８００℃）、構造の一番上の窒化物層がより大きい引っ張り歪みを受けるようにすることができる一方で、窒化物層５４の成長温度を高めると（例えば９６５℃から９８５℃）、構造の一番上の窒化物層がより大きい圧縮歪みを受けるようにすることができる。更に、０．５μｍから１μｍの中間層６０／窒化物層５４の対の周期を大きくすると、構造の一番上の窒化物層がより大きい引っ張り歪みを受けるようにすることができる。
窒化物層５４における転位密度は、例えば原子間力顕微鏡（ＡＦＭ）によって測定することができる。ＡＦＭによれば、窒化物層５４の厚さを増大させると転位密度を低下させることができる一方で、中間層の成長温度を高めると（約７００℃から約８００℃）転位密度を増加させることができる。転位欠陥は、例えばウェハのサンプルに対してＡＦＭを実施し、ウェハの所定の領域内の欠陥の数を数えることによって測定することができる。
材料のＰＬ強度も、様々な成長及び／又は構造の特性による影響を受ける可能性がある。例えば窒化物層７０の全厚を増大させること、及び／又は窒化物層５４の厚さを増大させることによって、材料の青色ＰＬ強度を高めることができる一方、窒化物層５４及び／又は中間層６０の成長温度を高めることによって、青色ＰＬ強度を低下させることができる。一般に、青色ＰＬ強度は材料における構造上の欠陥を示すものである。従って一般的には、青色ＰＬ強度のピークを低下させることが望ましい。
一方、一般的には窒化物材料が強いバンド間（ＧａＮ）のＰＬ発光を有することが望ましい。バンド間のＰＬ発光は、中間層６０の成長温度による影響を最も強く受ける可能性がある。具体的には、中間層の成長温度を高めると、材料のバンド間のＰＬ発光を低減させることがある。
図５は、核生成層が０．１μｍの厚さであること、第１のＧａＮ層５２Ｄが０．６μｍの厚さであること、並びに中間層６０Ｄ及び窒化物層５４Ｄが１６回繰り返され、約８μｍを超える全厚を有する構造を形成することを除いて、図４に示した構造と同様の構造の曲率のグラフである。具体的には、図５は、シリコン上でのＧａＮの成長中に本来の場所で得られた、ウェハの曲率及び反射率と成長時間とに関するプロットを含む。図５では、曲率は右端の縦軸で測られる一方、反射率は左端の縦軸で測られる。より大きい負値である曲率は、材料が圧縮応力を受けていることを示す一方、より大きい正値である曲率は引っ張り応力を示す。図５に示すように、構造は実質的に圧縮の応力を示した。
先に言及したように、シランを流すことによって、他の方法より高い圧縮性の層の成長を促すことができる。例えば図６Ａ及び６Ｂは、シランの前処理を用いた場合及び用いない場合について、成長する窒化物層のウェハの曲率に対する影響を示している。図６Ａの曲線５０５は、シランのプリフローを用いずに成長させたウェハの曲率を示す。図６Ａに示すように、シランのプリフローを用いない場合のウェハ内の応力は、きわめて高い引っ張りになる傾向がある。一方、図６Ｂの曲線５０７は、１×のシランのプリフローを用いて（即ち、約１０-7：１の比のＳｉＨ4と水素キャリヤガスを用いて）成長させたウェハの曲率を示す。図６Ｂから理解されるように、シランのプリフローを用いた場合のウェハ内の応力は、成長後の引っ張り歪みが小さくなり、実際には、成長プロセスのかなりの部分にわたって圧縮歪みを受けた。
しかし、シランを多く流しすぎると、結果として生じる構造の形態が劣化する可能性がある。例えば１×のシランの流れによって、図７Ａに示すような滑らかな表面形態を得ることができるが、２０×の流れでは、図７Ｂに示すように不均一な表面が生じる可能性がある。
図８Ａ及び８Ｂは、成長温度の変化の歪みに対する影響を示している。具体的には、図８Ａ及び８Ｂは、中間層６０Ｄ及び窒化物層５４Ｄが１μｍの周期で４回繰り返され、約４μｍの全厚を有する構造を形成することを除いて、図４に示した構造と同様の構造の曲率のグラフである。図８Ａに対応する構造では、ＡｌＮ核生成層１１４を約７００℃の温度で成長させる一方、窒化物層５４Ｄを約９５５℃の温度で成長させた。図８Ｂに対応する構造では、ＡｌＮ中間層６０Ｄを約８００℃の温度で成長させる一方、窒化物層５４Ｄを９８５℃の温度で成長させた。図８Ａ及び８Ｂに示すように、各層をより低い温度で成長させた図８Ａに対応する構造は、わずかに小さい圧縮歪みを受けた。
図９Ａ及び９Ｂは、中間層の厚さの変化の歪みに対する影響を示している。具体的には、図９Ａ及び９Ｂは、図９Ａに対応する構造では中間層６０Ｄが２０ｎｍの厚さである一方、図９Ｂに対応する構造では中間層６０Ｄが１０ｎｍの厚さであることを除いて、図４に示した構造と同様の構造の曲率のグラフである。図９Ａ及び９Ｂに示すように、中間層が２０ｎｍの厚さである図９Ａに対応する構造は、大きい圧縮歪みを示す強い負の曲率を示したが、中間層が１０ｎｍの厚さである図９Ｂに対応する構造における歪みは、より小さい湾曲となり、成長中により小さい最大歪みを有した。
図１０Ａ〜１０Ｃは、構造の形態に対する中間層の存在の影響を示している。図１０Ａから１０Ｃは、図１０Ａに対応する構造では中間層を含まず、図１０Ｂに対応する構造では、ただ１つの中間層６０が厚さ２μｍのＧａＮ層２４に含まれ、図１０Ｃに対応する構造では、３つの中間層６０が厚さ２μｍのＧａＮ層２４に含まれることを除いて、図１に示した構造と同様の構造のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡写真である。図１０Ａから１０Ｃに示すように、ただ１つの中間層６０が存在すると構造の表面がより滑らかになるが、３つの中間層６０が存在すると表面が粗くなり始める。
図５、６Ａ、６Ｂ、８Ａ、８Ｂ、９Ａ及び９Ｂのグラフなどの曲率のグラフは、本発明の幾つかの実施形態に従って成長させたエピウェハ内の応力を理解する助けとなり得るが、ランダムなウェハの亀裂、非鏡面性の（ｎｏｎ−ｓｐｅｃｕｌａｒ）表面形態、及び／又は非対称のウェハの反りなどの理由によって、曲率のグラフに変則的な又は予期しない影響が生じる可能性があること、また同一条件の下で成長させたウェハが異なる且つ／又は予期しない結果をもたらす可能性があることが、当業者には理解される。従って、本明細書に示した曲率のグラフは、例示のためのみに提供されるものである。
図面及び明細書では、本発明の典型的な実施形態を開示してきた。また特定の用語を使用してきたが、それらは一般的且つ記述的な意味に用いたものにすぎず、限定の目的のためではない。本発明の範囲は、以下の特許請求の範囲において示される。

Claims (51)

  1. 窒化物半導体材料の第１の層と、
    前記窒化物半導体材料の第１の層上の、第１の格子定数を有する実質的に緩和された窒化物中間層であって、アルミニウム及びガリウムを含み、ｎ型ドーパントで導電的にドープされる窒化物中間層と、
    前記窒化物中間層上の前記窒化物半導体材料の第２の層と
    を備える半導体構造であって、
    前記窒化物半導体材料の前記第１の層、前記窒化物中間層、及び前記窒化物半導体材料の前記第２の層は、全体として少なくとも約０．５μｍの厚さを有し、
    前記窒化物半導体材料は、前記窒化物半導体材料の前記第１の層が前記実質的に緩和された窒化物中間層の一方の側において、前記窒化物半導体材料の前記第２の層が前記実質的に緩和された窒化物中間層の他方の側で受けるより大きい引っ張り歪みを受けるような、第２の格子定数を有することを特徴とする半導体構造。
  2. 請求項１に記載の半導体構造において、前記窒化物半導体材料の前記第２の層は、前記実質的に緩和された窒化物中間層の一方の側で圧縮歪みを受け、前記窒化物半導体材料の前記第１の層は、前記実質的に緩和された窒化物中間層の他方の側で引っ張り歪みを受けることを特徴とする半導体構造。
  3. 請求項１に記載の半導体構造において、前記実質的に緩和された窒化物中間層の上に直接、不連続マスク層を更に備えることを特徴とする半導体構造。
  4. 請求項３に記載の半導体構造において、前記不連続マスク層は、ＳｉＮ及び／又はＭｇＮを含むことを特徴とする半導体構造。
  5. 請求項４に記載の半導体構造において、前記窒化物半導体材料の前記第１の層は、前記中間層より下で第１の転位密度を有し、前記窒化物半導体層の前記第２の層は、前記中間層より上で前記第１の転位密度より低い第２の転位密度を有することを特徴とする半導体構造。
  6. 請求項３に記載の半導体構造において、前記不連続マスク層は、ＢＮを含むことを特徴とする半導体構造。
  7. 請求項３に記載の半導体構造において、前記窒化物半導体層の前記第１の層の上に直接、第２の不連続マスク層を更に備え、前記第２の不連続マスク層の上に、前記窒化物中間層が存在することを特徴とする半導体構造。
  8. 請求項１に記載の半導体構造において、前記窒化物中間層は、約１×１０19ｃｍ-3から約１×１０21ｃｍ-3の濃度のシリコンでドープされることを特徴とする半導体構造。
  9. 請求項１に記載の半導体構造において、前記窒化物中間層は、傾斜層を備えることを特徴とする半導体構造。
  10. 請求項１に記載の半導体構造において、前記窒化物中間層は、複数の副層を備えることを特徴とする半導体構造。
  11. 請求項１に記載の半導体構造において、前記中間層は、複数のＩｎＡｌＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことを特徴とする半導体構造。
  12. 請求項１に記載の半導体構造において、前記中間層は、複数のＩｎＡｌＧａＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことを特徴とする半導体構造。
  13. 請求項１に記載の半導体構造において、前記窒化物半導体材料の前記第１及び第２の層の平均的な歪みは、前記中間層を含まない対応する半導体構造より引っ張り歪みが小さい状態であることを特徴とする半導体構造。
  14. 請求項１に記載の半導体構造において、基板を更に備え、前記窒化物半導体材料の前記第１の層は前記基板の上に存在し、前記窒化物半導体材料は第１の熱膨張係数を有し、前記基板は、前記窒化物半導体材料の前記第２の層が高い成長温度より室温でより大きい引っ張り歪みを受ける傾向になるように、前記第１の熱膨張係数より小さい第２の熱膨張係数を有することを特徴とする半導体構造。
  15. 請求項１に記載の半導体構造において、前記第２の層は、前記第２の層の成長温度より室温でより緩和されることを特徴とする半導体構造。
  16. 請求項１５に記載の半導体構造において、前記第２の層は、室温で実質的に緩和されることを特徴とする半導体構造。
  17. 請求項１に記載の半導体構造において、前記第１の層及び前記第２の層は、前記窒化物層の成長温度より約７００から８００℃の温度でより小さい湾曲を有することを特徴とする半導体構造。
  18. 請求項１に記載の半導体構造において、前記中間層は、前記中間層にわたっての電圧降下が０．１Ｖ未満になるような厚さ及び抵抗率を有することを特徴とする半導体構造。
  19. 請求項１８に記載の半導体構造において、前記中間層は、約３２Ａ／ｃｍ2の電流密度において、約０．０１５μｍの厚さ及び約２０００オームｃｍ未満の抵抗率を有することを特徴とする半導体構造。
  20. 請求項１に記載の半導体構造において、前記窒化物中間層は、ある材料組成及びドーピング濃度を有する第１の窒化物中間層を備え、前記構造は、
    前記窒化物半導体材料の前記第２の層上の第２の窒化物中間層であって、アルミニウム及びガリウムを含み、ｎ型ドーパントで導電的にドープされ、前記第１の窒化物中間層の前記材料組成及び／又はドーピング濃度とは異なる材料組成及び／又はドーピング濃度を有する第２の窒化物中間層と、
    前記第２の窒化物中間層上の前記窒化物半導体材料の第３の層と
    を更に備えることを特徴とする半導体構造。
  21. 請求項２０に記載の半導体構造において、前記第１の窒化物層は、第１のガリウム濃度を有し、前記第２の窒化物層は、前記第１のガリウム濃度より大きい第２のガリウム濃度を有することを特徴とする半導体構造。
  22. 請求項２０に記載の半導体構造において、前記第１の窒化物層は、第１のドーピング濃度を有し、前記第２の窒化物層は、前記第１のドーピング濃度より大きい第２のドーピング濃度を有することを特徴とする半導体構造。
  23. 請求項１に記載の半導体構造において、前記窒化物中間層はその内部に、前記窒化物中間層の材料組成とは異なる材料組成を有する、複数のディスクリート部を備えることを特徴とする半導体構造。
  24. 請求項２３に記載の半導体構造において、前記窒化物中間層は、第１のバンドギャップを有し、前記ディスクリート部は、前記第１のバンドギャップより小さい第２のバンドギャップを有することを特徴とする半導体構造。
  25. 請求項２３に記載の半導体構造において、前記ディスクリート部は、前記窒化物中間層の中に、約０．１／μｍ2から約１００／μｍ2の間の量で存在することを特徴とする半導体構造。
  26. 請求項２３に記載の半導体構造において、前記ディスクリート部は、直径において０．０１μｍから０．１μｍの間であることを特徴とする半導体構造。
  27. 半導体構造を形成する方法であって、
    窒化物半導体材料の第１の層を形成するステップと、
    前記窒化物半導体材料の第１の層の上に、アルミニウム及びガリウムを含み、ｎ型ドーパントで導電的にドープされる第１の格子定数を有する実質的に緩和された窒化物中間層を形成するステップと、
    前記窒化物半導体材料の第２の層を形成するステップであって、前記窒化物半導体材料の前記第１の層、前記窒化物中間層、及び前記窒化物半導体材料の前記第２の層は、少なくとも約０．５μｍの合わさった厚さを有するステップとを備え、
    前記窒化物半導体材料は、前記窒化物半導体材料の第１の層が前記実質的に緩和された窒化物中間層の一方の側において、前記窒化物半導体材料の第２の層が前記実質的に緩和された窒化物中間層の他方の側で受けるより小さい引っ張り歪みを受けるような、第２の格子定数を有することを特徴とする方法。
  28. 請求項２７に記載の方法において、前記窒化物半導体材料の前記第２の層は、前記実質的に緩和された窒化物中間層の一方の側で圧縮歪みを受けるように形成され、前記窒化物半導体材料の前記第１の層は、前記実質的に緩和された窒化物中間層の他方の側で引っ張り歪みを受けるように形成されることを特徴とする方法。
  29. 請求項２７に記載の方法において、前記窒化物半導体材料の前記第２の層を形成するステップの前に、前記実質的に緩和された窒化物中間層の上に直接、不連続マスク層を形成するステップを更に備えることを特徴とする方法。
  30. 請求項２９に記載の方法において、前記不連続マスク層は、ＳｉＮ及び／又はＭｇＮを含むことを特徴とする方法。
  31. 請求項２９に記載の方法において、前記不連続マスク層は、ＢＮを含むことを特徴とする方法。
  32. 請求項２９に記載の方法において、前記第１の窒化物層の上に直接、第２の不連続マスク層を形成するステップを更に備え、前記第２の不連続マスク層の上に、前記窒化物中間層が形成されることを特徴とする方法。
  33. 請求項２７に記載の方法において、前記窒化物中間層は、約１×１０19ｃｍ-3から約１×１０21ｃｍ-3の濃度のシリコンでドープされることを特徴とする方法。
  34. 請求項７に記載の方法において、前記窒化物中間層は傾斜層を備えることを特徴とする方法。
  35. 請求項２７に記載の方法において、前記窒化物中間層を形成するステップは、複数の副層を形成するステップを備えることを特徴とする方法。
  36. 請求項２７に記載の方法において、前記窒化物中間層は、複数のＩｎＡｌＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことを特徴とする方法。
  37. 請求項３６に記載の方法において、前記窒化物中間層は、複数のＩｎＡｌＧａＮ：Ｓｉ／ＧａＮ：Ｓｉの対を含むことを特徴とする方法。
  38. 請求項２７に記載の方法において、前記窒化物半導体材料の前記第１の層を形成するステップは、基板の上に前記窒化物半導体材料の第１の層を形成するステップを備え、前記窒化物半導体材料は第１の熱膨張係数を有し、前記基板は、前記第２の層が高い成長温度より室温でより大きい引っ張り歪みを受ける傾向になるように、前記第１の熱膨張係数より小さい第２の熱膨張係数を有することを特徴とする方法。
  39. 請求項２７に記載の方法において、前記第１の層及び前記第２の層は、前記窒化物層の成長温度より約７００から約８００℃の温度でより小さい湾曲を有することを特徴とする方法。
  40. 請求項２７に記載の方法において、前記中間層は、前記中間層にわたっての電圧降下が０．１Ｖ未満であるような厚さ及び抵抗率を有することを特徴とする方法。
  41. 請求項４０に記載の方法において、前記中間層は、約３２Ａ／ｃｍ2の電流密度において、約０．０１５μｍの厚さ及び約２０００オームｃｍ未満の抵抗率を有することを特徴とする方法。
  42. 請求項２７に記載の方法において、前記窒化物中間層を形成するステップは、前記窒化物中間層を約８００℃の温度で形成するステップを備えることを特徴とする方法。
  43. 請求項２７に記載の方法において、前記第１の層を形成するステップは、前記第１の層を約０．５μｍ未満の厚さを有するように形成するステップを備えることを特徴とする方法。
  44. 請求項２７に記載の方法において、前記窒化物中間層は、ある材料組成及びドーピングを有する第１の窒化物中間層を備え、前記方法は、
    前記窒化物半導体材料の第２の層の上に第２の窒化物中間層を形成するステップであって、前記第２の窒化物中間層はアルミニウム及びガリウムを含み、ｎ型ドーパントで導電的にドープされ、前記第２の窒化物中間層は、前記第１の窒化物中間層の前記材料組成及び／又はドーピング濃度とは異なる材料組成及び／又はドーピング濃度を有するステップと、
    前記第２の窒化物中間層の上に、前記窒化物半導体材料の第３の層を形成するステップと
    を更に備えることを特徴とする方法。
  45. 請求項４４に記載の方法において、前記第１の窒化物層は、第１のガリウム濃度を有し、前記第２の窒化物層は、前記第１のガリウム濃度より大きい第２のガリウム濃度を有することを特徴とする方法。
  46. 請求項４４に記載の方法において、前記第１の窒化物層は、第１のドーピング濃度を有し、前記第２の窒化物層は、前記第１のドーピング濃度より大きい第２のドーピング濃度を有することを特徴とする方法。
  47. 請求項２７に記載の方法において、前記窒化物中間層の中に、前記窒化物中間層の材料組成とは異なる材料組成を有する、複数のディスクリート部を形成するステップを更に備えることを特徴とする方法。
  48. 請求項４７に記載の方法において、前記窒化物中間層は、第１のバンドギャップを有し、前記ディスクリート部は、前記第１のバンドギャップより小さい第２のバンドギャップを有することを特徴とする方法。
  49. 請求項４７に記載の方法において、前記ディスクリート部は、前記窒化物中間層の中に、約４０／μｍ2から６０／μｍ2の間の量で存在するように形成されることを特徴とする方法。
  50. 請求項４７に記載の方法において、前記ディスクリート部３０Ａは、０．０１μｍから０．１μｍの間の直径を有するように形成されることを特徴とする方法。
  51. 請求項２７に記載の方法において、前記半導体構造の層をエッチングするステップを更に備え、前記窒化物中間層はエッチストップ層として用いられることを特徴とする方法。
JP2009552709A 2007-03-09 2008-03-04 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法 Active JP5520056B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/716,317 2007-03-09
US11/716,317 US7825432B2 (en) 2007-03-09 2007-03-09 Nitride semiconductor structures with interlayer structures
PCT/US2008/002848 WO2008112097A2 (en) 2007-03-09 2008-03-04 Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures

Publications (3)

Publication Number Publication Date
JP2010521065A true JP2010521065A (ja) 2010-06-17
JP2010521065A5 JP2010521065A5 (ja) 2012-07-12
JP5520056B2 JP5520056B2 (ja) 2014-06-11

Family

ID=39539542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009552709A Active JP5520056B2 (ja) 2007-03-09 2008-03-04 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法

Country Status (5)

Country Link
US (2) US7825432B2 (ja)
EP (1) EP2064730B1 (ja)
JP (1) JP5520056B2 (ja)
CN (1) CN101627458B (ja)
WO (1) WO2008112097A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084913A (ja) * 2012-08-15 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2014222730A (ja) * 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2015133443A (ja) * 2014-01-15 2015-07-23 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
US9184242B2 (en) 2013-06-07 2015-11-10 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US9202873B2 (en) 2012-09-21 2015-12-01 Kabushiki Kaisha Toshiba Semiconductor wafer for semiconductor device having a multilayer
JP2016511537A (ja) * 2013-01-31 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体積層体および半導体積層体の製造方法
US9449817B2 (en) 2010-09-28 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
WO2018180312A1 (ja) 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板
KR20210107095A (ko) 2018-12-25 2021-08-31 에어 워터 가부시키가이샤 화합물 반도체 기판

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008285B1 (ko) * 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
US8642421B2 (en) 2008-05-15 2014-02-04 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode device structure with SixNy layer
US8129237B1 (en) * 2008-05-15 2012-03-06 SemiLEDs Optoelectronics Co., Ltd. Vertical light-emitting diode device structure with SixNy layer
DE102008056411A1 (de) * 2008-11-07 2010-05-20 Dürr Systems GmbH Beschichtungsanlagenbauteil, insbesondere Glockenteller, und entsprechendes Herstellungsverfahren
CN102365763B (zh) * 2009-04-08 2015-04-22 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制
US8481991B2 (en) 2009-08-21 2013-07-09 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US8575660B2 (en) * 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
EP2498293B1 (en) * 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
EP2579297B1 (en) * 2010-06-07 2020-12-16 Soko Kagaku Co., Ltd. Method of producing template for epitaxial growth and nitride semiconductor device
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP5197686B2 (ja) * 2010-07-16 2013-05-15 株式会社東芝 半導体発光素子の製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
CN102468142B (zh) * 2010-11-18 2015-06-24 比亚迪股份有限公司 一种外延片的形成方法及外延片
US20120261721A1 (en) * 2011-04-18 2012-10-18 Raytheon Company Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
JP5950643B2 (ja) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN102856163B (zh) * 2012-09-04 2015-09-09 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
CN102851734B (zh) * 2012-09-06 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
DE102012217631B4 (de) * 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
CN102856359B (zh) * 2012-09-28 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
US9583574B2 (en) * 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
TWI504018B (zh) * 2013-10-03 2015-10-11 Univ Nat Taiwan 半導體元件及其製造方法
US9123637B2 (en) * 2013-12-30 2015-09-01 Enkris Semiconductor, Inc. Semiconductor epitaxial structure and method for forming the same
JP6185398B2 (ja) * 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
US10266397B2 (en) * 2014-08-13 2019-04-23 University Of South Carolina III-V nitride resonate structure based photoacoustic sensor
US9490116B2 (en) * 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement
US9761672B1 (en) 2016-03-01 2017-09-12 Infineon Technologies Americas Corp. Semiconductor component including aluminum silicon nitride layers
CN106169523B (zh) * 2016-07-12 2019-05-21 河源市众拓光电科技有限公司 一种采用L-MBE和MOCVD技术在Si衬底上生长的LED外延片及其制备方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
CN111834496B (zh) * 2020-05-27 2021-08-06 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145515A (ja) * 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
JP2001210863A (ja) * 1999-11-17 2001-08-03 Lumileds Lighting Us Llc 選択的にドーピングされたｉｉｉ−ｖ窒化物層を有する半導体装置
JP2001519603A (ja) * 1997-10-07 2001-10-23 クリー インコーポレイテッド 導電性緩衝中間層構造を有する炭化ケイ素基質上の第ｉｉｉ族窒化物フォトニックデバイス
JP2002505519A (ja) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP2003037289A (ja) * 2001-05-29 2003-02-07 Lumileds Lighting Us Llc 低駆動電圧のｉｉｉ族窒化物発光素子
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
JP2005536873A (ja) * 2002-07-19 2005-12-02 クリー　インコーポレイテッド 歪み補償半導体構造および歪み補償半導体構造を製作する方法
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
JP2006347863A (ja) * 2005-05-19 2006-12-28 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) 1862-04-01 Improved washing-machine
JPH01155630A (ja) 1987-12-14 1989-06-19 Fujitsu Ltd 半導体装置の製造方法
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5072122A (en) 1990-10-15 1991-12-10 Kansas State University Research Foundation Charge storage image device using persistent photoconductivity crystals
US5101109A (en) 1990-10-15 1992-03-31 Kansas State University Research Foundation Persistent photoconductivity quenching effect crystals and electrical apparatus using same
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
DE19725900C2 (de) 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
US6146916A (en) 1997-12-02 2000-11-14 Murata Manufacturing Co., Ltd. Method for forming a GaN-based semiconductor light emitting device
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP2927768B1 (ja) 1998-03-26 1999-07-28 技術研究組合オングストロームテクノロジ研究機構 半導体装置およびその製造方法
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
JP4298023B2 (ja) * 1998-10-28 2009-07-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6211095B1 (en) 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
GB9913950D0 (en) 1999-06-15 1999-08-18 Arima Optoelectronics Corp Unipolar light emitting devices based on iii-nitride semiconductor superlattices
JP2001044124A (ja) 1999-07-28 2001-02-16 Sony Corp エピタキシャル層の形成方法
WO2001065592A2 (de) 2000-03-02 2001-09-07 Aixtron Ag VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN
JP3778765B2 (ja) 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
US6410940B1 (en) 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
DE10041285A1 (de) 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3866540B2 (ja) 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
AU2002356608A1 (en) 2001-12-21 2003-07-09 Aixtron Ag Method for the production of iii-v laser components
TW561526B (en) * 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
WO2003054929A2 (de) 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
US6957899B2 (en) 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
US20050205886A1 (en) * 2002-11-29 2005-09-22 Sanken Electric Co., Ltd. Gallium-containing light-emitting semiconductor device and method of fabrication
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
WO2004104646A1 (en) 2003-05-20 2004-12-02 Kansas State University Research Foundation Microlens comprising a group iii-nitride material
US6906351B2 (en) 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
DE10354389B3 (de) 2003-11-20 2005-08-11 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines nanoskaligen Feldeffekttransistors
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
DE102004034341B4 (de) 2004-07-10 2017-07-27 Allos Semiconductors Gmbh Gruppe-III-Nitrid Transistorstruktur mit einem p-leitenden Kanal
CN1327486C (zh) 2004-07-21 2007-07-18 南京大学 利用氢化物汽相外延方法在硅衬底上生长GaN薄膜
DE102004038573A1 (de) 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
SG145706A1 (en) 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519603A (ja) * 1997-10-07 2001-10-23 クリー インコーポレイテッド 導電性緩衝中間層構造を有する炭化ケイ素基質上の第ｉｉｉ族窒化物フォトニックデバイス
JPH11145515A (ja) * 1997-11-10 1999-05-28 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
JP2002505519A (ja) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP2001210863A (ja) * 1999-11-17 2001-08-03 Lumileds Lighting Us Llc 選択的にドーピングされたｉｉｉ−ｖ窒化物層を有する半導体装置
JP2003037289A (ja) * 2001-05-29 2003-02-07 Lumileds Lighting Us Llc 低駆動電圧のｉｉｉ族窒化物発光素子
JP2005536873A (ja) * 2002-07-19 2005-12-02 クリー　インコーポレイテッド 歪み補償半導体構造および歪み補償半導体構造を製作する方法
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
JP2006347863A (ja) * 2005-05-19 2006-12-28 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449817B2 (en) 2010-09-28 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
JP2013084913A (ja) * 2012-08-15 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US10008571B2 (en) 2012-09-21 2018-06-26 Alpad Corporation Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US9202873B2 (en) 2012-09-21 2015-12-01 Kabushiki Kaisha Toshiba Semiconductor wafer for semiconductor device having a multilayer
JP2017208554A (ja) * 2013-01-31 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体積層体
JP2016511537A (ja) * 2013-01-31 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体積層体および半導体積層体の製造方法
US9806224B2 (en) 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence
JP2014222730A (ja) * 2013-05-14 2014-11-27 シャープ株式会社 窒化物半導体エピタキシャルウェハ
US9362115B2 (en) 2013-06-07 2016-06-07 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US9184242B2 (en) 2013-06-07 2015-11-10 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US9472720B2 (en) 2013-06-07 2016-10-18 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
JP2015133443A (ja) * 2014-01-15 2015-07-23 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
JPWO2017069087A1 (ja) * 2015-10-21 2018-08-09 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
US10354864B2 (en) 2015-10-21 2019-07-16 Air Water Inc. Compound semiconductor substrate with SiC layer
WO2018180312A1 (ja) 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板
KR20190135039A (ko) 2017-03-31 2019-12-05 에어 워터 가부시키가이샤 화합물 반도체 기판
US11316018B2 (en) 2017-03-31 2022-04-26 Air Water Inc. Compound semiconductor substrate including electron transition layer and barrier layer
KR20210107095A (ko) 2018-12-25 2021-08-31 에어 워터 가부시키가이샤 화합물 반도체 기판

Also Published As

Publication number Publication date
JP5520056B2 (ja) 2014-06-11
US20080220555A1 (en) 2008-09-11
US7825432B2 (en) 2010-11-02
WO2008112097A2 (en) 2008-09-18
EP2064730A2 (en) 2009-06-03
US8324005B2 (en) 2012-12-04
US20110312159A1 (en) 2011-12-22
EP2064730B1 (en) 2020-02-12
WO2008112097A3 (en) 2008-11-13
CN101627458B (zh) 2013-08-07
CN101627458A (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP5702312B2 (ja) 厚い窒化物半導体構造を製造する方法
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US8986448B2 (en) Method of manufacturing single crystal 3C-SiC substrate and single crystal 3C-SiC substrate obtained from the manufacturing method
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP6328557B2 (ja) 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
US20070243703A1 (en) Processes and structures for epitaxial growth on laminate substrates
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2008504715A (ja) 窒化ガリウム材料及び方法
JP2004524250A (ja) 窒化ガリウム材料および方法
US20130260541A1 (en) METHOD FOR PRODUCING Ga-CONTAINING GROUP III NITRIDE SEMICONDUCTOR
KR101021775B1 (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
TW511143B (en) Method for forming GaN/AlN superlattice structure
JP2009208989A (ja) 化合物半導体基板およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140404

R150 Certificate of patent or registration of utility model

Ref document number: 5520056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250