CN102856163B - 半导体外延结构及其生长方法 - Google Patents

半导体外延结构及其生长方法 Download PDF

Info

Publication number
CN102856163B
CN102856163B CN201210324212.6A CN201210324212A CN102856163B CN 102856163 B CN102856163 B CN 102856163B CN 201210324212 A CN201210324212 A CN 201210324212A CN 102856163 B CN102856163 B CN 102856163B
Authority
CN
China
Prior art keywords
layer
nitride
insert
insert layer
aluminium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210324212.6A
Other languages
English (en)
Other versions
CN102856163A (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jingzhan Semiconductor Co., Ltd.
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201210324212.6A priority Critical patent/CN102856163B/zh
Publication of CN102856163A publication Critical patent/CN102856163A/zh
Application granted granted Critical
Publication of CN102856163B publication Critical patent/CN102856163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种半导体外延结构,包括:形成于硅或者碳化硅衬底上的氮化物成核层、所述氮化物成核层上的氮化物层以及所述氮化物层内的插入层。所述插入层包括第一插入层和及位于所述第一插入层上方的第二插入层,所述第一插入层为铝镓氮层,所述第二插入层为铝镓氮层或氮化铝层,所述第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量。本发明还公开了一种半导体外延结构的生长方法。本发明的半导体外延结构在引入压应力的同时,晶体质量不会下降,并可避免温度变化可能带来的龟裂效应或表面质量下降。而且,整个外延层生长在高温条件下进行,不需要反复的降温升温过程,降低了工艺的复杂程度。

Description

半导体外延结构及其生长方法
技术领域
本发明属于半导体技术领域,具体涉及一种半导体外延结构及其生长方法。
背景技术
第三代宽禁带半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点,所以比硅和砷化镓更适合于制作高温、高频、高压和大功率的器件。氮化镓器件在高频大功率微波器件方面有很好的应用前景,从20世纪90年代至今,氮化镓器件的研制一直是电子器件研究的热点之一。由于氮化镓本征衬底的缺乏,氮化镓器件都是在异质衬底上制成,比如说蓝宝石、碳化硅和硅。而这几种衬底当中,硅衬底具有最大的尺寸(200mm)和最低的价格,因此在硅衬底上生长氮化镓材料和器件引起了人们的广泛关注。
但是,由于硅材料和氮化物之间巨大的晶格失配和热失配,在硅衬底上生长氮化镓外延膜十分困难。首先需要生长氮化铝来阻止镓原子和硅衬底之间的反应,在氨气氛围内镓原子会起到刻蚀硅衬底的作用。另外,氮化镓在硅衬底上的浸润很差,非常困难得到均匀连续的氮化镓外延膜。所以,生长高质量的氮化铝成核层,是在硅衬底上生长氮化镓材料器件必不可少的先决条件。在氮化铝成核层的帮助下,可以在硅衬底上生长均匀连续表面光洁的氮化镓外延膜。但是,由于氮化镓的热膨胀系数大概是硅衬底的两倍,所以在高温条件下生长氮化镓材料后,在冷却过程中就会产生巨大的张应力。当氮化镓外延膜的厚度超过临界值后(比如说一个微米),整个外延膜就会产生龟裂。为了阻止龟裂的产生,就需要在高温生长的时候引入压应力。如果压应力的平均值和热张应力相当,硅衬底的翘曲就可以忽略不计。
在高温下引入补偿性压应力的方法,我们称之为应力工程。应力工程采用的方法主要是利用不同外延层之间的晶格失配,来引入不同的应力。如果下面外延层的晶格常数小于上面外延层的晶格常数,则会引入压应力;相反情况,下面外延层的晶格常数更大的话,上面外延层中的应力则是张应力。通常采用的方法如下:低温氮化铝插入层,参见A.Dadgar等人2002年发表在Appl.Phys.Lett.Volume 80,Issue 20的文章、或者Hiroshi Amano等人1998年公开在Japanese Journal of Applied Physics,Volume 37,Issue12B,pp.L1540-L1542的文章等等;铝氮/铝镓氮超晶格结构,参见Hong-MeiWang等人2002年发表在Appl.Phys.Lett.v81,p604的文章等;或者是镓氮/铝镓氮超晶格结构,参见S.A.Nikishin等人在1999年发表在Appl.Phys.Lett.v75,p2073的文章;或者是氮化铝/氮化镓超晶格结构,参见Eric Feltin等人2001年公开在Appl.Phys.Lett.v79,p3230的文章等等。
低温氮化铝插入层在开始的时候是用于在氮化镓基板上生长铝镓氮外延层。由于铝镓氮的晶格常数要小于氮化镓,因此铝镓氮中的生长应力是张应力。当生长的铝镓氮外延膜的厚度超过临界值的时候,外延膜就会出现龟裂,无法制成任何器件。通过引入低温氮化铝插入层,可以有效的减少张应力避免外延膜龟裂的产生。后来,这个方法也用到在硅衬底上用来生长无龟裂的氮化镓外延膜。但是,低温氮化铝插入层存在一些问题。首先,高质量的三族氮化物外延膜都必须生长在高温下。氮化镓的生长温度要超过1000摄氏度,而氮化铝的生长温度更是要超过1100摄氏度。在低温的条件下生长氮化铝,其晶体质量不会很好。人们也发现,在引入氮化铝低温插入层后,氮化镓外延膜的质量大大降低。在低温氮化铝和氮化镓外延膜的界面处,会产生大量的刃位错,总体的位错密度大大提高。另外,高温、低温再高温这样一个温度变化会在腔内引起一些不必要的颗粒等等,降低产品的良率。通常情况下,在生长很厚的外延膜的时候,会多次引入氮化铝插入层,其生长频率约为每微米外延膜就会用到一次低温氮化铝插入层。因此,在反复的温度变化条件下,生长的腔体内会产生很多灰尘、颗粒,从而引起外延膜的缺陷。这些缺陷可能对器件的性能产生致命的影响。
发明内容
本发明的目的在于提供一种半导体外延结构及其生长方法。所述外延层结构为含有插入层的多层结构,通过调节插入层中铝的组分,实现应力调控的目的。由于现有技术中在氮化物层上生长富铝结构的外延层十分困难,本发明引入了一个预应力层,以阻止镓原子对富铝结构的侵蚀。同时通过所述预应力层,改变富铝插入层的生长方式,实现理想的二维状况。所述氮化物层以及具有多层结构的插入层都是在高温下生长,避免了生长低温氮化铝插入层时复杂的温度升降过程,可以节约时间提高产能。另外,也避免了低温氮化铝插入层引起的质量下降问题。由于所有结构都是在高温下生长,极大的提高了晶体的质量,避免引入缺陷。
为了实现上述目的,本申请提供的技术方案如下:
本发明公开了一种半导体外延结构,包括:
形成于硅或者碳化硅衬底上的氮化物成核层;
形成于所述氮化物成核层上的氮化物层,所述氮化物层包括第一氮化物层和第二氮化物层;
位于所述第一氮化物层和第二氮化物层之间的插入层,所述插入层包括第一插入层和及位于所述第一插入层上方的第二插入层,所述第一插入层为铝镓氮层,所述第二插入层为铝镓氮层或氮化铝层,所述第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量。
作为本发明的进一步改进,所述插入层还包括位于所述第二插入层上方的第三插入层,所述第三插入层为铝镓氮层,所述第三插入层中铝的平均含量低于所述第二插入层中铝的平均含量。
作为本发明的进一步改进,所述第一插入层为氮化镓/铝镓氮超晶格结构。
作为本发明的进一步改进,所述第二插入层的厚度大于等于2纳米。
作为本发明的进一步改进,所述半导体外延结构还包括形成于所述氮化物层上的有源区,所述有源区选自铟镓氮/镓氮多量子阱结构和p型氮化物构成的发光二极管、铝镓氮/氮化镓异质结构成的高电子迁移率晶体管、铝镓铟氮/氮化镓异质结构成的高电子迁移率晶体管、氮化铝/氮化镓异质结构成的高迁移率三极管、氮化镓MOSFET、UV-LED、光电探测器、氢气产生器或太阳能电池。
作为本发明的进一步改进,所述第一插入层中铝的平均含量自下而上逐渐增多。
作为本发明的进一步改进,所述第三插入层中铝的平均含量自下而上逐渐减少。
作为本发明的进一步改进,所述氮化物成核层为铝镓氮层、铝铟镓氮层、氮化铝层或氮化镓层。
作为本发明的进一步改进,所述氮化物层为氮化镓层、铝铟镓氮层或铝镓氮层。
作为本发明的进一步改进,所述插入层中掺杂有硅和/或锗,以实现n型掺杂。
作为本发明的进一步改进,所述氮化物层中掺杂有硅和/或锗,以实现n型掺杂。
相应地,本发明还公开了一种半导体外延结构的生长方法,包括:
(1)提供硅或者碳化硅衬底;
(2)在所述硅或者碳化硅衬底上生长氮化物成核层;
(3)在所述氮化物成核层上生长第一氮化物层;
(4)在所述第一氮化物层上生长第一插入层;
(5)在所述第一插入层上生长第二插入层;
(6)在所述第二插入层上生长第二氮化物层。
作为本发明的进一步改进,所述氮化物成核层的生长温度大于等于700℃。
作为本发明的进一步改进,所述氮化物层的生长温度大于等于700℃。
作为本发明的进一步改进,所述插入层的生长温度大于等于700℃。
与现有技术相比,本发明的优点如下:本发明在氮化物层之间引入插入层,插入层包括第一插入层和及位于所述第一插入层上方的第二插入层,第一插入层为铝镓氮层,第二插入层为铝镓氮层或氮化铝层,第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量。通过调节插入层中铝的组分,可以实现应力调控的目的。由于现有技术中在氮化物层上生长富铝结构的外延层十分困难,本发明引入了一个预应力层(第一插入层或第三插入层),以阻止镓原子对富铝结构的侵蚀。同时通过所述预应力层,改变富铝插入层(第二插入层)的生长方式,实现理想的二维状况。所述氮化物层以及具有多层结构的插入层都是在高温下生长,避免了生长低温氮化铝插入层时复杂的温度升降过程,可以节约时间提高产能。另外,也避免了低温氮化铝插入层引起的晶体质量下降问题。由于所有结构都是在高温下生长,极大的提高了晶体的质量,避免引入缺陷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1所示为本发明第一实施例中半导体外延结构的示意图;
图2所示为本发明第二实施例中半导体外延结构的示意图;
图3所示为本发明第三实施例中半导体外延结构的示意图;
图4所示为图3中插入层中铝成分变化的示意图;
图5所示为本发明第四实施例中半导体外延结构的示意图。
具体实施方式
本发明实施例公开了一种半导体外延结构,包括:
形成于硅或者碳化硅衬底上的氮化物成核层;
形成于所述氮化物成核层上的氮化物层,所述氮化物层包括第一氮化物层和第二氮化物层;
位于所述第一氮化物层和第二氮化物层之间的插入层,所述插入层包括第一插入层和及位于所述第一插入层上方的第二插入层,所述第一插入层为铝镓氮层,所述第二插入层为铝镓氮层或氮化铝层,所述第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量。
相应地,本发明实施例还公开了一种半导体外延结构的生长方法,包括:
(1)提供硅或者碳化硅衬底;
(2)在所述硅或者碳化硅衬底上生长氮化物成核层;
(3)在所述氮化物成核层上生长第一氮化物层;
(4)在所述第一氮化物层上生长第一插入层;
(5)在所述第一插入层上生长第二插入层;
(6)在所述第二插入层上生长第二氮化物层。
本发明采用多层插入层结构,使得整个外延层生长在高温条件下时,可避免温度变化可能带来的龟裂效应,在引入压应力的同时,晶体质量不会下降。本发明插入层的生长温度为大于700摄氏度的高温,晶体质量要远远好于低温插入层的结果。而且插入层可以反复使用。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
图1所示为本发明第一实施例中半导体外延结构的示意图。
参图1所示,在本发明的第一实施方式中,硅或者碳化硅衬底11上生长的外延多层结构包括:氮化物成核层12、氮化物层13、位于氮化物层13中的插入层14以及形成于氮化物层13上的有源区(图未示)。氮化物层13包括第一氮化物层131和第二氮化物层132,插入层14位于第一氮化物层131和第二氮化物层132之间。
氮化物成核层12为铝镓氮层、铝铟镓氮层、氮化铝层或氮化镓层。
氮化物层13为氮化镓层、铝铟镓氮层或铝镓氮层,氮化物层13中可以加入硅或锗中的一种或两种以实现n型掺杂。
插入层14为三层结构,自下而上分别为第一插入层141、第二插入层142和第三插入层143,其中,第一插入层141是铝镓氮层,第二插入层142是铝镓氮层或氮化铝层,第三插入层143是铝镓氮层,第一插入层141和第三插入层143中铝的平均含量低于第二插入层142。第二插入层142生长的厚度大于2纳米。插入层14中可以加入硅和/或锗,以实现n型掺杂。
有源区可以选自铟镓氮/镓氮多量子阱结构和p型氮化物构成的发光二极管、铝镓氮/氮化镓异质结构成的高电子迁移率晶体管、铝镓铟氮/氮化镓异质结构成的高电子迁移率晶体管、氮化铝/氮化镓异质结构成的高迁移率三极管、氮化镓MOSFET、UV-LED、光电探测器、氢气产生器或太阳能电池等。
上述外延多层结构的生长方法包括:
(1)提供硅或者碳化硅衬底11;
(2)在硅或者碳化硅衬底11上生长氮化物成核层12,氮化物成核层12的生长温度大于等于700℃;
(3)在氮化物成核层12上生长第一氮化物层131,第一氮化物层131的生长温度大于等于700℃;
(4)在第一氮化物层131上生长第一插入层141,第一插入层141的生长温度大于等于700℃;
(5)在第一插入层141上生长第二插入层142,第二插入层142的生长温度大于等于700℃;
(6)在第二插入层142上生长第三插入层143,第三插入层143的生长温度大于等于700℃;
(7)在第三插入层143上生长第二氮化物层132,第二氮化物层132的生长温度大于等于700℃;
(5)在第二氮化物层132上生长有源区。
上述步骤中,插入层14具有三层结构,第一插入层141是较薄的铝镓氮层,第二插入层142是富铝的铝镓氮层,第三插入层143是铝镓氮层,第一插入层141和第三插入层143中铝的组分低于第二插入层142中铝的组分。
本实施例中硅或者碳化硅衬底11上生长的氮化物成核层12、氮化物层13都是生长在高温条件下,插入层14也是高温生长。相对于低温氮化铝插入层的结构来说,高温的插入层14结构比较复杂。本实施例中,在极端条件下,高温插入层14具有多层结构,插入层14的多层结构的第一插入层141是铝镓氮层,用来保护插入层14下面的氮化物层13和第二插入层142;第二插入层142是富铝成分的铝镓氮层或者纯氮化铝层,用来在上层结构中(如第二氮化物层)引入压应力;第三插入层143也是铝镓氮层,但是其中铝的成分要低于第二插入层142,保障把压应力有效地传递给上面的氮化物层13。
由于氮化铝的生长条件和氮化镓极为不同,要求更高的生长温度和更低的压力。同时,由于氨气和三甲基铝之间有很强的气态反应,会产生大量的颗粒,降低生长速度,降低晶体质量。所以要求通入反应腔内的氨气流量极低,以避免过多的气态反应。但是,氮化镓的生长的时候要求有大量的氨气来保持平整的形貌,而且氮化镓的分解温度只有700度,在缺乏氨气的条件下,氮化镓的分解速度会大大加快。因此,在氮化镓层上生长氮化铝时,如果生长条件完全按照氮化铝的情况优化,就会因为下层氮化镓的分解等带来形貌的问题,无法生成平整的外延层。如果在氨气充分的条件下先生长一层薄的铝镓氮外延层,则下面的氮化镓层就受到很好的保护,避免了分解效应。再在此铝镓氮薄膜上继续在富铝的条件下生长氮化铝,整个外延层的形貌会得到优化和改善。
在氮化镓层上生长氮化铝的临界厚度在7个纳米左右。为了在氮化铝插入层上引入压应力,需要生长超过临界厚度的氮化铝薄膜,以达到释放由氮化镓层带来的张应力。因此,氮化铝插入层的厚度要至少超过8纳米,为了进一步释放从氮化镓层带来的应力,氮化铝插入层的厚度可以超过10纳米,15纳米,甚至20纳米。在氮化铝插入层厚度充分超过临界值后,可以确保氮化铝外延膜近似没有应力的程度。在此没有应力的氮化铝插入层上生长铝镓氮或者氮化镓,可以有效的引入压应力。同时,由于此氮化铝薄膜是生长在高温条件下,不会引入额外的缺陷,而且在插入层下层铝镓氮层的保护下,氮化铝插入层形貌非常平整,会为上面外延膜引入极大的压应力。如果在氮化铝插入层和上部氮化镓外延膜之间再加入一层铝镓氮膜,压应力的传递会更为有效。
在发光二极管(LED)器件中,为了提高纵向的导电率,也可以在插入层中进行n-型掺杂,比如说掺入硅或者是锗。
在功率器件当中,为了保持高的击穿电压,需要在各个界面处避免产生二维电子气。通过激化产生的电子可以被氮化镓基板中故意引入缺陷所捕获,从而避免外延膜导电。
图2所示为本发明第二实施例中半导体外延结构的示意图。
参图2所示,在本发明的第二实施方式中,硅或者碳化硅衬底21上生长的外延多层结构包括:氮化物成核层22、氮化物层23、位于氮化物层23中的插入层24以及形成于氮化物层23上的有源区(图未示)。氮化物层23包括第一氮化物层231和第二氮化物层232,插入层24位于第一氮化物层231和第二氮化物层232之间。
氮化物成核层22为铝镓氮层、铝铟镓氮层、氮化铝层或氮化镓层。
氮化物层23为氮化镓层、铝铟镓氮层或铝镓氮层,氮化物层23中可以加入硅和/或锗以实现n型掺杂。
插入层24为两层结构,自下而上分别为第一插入层241和第二插入层242,其中,第一插入层241是铝镓氮层,第二插入层242是铝镓氮层或氮化铝层,第一插入层241中铝的平均含量低于第二插入层242。第二插入层242生长的厚度大于2纳米。插入层24中可以加入硅和/或锗,以实现n型掺杂。
有源区可以选自铟镓氮/镓氮多量子阱结构和p型氮化物构成的发光二极管、铝镓氮/氮化镓异质结构成的高电子迁移率晶体管、铝镓铟氮/氮化镓异质结构成的高电子迁移率晶体管、氮化铝/氮化镓异质结构成的高迁移率三极管、氮化镓MOSFET、UV-LED、光电探测器、氢气产生器或太阳能电池等。
上述外延多层结构的生长方法包括:
(1)提供硅或者碳化硅衬底21;
(2)在硅或者碳化硅衬底21上生长氮化物成核层22,氮化物成核层22的生长温度大于等于700℃;
(3)在氮化物成核层22上生长第一氮化物层231,第一氮化物层231的生长温度大于等于700℃;
(4)在第一氮化物层231上生长第一插入层241,第一插入层241的生长温度大于等于700℃;
(5)在第一插入层241上生长第二插入层242,第二插入层242的生长温度大于等于700℃;
(6)在第二插入层242上生长第二氮化物层232,第二氮化物层232的生长温度大于等于700℃;
(7)在第二氮化物层232上生长有源区。
上述步骤中,插入层24具有两层结构,第一插入层241是较薄的铝镓氮层,第二插入层242是富铝的铝镓氮层,第一插入层241中铝的组分低于第二插入层242中铝的组分。
图3所示为本发明第三实施例中半导体外延结构的示意图,图4所示为图3中插入层中铝成分变化的示意图。
参图3所示,硅/碳化硅衬底31上生长的外延多层结构与第一实施例大致相同,具体包括:氮化物成核层32、氮化物层33、位于氮化物层33中的插入层34以及形成于氮化物层23上的有源区(图未示)。氮化物层33包括第一氮化物层331和第二氮化物层332,插入层34位于第一氮化物层331和第二氮化物层332之间。插入层34包括三层,自下而上分别为第一插入层341、第二插入层342以及第三插入层343。
参图4所示,第三实施例与第一实施例(插入层24的每一层中铝的含量都是均匀分布)的区别在于:第一插入层341和第三插入层343中铝的平均含量是渐变的,其中,第二插入层342中铝的含量均匀分布,第一插入层341中铝的含量自下而上(生长方向)逐渐增多,第三插入层343中铝的含量自下而上(生长方向)逐渐减少。在第一插入层和第三插入层中,铝组分的变化可以不是单调下降的,可以呈台阶状下降或上升,甚至是有升有降。第二插入层中,铝的组分也可以不是常数,可随厚度的变化而变化。
图5所示为本发明第四实施例中半导体外延结构的示意图。
参图5所示,硅或者碳化硅衬底41上生长的外延多层结构与第一实施例大致相同,具体包括:氮化物成核层42、氮化物层43、位于氮化物层43中的插入层44以及形成于氮化物层43上的有源区(图未示)。氮化物层43包括第一氮化物层431和第二氮化物层432,插入层44位于第一氮化物层431和第二氮化物层432之间。插入层44包括三层,自下而上分别为第一插入层441、第二插入层442以及第三插入层443。
第四实施例与第一实施例的区别在于:第一插入层441包括氮化镓层4411和铝镓氮层4412,氮化镓层4411和铝镓氮层4412可以重复多个周期构成氮化镓/铝镓氮超晶格结构。此超晶格结构也可以由铝镓氮/铝镓氮周期结构组成。第三插入层也可以使用超晶格结构。
综上所述,本发明在氮化物层之间引入插入层,插入层包括第一插入层和及位于所述第一插入层上方的第二插入层,第一插入层为铝镓氮层,第二插入层为铝镓氮层或氮化铝层,第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量。通过调节插入层中铝的组分,可以实现应力调控的目的。由于现有技术中在氮化物层上生长富铝结构的外延层十分困难,本发明引入了一个预应力层(第一插入层或第三插入层),以阻止镓原子对富铝结构的侵蚀。同时通过所述预应力层,改变富铝插入层(第二插入层)的生长方式,实现理想的二维状况。所述氮化物层以及具有多层结构的插入层都是在高温下生长,避免了生长低温氮化铝插入层时复杂的温度升降过程,可以节约时间提高产能。另外,也避免了低温氮化铝插入层引起的晶体质量下降问题。由于所有结构都是在高温下生长,极大的提高了晶体的质量,避免引入缺陷。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (14)

1.一种半导体外延结构,其特征在于,包括:
形成于硅或者碳化硅衬底上的氮化物成核层;
形成于所述氮化物成核层上的氮化物层,所述氮化物层包括第一氮化物层和第二氮化物层;
位于所述第一氮化物层和第二氮化物层之间的插入层,所述插入层包括第一插入层及位于所述第一插入层上方的第二插入层,所述第一插入层为铝镓氮层,所述第二插入层为氮化铝层,所述第一插入层中铝的平均含量低于所述第二插入层中铝的平均含量,
所述氮化铝层生长在所述铝镓氮层上,并在该铝镓氮层的保护下,该氮化铝层的形貌特征将会为其上方的第二氮化物层引入压应力。
2.根据权利要求1所述的半导体外延结构,其特征在于,所述插入层还包括位于所述第二插入层上方的第三插入层,所述第三插入层为铝镓氮层,所述第三插入层中铝的平均含量低于所述第二插入层中铝的平均含量。
3.根据权利要求1或2所述的半导体外延结构,其特征在于,所述第二插入层的厚度大于等于2纳米。
4.根据权利要求1或2所述的半导体外延结构,其特征在于,所述半导体外延结构还包括形成于所述氮化物层上的有源区,所述有源区选自铟镓氮/镓氮多量子阱结构和p型氮化物构成的发光二极管、铝镓氮/氮化镓异质结构成的高电子迁移率晶体管、铝镓铟氮/氮化镓异质结构成的高电子迁移率晶体管、氮化铝/氮化镓异质结构成的高迁移率三极管、氮化镓MOSFET、UV-LED、光电探测器、氢气产生器或太阳能电池。
5.根据权利要求1或2所述的半导体外延结构,其特征在于,所述第一插入层中铝的平均含量自下而上逐渐增多。
6.根据权利要求2所述的半导体外延结构,其特征在于,所述第三插入层中铝的平均含量自下而上逐渐减少。
7.根据权利要求1所述的半导体外延结构,其特征在于,所述氮化物成核层为铝镓氮层、铝铟镓氮层、氮化铝层或氮化镓层。
8.根据权利要求1所述的半导体外延结构,其特征在于,所述氮化物层为氮化镓层、铝铟镓氮层或铝镓氮层。
9.根据权利要求1所述的半导体外延结构,其特征在于,所述插入层中掺杂有硅和/或锗,以实现n型掺杂。
10.根据权利要求1所述的半导体外延结构,其特征在于,所述氮化物层中掺杂有硅和/或锗,以实现n型掺杂。
11.一种如权利要求1所述的半导体外延结构的生长方法,其特征在于,包括:
(1)提供硅或者碳化硅衬底;
(2)在所述硅或者碳化硅衬底上生长氮化物成核层;
(3)在所述氮化物成核层上生长第一氮化物层;
(4)在所述第一氮化物层上生长第一插入层;
(5)在所述第一插入层上生长第二插入层;
(6)在所述第二插入层上生长第二氮化物层,
所述第一插入层为铝镓氮层,所述第二插入层为氮化铝层,在该铝镓氮层的保护下,该氮化铝层的形貌特征将会为其上方的第二氮化物层引入压应力。
12.根据权利要求11所述的半导体外延结构的生长方法,其特征在于,所述氮化物成核层的生长温度大于等于700℃。
13.根据权利要求11所述的半导体外延结构的生长方法,其特征在于,所述氮化物层的生长温度大于等于700℃。
14.根据权利要求11所述的半导体外延结构的生长方法,其特征在于,所述插入层的生长温度大于等于700℃。
CN201210324212.6A 2012-09-04 2012-09-04 半导体外延结构及其生长方法 Active CN102856163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210324212.6A CN102856163B (zh) 2012-09-04 2012-09-04 半导体外延结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210324212.6A CN102856163B (zh) 2012-09-04 2012-09-04 半导体外延结构及其生长方法

Publications (2)

Publication Number Publication Date
CN102856163A CN102856163A (zh) 2013-01-02
CN102856163B true CN102856163B (zh) 2015-09-09

Family

ID=47402640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210324212.6A Active CN102856163B (zh) 2012-09-04 2012-09-04 半导体外延结构及其生长方法

Country Status (1)

Country Link
CN (1) CN102856163B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165777B (zh) * 2013-03-26 2016-03-30 合肥彩虹蓝光科技有限公司 具有梯形结构的n型插入层的led外延片及其生长方法
CN103258927A (zh) * 2013-05-16 2013-08-21 合肥彩虹蓝光科技有限公司 一种提高GaN基LED抗静电能力的外延结构及其生长方法
CN103388178B (zh) * 2013-08-07 2016-12-28 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN109742140B (zh) * 2018-11-23 2020-10-27 厦门市三安集成电路有限公司 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法
CN111403505B (zh) * 2020-03-09 2021-09-07 中山大学 一种双极型可见光探测器及其制备方法
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN101645480A (zh) * 2009-06-22 2010-02-10 武汉华灿光电有限公司 一种提高氮化镓基发光二极管抗静电能力的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
KR101330898B1 (ko) * 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
CN101140867A (zh) * 2007-07-26 2008-03-12 西安电子科技大学 基于Al2O3衬底的GaN薄膜的生长方法
CN101645480A (zh) * 2009-06-22 2010-02-10 武汉华灿光电有限公司 一种提高氮化镓基发光二极管抗静电能力的方法

Also Published As

Publication number Publication date
CN102856163A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102856163B (zh) 半导体外延结构及其生长方法
Wuu et al. Defect reduction and efficiency improvement of near-ultraviolet emitters via laterally overgrown GaN on a GaN/patterned sapphire template
JP5416212B2 (ja) エピタキシャル層の成長によるデバイス形成
CN100555660C (zh) 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN102851734B (zh) 半导体外延结构及其生长方法
CN105861987A (zh) 基于六方氮化硼和磁控溅射氮化铝的氮化镓生长方法
CN101145516A (zh) 硅基氮化物单晶薄膜的外延结构及生长方法
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
Severino et al. 3C-SiC film growth on Si substrates
CN105810562A (zh) 基于二硫化钼和磁控溅射氮化铝的氮化镓生长方法
US20240183063A1 (en) Method for sic step flow growth by regulating growth monmoers using chemical potential under non-equilibrium condition
CN102925969B (zh) 图形化的SiC衬底
US8506707B1 (en) Substrate surface modifications for compositional gradation of crystalline materials and associated products
CN102856359B (zh) 半导体外延结构及其生长方法
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
CN104916745A (zh) GaN基LED外延结构及其制备方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
US9123637B2 (en) Semiconductor epitaxial structure and method for forming the same
CN103779193A (zh) 基于金刚石衬底的氮化物半导体器件及其制备方法
CN102560673A (zh) 提高碳化硅材料载流子寿命的方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN114613847B (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN212136452U (zh) 半导体结构
CN204809246U (zh) GaN基LED外延结构
CN210984756U (zh) 具有2d材料中介层的外延基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JINGZHAN SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: CHENG KAI

Effective date: 20130410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130410

Address after: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant after: Suzhou Jingzhan Semiconductor Co., Ltd.

Address before: 215124 Suzhou Industrial Park, Jiangsu Road, No. 99

Applicant before: Cheng Kai

C14 Grant of patent or utility model
GR01 Patent grant