JP5197686B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5197686B2
JP5197686B2 JP2010161375A JP2010161375A JP5197686B2 JP 5197686 B2 JP5197686 B2 JP 5197686B2 JP 2010161375 A JP2010161375 A JP 2010161375A JP 2010161375 A JP2010161375 A JP 2010161375A JP 5197686 B2 JP5197686 B2 JP 5197686B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
well layer
region
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010161375A
Other languages
English (en)
Other versions
JP2012023264A (ja
Inventor
佳幸 原田
年輝 彦坂
倫也 塩田
浩一 橘
肇 名古
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010161375A priority Critical patent/JP5197686B2/ja
Priority to US13/035,304 priority patent/US8525197B2/en
Publication of JP2012023264A publication Critical patent/JP2012023264A/ja
Application granted granted Critical
Publication of JP5197686B2 publication Critical patent/JP5197686B2/ja
Priority to US13/950,444 priority patent/US8647905B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
III族窒化物半導体は、青色発光ダイオード（ＬＥＤ）や青紫色半導体レーザ（ＬＤ）などの発光素子として実用化されている。III族窒化物半導体を用いた発光素子において、青色よりも波長が長くなるに伴い発光効率が低下し、例えば緑色の発光素子の発光効率は、青色の発光素子の発光効率よりも著しく低い。
特開２００７−１９４５５号公報
本発明の実施形態は、長波長においても発光効率が高い半導体発光素子の製造方法を提供する。
本発明の別の実施形態によれば、放出される光のピーク波長が５００ナノメートル以上の半導体発光素子の製造方法が提供される。前記製造方法は、ｎ形半導体層の上に、Ｉｎを含む窒化物半導体を含む第１ベース層を形成する工程と、前記第１ベース層の上の一部に第１キャップ層を形成する工程と、前記第１ベース層のうちの前記第１キャップ層に覆われていない部分に含まれるＩｎの含有比を減少させて、前記第１ベース層のうちの前記第１キャップ層に覆われていない前記部分を第１非井戸層領域に変化させ、前記第１ベース層のうちの前記第１キャップ層に覆われた部分からなる第１井戸層領域と、前記第１非井戸層領域と、を含む第１発光層を形成する工程と、前記第１発光層の上、及び、前記第１キャップ層の上に第１障壁層を形成する工程と、前記第１障壁層の上にｐ形半導体層を形成する工程と、を備える。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。 実施例に係る半導体発光素子の構成を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、実施例に係る半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。 実施例に係る半導体発光素子の構成を例示する表である。 実施例に係る別の半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。 参考例の半導体発光素子の構成を例示する模式的断面図である。 参考例の半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。 半導体発光素子の特性を例示するグラフ図である。 半導体発光素子の特性を例示するグラフ図である。 図１１（ａ）及び図１１（ｂ）は、参考例の半導体発光素子の構成を例示する模式的断面図である。 第３の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。 図１３（ａ）〜図１３（ｄ）は、第３の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。 第３の実施形態に係る半導体発光素子の別の製造方法を例示するフローチャート図である。 図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る別の半導体発光素子の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。
図１（ａ）及び図１（ｂ）は、図２（ａ）のＡ１−Ａ２線断面または図２（ｂ）のＢ１−Ｂ２線断面に相当する断面図である。
図１（ａ）に表したように、本実施形態に係る半導体発光素子１１０は、ｎ形半導体層１０と、ｐ形半導体層２０と、ｎ形半導体層１０とｐ形半導体層２０との間に設けられた発光部３０と、を備える。
ここで、ｎ形半導体層１０からｐ形半導体層２０に向かう方向をＺ軸方向（第１方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
ｎ形半導体層１０及びｐ形半導体層２０は、窒化物半導体を含む。
発光部３０は、単一量子井戸構造（ＳＱＷ：Single Quantum Well）または多重量子井戸構造（ＭＱＷ:Multi Quantum Well）構造を有する。図１（ａ）に示した半導体発光素子１１０においては、発光部３０は、ＭＱＷ構造を有している。
発光部３０は、Ｚ軸方向に沿って積層された複数の発光層３２（井戸層を含む層）と、複数の発光層３２どうしのそれぞれの間に設けられた障壁層３１と、を含む。発光層３２は、窒化物半導体を含む。
なお、本願明細書において、「積層」とは、直接重ねられる場合の他、他の層が挿入されて重ねられる場合も含む。
発光層３２のうちでｎ形半導体層１０に最も近い発光層３２を、第１発光層ＬＥ１とする。障壁層３１のうちでｎ形半導体層１０に最も近い障壁層３１をｎ側障壁層ＢＬｎとする。第ｉ障壁層ＢＬｉ（ｉは１以上の整数）は、第ｉ発光層ＬＥｉとｐ形半導体層２０との間に設けられる。
発光層３２のそれぞれは、第１方向に対して垂直な平面内（Ｘ−Ｙ平面内）に並置された井戸層領域３４と非井戸層領域３３とを有する。井戸層領域３４は、III族元素中におけるＩｎ組成比が２０％（原子パーセント）以上でＩｎを含む。非井戸層領域３３は、井戸層領域３４よりもＩｎ組成比が低い。非井戸層領域３３におけるＩｎ組成比は、例えば障壁層３１におけるＩｎ組成比と実質的に同じである。
井戸層領域３４におけるＩｎ組成比が２０％以上であることは、井戸層領域３４が緑系色の波長の光に対応するバンドギャップエネルギーを有することに対応する。井戸層領域３４におけるＩｎ組成比が２０％以上２８％以下である。すなわち、井戸層領域３４は、５００ナノメートル（ｎｍ）以上５６０ｎｍ以下の波長の光を発光する。
図２（ａ）及び図２（ｂ）は、１つの発光層３２における井戸層領域３４及び非井戸層領域３３のパターンの形状を模式的に例示している。
図２（ａ）に例示したパターンのように、例えば、１つの発光層３２において、非井戸層領域３３の中に、独立した島状の井戸層領域３４が設けられる。
図２（ｂ）に例示したパターンのように、例えば、１つの発光層３２において、井戸層領域３４の中に、独立した島状の非井戸層領域３３が設けられる。
このように、井戸層領域３４は連続的に設けられても良く、不連続的に（例えば島状）に設けられても良い。非井戸層領域３３は連続的に設けられても良く、不連続的に（例えば島状）に設けられても良い。井戸層領域３４及び非井戸層領域３３のパターン形状は任意である。
このように、半導体発光素子１１０における発光部３０は、第１発光層ＬＥ１と、ｎ側障壁層ＢＬｎと、第１障壁層ＢＬ１と、を含む。
図１（ａ）に表したように、第１発光層ＬＥ１は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられる。第１発光層ＬＥ１は、窒化物半導体を含む。第１発光層ＬＥ１は、第１井戸層領域ＷＲ１と、第１非井戸層領域ＮＲ１と、を含む。第１井戸層領域ＷＲ１と、第１非井戸層領域ＮＲ１と、は、第１方向に対して垂直な平面内（Ｘ−Ｙ平面内）に並置される。第１井戸層領域ＷＲ１は、III族元素中におけるＩｎ組成比が２０原子パーセント以上でＩｎを含む。第１非井戸層領域ＮＲ１のＩｎ組成比は、第１井戸層領域ＷＲ１のＩｎ組成比よりも低い。第１非井戸層領域ＮＲ１におけるＩｎ組成比は、例えばｎ側障壁層ＢＬｎ及び第１障壁層ＢＬ１におけるＩｎ組成比と実質的に同じである。例えば、第１非井戸層領域ＮＲ１は、実質的にＩｎを含まない層であり、第１非井戸層領域ＮＲ１のＩｎ組成比は実質的に０である。
第１障壁層ＢＬ１は、第１発光層ＬＥ１とｐ形半導体層２０との間に設けられ、第１井戸層領域ＷＲ１のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
ｎ側障壁層ＢＬｎは、第１発光層ＬＥ１とｎ形半導体層１０との間に設けられ、第１井戸層領域ＷＲ１のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
本具体例では、発光部３０は、第２発光層ＬＥ２と、第２障壁層ＢＬ２と、をさらに含む。
第２発光層ＬＥ２は、第１障壁層ＢＬ１とｐ形半導体層２０との間に設けられる。第２発光層ＬＥ２は、窒化物半導体を含む。第２発光層ＬＥ２は、第１方向に対して垂直な平面内において並置された第２井戸層領域ＷＲ２と第２非井戸層領域ＮＲ２とを含む。第２井戸層領域ＷＲ２は第１井戸層領域ＷＲ１におけるＩｎ組成比と同じＩｎ組成比でＩｎを含む。第２非井戸層領域ＮＲ２におけるＩｎ組成比は、第２井戸層領域ＷＲ２におけるＩｎ組成比よりも低い。
第２井戸層領域ＷＲ２のＩｎ組成比が第１井戸層領域ＷＲ１におけるＩｎ組成比と同じとは、第２井戸層領域ＷＲ２から放出される光の波長帯が、第１井戸層領域ＷＲ１から放出される光の波長帯と、実質的に同じであることを指す。すなわち、第１井戸層領域ＷＲ１から出射される光は緑系色であり、第２井戸層領域ＷＲ２から出射される光も緑系色である。例えば、第１井戸層領域ＷＲ１から放出される光が緑系色であるときに、第２井戸層領域ＷＲ２から出射される光は、青色ではなく、黄色ではなく、赤色ではない。
第２障壁層ＢＬ２は、第２発光層ＬＥ２とｐ形半導体層２０との間に設けられ、第２井戸層領域ＷＲ２のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
本具体例では、発光部３０は、第３発光層ＬＥ３と、第３障壁層ＢＬ３と、第４発光層ＬＥ４と、第４障壁層ＢＬ４と、をさらに含む。第３発光層ＬＥ３は、Ｘ−Ｙ平面に並置された第３井戸層領域ＷＲ３と第３非井戸層領域ＮＲ３とを含む。第４発光層ＬＥ４は、Ｘ−Ｙ平面に並置された第４井戸層領域ＷＲ４と第４非井戸層領域ＮＲ４とを含む。
このように、発光部３０は、Ｎ個（Ｎは２以上の整数）の発光層３２と、Ｎ個の障壁層３１と、を含むことができる。
２以上Ｎ以下のｉにおいて、発光部３０は、第（ｉ−１）障壁層ＢＬ（ｉ−１）とｐ形半導体層２０との間に設けられ、第１方向に対して垂直な平面内において並置された、第（ｉ−１）井戸層領域ＷＲ（ｉ−１）におけるＩｎ組成比と同じＩｎ組成比でＩｎを含む第ｉ井戸層領域ＷＲｉと、第ｉ井戸層領域ＷＲｉよりもＩｎ組成比が低い第ｉ非井戸層領域ＮＲｉと、を含む第ｉ発光層ＬＥｉと、第ｉ発光層ＬＥｉとｐ形半導体層２０との間に設けられ、第ｉ井戸層領域ＷＲｉのバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する第ｉ障壁層ＢＬｉと、をさらに含む。
第ｉ井戸層領域ＷＲｉのＩｎ組成比が第（ｉ−１）井戸層領域ＷＲ（ｉ−１）におけるＩｎ組成比と同じとは、第ｉ井戸層領域ＷＲｉから放出される光の波長帯が、第（ｉ−１）井戸層領域ＷＲ（ｉ−１）から放出される光の波長帯と、実質的に同じであることを指す。すなわち、第（ｉ−１）井戸層領域ＷＲ（ｉ−１）から出射される光は緑系色であり、第ｉ井戸層領域ＷＲｉから出射される光も緑系色である。
このように、半導体発光素子１１０においては、発光部３０の発光層３２のそれぞれにおいて井戸層領域３４と非井戸層領域３３とが設けられる。すなわち、発光層３２の全面で連続した井戸層を用いるのではなく、発光層３２の面内において井戸層が設けられる領域（井戸層領域３４）と、井戸層が設けられない領域（非井戸層領域３３）と、が設けられる。
発明者は、発光層３２の発光波長が青色よりも長い緑系色において、すなわち、Ｉｎ組成比が２０％以上と高い場合において、発光層３２の全面で連続した井戸層を用いるのではなく、発光層３２の面内において井戸層が設けられる領域（井戸層領域３４）と、井戸層が設けられない領域（非井戸層領域３３）と、が設けられ、井戸層がＸ−Ｙ平面内で分断された部分があるときに、発光効率が高くなることを見出した。
井戸層領域３４は、Ｘ−Ｙ平面における幅Ｗが５０ｎｍ以上の部分を有する。複数の発光層３２が設けられる場合において、複数の発光層３２のうちの少なくともいずれかにおける井戸層領域３４が、Ｘ−Ｙ平面内における幅Ｗが５０ｎｍ以上の部分を有する。
井戸層領域３４と非井戸層領域３３とは、例えば、発光部３０の断面の透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope)写真により判別できる。
後述するように、発光層３２における井戸層領域３４は、例えば、井戸層領域３４となるベース層（例えばＩｎＧａＮ層）を形成した後に、そのベース層の上にキャップ層を部分的に形成し、キャップ層に覆われていない領域のベース層からＩｎを消失させる（Ｉｎ組成比を減少させる）方法で形成できる。これにより、キャップ層に覆われた部分のベース層が井戸層領域３４となり、キャップ層に覆われていなかった部分のベース層が非井戸層領域３３となる。
すなわち、図１（ｂ）に表したように、本実施形態に係る半導体発光素子１１０ａにおいては、井戸層領域３４の上（ｐ形半導体層２０の側）にキャップ層３５が設けられている。キャップ層３５は、非井戸層領域３３には設けられていない。
このように、発光部３０は、第１発光層ＬＥ１と、ｎ側障壁層ＢＬｎと、第１障壁層ＢＬ１と、第１キャップ層ＣＬ１と、を含む。
第１発光層ＬＥ１は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられ、第１方向に対して垂直な平面内に並置された、Ｉｎを含む第１井戸層領域ＷＲ１と、第１井戸層領域ＷＲ１よりもＩｎ組成比が低い第１非井戸層領域ＮＲ１と、を有する。第１発光層ＬＥ１は、窒化物半導体を含む。
ｎ側障壁層ＢＬｎは、第１発光層ＬＥ１とｎ形半導体層１０との間に設けられ、第１井戸層領域３４のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
第１障壁層ＢＬ１は、第１発光層ＬＥ１とｐ形半導体層２０との間に設けられ、第１井戸層領域３４のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
第１キャップ層ＣＬ１は、第１発光層ＬＥ１の第１井戸層領域３４と、第１障壁層ＢＬ１と、の間において第１井戸層領域３４に接する。
さらに、発光部３０は、第２発光層ＬＥ２と、第２障壁層ＢＬ２と、第２キャップ層ＣＬ２と、をさらに含む。
第２発光層ＬＥ２は、第１障壁層ＢＬ１とｐ形半導体層２０との間に設けられ、第１方向に対して垂直な平面内において並置された、第１井戸層領域ＷＲ１におけるＩｎ組成比と同じＩｎ組成比でＩｎを含む第２井戸層領域ＷＲ２と、第２井戸層領域ＷＲ２よりもＩｎ組成比が低い第２非井戸層領域ＮＲ２と、を含む。第２発光層ＬＥ２は、窒化物半導体を含む。
第２障壁層ＢＬ２は、第２発光層ＬＥ２とｐ形半導体層２０との間に設けられ、第２井戸層領域ＷＲ２のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
第２キャップ層ＣＬ２は、第２発光層ＬＥ２の第２井戸層領域ＷＲ２と、第２障壁層ＢＬ２と、の間において第２井戸層領域ＷＲ２に接する。
半導体発光素子１１０ａにおいては、さらに、発光部３０は、第３発光層ＬＥ３と、第３障壁層ＢＬ３と、第３キャップ層ＣＬ３と、第４発光層ＬＥ４と、第４障壁層ＢＬ４と、第４キャップ層ＣＬ４と、をさらに含む。第３発光層ＬＥ３は、Ｘ−Ｙ平面に並置された第３井戸層領域ＷＲ３と第３非井戸層領域ＮＲ３とを含む。第４発光層ＬＥ４は、Ｘ−Ｙ平面に並置された第４井戸層領域ＷＲ４と第４非井戸層領域ＮＲ４とを含む。第３キャップ層ＣＬ３は、第３発光層ＬＥ３の第３井戸層領域ＷＲ３と、第３障壁層ＢＬ３と、の間において第３井戸層領域ＷＲ３に接する。第４キャップ層ＣＬ４は、第４発光層ＬＥ４の第４井戸層領域ＷＲ４と、第４障壁層ＢＬ４と、の間において第４井戸層領域ＷＲ４に接する。
このように、発光部３０は、Ｎ個の発光層３２と、Ｎ個の障壁層３１と、Ｎ個のキャップ層３５と、を含むことができる。
２以上Ｎ以下のｉにおいて、発光部３０は、第（ｉ−１）障壁層ＢＬ（ｉ−１）とｐ形半導体層２０との間に設けられ、第１方向に対して垂直な平面内において並置された、第（ｉ−１）井戸層領域ＷＲ（ｉ−１）におけるＩｎ組成比と同じＩｎ組成比でＩｎを含む第ｉ井戸層領域ＷＲｉと、第ｉ井戸層領域ＷＲｉよりもＩｎ組成比が低い第ｉ非井戸層領域ＮＲｉと、を含む第ｉ発光層ＬＥｉと、第ｉ発光層ＬＥｉとｐ形半導体層２０との間に設けられ、第ｉ井戸層領域ＷＲｉのバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する第ｉ障壁層ＢＬｉと、第ｉ発光層ＬＥｉの第ｉ井戸層領域ＷＲｉと、第ｉ障壁層ＢＬｉと、の間において第ｉ井戸層領域ＷＲｉに接する第ｉキャップ層ＣＬｉと、をさらに含む。
このときも、第ｉ井戸層領域ＷＲｉのＩｎ組成比が第（ｉ−１）井戸層領域ＷＲ（ｉ−１）におけるＩｎ組成比と同じとは、第ｉ井戸層領域ＷＲｉから放出される光の波長帯が、第（ｉ−１）井戸層領域ＷＲ（ｉ−１）から放出される光の波長帯と、実質的に同じであることを指す。
このように、半導体発光素子１１０ａにおいても、発光層３２の面内において井戸層が設けられる領域（井戸層領域３４）と、井戸層が設けられない領域（非井戸層領域３３）と、が設けられ、井戸層がＸ−Ｙ平面内で分断されることから、井戸層領域３４におけるＩｎ組成比が緑系色の２０％以上であっても、結晶欠陥が抑制され、結果として、発光効率が高い半導体発光素子が得られる。
後述するように、キャップ層３５は、ＴＥＭにより観察され得る。ただし、ＴＥＭの性能によってはキャップ層３５の検出が困難な場合もある。
（実施例）
以下、第１の実施形態の実施例に係る半導体発光素子について説明する。
図３は、実施例に係る半導体発光素子の構成を例示する模式的断面図である。
図３に表したように、実施例に係る半導体発光素子１１１においては、例えば基板５が設けられる。基板５には例えばサファイアが用いられる。
基板５の表面は、凹凸形状に加工される。基板５の上にバッファ層６が設けられる。バッファ層６には、例えばＧａＮが用いられる。バッファ層６の上に、ｎ形半導体層１０が設けられる。ｎ形半導体層１０には、例えばＳｉがドープされたＧａＮが用いられる。ｎ形半導体層１０は、ｎ側コンタクト層となる。
ｎ形半導体層１０の上に例えば積層膜６０が設けられる。積層膜６０は、例えば超格子層である。積層膜６０は、Ｚ軸方向に沿って交互に積層された、複数の第１層６１と、複数の第２層６２と、を含む。第１層６１は、例えばＧａＮ層であり、第２層６２は、例えばＩｎ０．０７Ｇａ０．９３Ｎ層である。第１層６１の数は２１であり、第２層６２の数は２０である。
積層膜６０の上に、発光部３０が設けられている。発光部３０は、図１（ａ）及び図１（ｂ）、並びに、図２（ａ）及び図２（ｂ）に関して説明した構成を有している。半導体発光素子１１１においては、発光層３２の数は８である。ただし、図３においては、簡単のために発光層３２は４つ描かれている。ｎ形半導体層１０に最も近い（積層膜６０に最も近い）第１発光層ＬＥ１の下にｎ側障壁層ＢＬｎ（図示しない）が設けられる。一番上の第８発光層ＬＥ８の上に第８障壁層ＢＬ８（図示しない）が設けられる。
発光部３０の上に、ｐ形半導体層２０が設けられる。ｐ形半導体層２０は、発光部３０に接する第１ｐ側層２１と、第３ｐ側層２３と、第１ｐ側層２１と第３ｐ側層２３との間に設けられた第２ｐ側層２２と、を含む。第１ｐ側層２１には、例えば、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎが用いられる。第１ｐ側層２１は、例えば電子オーバーフロー抑制層として機能する。第２ｐ側層２２には、例えば、ＭｇがドープされたＧａＮが用いられる。第３ｐ側層２３には、Ｍｇが高濃度でドープされたＧａＮが用いられる。第３ｐ側層２３はｐ側コンタクト層となる。
ｎ形半導体層１０のｐ形半導体層２０の側の一部が露出しており、ｎ形半導体層１０に電気的に接触されるｎ側電極４０が設けられる。さらに、ｐ形半導体層２０に電気的に接触されるｐ側電極５０が設けられる。ｐ側電極５０は、ｐ形半導体層２０の上に設けられたｐ側透明電極５１と、ｐ側透明電極５１の上に設けられたｐ側導電層５２と、を有する。
半導体発光素子１１１の製造方法の一例について説明する。半導体発光素子１１１の製造方法において、窒化物半導体の結晶成長には、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）装置が用いられる。
基板５が、ＭＯＣＶＤ装置の反応室内のサセプタに載置される。次に、水素ガスを導入しつつ、反応室内部の圧力を５００Ｔｏｒｒに保持する。次に、基板５を１１００℃に加熱して１０分間保持する。
次に、基板５の温度を５００℃に設定し、トリメチルガリウム（ＴＭＧ）ガスを含む水素ガス、及び、ＮＨ３ガスを導入する。これにより、基板５上に、多結晶ＧａＮからなる下層バッファ層を成長させる。下層バッファ層の厚さは、例えば２０ナノメートル（ｎｍ）である。
ＴＭＧガスの導入を停止し、基板５の温度を１０５０℃に昇温する。
その後、ＴＭＧガスを含む水素ガス、及び、ＮＨ３ガスを導入することにより、ＧａＮからなる上層バッファ層を成長させる。上層バッファ層の厚さは、例えば２マイクロメートル（μｍ）である。上記の下層バッファ層と上層バッファ層が、バッファ層６に対応する。
モノシランガスを導入し、バッファ層６の上（上層バッファ層の上）に、ＳｉがドープされたＧａＮからなるｎ形半導体層１０を成長させる。
ＴＭＧガス及びモノシランガスの導入を停止し、水素ガスを窒素ガスに切り替えると共に、基板５の温度を８５０℃に設定する。
その後ＴＭＧガスを導入し、ＧａＮからなる第１層６１を成長させる。第１層６１の厚さは、例えば３ｎｍである。
続いて、トリメチルインジウム（ＴＭＩ）ガスをさらに導入する。これにより、第２層６２を成長させる。第２層６２には、例えばIII族元素中におけるＩｎ組成比が７％（７原子パーセント）のＩｎＧａＮが用いられる。第２層６２の厚さは、例えば１ｎｍである。
この後、第１層６１と第２層６２との組み合わせを、計１９回繰り返してさらに成長させ、その後、その上に、上記と同じ条件で第１層６１をさらに成長させる。これにより、第１層６１と第２層６２の組み合わせが２０周期で積層された積層膜６０が形成される。
次に、ＴＭＧガスの導入を停止し、基板５の温度を８００℃に設定する。その後ＴＭＧガスを導入し、ＧａＮからなる下側障壁層を成長させる。下側障壁層の厚さは、例えば６ｎｍとされる。
次に、ＴＭＧガスの導入を停止し、基板５の温度を７００℃に設定する。その後ＴＭＧガスを導入し、ＧａＮからなる上側障壁層を成長させる。上側障壁の厚さは、例えば２ｎｍとされる。
上記の下側障壁層と、上側障壁層と、がｎ側障壁層ＢＬｎに対応する。
続いて、ＴＭＩガスをさらに導入する。これにより、III族元素中におけるＩｎ組成比が２５％（２５原子パーセント）のＩｎＧａＮからなるベース層を成長させる。ベース層は、発光層３２（第１発光層ＬＥ１）となる層である。ベース層の厚さは、２．５ｎｍとされる。
続いて、ＴＭＩガスの導入を停止し、ＧａＮからなるキャップ層３５を成長させる。キャップ層３５は、不均一に形成される。すなわち、ベース層はキャップ層３５に覆われた部分とキャップ層３５に覆われていない部分とを有する。キャップ層３５は、例えば島状に形成される。キャップ層３５は、例えば網目状に設けられる。キャップ層３５の平均の厚さは、例えば２ｎｍ程度以下である。
次に、ＴＭＧガスの導入を停止し、基板５の温度を８００℃に上昇する。この時、ベース層のうちのキャップ層３５に覆われていない部分からＩｎが放出され、この部分におけるＩｎ組成比が低下する。そして、ベース層のうちのキャップ層３５に覆われた部分においては、Ｉｎは消失し難い。これにより、ベース層のうちのキャップ層３５に覆われた部分は井戸層領域３４となり、ベース層のうちのキャップ層３５に覆われていない部分が非井戸層領域３３となる。非井戸層領域３３におけるＩｎ濃度は、障壁層３１と同じ程度まで低下する。
その後ＴＭＧガスを導入し、ＧａＮからなる障壁層３１（第１障壁層ＢＬ１）を成長させる。第１障壁層ＢＬ１の厚さは例えば６ｎｍとされる。
この後、上記のベース層と、キャップ層３５と、障壁層３１と、の組み合わせを、計７回繰り返してさらに成長させる。これにより、８周期の多重量子井戸構造の発光部３０が形成される。
次に、ＴＭＧガス及びＴＭＩガスの導入を停止し、基板５の温度を１０００℃に昇温する。
この後、ＴＭＧガス、ＴＭＡガス及びＣｐ２Ｍｇガスを含む水素ガス、並びに、ＮＨ３ガスを導入し、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなる第１ｐ側層２１を成長させる。
次に、ＴＭＡガスの導入を停止し、ＭｇドープＧａＮからなる第２ｐ側層２２を成長させ、続いて、Ｃｐ２Ｍｇガスの流量を調整して、第３ｐ側層２３を成長させる。
成長が終了した基板５を取り出し、例えば、結晶の積層膜を所定の形状に加工し、ｐ側透明電極５１及びｐ側導電層５２を含むｐ側電極５０と、ｎ側電極４０と、を形成し、半導体発光素子１１１が作製される。
図４（ａ）及び図４（ｂ）は、実施例に係る半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。
図４（ａ）は、半導体発光素子１１１の発光部３０のＴＥＭ写真図であり、図４（ｂ）は、図４（ａ）のＴＥＭ写真図に比較的明確に現れているキャップ層３５の輪郭線を描いたものである。
図４（ａ）に表したように、半導体発光素子１１１においては、発光層３２に相当する部分（Ｘ−Ｙ平面に平行な平面）において、写真の像の濃度が高い部分と、濃度が低い部分とが観察される。発光層３２どうしの間においては、写真の像の濃度は低く、この部分が障壁層３１に対応する。発光層３２に相当する部分（Ｘ−Ｙ平面に平行な平面）において、写真の像の濃度が高い部分が井戸層領域３４に対応し、濃度が低い部分が非井戸層領域３３に対応する。非井戸層領域３３に対応する部分の像の濃度は、障壁層３１に対応する部分の像の濃度と同じ程度に低い。
このように、半導体発光素子１１１においては、発光層３２の全面で連続した井戸層を用いるのではなく、発光層３２の面内に井戸層領域３４と非井戸層領域３３とが設けられ、井戸層領域３４がＸ−Ｙ平面内で分断されている。
なお、本具体例では、写真の像の濃度が低い部分が障壁層３１及び非井戸層領域３３に対応し、濃度が高い部分が井戸層領域３４に対応しているが、ＴＥＭの撮像条件及び画像処理条件によっては、写真の像の濃度が高い部分が障壁層３１及び非井戸層領域３３に対応し、濃度が低い部分が井戸層領域３４に対応する場合がある。Ｉｎ組成比が高い井戸層領域３４と、Ｉｎ組成比が井戸層領域３４よりも低い障壁層３１及び非井戸層領域３３と、で、少なくとも像の濃度が異なることで、井戸層領域３４と、障壁層３１及び非井戸層領域３３と、が区別できる。
図４（ｂ）に表したように、半導体発光素子１１１においては、井戸層領域３４の上にキャップ層３５が形成されている。本ＴＥＭ写真において、井戸層領域３４に対応する像の濃度が高い領域にキャップ層３５が明確に観察されている。本ＴＥＭ写真において、像の濃度が比較低い部分（例えば非井戸層領域３３）には、キャップ層３５は観察されない。
キャップ層３５が明確に観察される部分では、井戸層領域３４に対応する部分の濃度が高く、井戸層領域３４が明確である。逆に、キャップ層３５が明確に観察されない部分では、写真の像の濃度が低く、井戸層領域３４が設けられておらず、非井戸層領域３３が設けられている。
Ｚ軸方向に積層された複数の発光層３２において、井戸層領域３４が設けられるＸ−Ｙ平面内の位置は互いに異なっている。ベース層の上に形成されるキャップ層３５は不特定の場所に不特定の形状で形成されると考えられる。キャップ層３５の有無によって、井戸層領域３４及び非井戸層領域３３が形成されることから、Ｘ−Ｙ平面内における不特定の場所に、井戸層領域３４及び非井戸層領域３３が形成されると考えられる。
ただし、井戸層領域３４及び非井戸層領域３３は、Ｘ−Ｙ平面上に並置される。すなわち、Ｚ軸方向における同じ位置の平面内に、井戸層領域３４及び非井戸層領域３３が形成される。これは、井戸層領域３４及び非井戸層領域３３がベース層を基にして形成されることに起因する。
図５は、実施例に係る半導体発光素子の構成を例示する表である。
すなわち、同図は、半導体発光素子１１１における各発光層３２（第１〜第８発光層ＬＥ１〜ＬＥ８）の井戸層領域３４の厚さの最大値ｔｍａｘと最小値ｔｍｉｎを図４（ａ）及び図４（ｂ）のＴＥＭ写真図から読み取った値を示している。
図５に表したように、第１発光層ＬＥ１〜第８発光層ＬＥ８において、井戸層領域３４の厚さの最大値ｔｍａｘは、１．９ｎｍ〜２．５ｎｍである。一方、第１発光層ＬＥ１〜第８発光層ＬＥ８において、井戸層領域３４の厚さの最小値ｔｍｉｎが０のものがある。すなわち、第２発光層ＬＥ２、第５発光層ＬＥ５及び第７発光層ＬＥ７においては、井戸層領域３４の厚さの最小値ｔｍｉｎが０である。井戸層領域３４の厚さの最小値ｔｍｉｎが０である部分は、井戸層領域３４ではなく、非井戸層領域３３に対応する。すなわち、本具体例では、第２発光層ＬＥ２、第５発光層ＬＥ５及び第７発光層ＬＥ７において、井戸層領域３４と非井戸層領域３３とが設けられている。
このように、複数の発光層３２が設けられる場合において、複数の発光層３２のうちの少なくともいずれかにおいて、井戸層領域３４と非井戸層領域３３とが設けられる。
図６は、実施例に係る別の半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。
図６は、第１の実施形態の実施例に係る別の半導体発光素子１１２の発光部３０のＴＥＭ写真図である。
半導体発光素子１１２は、半導体発光素子１１１の製造条件の一部を変更して製造されたものである。半導体発光素子１１２においても、発光層３２の全面で連続した井戸層を用いるのではなく、発光層３２の面内に井戸層領域３４と非井戸層領域３３とが設けられ、井戸層領域３４がＸ−Ｙ平面内で分断されている。半導体発光素子１１２においては、非井戸層領域３３の割合が半導体発光素子１１１に比べて大きい。
本実施形態に係る半導体発光素子において、井戸層領域３４と非井戸層領域３３との割合は、種々に変更することができる。
図７は、参考例の半導体発光素子の構成を例示する模式的断面図である。
図７に表したように、第１参考例の半導体発光素子１１９ａにおいては、発光層３２の全面が井戸層領域３４である。すなわち、半導体発光素子１１９ａにおいては、井戸層（発光層３２）がＸ−Ｙ平面の全面に渡って設けられている。半導体発光素子１１９ａにおいても、発光層３２におけるＩｎ組成比は２５％である。この他の条件は、半導体発光素子１１１と同様である。
このような半導体発光素子１１９ａは、キャップ層３５を設けず、ベース層（発光層３２となる層）の全面に、障壁層３１を形成することで作製される。すなわち、ベース層中のＩｎが、ベース層の全面を被覆する障壁層３１に遮断されてベース層から消失しない。これにより、Ｘ−Ｙ平面の全面に井戸層（発光層３２）が形成される。
図８は、参考例の半導体発光素子の構成を例示する透過型電子顕微鏡写真図である。
図８に表したように、半導体発光素子１１９ａにおいては、発光部３０の結晶に欠陥が発生している。半導体発光素子１１９ａにおいては、井戸層（発光層３２）が全面に連続的に設けられるために、井戸層（発光層３２）において格子不整合に起因した格子歪みが発生し易い。この格子歪みにより、発光層３２の結晶品質が劣化する。結晶品質の劣化は、発光層３２の結晶成長中に発生すると共に、結晶成長が終了し、例えば電極等の形成工程中の種々の応力によっても発生する。
このように、発光層３２の井戸層におけるＩｎ組成比が２０％以上で、かつ、発光層３２がＸ−Ｙ平面の全面に連続した層である場合には、結晶欠陥が発生し易い。
図９は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、発光層３２におけるＩｎ組成比を変えた試料を作製し、そのときの発光光の主波波長（ピーク波長）と、光出力と、を評価した結果を例示している。同図には、発光層３２の井戸層領域がＸ−Ｙ平面の全面に連続している参考例の半導体発光素子と、発光層３２において井戸層領域３４と非井戸層領域３３とが設けられる実施例の半導体発光素子と、の結果が示されている。同図の横軸は、発光波長の波長λであり、同図の縦軸は、２０ミリアンペア（ｍＡ）の電流を通電したときの光出力ＯＰである。
図９に表したように、発光層３２の井戸層領域がＸ−Ｙ平面の全面に連続しており、波長λが約５００ｎｍ以下の第２参考例の半導体発光素子１１９ｂにおいては、光出力ＯＰは大きい。しかしながら、発光層３２の井戸層領域がＸ−Ｙ平面の全面に連続している場合には、波長λが５００ｎｍよりも長くなると光出力ＯＰは著しく低い。波長λが５００ｎｍよりも大きい第１参考例の半導体発光素子１１９ａにおいては、波長λが約５００ｎｍ以下の第２参考例の半導体発光素子１１９ｂに比べて、光出力ＯＰが２分の１以下に低下している。
これに対し、波長λが５００ｎｍよりも長い領域において、発光層３２が井戸層領域３４と非井戸層領域３３とを有する実施例に係る半導体発光素子１１１においては、光出力ＯＰは高い値を維持していることが分かった。
この現象は、発明者の実験により新たに見出されたものである。
発光部３０は、例えばＧａＮなどの下地層（例えばｎ形半導体層１０など）の上に形成される。発光部３０の発光層３２においては、所望の波長の光を発光するように、ＧａＮにＩｎが添加される。ＧａＮにＩｎが添加されることで、ＧａＮの下地層と、Ｉｎを含む井戸層との格子不整合が大きくなり、井戸層において結晶に欠陥が発生し易くなる。
青系色の波長の場合には、発光層３２の井戸層におけるＩｎ組成比は１３％〜１８％程度とされるが、緑系色の波長の場合には、発光層３２の井戸層におけるＩｎ組成比は２０％〜２８％程度とされる。このため、緑系色の波長を発光する半導体発光素子の場合においては、格子不整合が特に大きくなり、結晶欠陥が特に発生し易くなる。なお、井戸層のＩｎ組成比が２０％以上２８％以下は井戸層から放出される光の波長が５００ｎｍ以上５６０ｎｍ以下に対応する。
図９に例示したように、発光層３２の井戸層領域がＸ−Ｙ平面の全面に連続している参考例において、波長λが約５００ｎｍ以下（第２参考例の半導体発光素子１１９ｂ）に比べて、波長が５００ｎｍよりも長くなると（第１参考例の半導体発光素子１１９ａ）、光出力ＯＰが著しく低下するのは、Ｉｎ組成比が高く格子不整合が大きくなり、その結果、図８に例示したような結晶欠陥が発生し、光出力が大幅に低下したものと考えられる。
これに対し、半導体発光素子１１１においては、発光層３２に井戸層領域３４と非井戸層領域３３とが設けられるため、格子歪みが緩和され易く、結晶品質が高いため、その結果、光出力の低下が抑制されたものと考えられる。
本実施形態に係る半導体発光素子１１０及び１１０ａ（半導体発光素子１１１など）の構成は、今回初めて見出された上記の実験事実に基づいて構築されたものである。
すなわち、発光層３２の全面で連続した井戸層を用いるのではなく、発光層３２の面内において井戸層領域３４と、井戸層が設けられない領域（非井戸層領域３３）と、が設けられ、井戸層（井戸層領域３４））がＸ−Ｙ平面内で分断されている。このため、発光層３２において結晶欠陥が発生し難い。これにより、井戸層領域３４におけるＩｎ組成比が緑系色の２０％以上であっても、結晶欠陥が抑制され、結果として、発光効率が高い半導体発光素子が得られたと考えられる。
図１０は、半導体発光素子の特性を例示するグラフ図である。
同図は、半導体発光素子において、発光層３２に井戸層領域３４と非井戸層領域３３とが設けられる場合（実線）と、発光層３２において非井戸層領域３３が設けられず井戸層領域がＸ−Ｙ平面の全面に連続している場合（破線）と、が示されている。
図１０において破線で例示したように、発光層３２において非井戸層領域３３が設けられず井戸層領域がＸ−Ｙ平面の全面に連続している場合は、波長λが短く、井戸層におけるＩｎ組成比が低い場合（第２参考例の半導体発光素子１１９ｂ）においては、格子不整合が小さく結晶品質が高いため、光出力ＯＰが高い。しかしながら、波長λが長くなり、井戸層におけるＩｎ組成比が高い場合（第１参考例の半導体発光素子１１９ａ）においては、格子不整合が大きくなり結晶品質が低くなり、光出力ＯＰが著しく低下する。
一方、図１０において実線で例示したように、発光層３２に井戸層領域３４と非井戸層領域３３とが設けられ、波長λが短く井戸層領域３４におけるＩｎ組成比が低い場合（第３参考例の半導体発光素子１１９ｃ）においては、格子不整合が小さく結晶品質が高いが、井戸層領域３４のＸ−Ｙ平面における面積比率が低い。このため、第３参考例の半導体発光素子１１９ｃにおける光出力は、第２参考例の半導体発光素子１１９ｂよりも低くなると考えられる。
このため、格子不整合が小さいＩｎ組成比の場合には、井戸層を分断する方法は採用されなかったものと考えられる。
一方、発光層３２に井戸層領域３４と非井戸層領域３３とが設けられ、波長λが長く井戸層領域３４におけるＩｎ組成比が高い場合（実施形態に係る半導体発光素子１１０及び１１０ａ）においては、井戸層領域３４のＸ−Ｙ平面における面積比率が低いことによってある程度光出力ＯＰが低下するが、格子不整合が小さく結晶品質が高い。このため、半導体発光素子１１１（半導体発光素子１１０及び１１０ａ）における光出力は、第１参考例の半導体発光素子１１９ａよりも高くなる。
このように、格子不整合が大きいＩｎ組成比の場合には、井戸層を分断することによって井戸層領域３４の面積比率が低くなるデメリットを上回って、結晶品質を高くすることのメリットが発揮される。これにより、長波長においても高い発光効率が得られる。
図１１（ａ）及び図１１（ｂ）は、参考例の半導体発光素子の構成を例示する模式的断面図である。
図１１（ａ）に表したように、第４参考例の半導体発光素子１１９ｄの発光部３０においては、島状結晶３９ａが設けられている。島状結晶３９ａは、下地層となる例えばｎ形半導体層１０（クラッド層）の上に、下地層の格子定数とは異なる層をＭＯＣＶＤ法により形成することで形成できるとされている。また、島状結晶３９ａの上に基層３９ｂを形成し、さらにその上に島状結晶３９ａを形成する構造も知られている。島状結晶３９ａの平均直径（島状結晶の底面における平均直径）は、５ｎｍ〜３０ｎｍとされている。さらに、積層された各段に位置する島状結晶毎で発光波長を変えることで、白色光を生成する構成も知られている。島状結晶の大きさ（Ｘ−Ｙ平面に沿った幅）を変えて島状結晶から波長の異なる光を得る。すなわち、この構成においては、島状結晶における量子効果を利用する。
図１１（ｂ）に表したように、第５参考例の半導体発光素子１１９ｅの発光部３０においては、障壁層ＢＬの中に多数の井戸箱ＷＢが散在している。井戸箱ＷＢは量子箱である。例えば、井戸箱ＷＢのＸ−Ｙ平面に沿った幅Ｗは約１０ｎｍであり、厚さは５ｎｍであり、井戸箱ＷＢは直方体である。井戸箱ＷＢどうしの間隔は例えば１０ｎｍである。発光部３０において、井戸箱ＷＢは、規則性を持って散在している。このような井戸箱ＷＢは、井戸箱ＷＢとなる層と、障壁層ＢＬと、の格子定数の制御によって形成できるとされている。井戸箱ＷＢを用いることで、キャリアの３次元的な閉じ込めが可能となり発光効率が向上するとされている。
第４参考例の半導体発光素子１１９ｄ及び第５参考例の半導体発光素子１１９ｅにおいては、量子効果を得るために、島状結晶３９ａまたは井戸箱ＷＢが用いられている。このため、半導体発光素子１１９ｄにおいては、島状結晶３９ａの平均直径（Ｘ−Ｙ平面に沿った幅Ｗ）は、５ｎｍ〜３０ｎｍのように、量子効果が顕著に表れる比較的小さい値に設定されている。そして、半導体発光素子１１９ｄにおいては、井戸箱ＷＢのＸ−Ｙ平面に沿った幅Ｗは、約１０ｎｍのように、量子効果が顕著に表れる比較的小さい値に設定されている。
これに対し、本実施形態に係る半導体発光素子１１０及び１１０ａ（例えば半導体発光素子１１１など）においては、発光層３２における格子不整合による結晶品質の低下を井戸層領域３４と非井戸層領域３３とを設けることで抑制する。このため、井戸層領域３４におけるＸ−Ｙ平面内の量子効果を必要としない。この井戸層領域３４のＸ−Ｙ平面内における幅Ｗは任意であり、量子効果が発現しない大きさでも良い。井戸層領域３４は、Ｘ−Ｙ平面内における幅Ｗが５０ｎｍ以上の部分を有する。例えば、第１井戸層領域ＷＲ１及び第２井戸層領域ＷＲ２の少なくともいずれかは、Ｚ軸方向に対して垂直な方向に沿った幅が５０ｎｍ以上の部分を有する。
なお、島状結晶や井戸箱のような量子ドットや量子箱を用いる構成においては、量子効果により発光波長が短波長化する。このため、目的とする発光波長（例えば緑色の波長）を得るために、Ｉｎ組成比がより高く設定される。Ｉｎ組成比が高いほど結晶品質が低下する傾向にあるため、量子ドットや量子箱を用いる構成においては発光効率が低下し易い。
これに対し、本実施形態においては、Ｘ−Ｙ平面内の量子効果を必要としないため、発光波長の短波長化が抑制される。このため、量子効果を利用する場合に比べてＩｎ組成比を低く設定できる。これにより高い結晶品質が得られ、その結果、発光効率が高い。
全面に連続した複数の井戸層を積層し、その井戸層ごとに発光色を変えて白色光を得ようとする構成においては、発光効率の高い井戸層において主に発光し発光効率の低い井戸層においては実質的には発光せず目的とする白色光が得られない。このため、井戸層のうちのいずれかを多数の量子点または結晶体（crystallites）とする構成により、白色光を得ようとする試みが知られている。すなわち、波長の長い井戸層を不連続にすることで、波長の短い井戸層への電流注入効率を高めることを目的として、波長の長い井戸層を多数の量子点または結晶体とする構成が知られている。また、上記の半導体発光素子１１９ｄのように、波長の異なる島状結晶を用いる構成が知られている。
これに対し、本実施形態に係る半導体発光素子１１０及び１１０ａ（例えば半導体発光素子１１１など）においては、複数の発光層３２における発光色が互いに同系色で良い。 すなわち、本実施形態に係る半導体発光素子１１０及び１１０ａにおいては、例えば、赤、青及び緑の光、または、互いに補色の関係の複数の色の光を用いて白色光を得ることが目的ではなく、発光層３２に井戸層領域３４と非井戸層領域３３とを設け、発光層３２における格子歪みを抑制することを目的としている。
このため、積層される複数の発光層３２のそれぞれの井戸層領域３４のＩｎ組成比は実質的に同じとされる。すなわち、第２井戸層領域ＷＲ２におけるＩｎ組成比は、第１井戸層領域ＷＲ１におけるＩｎ組成比と実質的に同じとされる。ただし、既に説明したように、第２井戸層領域ＷＲ２における発光色と、第１井戸層領域ＷＲ１における発光色とが互いに同系色となれば良い。第２井戸層領域ＷＲ２におけるＩｎ組成比は、第１井戸層領域ＷＲ１におけるＩｎ組成比に対してプラスマイナス２０％程度以下とされる。これにより、第２井戸層領域ＷＲ２における発光色と、第１井戸層領域ＷＲ１における発光色とが互いに同系色となれる。
なお、ｐ形半導体層を成長して活性化アニールを行い、その後、島状結晶の発光層の成長、及び、ｎ形半導体層の成長を行う構成も知られている。この構成においては、島状結晶における熱劣化が顕著であり、発光層の熱劣化を避けるために、ｐ形半導体層の成長及び活性化アニールの後に、島状結晶（発光層）の成長が行われている。
これに対し、本実施形態に係る半導体発光素子１１０及び１１０ａにおいては、ｎ形半導体層１０を形成した後に、井戸層領域３４を含む発光層３２が形成される。本実施形態に係る半導体発光素子１１０及び１１０ａにおいては、発光層３２に井戸層領域３４と非井戸層領域３３とを設けることで、例えば熱による結晶品質の劣化が抑制される。
本実施形態に係る半導体発光素子１１０及び１１０ａにおいて、非井戸層領域３３の発光層３２に占める面積の割合は３０％よりも大きいことが望ましい。非井戸層領域３３の発光層３２に占める面積の割合が３０％以下だと、非井戸層領域３３を設けることによる格子歪みの抑制効果が小さくなることがある。非井戸層領域３３の発光層３２に占める面積の割合は、５０％以上であることがさらに望ましい。
複数の発光層３２が設けられる場合においては、複数の発光層３２のうちの少なくともいずれかにおける非井戸層領域３３の発光層３２に占める面積の割合が３０％よりも大きければ良い。また、複数の発光層３２のうちの少なくともいずれかにおける非井戸層領域３３の発光層３２に占める割合が５０％以上であることがさらに望ましい。
非井戸層領域３３の発光層３２における面積の割合は、例えば図４（ａ）及び図４（ｂ）並びに図５に例示したＴＥＭ写真像などによって見積もることができる。
すなわち、ＴＥＭ像において、Ｘ軸方向（またはＹ軸方向）に沿った非井戸層領域３３の長さの、Ｘ軸方向（またはＹ軸方向）に沿った全体（発光層３２）の長さに対する比率から、非井戸層領域３３の発光層３２における面積の割合に相当する値を算出できる。
例えば、第１非井戸層領域ＮＲ１及び第２非井戸層領域ＮＲ２の少なくともいずれかのＺ軸方向に対して垂直な第２方向（例えばＸ軸方向またはＹ軸方向など）に沿った長さは、第１発光層ＬＥ１及び第２発光層ＬＥ２の上記の第２方向に沿った長さの３０％よりも長いことが望ましい。第１非井戸層領域ＮＲ１及び第２非井戸層領域ＮＲ２の少なくともいずれかのＺ軸方向に対して垂直な第２方向に沿った長さは、第１発光層ＬＥ１及び第２発光層ＬＥ２の上記の第２方向に沿った長さの５０％以上であることがさらに望ましい。
なお、井戸層の膜厚を不均一にして発光効率を向上させようと試みる構成（第６参考例）が知られているが、この場合には、井戸層の膜厚が０になる領域が存在すると発光出力の低下の原因になるため、井戸層の膜厚が０になる領域は少ない方が良いということが知られている。このような第６参考例においては、例えば、井戸層の膜厚が０である領域の井戸層全体に対する割合は３０％以下が好ましく、２０％以下がさらに好ましく、さらに１０％以下がさらに好ましいことが知られている。
これに対し、本実施形態に係る半導体発光素子１１０及び１１０ａにおいては、第６参考例とは逆に、非井戸層領域３３を一定以上の割合で設けることで、格子不整合が大きい条件において特に発生する格子歪みを抑制する。
（第３の実施の形態）
図１２は、第３の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図１３（ａ）〜図１３（ｄ）は、第３の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図１２及び図１３（ａ）に表したように、本実施形態に係る半導体発光素子の製造方法においては、ｎ形半導体層１０の上に、Ｉｎを含む窒化物半導体を含む第１ベース層ＢＦ１を形成する（ステップＳ１１０）。
本願明細書においては、「上に層を形成する」とは、下地層に上層を直接形成する場合の他、下地層の上に別の層を形成し、その別の層の上に上層を形成することを含む。
図１３（ａ）に示した例では、ｎ形半導体層１０の上に、ｎ側障壁層ＢＬｎ（例えばＧａＮ層）が形成され、ｎ側障壁層ＢＬｎの上に、第１ベース層ＢＦ１が形成されている。さらに、実施例に係る半導体発光素子１１１及びその製造方法に関して説明したように、ｎ形半導体層１０の上に積層膜６０（例えば超格子層）を形成し、積層膜６０の上にｎ側障壁層ＢＬｎを形成し、ｎ側障壁層ＢＬｎの上に第１ベース層ＢＦ１を形成することもできる。
第１ベース層ＢＦ１として、例えば、Ｉｎ組成比が２５％のＩｎＧａＮからなる結晶が成長される。第１ベース層ＢＦ１の厚さは、２．０ｎｍ以上５．０ｎｍ以下とされる。
図１２及び図１３（ｂ）に表したように、第１ベース層ＢＦ１の上の一部に第１キャップ層ＣＬ１を形成する（ステップＳ１２０）。第１ベース層ＢＦ１として、例えばＧａＮからなる結晶が成長される。第１ベース層ＢＦ１の一部は第１キャップ層ＣＬ１に覆われ、第１ベース層ＢＦ１の他の一部は第１キャップ層ＣＬ１に覆われていない。第１キャップ層ＣＬ１は、例えば島状に形成される。第１キャップ層ＣＬ１は、例えば網目状に設けられる。第１キャップ層ＣＬ１の平均の厚さは、例えば２ｎｍ程度以下とされる。
図１２及び図１３（ｃ）に表したように、第１ベース層ＢＦ１うちの第１キャップ層ＣＬ１に覆われていない部分に含まれるＩｎの含有比を減少させて、第１ベース層ＢＦ１のうちの第１キャップ層ＣＬ１に覆われていない上記の部分を第１非井戸層領域ＮＲ１に変化させ、第１ベース層ＢＦ１のうちの第１キャップ層ＣＬ１に覆われた部分からなる第１井戸層領域ＷＲ１と、第１非井戸層領域ＮＲ１と、を含む第１発光層ＬＥ１を形成する（ステップＳ１３０）。例えば、温度を上昇させることにより、第１ベース層ＢＦ１うちの第１キャップ層ＣＬ１に覆われていない部分に含まれるＩｎが消失し、この部分のＩｎ組成比が低下する。これにより、例えばＩｎを実質的に含まない領域である第１非井戸層領域ＮＲ１が形成される。
図１２及び図１３（ｄ）に表したように、第１発光層ＬＥ１の上、及び、第１キャップ層ＣＬ１の上に第１障壁層ＢＬ１を形成する（ステップＳ１４０）。第１障壁層ＢＬ１として、ＧａＮからなる結晶が成長される。第１障壁層ＢＬ１の厚さは、例えば６ｎｍとされる。
そして、第１障壁層ＢＬ１の上にｐ形半導体層２０を形成する（ステップＳ１５０）。なお、既に説明したように、第１障壁層ＢＬ１の上に、ｐ形半導体層２０として、第１ｐ側層２１、第２ｐ側層２２及び第３ｐ側層２３が順次形成される。
本実施形態に係る半導体発光素子の製造方法によれば、井戸層領域３４と非井戸層領域３３とを有する発光層３２が簡便に安定して形成でき、Ｉｎ組成比の高い発光層においても高い結晶品質を維持できる。これにより、長波長においても発光効率が高い半導体発光素子が製造できる。
図１４は、第３の実施形態に係る半導体発光素子の別の製造方法を例示するフローチャート図である。
図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る別の半導体発光素子の製造方法を例示する工程順模式的断面図である。
図１４に表したように、本製造方法は、図１２に例示した製造方法における第１障壁層ＢＬ１の形成（ステップＳ１４０）と、ｐ形半導体層２０の形成（ステップＳ１５０）と、の間において実施される以下の工程（ステップＳ２１０〜ステップＳ２４０）をさらに備える。
図１５（ａ）に表したように、第１障壁層ＢＬ１の上に、第１ベース層ＢＦ１に含まれるＩｎ組成比と同じＩｎ組成比でＩｎを含む窒化物半導体を含む第２ベース層ＢＦ２を形成する（ステップＳ２１０）。
図１５（ｂ）に表したように、第２ベース層ＢＦ２の上の一部に第２キャップ層ＣＬ２を形成する（ステップＳ２２０）。
図１５（ｃ）に表したように、第２ベース層ＢＦ２のうちの第２キャップ層ＣＬ２に覆われていない部分に含まれるＩｎの含有比を減少させて、第２ベース層ＢＦ２のうちの第２キャップ層ＣＬ２に覆われていない上記の部分を第２非井戸層領域ＮＲ２に変化させ、第２ベース層ＢＦ２のうちの第２キャップ層ＣＬ２に覆われた部分からなる第２井戸層領域ＷＲ２と、第２非井戸層領域ＮＲ２と、を含む第２発光層ＬＥ２を形成する（ステップＳ２３０）。
第２発光層ＬＥ２の上、及び、第２キャップ層ＣＬ２の上に第２障壁層ＢＬ２を形成する（ステップＳ２４０）。
そして、ｐ形半導体層２０は、第２障壁層ＢＬ２の上に形成される。
さらに、上記のベース層の形成、キャップ層３５の形成、ベース層の一部からＩｎを消失させて井戸層領域３４と非井戸層領域３３とを含む発光層３２の形成、及び、障壁層３１の形成の組み合わせは、任意の回数で繰り返して実施することができる。これにより、ＭＱＷ構造を有する発光部３０を含む半導体発光素子が製造できる。
実施形態によれば、長波長においても発光効率が高い半導体発光素子及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、ｎ形半導体層、ｐ形半導体層、発光部、発光層、障壁層、井戸層領域、非井戸層領域、積層膜（超格子層）及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基板、 ６…バッファ層、 １０…ｎ形半導体層、 ２０…ｐ側半導体層、 ２１…第１ｐ側層、 ２２…第２ｐ側層、 ２３…第３ｐ側層、 ３０…発光部、 ３１…障壁層、 ３２…発光層、 ３３…非井戸層領域、 ３４…井戸層領域、 ３５…キャップ層、 ３９ａ…島状結晶、 ３９ｂ…基層、 ４０…ｎ側電極、 ５０…ｐ側電極、 ５１…ｐ側透明電極、 ５２…ｐ側導電層、 ６０…積層膜、 ６１…第１層、 ６２…第２層、 １１０、１１０ａ、１１１、１１２、１１９ａ、１１９ｂ、１１９ｃ、１１９ｄ、１１９ｅ…半導体発光素子、 ＢＦ１、ＢＦ２…第１及び第２ベース層、 ＢＬ１〜ＢＬ８…第１〜第８障壁層、 ＢＬｎ…ｎ側障壁層、 ＣＬ１〜ＣＬ４…第１〜第４キャップ層、 ＮＲ１〜ＮＲ４…第１〜第４非井戸層領域、 ＯＰ…光出力、 ＷＢ…井戸箱、 ＷＲ１〜ＷＲ４…第１〜第４井戸層領域、 ｔｍａｘ…最大値、 ｔｍｉｎ…最小値

Claims (3)

  1. 放出される光のピーク波長が５００ナノメートル以上の半導体発光素子の製造方法であって、
    ｎ形半導体層の上に、Ｉｎを含む窒化物半導体を含む第１ベース層を形成する工程と、
    前記第１ベース層の上の一部に第１キャップ層を形成する工程と、
    前記第１ベース層のうちの前記第１キャップ層に覆われていない部分に含まれるＩｎの含有比を減少させて、前記第１ベース層のうちの前記第１キャップ層に覆われていない前記部分を第１非井戸層領域に変化させ、前記第１ベース層のうちの前記第１キャップ層に覆われた部分からなる第１井戸層領域と、前記第１非井戸層領域と、を含む第１発光層を形成する工程と、
    前記第１発光層の上、及び、前記第１キャップ層の上に第１障壁層を形成する工程と、
    前記第１障壁層の上にｐ形半導体層を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  2. 前記ピーク波長は、５６０ナノメートル以下であることを特徴とする請求項１記載の半導体発光素子の製造方法。
  3. 前記第１障壁層を形成する工程と、前記ｐ形半導体層を形成する工程と、の間に、
    前記第１障壁層の上に、前記第１ベース層に含まれるＩｎ組成比と同じＩｎ組成比でＩｎを含む窒化物半導体を含む第２ベース層を形成する工程と、
    前記第２ベース層の上の一部に第２キャップ層を形成する工程と、
    前記第２ベース層のうちの前記第２キャップ層に覆われていない部分に含まれるＩｎの含有比を減少させて、前記第２ベース層のうちの前記第２キャップ層に覆われていない前記部分を第２非井戸層領域に変化させ、前記第２ベース層のうちの前記第２キャップ層に覆われた部分からなる第２井戸層領域と、前記第２非井戸層領域と、を含む第２発光層を形成する工程と、
    前記第２発光層の上、及び、前記第２キャップ層の上に第２障壁層を形成する工程と、
    をさらに備えたことを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
JP2010161375A 2010-07-16 2010-07-16 半導体発光素子の製造方法 Expired - Fee Related JP5197686B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010161375A JP5197686B2 (ja) 2010-07-16 2010-07-16 半導体発光素子の製造方法
US13/035,304 US8525197B2 (en) 2010-07-16 2011-02-25 Semiconductor light emitting device and method for manufacturing same
US13/950,444 US8647905B2 (en) 2010-07-16 2013-07-25 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010161375A JP5197686B2 (ja) 2010-07-16 2010-07-16 半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012242499A Division JP5726836B2 (ja) 2012-11-02 2012-11-02 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012023264A JP2012023264A (ja) 2012-02-02
JP5197686B2 true JP5197686B2 (ja) 2013-05-15

Family

ID=45466216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010161375A Expired - Fee Related JP5197686B2 (ja) 2010-07-16 2010-07-16 半導体発光素子の製造方法

Country Status (2)

Country Link
US (2) US8525197B2 (ja)
JP (1) JP5197686B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140350987A1 (en) * 2011-09-13 2014-11-27 Monk Akarshala Design Private Limited Hierarchical relationships between learners in a modular learning system
TWI466343B (zh) 2012-01-06 2014-12-21 Phostek Inc 發光二極體裝置
US8963297B2 (en) * 2012-01-06 2015-02-24 Phostek, Inc. Semiconductor apparatus
US8980728B2 (en) 2012-01-06 2015-03-17 Phostek, Inc. Method of manufacturing a semiconductor apparatus
EP2839520B1 (en) * 2012-04-16 2018-04-11 Sensor Electronic Technology Inc. Non-uniform multiple quantum well structure
US9191619B2 (en) * 2012-08-01 2015-11-17 Google Inc. Using an avatar in a videoconferencing system
JP2015038949A (ja) 2013-07-17 2015-02-26 株式会社東芝 半導体発光素子及びその製造方法
US10367943B2 (en) * 2014-03-14 2019-07-30 Telenav, Inc. Electronic system with group location mechanism and method of operation thereof
KR102289082B1 (ko) * 2014-08-13 2021-08-13 에스케이이노베이션 주식회사 하드코팅층 형성용 조성물
JP6552234B2 (ja) * 2015-03-23 2019-07-31 スタンレー電気株式会社 半導体発光素子
WO2017007728A1 (en) * 2015-07-03 2017-01-12 teleCalm, Inc. Telephone system for impaired individuals
CN113410347A (zh) * 2021-08-03 2021-09-17 錼创显示科技股份有限公司 磊晶结构及微型发光元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900465B2 (en) * 1994-12-02 2005-05-31 Nichia Corporation Nitride semiconductor light-emitting device
JP4475368B2 (ja) * 2000-03-10 2010-06-09 富士電機システムズ株式会社 速度センサレスベクトル制御装置
WO2002056434A1 (fr) * 2001-01-04 2002-07-18 Sharp Kabushiki Kaisha Puce d'element electroluminescent a semiconducteur au nitrure et dispositif dans lequel elle est incorporee
US6645885B2 (en) * 2001-09-27 2003-11-11 The National University Of Singapore Forming indium nitride (InN) and indium gallium nitride (InGaN) quantum dots grown by metal-organic-vapor-phase-epitaxy (MOCVD)
JP4641812B2 (ja) * 2004-01-29 2011-03-02 昭和電工株式会社 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2005277401A (ja) * 2004-02-24 2005-10-06 Showa Denko Kk 窒化ガリウム系化合物半導体積層物およびその製造方法
KR100674858B1 (ko) 2005-07-07 2007-01-29 삼성전기주식회사 백색 발광소자
US7642562B2 (en) * 2006-09-29 2010-01-05 Innolume Gmbh Long-wavelength resonant-cavity light-emitting diode
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
KR101438806B1 (ko) * 2007-08-28 2014-09-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5437253B2 (ja) * 2007-10-12 2014-03-12 エイジェンシー フォア サイエンス テクノロジー アンド リサーチ 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製
GB2456756A (en) * 2008-01-16 2009-07-29 Sharp Kk AlInGaN Light-Emitting devices
JP2010010444A (ja) * 2008-06-27 2010-01-14 Showa Denko Kk 半導体発光素子、ランプ及び半導体発光素子の製造方法
TWI389346B (zh) * 2008-10-01 2013-03-11 Epistar Corp 光電元件

Also Published As

Publication number Publication date
JP2012023264A (ja) 2012-02-02
US20120012814A1 (en) 2012-01-19
US20130309796A1 (en) 2013-11-21
US8647905B2 (en) 2014-02-11
US8525197B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
JP5197686B2 (ja) 半導体発光素子の製造方法
JP5372045B2 (ja) 半導体発光素子
US8399896B2 (en) Semiconductor light emitting device and method of manufacturing the same
TWI466330B (zh) 三族氮化物半導體發光元件
JP5175918B2 (ja) 半導体発光素子
WO2011125449A1 (ja) 窒素化合物半導体発光素子およびその製造方法
JP6001446B2 (ja) 半導体発光素子及びその製造方法
JP5143214B2 (ja) 半導体発光素子
US20120286237A1 (en) Semiconductor light emitting device and wafer
JP5509275B2 (ja) 半導体発光素子
JP5349420B2 (ja) 半導体発光素子の製造方法
JP5726836B2 (ja) 半導体発光素子
JP5889981B2 (ja) 半導体発光素子
JP5379843B2 (ja) 半導体発光素子
JP2012244163A (ja) 半導体発光素子及びウェーハ
JP5973006B2 (ja) 半導体発光素子
JP5694476B2 (ja) 半導体発光素子
JP5615334B2 (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP6010088B2 (ja) 半導体発光素子
JP2013141017A (ja) 半導体発光素子の製造方法
JP5606595B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees