以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(実施の形態)
図1は、半導体発光素子の特性を例示するグラフ図である。
図2は、実施形態に係る半導体発光素子の全体の構成を例示する模式的断面図である。 図3は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
まず、図2及び図3を参照しつつ、実施形態に係る半導体発光素子の製造方法によって形成される半導体発光素子の概要について説明する。
図2に表したように、本実施形態に係る半導体発光素子110は、第1半導体層10と、第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた活性層40と、を備える。
第1半導体層10及び第2半導体層20は、窒化物半導体を含む。
例えば、第1半導体層10はn形であり、第2半導体層20はp形である。ただし、実施形態はこれに限らず、第1半導体層10がp形で、第2半導体層20はn形でも良い。以下では第1半導体層10がn形で、第2半導体層20がp形である場合として説明する。
ここで、第1半導体層10から第2半導体層20に向かう方向をZ軸方向(積層方向)とする。
図2に表したように、本具体例では、第1半導体層10と活性層40との間に多層構造体30が設けられている。多層構造体30は、例えば超格子層である。多層構造体30は、例えばn形である。多層構造体30は必要に応じて設けられ、省略しても良い。多層構造体30は、第1半導体層10に含まれるものと見なすこともできる。
半導体発光素子110は、第1半導体層10の第2半導体層20とは反対の側に設けられた基板5をさらに備えることができる。基板5には、例えばサファイア基板が用いられる。半導体発光素子110は、基板5と第1半導体層10との間に設けられたバッファ層6をさらに備えることができる。基板5の上にバッファ層6が形成され、バッファ層6の上に第1半導体層10、多層構造体30、活性層40及び第2半導体層20を含む積層構造体10sが形成される。積層構造体10sが形成された後に、基板5と、バッファ層6(の少なくとも一部)と、は除去されても良い。すなわち、半導体発光素子110において、基板5及びバッファ層6は必要に応じて設けられ、省略可能である。
本具体例では、第1半導体層10は、n側下地層11と、n側下地層11と活性層40(本具体例では多層構造体30)との間に設けられたn側コンタクト層12と、を含む。
n側コンタクト層12の上に、多層構造体30が設けられている。多層構造体30は、Z軸方向に積層された複数の第1層(図示しない)と、第1層どうしの間のそれぞれに設けられた第2層と、を含む。すなわち、多層構造体30は、Z軸方向に交互に積層された複数の第1層と複数の第2層とを含む。
ここで、本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。第1層は、例えばGaNを含み、第2層は、例えばInGaNを含む。
本具体例では、第2半導体層20は、第1p側層21、第2p側層22及びp側コンタクト層23を含む。第1p側層21は、p側コンタクト層23と活性層40との間に設けられる。第2p側層22は、p側コンタクト層23と第1p側層21との間に設けられる。第1p側層21には、例えばp形AlGaN層が用いられる。第2p側層には、例えばp形GaN層が用いられる。p側コンタクト層23には、例えばp形GaN層が用いられる。
そして、第1半導体層10、多層構造体30、活性層40及び第2半導体層20を含む積層構造体10sにおいて、第1半導体層10であるn側コンタクト層12の一部、並びに、その一部に対応する多層構造体30、活性層40及び第2半導体層20が除去されている。積層構造体10sの、第2半導体層20の側の第1主面の側において、第1半導体層10に接して第1電極70が設けられ、第2半導体層20に接して第2電極80が設けられている。
図3に表したように、活性層40は、複数の障壁層41と、複数の障壁層41どうしの間に設けられた井戸層42と、を含む。例えば、活性層40は、2つの障壁層41と、その障壁層41の間に設けられた井戸層42と、を含む単一量子井戸(SQW:Single Quantum Well)構造を有することができる。例えば、活性層40は、3つ以上の障壁層41と、障壁層41どうしのそれぞれの間に設けられた井戸層42と、を含む多重量子井戸(MQW:Multi Quantum Well)構造を有することができる。
図3に示した例では、活性層40は、(n+1)個の障壁層41と、n個の井戸層42と、を含む(nは、1以上の整数)。第(i+1)番目の障壁層BL(i+1)は、第i番目の障壁層BLiよりも第2半導体層20の側に配置される(iは1以上n以下の整数)。第i番目の井戸層WLiは、第(i−1)番目の井戸層WL(i−1)よりも第2半導体層20の側に配置される。第1番目の障壁層BL1は、第1半導体層10と第1番目の井戸層WL1との間(図3に示した例では、多層構造体30と第1番目の井戸層WL1との間)に設けられる。第n番目の井戸層WLnは、第n番目の障壁層と第(n+1)番目の障壁層BL(n+1)との間に設けられる。第(n+1)番目の障壁層は、第n番目の井戸層WLnと第2半導体層20との間に設けられる。
井戸層42は、III族元素とV属元素とを含む窒化物半導体を含む。
井戸層42は、インジウム(In)とガリウム(Ga)を含む窒化物半導体を含む。
すなわち、井戸層42は、InxsGa1−xsN(0.2≦xs≦0.4)を含む。または、上記のIn組成比xsは0.2よりも高く、0.4以下とされる。このときの半導体発光素子110から出射される光のピーク波長は、およそ480nm以上700nm以下となる。すなわち、In組成比xsが0.2の時に発光のピーク波長はおよそ480nmとなり、In組成比xsが0.4の時に光のピーク波長はおよそ700nmとなる。
ここで、半導体発光素子110の井戸層42におけるInの組成比xsは、井戸層42に含まれるIn原子の数とGa原子の数との合計に対するIn原子の数の比である。
障壁層41は、III族元素とV属元素とを含む窒化物半導体を含む。障壁層41のバンドギャップエネルギーは、井戸層42よりも大きい。
障壁層41がInを含む場合、障壁層41のIII族元素中におけるInの組成比は、井戸層42のIII族元素中におけるInの組成比(上記のIn組成比xs)よりも低い。これにより、井戸層42におけるバンドギャップエネルギーは、障壁層41におけるバンドギャップエネルギーよりも小さくなる。
半導体発光素子110の製造方法の例について説明する。
まず、サファイアなどの基板5の主面上に、バッファ層6を形成した後、n側下地層11を結晶成長させる。結晶成長には、例えば有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)が用いられる。この他、分子線エピタキシー法(MBE:Molecular Beam Epitaxy)により結晶成長を行っても良い。
n側下地層11には、GaN層が用いられる。n側下地層11の厚さは、例えば2μm(マイクロメートル)とされる。また、n側下地層11にはn形不純物をドープしてもよい。
基板5には、サファイア以外に、GaN、SiC、Si及びGaAsなどの各種の材料を用いることができる。
次に、n側下地層11の上に、n側コンタクト層12を結晶成長させる。n側コンタクト層12には、n形GaN層が用いられる。n側コンタクト層12にドープするn形不純物としてSiが用いられる。ただし、この他、Ge、Te、Snなど種々の元素を用いることが可能である。n側コンタクト層12におけるSiのドーピング量は、例えば、2×1018cm−3程度とされる。n側コンタクト層12の厚さは、例えば4μmである。
なお、n側下地層11及びn側コンタクト層12を成長させる際の成長温度は、いずれも1000℃以上1200℃以下とされる。
n側コンタクト層12として、GaN層ではなく、厚さが4μm程度のIn0.01Ga0.99Nを用いても良い。In0.01Ga0.99Nを用いる場合の成長温度は、700℃以上900℃以下とされる。
次に、n側コンタクト層12の上に、多層構造体30を形成する。多層構造体30として、例えば、アンドープのIn0.05Ga0.95N層(第2層)とアンドープのGaN層(第1層)とを交互に成長させる。第2層の膜厚は、例えば1nmであり、第1層の膜厚は、例えば2nmである。第1層の数は、例えば21であり、第2層の数は、例えば20である。第1層及び第2層の成長温度は、700℃以上900℃以下とされる。多層構造体30は、例えばSiなどのn形不純物を含んでもよい。
次に、多層構造体30の上に、活性層40(すなわち、障壁層41及び井戸層42)を形成する。
まず、第1番目の障壁層41(障壁層BL1)を形成する。障壁層41には、例えば、アンドープのGaNが用いられる。障壁層41の厚さは、例えば10nmとされる。
その後、第1番目の障壁層41(障壁層BL1)の上に、第1番目の井戸層42(井戸層WL1)を形成する。井戸層42には、例えば、アンドープのIn0.22Ga0.78Nが用いられる。井戸層42の厚さは、例えば2.5nmとされる。
その後、同様にして、障壁層41と、井戸層42と、を交互に繰り返して形成する。障壁層41の数は、全部で9であり、井戸層42の数は、例えば8である。
井戸層42の成長温度は、例えば600℃以上900℃以下とされる。障壁層41の成長温度は、井戸層42と同じ温度、または、井戸層42の成長温度よりも高く、例えば、600℃以上1000℃以下とされる。このように、障壁層41の成長温度を井戸層42の成長温度よりも高い温度で形成することで活性層40に生じる結晶欠陥を低減することができる。
井戸層42を含む活性層40の形成条件の詳細に関しては後述する。
なお、本具体例においては、室温における活性層40のフォトルミネッセンス(PL)の波長が530nmとなるように、障壁層41及び井戸層42が設計されている。
活性層40は、Siなどのn形不純物やMgなどのp形不純物を含んでも良い。n形またはp形の不純物は、井戸層42及び障壁層41の両方にドープされても良く、井戸層42及び障壁層41の少なくともいずれかの少なくとも一部にドープされても良い。
次に、活性層40の上に、第1p側層21を形成する。第1p側層21には、例えば、p形不純物がドープされたp形Al0.2Ga0.8Nが用いられる。第1p側層21の厚さは、例えば10nm程度である。第1p側層21は、電子オーバーフロー防止(抑制)層の機能を有する。p形不純物としては、例えばMgが用いられる。Mgの濃度は、例えば1×1019cm−3程度とされる。ただし、この他、Zn及びCなど種々の元素を用いることが可能である。なお、第1p側層21となるAl0.2Ga0.8Nの成長温度は、例えば900℃以上1100℃以下とされる。
次に、第1p側層21の上に、第2p側層22を形成する。第2p側層22には、例えば、p形不純物がドープされたp形GaN層が用いられる。第2p側層22の厚さは、例えば100nm程度とされる。p形不純物としては、例えばMgが用いられる。Mgの濃度は、例えば1×1019cm−3程度とされる。ただし、この他、Zn及びCなど種々の元素を用いることが可能である。第2p側層22となるp形GaNの成長温度は、例えば900℃以上1100℃以下とされる。
第2p側層22の上に、p側コンタクト層23を形成する。p側コンタクト層23には、例えば、p形不純物がドープされたp形GaN層が用いられる。p側コンタクト層23の厚さは、例えば10nm程度である。p形不純物としては、例えばMgが用いられる。Mgの濃度は、例えば1×1020cm−3程度である。ただし、この他、Zn及びCなど種々の元素を用いることが可能である。p側コンタクト層23となるp形GaN層の成長温度は、例えば900℃以上1100℃以下とされる。
このようにして形成された積層構造体10sに対して、以下のデバイスプロセスを行う。
p側コンタクト層23の上に第2電極80を形成する。第2電極80には、例えば、パラジウム−白金−金(Pd/Pt/Au)の複合膜が用いられる。例えば、Pd膜の厚さは0.05μmであり、Pt膜の厚さは0.05μmであり、Au膜の厚さは0.05μmである。ただし、この他、酸化インジウムスズ(ITO)などの透明性電極や、Agなどの反射性の高い金属などを用いることが可能である。
この後、上記の積層構造体10sの一部にドライエッチングを施し、n側コンタクト層12を露出させ、第1電極70を形成する。第1電極70としては、例えば、チタン−白金−金(Ti/Pt/Au)の複合膜が用いられる。例えば、Ti膜の厚さは0.05μm程度であり、Pt膜の厚さは0.05μm程度であり、Au膜の厚さは1.0μm程度である。
これにより、図2及び図3に例示した半導体発光素子110が作製される。
図4は、実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
本実施形態に係る半導体発光素子の製造方法は、In及びGaを含む窒化物半導体を含む結晶層(半導体発光素子110の例においては井戸層42)を含む半導体発光素子の製造方法である。
図4に表したように、本製造方法は、基体の主面にGa原子を含む第1分子とIn原子を含む第2分子とを含む原料ガスを供給して結晶層を形成する工程(ステップS110)を備える。上記半導体発光素子110の例では、In及びGaを含む窒化物半導体を含む結晶層は、井戸層42である。また、基体は、多層構造体30の上に設けられた障壁層41である。また、既に形成された障壁層41及び井戸層42を有する構造体が、基体となる。上記の第1分子と第2分子については後述する。
図4に表したように、本製造方法は、活性層40の上に、第2半導体層20(例えば、第1p側層21)を形成する工程(ステップS120)をさらに含むことができる。第2半導体層20の形成における基体の温度は、井戸層42(結晶層)の形成の際の基体の温度よりも高い。
既に説明したように、井戸層42の形成における基体の温度(基体の表面温度)は、例えば600℃以上800℃以下である。一方、第2半導体層20である、例えば、第1p側層21(例えばAl0.2Ga0.8N層)の形成における基体の温度は、例えば900℃以上1100℃以下とされる。
このように、本実施形態に係る製造方法においては、高い組成比でInを含む井戸層42の成長温度よりも高い温度で、第1p側層21が成長される。
高い組成比でInを含む井戸層42の成長温度よりも高い温度で第1p側層21を成長させると、一般に、井戸層42の構造が変化し、井戸層42の特性が劣化することが分かった。
以下、発明者が行った実験結果について説明する。以下では、実施形態に係る半導体発光素子として、半導体発光素子120について説明する。半導体発光素子120の構造は、図2及び図3に関して説明した半導体発光素子110と同様なので説明を省略する。以下では、半導体発光素子120の作製方法に関して具体的に説明する。
まず、サファイアからなる基板5を有機洗浄及び酸洗浄によって処理し、基板5をMOCVD装置の反応室内に導入し、トリメチルガリウム(TMGa)及びアンモニア(NH3)を用い、GaNよりなるバッファ層6を形成した、バッファ層6の厚さは約30nmである。
次に、窒素及び水素を含む雰囲気にて、TMGa及びアンモニアを用い、1120℃でアンドープのn側下地層11を形成し、続いて、不純物原料ガスとしてシラン(SiH4)を用い、n側コンタクト層12を形成した。n側下地層11の厚さは約2μmであり、n側コンタクト層12の厚さは約4μmである。
次に、窒素雰囲気にて、TMGa及びアンモニアを用いて、800℃でアンドープのGaNからなる第1層を2nmの厚さで形成し、続いて、800℃において、さらにトリメチルインジウム(TMIn)を追加し、アンドープのIn0.07Ga0.93Nからなる第2層を1nmの厚さで形成した。第1層及び第2層の形成を計20回繰り返し、最後にアンドープのGaN(第1層)を2nmの厚さで形成することで、多層構造体30を形成した。
次に、基板5の温度を850℃として、窒素雰囲気にて、TMGa及びアンモニアを用い、アンドープのGaNよりなる障壁層41(第1番目の障壁層BL1)を10nmの厚さで形成した。続いて、基板5の温度を730℃として、TMGa、TMIn及びアンモニアを用い、アンドープのIn0.3Ga0.7Nよりなる井戸層42(第1番目の井戸層WL1)を2.5nmの厚さで形成した。その際、TMGaとTMInとの合計に対するTMInのモル供給比を0.85とした。
その後、基板温度を850℃として、TMGa及びアンモニアを用いて、アンドープのGaNよりなる障壁層41(第2番目の障壁層BL2)を10nmの厚さで形成した。さらに、この上に井戸層42を上記と同様の条件で形成した。このように、障壁層41の形成と井戸層42の形成とを繰り返して、活性層40を形成した。
井戸層42の数は4であり、井戸層42(第1番目の井戸層WL1〜第4番目の井戸層WL4)は、アンドープのIn0.3Ga0.7N層であり、井戸層42(第1番目の井戸層WL1〜第4番目の井戸層WL4)の厚さは2.5nmである。障壁層41(第1番目の障壁層BL1〜第5番目の障壁層BL5)は、アンドープのGaN層であり、障壁層41(第1番目の障壁層BL1〜第5番目の障壁層BL5)の厚さは10nmである。
次に、窒素及び水素を含む雰囲気にて、トリメチルアルミニウム(TMAl)、TMGa及びアンモニア、並びに、不純物原料として、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いて、1030℃にて、第1p側層21を形成し、さらに、TMGa及びアンモニアを用いて、第2p側層22を形成し、その後、p側コンタクト層23を形成した。第1p側層21の厚さは10nmであり、第2p側層22の厚さは80nmであり、p側コンタクト層23は10nmである。
上記の結晶の成長の後、温度を室温まで下げ、積層構造体10sにおいて、p側コンタクト層23の第1主面の側からn側コンタクト層12の途中の厚さに達するまでドライエッチングを実施した。そして、露出したn側コンタクト層12に、Ti/Pt/Auの積層膜からなる第1電極70を形成した。また、p側コンタクト層23上には、ITOからなる第2電極80を形成した。
さらに、参考例の半導体発光素子を以下のように形成した。
第1参考例の半導体発光素子191は、井戸層42の形成において、TMGaとTMInとの合計に対するTMInのモル供給比を0.7としたものである。このとき、井戸層42におけるIn組成比を半導体発光素子120と同じにするため、TMGaの供給量を半導体発光素子120に対して2倍とした。これ以外は、半導体発光素子120と同様にして、半導体発光素子191を作製した。
第2参考例の半導体発光素子192は、井戸層42の形成において、TMGaとTMInとの合計に対するTMInのモル供給比を0.6としたものである。このとき、井戸層42におけるIn組成比を半導体発光素子120と同じにするため、TMGaの供給量を半導体発光素子120に対して4倍とした。これ以外は、半導体発光素子120と同様にして、半導体発光素子192を作製した。
これらの半導体発光素子120、191及び192の井戸層42におけるIn組成比xsをX線回折測定により測定した。その結果、半導体発光素子120、191及び192の井戸層42におけるIn組成比xsはいずれも約0.23であった。
図5は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、半導体発光素子120及び192の発光特性を示しており、横軸は波長(nm)であり、縦軸はPL発光強度(任意目盛)である。
図5に表したように、第2参考例の半導体発光素子192においては、PL発光強度の最大値は約1.2であるのに対して、実施形態に係る半導体発光素子120においては、PL発光強度は約2.6であった。
また、図示しないが、第1参考例の半導体発光素子191の発光強度は、半導体発光素子192よりも高く、半導体発光素子120よりも低かった。
なお、図5に例示したように、半導体発光素子120及び半導体発光素子192のピーク発光波長は、約530nmであり、緑色発光を示した。なお、図示しないが、第1参考例の半導体発光素子191ものピーク発光波長も約530nmであり、緑色発光を示した。
このように、実施形態に係る半導体発光素子120においては、第2参考例の半導体発光素子192の2倍以上の発光強度が得られる。
発光強度が低い半導体発光素子191及び192と、発光強度が高い半導体発光素子120と、を比較し調査したところ、これらの半導体発光素子における井戸層42の構造に違いがあることが判明した。
図6(a)〜図6(d)は、半導体発光素子の特性を例示する蛍光顕微鏡写真図である。
これらの図は、井戸層42を蛍光顕微鏡で観察したときの像を例示している。図6(a)、図6(b)、図6(c)及び図6(d)は、半導体発光素子120、191及び192、並びに、試料193にそれぞれ対応する。
試料193は、第2参考例の半導体発光素子192において、井戸層42と障壁層41とを含む活性層40を形成した後に、第1p側層21などの第2半導体層20の形成以降の工程を施さなかった試料である。すなわち、試料193は、活性層40の形成後に、高い温度の処理が行われなかった試料である。
これらの図において、図中の濃度が低い部分(明るい部分)は、半導体発光素子のフォトルミネッセンスの強度が高い部分に相当し、図中の濃度が高い部分(暗い部分)は、半導体発光素子のフォトルミネッセンスの強度が低い部分に相当する。
図6(b)に表したように、PL発光強度が低い第1参考例の半導体発光素子191においては、井戸層42中に暗点48が存在している。
図6(c)に表したように、発光強度がさらに低い第2参考例の半導体発光素子192においては、井戸層42における暗点48の領域が半導体発光素子191に比べて増大している。
図6(b)及び図6(c)において観察される暗点は、フォトルミネッセンスの強度が低い部分に相当する。すなわち、暗点48は、活性層40の結晶品質が劣化している領域に対応する。
図6(d)に表したように、第2参考例の半導体発光素子192と同じ条件で作製された井戸層42を有し、第2半導体層20の高温処理を施していない試料193においては、暗点48は存在していない。
このことから、半導体発光素子191及び192において発生した暗点48は、活性層40を形成した後の第2半導体層20を形成する際の高温処理において発生したものと考えられる。
一方、図6(a)に表したように、実施形態に係る半導体発光素子120においては、井戸層42に暗点48は発生していない。すなわち、半導体発光素子120においては、第2半導体層20を形成する際の高温処理を活性層40に施しても、井戸層42の劣化が抑制されている。
図7(a)及び図7(b)は、半導体発光素子の特性を例示する原子間力顕微鏡写真図である。
図7(a)及び図7(b)は、半導体発光素子120及び半導体発光素子192のそれぞれの井戸層42の原子間力顕微鏡写真の像を示している。
また、これらの図では、白い部分ほど表面の高さが高い箇所を示し、黒い部分ほど表面の高さが低い箇所を示している。
図7(b)に表したように、第2参考例の半導体発光素子192においては、輝点49が観察される。この輝点49は、図6(c)に例示した暗点48に相当する。さらに調査を進めると、輝点49は、Inの濃度が局所的に高いInナノクラスタであることが分かった。
一方、図7(a)に表したように、実施形態に係る半導体発光素子120においては、輝点49は観察されない。すなわち、半導体発光素子120においては、Inナノクラスタの発生が抑制されている。
以上のように、PL発光強度が高い半導体発光素子120においては、蛍光顕微鏡観察における暗点48及び原子間力顕微鏡観察における輝点49が発生していない。これに対し、PL発光強度が低い半導体発光素子191及び192においては、暗点48及び輝点49が発生しており、暗点48の密度と輝点49の密度には相関があることが判明した。井戸層42の表面に形成された、Inナノクラスタ(輝点49)を基点として、井戸層42形成後の高温処理により、暗点48が形成されると考えられる。このことから、Inナノクラスタ(輝点49)の発生を抑制することによって、高いPL発光強度が得られると考えられる。
このように、長い波長(例えば緑色)に対応する高In組成比の井戸層42においては、井戸層42の形成の後の第2半導体層20の形成のため高温処理により、井戸層42を含む活性層40の構造が崩壊し、上記のように暗点48が生成される。Inナノクラスタの発生は、井戸層42に取り込まれたInが局在化し、塊となることで発生すると考えられる。
半導体発光素子120、191及び192においては、形成後の井戸層42におけるIn組成比xsが約0.23と同等であるのに対して、高温処理の後の暗点48の発生の程度に大きな違いがある。すなわち、井戸層42の耐熱性に大きな違いがある。
このことから、井戸層42の形成中における井戸層42へのInの取り込みに関係する条件が、井戸層42の耐熱性に影響を与えると推定される。
そこで、発明者は、異なる製造条件により形成された井戸層42を作製し、その上に高温で第2半導体層20を形成した後の井戸層42における暗点48の状態を評価した。
その結果、井戸層42へのInの取り込み特性に関する新たなパラメータを導入し、このパラメータと、暗点48の発生の程度と、に相関があることを見出した。以下、このパラメータについて説明する。
半導体発光素子の井戸層42(結晶層)に含まれる窒化物半導体において、In原子の数とGa原子の数との合計に対するIn原子の数の比をIn組成比xsとする。すなわち、In組成比xsは、気相成長によって作製された井戸層42に含まれるIn組成比(固相におけるIn組成比)である。
井戸層42の形成において、Gaを含む第1分子(例えばTMGaなど)が用いられる。第1分子中に含まれるGa原子を含むGa原料分子及びGa原料分子の分解種の、第1分子とIn原子を含む第2分子とを含む原料ガスに対する分圧を第1分圧P1とする。第1分圧P1は、結晶成長が行われる反応室へのGaの原料分子の供給量(単位時間当たりの供給量)に比例する。
井戸層42の形成において、Inを含む第2分子(例えばTMInなど)が用いられる。第2分子中に含まれるIn原子を含むIn原料分子及びIn原料分子の分解種の、原料ガスに対する分圧を第2分圧P2とする。第2分圧P2は、結晶成長が行われる反応室へのInの原料分子の供給量(単位時間当たりの供給量)に比例する。
第1分圧P1と第2分圧P2との合計に対する第2分圧P2の比をInの気相供給量比xvとする。すなわち、xv=P2/(P1+P2)である。
第1分圧P1は、例えば単位時間当たりに供給される第1分子中のGaの原子数に相当する。第2分圧P2は、例えば単位時間当たりに供給される第2分子中のInの原子数に相当する。原子が、例えば2個含まれている分子では、分圧を2倍で換算する。従って、Inの気相供給量比xvは、単位時間当たりに供給される第1分子中のGa原子の数と、単位時間当たりに供給される第2分子中のIn原子の数と、の合計に対する単位時間当たりに供給される第2分子中のIn原子の数の比である。
井戸層42の形成において、第1分子から結晶中に取り込まれるGaの割合をq(気相から基体に入射するGa原子の数に対する結晶中に取り込まれるGa原子の数の比)、また、井戸層42の形成において、第2分子から結晶中に取り込まれるInの割合をr(気相から基体に入射するIn原子の数に対する結晶中に取り込まれるIn原子の数の比)とすると、xs=rP2/(qP1+rP2)となる。
ここで、井戸層42の形成において、第1分子から結晶中に取り込まれるGaの係数に対する、第2分子から結晶中に取り込まれるInの係数の比率kをr/qとした場合、xs=kP2/(P1+kP2)であり、xv=P2/(P1+P2)とあわせて、kは、(1−1/xv)/(1−1/xs)で表される。ここで、Gaの係数を1とすると、kは第2分子から結晶中に取り込まれるInの係数rと等しくなる。
例えば、実施形態に係る半導体発光素子120においては、TMGaとTMInとの合計に対するTMInのモル供給比が0.85であるため、Inの気相供給量比xvは0.85である。そして、Inの固相での組成比に対応するIn組成比xsは、既に説明したように0.23である。従って、半導体発光素子120においては、Inの係数kは0.05となる。
第1参考例の半導体発光素子191においては、TMGaとTMInとの合計に対するTMInのモル供給比が0.7であるため、Inの気相供給量比xvは0.7である。そして、In組成比xsは0.23である。従って、半導体発光素子191においては、Inの係数kは0.13となる。
第2参考例の半導体発光素子192においては、TMGaとTMInとの合計に対するTMInのモル供給比が0.6であるため、Inの気相供給量比xvは0.6である。そして、In組成比xsは0.23である。従って、半導体発光素子192においては、Inの係数kは0.20となる。
製造条件を変えて作製した種々の半導体発光素子の井戸層42における暗点48の程度を評価し、その結果をInの係数kに関して整理すると、Inの係数kと暗点48の程度に相関があることが見出された。
図1は、その評価結果を例示するグラフ図である。同図の横軸は、Inの係数kである。縦軸は、井戸層42の単位面積当たりの暗点48の領域の面積の割合Rdを示している。
図1に表したように、Inの係数kが0.2である半導体発光素子192においては、暗点48の面積の割合Rdは約0.6と非常に大きい。Inの係数kが0.13である半導体発光素子191においては、暗点48の面積の割合Rdは約0.15とやはり大きい。
これに対し、Inの係数kが0.05である半導体発光素子120においては、暗点48の面積の割合Rdは実質的に0である。
さらに、図1に表したように、Inの係数kが0.06及び0.08のときも、暗点48の面積の割合Rdは実質的に0であった。
図1から分かるように、暗点48の面積の割合Rdは、Inの係数kが0.1以上になると急激に上昇する。このことから、暗点48の発生を抑制するためには、Inの係数kが0.1よりも小さいことが望ましい。
さらに、Inの係数kが0.08以下である場合には、暗点48の面積の割合Rdは実質的に0になるため、さらに望ましい。
Inの係数kが小さいことは、原料ガスからGaが井戸層42に取り込まれる程度に対して、原料ガスからInが井戸層42に取り込まれる程度が小さいことに相当する。すなわち、Inの係数kが小さいときは、Inの係数kが大きいときよりも、井戸層42の成長時にInの脱離反応が促進されていることに相当する。
Inの係数kが大きいときは、井戸層42においてInの濃度が局所的に高くなり、例えばInが凝集し易いと考えられる。井戸層42の形成時にIn濃度が局所的に高い場所があると、その後の高温処理により、凝集したInが熱分解し、活性層構造が崩壊(劣化)し、暗点48が形成される。
これに対し、Inの係数kを小さく設定することで、井戸層42の成長時にInの脱離反応が促進され、これにより、井戸層42においてInの濃度が局所的に高くなる(例えばInの凝集)が抑制されると考えられる。このため、井戸層42においてInの組成比は均一になり、In濃度が局所的に高い部分の発生が抑制される。これにより、その後の高温処理においても暗点48の発生が抑制されると考えられる。すなわち、Inの係数kを0.1よりも小さく設定することで、井戸層42の耐熱性を向上できる。
このように、製造条件に関するパラメータとしてInの係数kを新しく導入し、井戸層42の耐熱性が向上できるInの係数kが定量的に求められた。
一般に、緑色領域で発光するInGaN層を形成する場合、InGaN層中へのInの取り込みを促進させるため、成長温度を低くする、または、成長速度を速くすることが行われる。しかしながら、このような条件によってInGaN層を作製した場合には、InGaN結晶表面におけるIn原子の付着係数が大きくなると考えられる。さらに、このような条件においては、Ga原子の表面マイグレーションが低下し易い。このため、このような条件では、Inの凝集が起こり易く、InGaN層内でのIn組成が不均一になり易いと考えられる。
このようなInGaN層の井戸層42の上に障壁層41を形成すると、In濃度の高い領域では障壁層41の成長が阻害され、ピットが形成されやすく、障壁層41の平坦性が悪化し易い。すなわち、障壁層41の膜厚に分布が生じる。その結果、十分な量子効果が得られない。さらに、障壁層41を形成する際に、井戸層42が部分的に分解し、消失する場合がある。また、井戸層42と障壁層41とを積層していく過程で、ピット内部にIn濃度の高い領域(例えば、Inの凝集)が生じ、活性層40の形成に引き続いて高温で第2半導体層20を形成する際に、In濃度の高い領域を基点として活性層40の劣化が起こり、暗点が形成され、発光効率が低下すると考えられる。
これに対し、Inの係数kを0.1よりも小さくすることで、InGaN層(井戸層42)の成長時のInの脱離反応が促進され、InGaN層内でのInの凝集を抑制することができる。これにより、In組成の不均一が抑制されたInGaN層の形成が可能となる。その結果、InGaN層でのピットの形成やIn濃度の高い領域(例えば、Inの凝集)を抑制でき、高温で第2半導体層20を形成する際の活性層40の劣化が抑制される。そして、高品質な井戸層42を得ることができる。これにより、発光波長分布の小さい、高効率な活性層40が得られ、高効率の半導体発光素子が得られる。
このように、本実施形態に係る半導体発光素子の製造方法は、In原子の数とGa原子の数との合計に対するIn原子の数の比であるxsが0.2以上0.4以下である窒化物半導体を含む結晶層(井戸層42)を含む半導体発光素子の製造に適用される。
本製造方法は、基体の主面にGa原子を含む第1分子とIn原子を含む第2分子とを含む原料ガスを供給してIn及びGaを含む窒化物半導体を含む結晶層(半導体発光素子110の例においては井戸層42)を形成する工程を備える。
すなわち、例えば、単位時間当たりに供給される第1ガス(第1分子を含むガス)中のGa原子の数と、単位時間当たりに供給される第2ガス(第2分子を含むガス)中のIn原子の数と、の合計に対する単位時間当たりに供給される第2ガス中のIn原子の数の比をInの気相供給量比xvとする。
このとき、結晶層(例えば井戸層42)の形成において第2分子から結晶層(例えば井戸層42)に取り込まれるInの係数kを(1−1/xv)/(1−1/xs)とする。 本製造方法では、上記のInの係数kを0.1よりも小さくする。
なお、Inの組成比xsは、前述のように、X線回折測定などの分析手法によって測定される。また、Inの気相供給量比xvは、井戸層42の成長のときに供給される第1分子(Ga原子を含む分子)と、第2分子(In原子を含む分子)と、の供給比により求められる。例えば、第1分子の気相中におけるGa原子を含む原料分子及びその分解種の第1分圧P1、及び、第2分子の気相中におけるIn原子を含む原料分子及びその分解種の第1分圧P2により求められる。
例えば、第2分子(In原子を含む分子)の供給量(分圧)、第1分子(Ga原子を含む分子)の供給量(分圧)、V族元素(窒素原子)を含む分子(例えばアンモニアガス)の供給量(分圧)、及び、基体の温度の少なくともいずれかを制御することで、Inの係数kを0.1よりも小さく設定される。
図8は、実施形態に係る半導体発光素子の製造方法の条件を例示する模式図である。
同図における横軸は、井戸層42におけるIn組成比xs(固相におけるIn組成比)であり、縦軸は、Inの気相供給量比xvである。
同図には、Inの係数kが曲線で示されている。
図8に表したように、実施形態に係る製造方法においては、ハッチングで示された条件領域R1が採用される。すなわち、条件領域R1においては、In組成比xsは0.2以上0.4以下であり、Inの係数kは0.1よりも小さい。
これにより、耐熱性に優れ、結晶成長後に行われる高温プロセスにおける劣化を抑制した活性層を有する半導体発光素子が製造できる。すなわち、活性層の劣化を抑制した半導体発光素子が製造できる。
なお、In組成比xsが0.2よりも低く、例えばIn組成比xsが0.15等の青色の光を放出する井戸層42の場合には、上記で説明した暗点48の発生は実質的に問題にならない。すなわち、In組成比xsが、0.2よりも低い場合は、井戸層42の成長中に結晶中に取り込まれるInの濃度が低いため、Inが凝集してInナノクラスタが形成されることが実質的に発生しないため、その後の高熱処理(第2半導体層20の形成)によって、暗点48が形成されることが実質的に発生しない。このため、青色や青紫色に発光する井戸層42の形成においては、今回導入したInの係数kを考慮する必要がなかった。
これに対し、In組成比xsが0.2以上の緑色の光を放出する井戸層42の場合には、井戸層42の成長中に結晶中に取り込まれるInの濃度が高いため、その後の高熱処理(第2半導体層20の形成)によって暗点48が発生し易い。このため、In組成比xsが0.2以上の場合は、今回導入したInの係数kを0.1よりも小さく制御した条件で井戸層42を形成することで、耐熱性に優れ、暗点48の発生が抑制された井戸層42を形成することができる。
本製造方法において、井戸層42を形成する際の基体の温度(表面温度)は、600℃以上750℃以下であることが望ましい。温度が600℃よりも低い場合は、Inの係数kが増大し易く、井戸層42の結晶品質が低下する。温度が750℃よりも高い場合は、不純物の取り込みの増大や欠陥の形成により、井戸層42の結晶品質が低下し易くなる。
本製造方法は、活性層40の形成の後に、井戸層42の成長における基体の温度よりも高い温度で半導体層(例えば、第2半導体層20)の結晶を形成する工程をさらに備えることができる。このように、井戸層42の成長温度よりも高い温度で第2半導体層20が形成されても、Inの係数kを0.1よりも小さく設定することで、第2半導体層20の形成による井戸層42の劣化が抑制できる。
本製造方法は、井戸層42の成長の前及び後の少なくともいずれかに実施される障壁層41の成長工程をさらに備えることができる。この障壁層41においては、III族元素中におけるIn元素の比(In組成比)が井戸層42におけるIn組成比xsよりも低い。すなわち、本製造方法によって製造される半導体発光素子においては、活性層40は、複数の障壁層41どうしの間に井戸層42が設けられた量子井戸構造を有することができる。これにより、発光効率が向上する。
障壁層41の成長における基体の温度は、井戸層42の成長における基体の温度以上に設定されることが望ましい。これにより、活性層40の結晶欠陥を低減することができる。
本製造方法においては、井戸層42の成長と、障壁層41の成長と、が交互に3回以上繰り返されることが望ましい。井戸層42の積層数が3以上の場合に、井戸層42に加わる歪エネルギーの低減効果が大きく現れる。これにより、発光効率がさらに向上する。
なお、発明者の実験においては、基板5としてサファイアが用いられたが、基板5には、GaN、SiC、Si及びGaAsなどの材料を用いることができる。基板5には、c面の主面を有する基板を用いることができる。また、基板5には、c面から傾斜した主面を有する基板を用いることができる。特に、基板5として、c面の主面を有する基板を用いた場合においても、第2半導体層20の形成の高温処理を経た後においても高い結晶品質を維持する効果が効果的に発揮される。
本実施形態に係る窒化物半導体の製造方法は、青緑色〜緑色〜赤色のLEDの他、青緑色〜緑色〜赤色のレーザダイオード(LD:Laser Diode)などに応用できる。
本実施形態に係る半導体発光素子は、LEDに応用できる。このLEDが上記は、表示装置や照明などに応用できる。また、本実施形態に係る半導体発光素子は、例えば、高密度記憶ディスクへ読み書きするための光源として用いられるレーザダイオード(LD)などにも応用できる。
実施形態によれば、活性層の劣化を抑制した半導体発光素子の製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、半導体層、活性層、障壁層、井戸層、積層構造体及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、上記実施形態の中で説明した組成や膜厚なども一例であり、種々の選択が可能である。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。