JP2013084913A - 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 - Google Patents

窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 Download PDF

Info

Publication number
JP2013084913A
JP2013084913A JP2012180143A JP2012180143A JP2013084913A JP 2013084913 A JP2013084913 A JP 2013084913A JP 2012180143 A JP2012180143 A JP 2012180143A JP 2012180143 A JP2012180143 A JP 2012180143A JP 2013084913 A JP2013084913 A JP 2013084913A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
lattice constant
doped
strain relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012180143A
Other languages
English (en)
Other versions
JP5705179B2 (ja
Inventor
Hung Hung
洪 洪
Michiya Shioda
倫也 塩田
Jong-Il Huang
鐘日 黄
Naoji Sugiyama
直治 杉山
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012180143A priority Critical patent/JP5705179B2/ja
Publication of JP2013084913A publication Critical patent/JP2013084913A/ja
Application granted granted Critical
Publication of JP5705179B2 publication Critical patent/JP5705179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を提供する。
【解決手段】実施形態によれば、シリコン基板と、その上に順次設けられた、下側歪緩和層、中間層、上側歪緩和層及び機能層と、を有する窒化物半導体ウェーハが提供される。中間層は、第1下側層と、第1ドープ層と、第1上側層と、を含む。第1下側層は、下側歪緩和層の上に設けられ下側歪緩和層の格子定数よりも大きい格子定数を有する。第1ドープ層は、第1下側層の上に設けられ第1下側層の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり第1下側層よりも高い濃度で不純物を含有する。第1上側層は、第1ドープ層の上に設けられ第1ドープ層の格子定数以上で第1下側層の格子定数よりも大きい格子定数を有する。
【選択図】図1

Description

本発明の実施形態は、窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法に関する。
窒化物半導体は、発光・受光素子で代表される光デバイス、及び、高周波素子で代表される高速電子デバイスなどのさまざまな分野で利用されている。
量産性に優れたシリコン基板上に窒化物半導体結晶を形成すると、格子定数または熱膨張係数の違いに起因したクラックなどの欠陥が発生し易い。また、高い性能を得るために、転位の少ない高品位の結晶が望まれる。
米国特許第7,825,432B2号明細書
本発明の実施形態は、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を提供する。
本発明の実施形態によれば、シリコン基板と、下側歪緩和層と、中間層と、上側歪緩和層と、機能層と、を有する窒化物半導体ウェーハが提供される。前記下側歪緩和層は、前記シリコン基板の主面上に設けられ窒化物半導体層を含む。前記中間層は、前記下側歪緩和層の上に設けられ窒化物半導体を含む。前記上側歪緩和層は、前記中間層の上に設けられ窒化物半導体層を含む。前記機能層は、前記上側歪緩和層の上に設けられ窒化物半導体を含む。前記中間層は、第1下側層と、第1ドープ層と、第1上側層と、を含む。前記第1下側層は、前記下側歪緩和層の上に設けられ、前記下側歪緩和層の前記窒化物半導体の格子定数よりも大きい格子定数を有する窒化物半導体を含む。前記第1ドープ層は、前記第1下側層の上に設けられる。前記第1ドープ層は、前記第1下側層の前記窒化物半導体の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり前記第1下側層よりも高い濃度で不純物を含有する窒化物半導体を含む。前記第1上側層は、前記第1ドープ層の上に設けられる。前記第1上側層は、前記第1ドープ層の前記窒化物半導体の前記格子定数以上であり前記第1下側層の前記窒化物半導体の前記格子定数よりも大きい格子定数を有する窒化物半導体を含む。
第1の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。 第1の実施形態に係る窒化物半導体ウェーハの一部を示す模式的断面図である。 図3(a)〜図3(d)は、窒化物半導体ウェーハの一部を示す原子力間顕微鏡写真像である。 図4(a)及び図4(b)は、窒化物半導体ウェーハの特性を示すグラフ図である。 図5(a)及び図5(b)は、窒化物半導体ウェーハの特性を示すグラフ図である。 図6(a)及び図6(b)は、第1の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 図7(a)及び図7(b)は、第1の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 図8(a)及び図8(b)は、第1の実施形態に係る窒化物半導体結晶を示すグラフ図である。 第2の実施形態に係る窒化物半導体結晶の成長方法を示すフローチャート図である。 第2の実施形態に係る窒化物半導体結晶の成長方法を示すフローチャート図である。 第3の実施形態に係る窒化物半導体装置を示す模式的断面図である。 第3の実施形態に係る別の窒化物半導体装置を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
第1の実施形態は、窒化物半導体ウェーハに係る。窒化物半導体ウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられる。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオード(LED)及びレーザダイオード(LD)などを含む。半導体受光素子は、フォトダイオード(PD)などを含む。電子デバイスは、例えば、高電子移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)、電界トランジスタ(FET)及びショットキーバリアダイオード(SBD)などを含む。
図1は、第1の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る窒化物半導体ウェーハ110は、シリコン基板50と、下側歪緩和層51と、中間層55と、上側歪緩和層52と、機能層40と、を含む。
シリコン基板50は、主面50aを有している。シリコン基板50は、例えばSi(111)基板である。ただし、実施形態はこれに限らず、シリコン基板50の面方位は、任意である。
下側歪緩和層51は、シリコン基板50の主面50aの上に設けられる。下側歪緩和層51は、窒化物半導体を含む。下側歪緩和層51には、例えば、AlNが用いられる。さらに具体的には、下側歪緩和層51には、低温成長のAlN層が用いられる。下側歪緩和層51は、シリコン基板50の主面50aに設けられる核形成層としての機能を有することができる。下側歪緩和層51の厚さは、例えば、10ナノメートル(nm)以上200nm以下である。
中間層55は、下側歪緩和層51の上に設けられる。中間層55は、窒化物半導体を含む。
上側歪緩和層52は、中間層55の上に設けられる。上側歪緩和層52は、窒化物半導体層を含む。上側歪緩和層52には、例えば、Alz0Ga1−z0N(0<z0≦1)が用いられる。上側歪緩和層52には、例えばAlNまたは、AlGaNが用いられる。
機能層40は、上側歪緩和層51の上に設けられる。機能層40は、窒化物半導体を含む。機能層40は、例えば、半導体発光素子の発光機能を有する層を含む。機能層40は、例えば、半導体受光素子の受光機能を有する層を含む。機能層40は、例えば、電子デバイスの整流、スイッチング及び増幅の少なくともいずれかの機能を有する層を含む。機能層40の構成の例については後述する。
中間層55は、第1下側層LA1、第1ドープ層LB1及び第1上側層LC1を含む。第1下側層LA1は、下側歪緩和層51の上に設けられる。第1下側層LA1は、窒化物半導体を含む。第1下側層LA1に含まれる窒化物半導体は、下側歪緩和層51の窒化物半導体の格子定数よりも大きい格子定数を有する。
本願明細書において、「格子定数」は、a軸方向の格子定数であるものとする。
第1ドープ層LB1は、第1下側層LA1の上に設けられる。第1ドープ層LB1は、窒化物半導体を含む。第1ドープ層LB1に含まれる窒化物半導体は、第1下側層LA1の格子定数以上の格子定数を有する。第1ドープ層LB1は、1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する。
第1上側層LC1は、第1ドープ層LB1の上に設けられる。第1上側層LC1は窒化物半導体を含む。第1上側層LC1に含まれる窒化物半導体は、第1ドープ層LB1の窒化物半導体の格子定数以上であり第1下側層LA1の窒化物半導体の格子定数よりも大きい格子定数を有する。
中間層55は、第1積層膜SL1を有する。第1積層膜SL1は、上記の第1下側層LA1、第1ドープ層LB1及び第1上側層LC1を含む。ただし、後述するように、中間層55は、複数の積層膜の構成を有していても良い。
ここで、第1下側層LA1から第1上側層LC1に向かう方向を積層方向(Z軸方向)とする。積層方向は、シリコン基板50から機能層40に向かう方向に対して平行である。
第1積層膜SL1において、積層方向に向かって(第1下側層LA1から第1上側層LC1に向かう方向において)、格子定数が大きくなる。第1下側層LA1の格子定数をa1とし、第1ドープ層LB1の格子定数をb1とし、第1上側層LC1の格子定数をc1とすると、a1<c1であり。そして、a1<b1<c1、または、a1≦b1<c1、または、a1<b1≦c1である。
例えば、第1下側層LA1は、Alxa1Inya1Ga1−xa1−ya1N(0≦xa1<1、0≦ya1<1、xa1+ya≦1)を含む。第1ドープ層LB1は、Alxb1Inyb1Ga1−xb1−yb1N(0≦xb1<1、0≦yb1<1、xb1+yb1≦1)を含む。第1上側層LC1は、Alxc1Inyc1Ga1−xc1−yc1N(0≦xc1<1、0≦yc1<1、xc1+yc1≦1)を含む。
例えば、第1下側層LA1は、Alxa1Ga1−xaN(0<xa1≦1)を含む。第1ドープ層LB1は、Alxb1Ga1−xb1N(0<xb1<xa1)を含む。第1上側層LC1は、Alxc1Ga1−xc1N(0≦xc1<xb1)を含む。
例えば、第1ドープ層LB1の組成比は、第1下側層LA1の組成と異なり、第1上側層LC1の組成比とも異なる。第1ドープ層LB1の格子定数は、第1下側層LA1の格子定数よりも大きく、第1上側層LC1の格子定数よりも小さい。
第1下側層LA1には、例えば、Al0.5Ga0.5N層が用いられる。第1ドープ層LB1には、例えばAl0.2Ga0.8N層が用いられる。第1上側層LC1には、例えば、GaN層が用いられる。
第1下側層LA1の厚さは、例えば100nm以上500nm以下である。第1ドープ層LB1の厚さは、例えば、20nm以上150nm以下である。第1上側層LC1の厚さは、100nm以上500nm以下である。
第1ドープ層LB1が含有する不純物は、例えば、シリコン(Si)及びマグネシウム(Mg)の少なくともいずれかを含む。さらに、不純物は、例えば、Si、Mg、マンガン(Mn)、鉄(Fe)、酸素(O)及びカーボン(C)の少なくともいずれかを含むこともできる。
このように、本実施形態に係る窒化物半導体ウェーハ110においては、中間層55が積層膜(例えば第1積層膜SL1)を有しており、第1積層膜SL1においては、積層方向に沿って格子定数が大きくなる。これにより、第1積層膜SL1において圧縮歪が印加される。これにより、クラックが抑制される。第1積層膜SL1においては、積層方向に向かって、圧縮歪みが大きくなる。
さらに、第1積層膜SL1において、格子定数が小さい第1下側層LA1と、格子定数が大きい第1上側層LC1と、の間に、不純物がドープされた第1ドープ層LB1が配置される。これにより、転位が減少する。
実施形態によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハが提供できる。すなわち、転位密度とクラック密度とが同時に低減される。
図2は、第1の実施形態に係る窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図2は、窒化物半導体ウェーハ110が、半導体発光素子に応用される場合における機能層40の構成を例示している。
図2に表したように、この例では、機能層40は、第1半導体層10と、第2半導体層20と、発光部30と、を含む。第1半導体層10は、上側歪緩和層52の上に設けられる。第1半導体層10は、窒化物半導体を含み、第1導電形である。第2半導体層20は、第1半導体層10の上に設けられる。第2半導体層20は、窒化物半導体を含み、第1導電形とは異なる第2導電形である。例えば、第1導電形はn形であり、第2導電形はp形である。第1導電形がp形で、第1導電形がn形でも良い。
発光部30は、第1半導体層10と第2半導体層20との間に設けられる。発光部30は、複数の障壁層31と、複数の障壁層31の間に設けられた井戸層32と、を含む。井戸層32の数は、1つでも良く、複数でも良い。すなわち、発光部30は、SQW(Single-Quantum Well)構造、または、MQW(Multi-Quantum Well)構造を有することができる。
障壁層31のバンドギャップエネルギーは、井戸層32のバンドギャップエネルギーよりも大きい。井戸層32には、例えば、InGaNが用いられる。障壁層31には、GaNが用いられる。障壁層31にInGaNが用いられる場合は、障壁層31におけるIn組成比は、井戸層32におけるIn組成比よりも小さい。発光部30から放出される光のピーク波長は、例えば200nm以上1300nm以下である。
本願明細書において、「第1層の上に第2層が設けられる状態」は、第1層の上に第1層に接して第2層が配置される状態の他に、第1層の上に第3層が挿入され第3層の上に第2層が配置される状態も含む。
窒化物半導体ウェーハ110は、例えば、以下のようにして作製される。シリコン基板50の主面50a上に、下側歪緩和層51を形成し、その上に第1下側層LA1を形成し、その上に第1ドープ層LB1を形成し、その上に第1上側層LC1を形成する。さらに、その上に上側歪緩和層52を形成し、その上に機能層40を形成する。
具体的には、シリコン基板50の主面50a上に、例えば、MOVPE法を用いて以下の結晶層を形成する。まず、下側歪緩和層51となる低温成長AlN層を形成する。下側歪緩和層51の形成温度は、例えば、900℃以下である。下側歪緩和層51の形成温度は、例えば約700℃である。下側歪緩和層51の厚さは、例えば30nmである。
さらに、その上に、第1下側層LA1となるAl0.5Ga0.5N層を形成する。第1下側層LA1の形成温度は、例えば1100℃である。第1下側層LA1の厚さは、例えば、約300nmである。
さらに、その上に、第1ドープ層LB1となるAl0.2Ga0.2N層を形成する。第1ドープ層LB1の形成温度は、例えば、約1100℃である。第1ドープ層LB1には、例えば、高濃度でMgがドーピングされる。第1ドープ層LB1におけるMgの濃度は、1×1018cm−3以上1×1021cm−3未満である。
さらに、その上に、第1上側層LC1となるGaN層を形成する。第1上側層LC1の形成温度は、例えば1120℃である。第1上側層LC1の厚さは、例えば600nmである。
さらに、この上に、上側歪緩和層52となる低温成長AlN層を形成する。上側歪緩和層52には、低温成長のAlGaN層を用いても良い。上側歪緩和層52の形成温度は、例えば、900℃以下である。上側歪緩和層52の形成温度は、例えば約700℃である。上側歪緩和層52の厚さは、例えば、15nmである。
さらに、上側歪緩和層52の上に、第1半導体層10となるn形GaN層を形成する。第1半導体層10の形成温度は、例えば1100℃である。第1半導体層10には、例えばSiがドープされる。第1半導体層10の厚さは、例えば、2マイクロメートル(μm)である。さらに、この上に、井戸層32となるIn0.15Ga0.85N層と、障壁層31となるGaN層と、を例えば750℃で積層して、発光部30を形成する。さらにこの上に、第2半導体層20となるp形GaN層を形成する。第2半導体層20には、Mgがドーピングされる。第2半導体層20の形成温度は、例えば950℃である。
これにより、本実施形態に係る窒化物半導体ウェーハ110が形成される。さらに、この後、p側電極及びn側電極を形成した後、個別の素子に分断することで半導体発光素子が形成される。
本実施形態に係る窒化物半導体ウェーハにおいては、中間層55の積層膜(例えば第1積層膜SL1)において、積層方向に沿って格子定数が大きくなるため、第1積層膜SL1において圧縮歪が印加される。これにより、クラックが抑制される。また、ウェーハの反りが軽減される。さらに、第1積層膜SL1において第1ドープ層LB1が配置されることにより、3次元的に結晶が成長することで、転位が減少する。例えば、第1積層膜SL1に第1ドープ層LB1が設けられることで、第1ドープ層LB1及びその上に形成される第1上側層LC1の表面に凹凸が大きくなり、再び平坦化する際に転位が減少する。
実施形態によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハが提供できる。すなわち、転位密度とクラック密度とが同時に低減される。
窒化物半導体装置を形成するための基板として、サファイア基板が多く用いられている。また、シリコンカーバイト基板、または、シリコン基板を用いることも検討されている。シリコン基板においては、サファイア基板及びシリコンカーバイト基板に比べて、切断または切削可能が容易である。また、シリコン基板は、低コスト化が容易である。また、シリコン基板は導電性を有することができ、シリコン基板を電流通路として使用することができる。しかし、シリコン基板と窒化物半導体との間の格子定数の差が大きいため、シリコン基板上に窒化物半導体を形成すると、サファイア基板上に形成したときよりも、転移密度が高くなり易い。また、シリコン基板と窒化物半導体との熱膨張係数差が大きいため、クラックが発生し易い。
一方、シリコン基板の上に不純物を含む第1の層と、不純物を含まない第2の層と、を交互に積層する構成(第1参考例)がある。この構成においては、第2の層の組成は、第1の層の組成と同じである。この場合、第1の層と第2の層とにおいて、組成が同じであるため、これらの層における格子定数も同じである。このため、これらの層により、圧縮応力が発生することはない。このような第1参考例においては、シリコン基板と窒化物半導体層との間において、大きな熱膨張係数差に起因して、成長温度から室温に降温する際、窒化物半導体層にクラックが発生し易い。
一方、シリコン基板上に、核形成層、Al組成傾斜層、第1窒化物半導体層及び歪緩和中間層及び第2窒化物半導体層をこの順で積層し、第1窒化物半導体層と歪緩和中間層との間にSiN層またはMgN層を配置する構成(第2参考例)がある。この構成により、マスク効果により第2窒化物半導体層の転位を低減することを試みている。
しかしながら、本願発明者の実験によると、中間層55の第1ドープ層LB1として、SiまたはMgを一定以上の高い濃度でドープすると、SiNまたはMgNが形成され易い。SiN層またはMgN層が形成されると、転位を十分に低減することが困難である。
第1ドープ層LB1においてIII族窒化物半導体結晶のIII族元素の位置を不純物が置換して格子位置に入ることにより、結晶状態が維持され、結晶内に不連続な部分が発生しない。結晶内に連続しない部分が発生すると、そこから新たな転位・欠陥が発生する可能性がある。SiおよびMgなどの不純物濃度が高いときには、不純物が格子位置に入らずに格子間位置に現れ、不純物が窒素原子と直接結合を形成し、Si−NまたはMg−Nなどの異物が結晶内に発生する可能性がある。不純物濃度を1×1021cm−3未満にすることで、結晶内に異物が発生することが抑制できる。
本実施形態においては、第1ドープ層LB1における不純物濃度は、1×1018cm−3以上1×1021cm−3未満である。第1ドープ層LB1においては、ドープした不純物元素(例えば、Si、Mg、Mn、Fe、O及びCの少なくともいずれか)は、第1ドープ層LB1の窒化物半導体の格子位置に配置される。不純物元素は、格子位置に入る元素を置換する程度に導入される。例えば、導入された不純物により、SiNまたはMgNなどの化合物は形成されない。
ドープされた不純物により、第1ドープ層LB1(及びその上に形成される第1上側層LC1)において、3次元的に結晶が成長し、表面の凹凸が大きくなる。これにより、転位(刃状転位:edge dislocation、及び、螺旋転位:screw dislocation)の密度が減少する。
図3(a)〜図3(d)は、窒化物半導体ウェーハの一部の構成を例示する原子力間顕微鏡写真像である。
これらの図は、本願発明者が行った実験結果の例を示している。図3(a)〜図3(d)は、それぞれ、第1〜第4試料S01〜S04に対応する。第1試料S01は、第1ドープ層LB1を形成しない試料である。第2試料S02は、第1ドープ層LB1の形成の際に、Siを8.9×10−3μモル/分で導入した試料に相当する。第2試料S02におけるSiの濃度は、4×1019cm−3に相当する。第3試料S03は、第1ドープ層LB1の形成の際に、Siを8.9×10−2μモル/分で導入した試料に相当する。第3試料S03におけるSiの濃度は、4×1020cm−3に相当する。第4試料S04は、第1ドープ層LB1の形成の際に、Mgを5.8×10−1μモル/分で導入した試料に相当する。第4試料S04におけるMgの濃度は、5×1018cm−3に相当する。図3(a)〜図3(d)は、第1〜第4試料S01〜S04において、第1上側層LC1(この例ではGaN層)の上面を原子力間顕微鏡(AFM)で観察した層を例示している。
図3(a)に表したように、第1ドープ層LB1を設けない第1試料S01においては、表面は平坦である。表面粗さRa(算術平均粗さ)は、0.34nmである。
図3(b)に表したように、第2試料S02においては、第1上側層LC1(この例ではGaN層)において、表面に凹凸が形成される。すなわち、GaN層が島状に形成される。第2試料S02における表面粗さRaは、3.77nmである。
図3(c)に表したように、Si濃度が高い第3試料S02においては、GaN層の島状形成がさらに促進される。第3試料S03における表面粗さRaは、38.7nmである。このように、第1ドープ層LB1における不純物濃度を高めることで、GaN層の島状成長が促進され、GaN層の表面凹凸の高さが、著しく増大する。
図3(d)に表したように、Mgをドープした第4試料S04においても、GaN層が島状に形成され、GaN層の表面に凹凸が形成される。第4試料S04における表面粗さRaは、13.2nmである。
このように、不純物をドープした第1ドープ層LB1を設けることで、その上に形成する第1上側層LC1の表面に凹凸が形成され、3次元的な島状の結晶が得られる。表面に凹凸が形成されることにより、形成された転位は、横方向(Z軸方向に対して垂直な成分を有する方向)に沿って進み、例えば他の転位と繋がる。これにより、Z軸方向に進んで延びる転位の密度が減少する。
第1ドープ層LB1にドープする不純物の種類により、第1ドープ層LB1上の第1上側層LC1の凹凸に及ぼす影響が異なる。また、凹凸の大きさは、成長条件によっても影響を受ける。しかし、転位密度の低減効果をもたらす不純物濃度は、おおむね、1×1018cm−3以上、1×1021cm−3未満の範囲である。
図4(a)及び図4(b)は、窒化物半導体ウェーハの特性を例示するグラフ図である。
これらの図は、第1ドープ層LB1にドープする不純物としてSiを用いた時のSiの濃度と転位密度との関係を示している。また、図4(a)及び図4(b)には、第1ドープ層LB1を設けない参考例の半導体発光素子190の特性も示している。図4(a)の縦軸は、刃状転位密度EDDである。図4(b)の縦軸は、螺旋転位密度SDDである。これらの図の横軸は、第1ドープ層LB1における不純物濃度C(Si)である。
図4(a)に表したように、第1ドープ層LB1を設けない半導体発光素子190においては、刃状転位密度EDDは、約1.3×1010cm−2と高い。これに対して、Siをドープした第1ドープ層LB1を設けた場合(この例では不純物濃度C(Si)は4×1019/cm〜4×1020/cm)は、刃状転位密度EDDは、約1.3×10cm−2〜約4.1×10cm−2と著しく減少している。
一方、図4(b)に表したように、第1ドープ層LB1を設けない半導体発光素子190においては、螺旋転位密度SDDは、約3.3×10cm−2と大きい。これに対して、Siをドープした第1ドープ層LB1を設けた場合は、螺旋転位密度SDDは、約1.5×10cm−2〜約2.1×10cm−2と著しく減少している。
図5(a)及び図5(b)は、窒化物半導体ウェーハの特性を例示するグラフ図である。
これらの図は、第1ドープ層LB1にドープする不純物としてMgを用いた時のMgの濃度と転位密度との関係を示している。図5(a)の縦軸は、刃状転位密度EDDである。図5(b)の縦軸は、螺旋転位密度SDDである。これらの図の横軸は、第1ドープ層LB1における不純物濃度C(Mg)である。
図5(a)に表したように、半導体発光素子190の刃状転位密度EDDが約1.3×1010cm−2であるのに対して、Mgをドープした第1ドープ層LB1を設けた場合(この例では不純物濃度C(Mg)は1.4×1018/cm〜2.8×1018/cm)は、刃状転位密度EDDは、約4.2×10cm−2〜約6.8×10cm−2と著しく減少している。
図5(b)に表したように、半導体発光素子190の螺旋転位密度SDDが約3.3×10cm−2であるのに対して、Mgをドープした第1ドープ層LB1を設けた場合は、螺旋転位密度SDDは、約2.1×10cm−2と著しく減少している。
実施形態においては、第1ドープ層LB1の形成においては、Si及びMgなどの元素を不純物として第1ドープ層LB1に導入するために、窒化物半導体の原料となるガスと共に、Si及びMgなどの不純物の原料ガスを反応容器中に導入する。例えば、第1ドープ層LB1となるAlGaN層(例えば、Alxb1Inyb1Ga1−xb1−yb1N層)となるIII族原料ガス及びV族原料ガスと共に、不純物となる原料ガスを導入する。これにより、不純物元素は、窒化物半導体に不純物として取り込まれる。一方、例えば、Gaを含むガスを導入せず、例えば、窒素を含むガスと、不純物元素を含む原料ガスと、を導入した場合は、不純物元素は、SiNまたはMgNなどの化合物を形成する。
図6(a)及び図6(b)は、第1の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図6(a)に表したように、本実施形態に係る別の窒化物半導体ウェーハ111においては、中間層55は、第2下側層LA2と、第2ドープ層LB2と、第2上側層LC2と、をさらに含む。第2下側層LA2は、第1上側層LC1の上に設けられる。第2下側層は、第1上側層LC1の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第2ドープ層LB2は、第2下側層LA2の上に設けられる。第2ドープ層LB2は、窒化物半導体を含む。第2ドープ層LB2に含まれる窒化物半導体は、第2下側層LA2の格子定数以上の格子定数を有する。第2ドープ層LB2に含まれる窒化物半導体は、1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する。第2上側層LC2は、第2ドープ層LB2の上に設けられる。第2上側層LC2は、窒化物半導体を含む。第2上側層LC2に含まれる窒化物半導体層は、第2ドープ層LB2の窒化物半導体の格子定数以上であり第2下側層LA2の窒化物半導体の格子定数よりも大きい格子定数を有する。
このように、中間層55は、第1積層膜SL1と上側歪緩和層52との間に設けられた第2積層膜SL2をさらに含む。第2積層膜SL2は、第2下側層LA2、第2ドープ層LB2及び第2上側層LC2を含む。
この例では、中間層55は、第2歪緩和層LD2をさらに含む。すなわち、第2積層膜SL2は、第2歪緩和層LD2をさらに含む。第2歪緩和層LD2は、第1上側層LC1と第2下側層LA2との間に設けられる。第2歪緩和層LD2は、第2下側層LA2の窒化物半導体の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第2歪緩和層LD2には、Alz2Ga1−z2N(0<z2≦1)が用いられる。第2歪緩和層LD2には、例えば、AlN層が用いられる。例えば、第2歪緩和層LD2がAlGaNを含む場合は、Alの組成比は、第2下側層LA2におけるAlの組成比よりも高い。第2歪緩和層LD2は、第2下側層LA2のうちの最もシリコン基板50側の部分と見なしても良い。
例えば、第2下側層LA2は、Alxa2Inya2Ga1−xa2−ya2N(0≦xa2<1、0≦ya2<1、xa2+ya2≦1)を含む。第2ドープ層LB2は、Alxb2Inyb2Ga1−xb2−yb2N(0≦xb2<1、0≦yb2<1、xb2+yb2≦1)を含む。第2上側層LC2は、Alxc2Inyc2Ga1−xc2−yc2N(0≦xc2<1、0≦yc2<1、xc2+yc2≦1)を含む。
例えば、第2下側層LA2は、Alxa2Ga1−x2N(0<xa2≦1)を含む。第2ドープ層LB2は、Alxb2Ga1−xb2N(0<xb2<xa2)を含む。第2上側層LC2は、Alxc2Ga1−xc2N(0≦xc2<xb2)を含む。
窒化物半導体ウェーハ111においては、第1積層膜SL1において、積層方向に沿って格子定数が増大するように設定される。第1積層膜SL1のうちでは、最も上の第1上側層LC1において、印加される応力は大きい。さらに、第1積層膜SL1のうちで最も上の第1上側層LC1の上に、第2下側層LA2(または、第2歪緩和層LD2)が設けられる。第2下側層LA2(または、第2歪緩和層LD2)においては、応力が一旦解放され、歪が緩和されている。そして、第2積層膜SL2において、再び、積層方向に沿って格子定数が増大するように設定される。このように、複数の積層膜のそれぞれにおいて、積層方向に沿って格子定数が増大するように設定される。これにより、クラックの発生が抑制される。そして、第2積層膜SL2中に第2ドープ層LB2が設けられ、これにより、転位密度が低減される。
図6(b)に表したように、本実施形態に係る別の窒化物半導体ウェーハ112においては、中間層55は、第3積層膜SL3(第3下側層LA3、第3ドープ層LB3及び第3上側層LC3)をさらに含む。この場合も、中間層55(第3積層膜SL3)は、第3歪緩和層LD2をさらに含むことができる。第3歪緩和層LD3は、第2上側層LC2と第3下側層LA3との間に設けられる。第3歪緩和層LD3は、第3下側層LA3の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第3歪緩和層LD3は、第3下側層LA3のうちの最もシリコン基板50側の部分と見なしても良い。
図7(a)及び図7(b)は、第1の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図7(a)に表したように、本実施形態に係る別の窒化物半導体ウェーハ113においては、中間層55は、第4積層膜SL4(第4下側層LA4、第4ドープ層LB4及び第4上側層LC4)をさらに含む。この場合も、中間層55(第4積層膜SL4)は、第4歪緩和層LD4をさらに含むことができる。第4歪緩和層LD4は、第3上側層LC3と第4下側層LA4との間に設けられる。第4歪緩和層LD4は、第4下側層LA4の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第4歪緩和層LD4は、第4下側層LA4のうちの最もシリコン基板50側の部分と見なしても良い。
このように、中間層55には、複数の積層膜(例えば、第1〜第4積層膜SL1〜SL4など)を設けても良い。
例えば、図7(b)に表したように、本実施形態に係る別の窒化物半導体ウェーハ114においては、中間層55は、第1積層膜SL1〜第n積層膜SLn(nは、2以上の整数である)を含むことができる。第n積層膜SLnは、第n下側層LAnと、第nドープ層LBnと、第n上側層LCnと、を含む。第n下側層LAnは、第(n−1)上側層LC(n−1)の上に設けられる。第n下側層は、第(n−1)上側層LC(n−1)の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第nドープ層LBnは、第n下側層LAnの上に設けられる。第nドープ層LBnは、第n下側層LAnの格子定数以上の格子定数を有する。第nドープ層LBnは、1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する窒化物半導体を含む。第n上側層LCnは、第nドープ層LBnの上に設けられる。第n上側層LCnは、第nドープ層LBnの格子定数以上であり第n下側層LAnの格子定数よりも大きい格子定数を有する窒化物半導体を含む。
このように、中間層55は、第(n−1)積層膜SL(n−1)と上側歪緩和層52との間に設けられた第n積層膜SLnをさらに含むことができる。第n積層膜SLnは、第n下側層LAn、第nドープ層LBn及び第n上側層LCnを含む。
中間層55(第n積層膜SLn)は、第n歪緩和層LDnをさらに含むことができる。第n歪緩和層LDnは、第(n−1)上側層LC(n−1)と第n下側層LAnとの間に設けられる。第n歪緩和層LDnは、第n下側層LAnの格子定数よりも小さい格子定数を有する窒化物半導体を含む。第n歪緩和層LDnには、AlznGa1−znN(0<zn≦1)が用いられる。第n歪緩和層LDnには、AlN層が用いられる。第n歪緩和層LDnがAlGaNを含む場合は、Alの組成比は、例えば、第n下側層LAnにおけるAlの組成比よりも高い。第n歪緩和層LDnは、第n下側層LAnのうちの最もシリコン基板50側の部分と見なしても良い。
例えば、第n下側層LAnは、AlxanInyanGa1−xan−yanN(0≦xan<1、0<yan≦1、xan+yan≦1)を含む。第nドープ層LBnは、AlxbnInybnGa1−xbn−ybnN(0≦xbn<1、0≦ybn<1、xbn+ybn≦1)を含む。第n上側層LCnは、AlxcnInycnGa1−xcn−ycnN(0≦xcn<1、0≦ycn<1、xcn+ycn≦1)を含む。
例えば、第n下側層LAnは、AlxanGa1−xnN(0<xn1≦1)を含む。第nドープ層LBnは、AlxbnGa1−xbnN(0<xbn<xan)を含む。第n上側層LCnは、AlxcnGa1−xcnN(0≦xcn<xbn)を含む。
窒化物半導体ウェーハ114においては、第(n−1)積層膜SL(n−1)において、積層方向に沿って格子定数が増大するように設定される。第(n−1)積層膜SL(n−1)のうちで最も上の第(n−1)上側層LC(n−1)において、印加される応力は大きい。さらに、第(n−1)積層膜SL(n−1)のうちで最も上の第(n−1)上側層LC(n−1)の上に、第n下側層LAn(または、第n歪緩和層LDn)が設けられる。第n下側層LAn(または、第n歪緩和層LDn)においては、応力が一旦解放され、歪が緩和されている。そして、第n積層膜SLnにおいて、再び、積層方向に沿って格子定数が増大するように設定される。このように、複数の積層膜のそれぞれにおいて、積層方向に沿って格子定数が増大するように設定される。これにより、クラックの発生が抑制される。そして、第n積層膜SLn中に第nドープ層LBnが設けられ、これにより、転位密度が低減される。
図8(a)及び図8(b)は、第1の実施形態に係る窒化物半導体結晶の構成を例示するグラフ図である。
図8(a)は、中間層55が5つの積層膜(第1〜第5積層膜SL1〜SL5)を有する窒化物半導体ウェーハ115aにおける、不純物濃度プロファイルを示している。この例では、ドープ層の不純物はSiである。図8(a)の縦軸は、Siの不純物濃度C(Si)である。図8(b)は、中間層55が3つの積層膜(第1〜第3積層膜SL1〜SL3)を有する窒化物半導体ウェーハ112aにおける、不純物濃度プロファイルを示している。この例では、ドープ層の不純物はMgである。図8(b)の縦軸は、Mgの不純物濃度C(Mg)である。
図8(a)に表したように、窒化物半導体ウェーハ115aにおいては、中間層55のドープ層(第1〜第5ドープ層LB1〜LB5)における不純物濃度C(Si)は、約6×1019cm−3以上、約9×1019cm−3以下である。
図8(b)に表したように、窒化物半導体ウェーハ112aにおいては、中間層55のドープ層(第1〜第3ドープ層LB1〜LB3)における不純物濃度C(Mg)は、約4×1019cm−3以上、約6×1019cm−3以下である。
窒化物半導体ウェーハ115a及び112aによれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハが提供できる。
(第2の実施形態)
本実施形態は、窒化物半導体結晶の成長方法に係る。本成長方法は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどに用いられる窒化物半導体結晶の成長に適用される。
図9は、第2の実施形態に係る窒化物半導体結晶の成長方法を例示するフローチャート図である。
図9に表したように、本実施形態に係る窒化物半導体結晶の成長方法においては、シリコン基板50の主面50a上に下側歪緩和層51を形成する(ステップS110)。
さらに、中間層55を形成する(ステップS120)。中間層55の形成は、下側歪緩和層51の上に第1下側層LA1を形成し(ステップS120a1)、第1下側層LA1の上に第1ドープ層LB1を形成し(ステップS120b1)、第1ドープ層LB1の上に第1上側層LC1を形成(ステップS120c1)することを含む。既に説明したように、第1下側層LA1は、下側歪緩和層の格子定数よりも大きい格子定数を有する窒化物半導体を含む。第1ドープ層LB1は、第1下側層LA1の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する窒化物半導体を含む。第1上側層LC1は、第1ドープ層LB1の格子定数以上であり第1下側層LA1の格子定数よりも大きい格子定数を有する窒化物半導体を含む。このように、中間層55の形成は、第1積層膜SL1の形成を含む。
さらに、本成長方法においては、中間層55の上に窒化物半導体層を含む上側歪緩和層52を形成する(ステップS130)。さらに、上側歪緩和層52の上に、窒化物半導体を含む機能層40を形成する。
本実施形態によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体結晶の成長方法が提供できる。すなわち、転位密度とクラック密度とが同時に低減する成長方法が提供できる。
本実施形態においても、第1ドープ層LB1の組成比は、第1下側層LA1の組成と異なり第1上側層LC1の組成比とも異なることができる。すなわち、第1ドープ層LB1の格子定数は、第1下側層LA1の前記格子定数よりも大きく、第1上側層LC1の格子定数よりも小さい。
例えば、第1下側層LA1は、Alxa1Inya1Ga1−xa1−ya1N(0≦xa1<1、0≦ya1<1、xa1+ya≦1)を含む。第1ドープ層LB1は、Alxb1Inyb1Ga1−xb1−yb1N(0≦xb1<1、0≦yb1<1、xb1+yb1≦1)を含む。第1上側層LC1は、Alxc1Inyc1Ga1−xc1−yc1N(0≦xc1<1、0≦yc1<1、xc1+yc1≦1)を含む。
例えば、第1下側層LA1は、Alxa1Ga1−xaN(0<xa1≦1)を含む。第1ドープ層LB1は、Alxb1Ga1−xb1N(0<xb1<xa1)を含む。第1上側層LC1は、Alxc1Ga1−xc1N(0≦xc1<xb1)を含む。
下側歪緩和層51は、例えば、AlNである。上側歪緩和層は、例えば、Alz0Ga1−z0N(0<z0≦1)である。
第1ドープ層LB1に含まれる不純物は、例えば、Si、Mg、Mn、Fe、O及びCの少なくともいずれかである。第1ドープ層LB1の厚さは、20nm以上150nm以下である。
中間層55の形成は、複数の積層膜の形成を含んでも良い。
図10は、第2の実施形態に係る窒化物半導体結晶の成長方法を例示するフローチャート図である。
図10に表したように、中間層55の形成(ステップS120)は、第1上側層LC1の上に第2下側層LA2を形成し(ステップS120a2)、第2下側層LA2の上に第2ドープ層LB2を形成し(ステップS120b2)、第2ドープ層LB2の上に第2上側層LC2を形成する(ステップS120c2)ことをさらに含む。既に説明したように、第2下側層LA2は、第1上側層LC1の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第2ドープ層LB2は、第2下側層LA2の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する窒化物半導体を含む。第2上側層LC2は、第2ドープ層LB2の格子定数以上であり第2下側層LA2の格子定数よりも大きい格子定数を有する窒化物半導体を含む。
図10に表したように、中間層55の形成は、第1上側層LC1と第2下側層LA2との間に設けられる第2歪緩和層LD2をさらに形成する(ステップS120d2)ことをさらに含むことができる。第2歪緩和層LD2は、第2下側層LA2の格子定数よりも小さい格子定数を有する窒化物半導体を含む。第2歪緩和層LD2として、例えば、Alz2Ga1−z2N(0<z2≦1)を形成する。
第2下側層LA2は、Alxa2Inya2Ga1−xa2−ya2N(0≦xa2<1、0≦ya2<1、xa2+ya2≦1)を含む。第2ドープ層LB2は、Alxb2Inyb2Ga1−xb2−yb2N(0≦xb2<1、0≦yb2<1、xb2+yb2≦1)を含む。第2上側層LC2は、Alxc2Inyc2Ga1−xc2−yc2N(0≦xc2<1、0≦yc2<1、xc2+yc2≦1)を含む。
例えば、第2下側層LA2は、Alxa2Ga1−x2N(0<xa2≦1)を含む。第2ドープ層LB2は、Alxb2Ga1−xb2N(0<xb2<xa2)を含む。第2上側層LC2は、Alxc2Ga1−xc2N(0≦xc2<xb2)を含む。
このように、本実施形態に係る成長方法においては、中間層55の形成は、複数の積層膜を積層して形成することを含む。
(第3の実施の形態)
第3の実施形態は、窒化物半導体装置に係る。
実施形態に係る窒化物半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。実施形態に係る窒化物半導体装置は、第1の実施形態に係るウェーハを基に製造されることができる。
図11は、第3の実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
図11に表したように、本実施形態に係る窒化物半導体装置210は、シリコン基板50の主面50a上に形成され窒化物半導体を含む中間層55と、中間層55の上に設けられ窒化物半導体層を含む上側歪緩和層52と、上側歪緩和層52の上に設けられ窒化物半導体を含む機能層40と、を備える。中間層55は、第1下側層LA1と、第1ドープ層LB1と、第1上側層LC1と、を含む。第1下側層LA1は、シリコン基板50の主面50a上に形成され、窒化物半導体を含む。第1ドープ層LB1は、第1下側層LA1の上に設けられる。第1ドープ層LB1は、第1下側層LB1の窒化物半導体の格子定数以上の格子定数を有し、1×1018cm−3以上1×1021cm−3未満の濃度で不純物を含有する窒化物半導体を含む。第1上側層LC1は、第1ドープ層LB1の上に設けられる。第1上側層LC1は、第1ドープ層LB1の窒化物半導体の格子定数以上であり第1下側層LA1の窒化物半導体の格子定数よりも大きい格子定数を有する窒化物半導体を含む。
この例では、窒化物半導体装置210は、下側歪緩和層51をさらに含んでいる。下側歪緩和層51は、シリコン基板50と第1下側層LA1との間に設けられる。下側歪緩和層51の格子定数は、第1下側層LA1の格子定数よりも小さい。
この例では、窒化物半導体装置210は、シリコン基板50をさらに含む。ただし、実施形態はこれに限らない。シリコン基板50の上に中間層55、上側歪緩和層52及び機能層40が形成された後に、シリコン基板50が除去されても良い。このとき、例えば、下側歪緩和層51の少なくとも一部が除去されても良い。
この例では、機能層40は、上側歪緩和層52の上に設けられ窒化物半導体を含み第1導電形(例えばn形)の第1半導体層10と、第1半導体層10の上に設けられ窒化物半導体を含み第1導電形とは異なる第2導電形(例えばp形)の第2半導体層20と、第1半導体層10と第2半導体層20との間に設けられた発光部30と、を含む。発光部30は、例えば、複数の障壁層31と、複数の障壁層31の間に設けられた井戸層32と、を含む。
窒化物半導体装置210は、半導体発光素子である。さらに具体的には、窒化物半導体装置210は、LED(Light Emitting Diode)である。
窒化物半導体装置210においては、第1半導体層10の一部の上に発光部30が設けられ発光部30の上に第2半導体層20が設けられている。第1半導体層10の上に第1電極10eが設けられ、第2半導体層20の上に第2電極20eが設けられている。第1電極10eと第2電極20eとの間に電圧を印加すると、発光部30内において正孔と電子とが再結合して、発光部30から、光が放出される。この光は、発光部30からみて第2半導体層20側の面、または、発光部30からみて第1半導体層10側の面から取り出される。
窒化物半導体装置210によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体装置が提供できる。転位密度が低減し、クラックが少なくなることで、例えば発光効率が向上する。さらに、信頼性が向上できる。
図12は、第3の実施形態に係る別の窒化物半導体装置の構成を例示する模式的断面図である。
図12に表したように、実施形態に係る別の窒化物半導体装置220も、中間層55と、上側歪緩和層52と、機能層40と、を含む。この例では、機能層40は、上側歪緩和層52の上に設けられた第1半導体層71と、第1半導体層71の上に設けられた第2半導体層72と、を含む。第2半導体層72のバンドギャップエネルギーは、第1半導体層71のバンドギャップエネルギーよりも大きい。
第1半導体層71は、チャネル層となる。第2半導体層72は、バリア層となる。第2半導体層72は、第1半導体層71とヘテロ接合をしている。中間層55、上側歪緩和層52、第1半導体層71及び第2半導体層72は、この順で、シリコン基板50の主面上にエピタキシャル成長されている。
第1半導体層71は、例えば、不純物を含まないアンドープのAlαGa1−αN(0≦α≦1)を含む。第2半導体層72は、例えばアンドープまたはn形のAlβGa1−βN(0≦β≦1、α<β)を含む。例えば、第1半導体層71にはアンドープのGaN層が用いられ、第2半導体層72にはアンドープまたはn形のAlGaN層が用いられる。上側歪緩和層52には、例えば、AlN層またはAlGaN層が用いられる。
第2半導体層72の上には、ソース電極73とドレイン電極74とが互いに離間して設けられている。ソース電極73及びドレイン電極74のそれぞれは、第2半導体層72の表面にオーミック接触をしている。ソース電極73とドレイン電極74との間における第2半導体層72の上には、ゲート電極75が設けられている。ゲート電極75は、第2半導体層72の表面にショットキー接触をしている。
第2半導体層72の格子定数は、第1半導体層71の格子定数よりも小さい。これにより、第2半導体層72に歪みが生じて、ピエゾ効果により第2半導体層72内にピエゾ分極が生じる。これにより、第1半導体層71における第2半導体層72との界面付近に2次元電子ガス71gが形成される。
窒化物半導体装置220においては、ゲート電極75に印加するゲート電圧を制御することで、ゲート電極75下の2次元電子ガス71gの濃度が増減し、ソース電極73とドレイン電極74との間に流れる電流が制御される。窒化物半導体装置220は、HEMT(High Electron Mobility Transistor)である。
窒化物半導体装置220によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体装置が提供できる。転位密度が低減し、クラックが少なくなることで、性能が安定し、さらに、信頼性が向上できる。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition: MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー法(HVPE)法などを用いることができる。
例えば、MOCVD法またはMOVPE法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Gaの原料として、例えばTMGa(トリメチルガリウム)及びTEGa(トリエチルガリウム)を用いることができる。Inの原料として、例えば、TMIn(トリメチルインジウム)及びTEIn(トリエチルインジウム)などを用いることができる。Alの原料として、例えば、TMAl(トリメチルアルミニウム)などを用いることができる。Nの原料として、例えば、NH(アンモニア)、MMHy(モノメチルヒドラジン)及びDMHy(ジメチルヒドラジン)などを用いることができる。
不純物の原料には、例えば、以下を用いることができる。Siの原料ガスとして、例えば、シラン(SiH)を用いることができる。Mgの原料として、例えば、ビスシクロペンタジエニルマグネシウム(CpMg)を用いることができる。Mnの原料として、例えば、トリカルボニルマンガン(MMT)を用いることができる。Feの原料として、例えば、鉄カルボニル(Fe(CO))、フェロセン(CpFe)を用いることができる。酸素(O)の原料として、例えば、酸素プラズマを用いることができる。
実施形態によれば、シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法が提供される。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体ウェーハまたは窒化物半導体装置に含まれるシリコン基板、下側歪緩和層、中間層、上側歪緩和層、機能層、下側層、ドープ層及び上側層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 10e…第1電極、 20…第2半導体層、 20e…第2電極、 30…発光部、 31…障壁層、 32…井戸層、 40…機能層、 50…シリコン基板、 50a…主面、 51…下側歪緩和層、 52…上側歪緩和層、 55…中間層、 71…第1半導体層、 71g…2次元電子ガス、 72…第2半導体層、 73…シース電極、 74…ドレイン電極、 75…ゲート電極、 110、111、112、112a、113、114、115a…窒化物半導体ウェーハ、 210、220…窒化物半導体装置、 C(Mg)、C(Si)…不純物濃度、 EDD…刃状転位密度、 LA1〜LA4…第1〜第4下側層、 LAn…第n下側層、 LA(n−1)…第(n−1)下側層、 LB1〜LB4…第1〜第4ドープ層、 LBn…第nドープ層、 LB(n−1)…第(n−1)ドープ層、 LC1〜LC4…第1〜第4上側層、 LCn…第n上側層、 LC(n−1)…第(n−1)上側層、 LD2〜LD4…第2〜第4下側層、 LDn…第n歪緩和層、 LD(n−1)…第(n−1)歪緩和層、 S01〜S04…第1〜第4試料、 SDD…螺旋転位密度、 SL1〜SL4…第1〜第4積層膜、 SLn…第n積層膜、 SL(n−1)…第(n−1)積層膜

Claims (9)

  1. シリコン基板と、
    前記シリコン基板の主面上に設けられ窒化物半導体層を含む下側歪緩和層と、
    前記下側歪緩和層の上に設けられ窒化物半導体を含む中間層と、
    前記中間層の上に設けられ窒化物半導体層を含む上側歪緩和層と、
    前記上側歪緩和層の上に設けられ窒化物半導体を含む機能層と、
    を備え、
    前記中間層は、
    前記下側歪緩和層の上に設けられ前記下側歪緩和層の前記窒化物半導体の格子定数よりも大きい格子定数を有する窒化物半導体を含む第1下側層と、
    前記第1下側層の上に設けられ前記第1下側層の前記窒化物半導体の前記格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり前記第1下側層よりも高い濃度で不純物を含有する窒化物半導体を含む第1ドープ層と、
    前記第1ドープ層の上に設けられ前記第1ドープ層の前記窒化物半導体の前記格子定数以上であり前記第1下側層の前記窒化物半導体の前記格子定数よりも大きい格子定数を有する窒化物半導体を含む第1上側層と、
    を含む窒化物半導体ウェーハ。
  2. 前記第1ドープ層の組成比は、前記第1下側層の組成と異なり前記第1上側層の組成比とも異なり、
    前記第1ドープ層の前記格子定数は、前記第1下側層の前記格子定数よりも大きく前記第1上側層の格子定数よりも小さい請求項1記載の窒化物半導体ウェーハ。
  3. 前記不純物は、シリコン(Si)、マグネシウム(Mg)、マンガン(Mn)、鉄(Fe)、酸素(O)及びカーボン(C)の少なくともいずれかを含む請求項1または2に記載の窒化物半導体ウェーハ。
  4. 前記中間層は、
    前記第1上側層の上に設けられ前記第1上側層の前記窒化物半導体の前記格子定数よりも小さい格子定数を有する窒化物半導体を含む第2下側層と、
    前記第2下側層の上に設けられ前記第2下側層の前記窒化物半導体の前記格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり前記第2下側層よりも高い濃度で不純物を含有する窒化物半導体を含む第2ドープ層と、
    前記第2ドープ層の上に設けられ前記第2ドープ層の前記窒化物半導体の前記格子定数以上であり前記第2下側層の前記窒化物半導体の前記格子定数よりも大きい格子定数を有する窒化物半導体を含む第2上側層と、
    をさらに含む請求項1〜3のいずれか1つに記載の窒化物半導体ウェーハ。
  5. 前記中間層は、
    前記第1上側層と前記第2下側層との間に設けられ前記第2下側層の前記窒化物半導体の格子定数よりも小さい格子定数を有する窒化物半導体を含む第2歪緩和層をさらに含む請求項4記載の窒化物半導体ウェーハ。
  6. 前記第1下側層は、Alxa1Ga1−xaN(0<xa1≦1)を含み、
    前記第1ドープ層は、Alxb1Ga1−xb1N(0<xb1<xa1)を含み、
    前記第1上側層は、Alxc1Ga1−xc1N(0≦xc1<xb1)を含む請求項1〜5のいずれか1つに記載の窒化物半導体ウェーハ。
  7. シリコン基板の主面上に形成され窒化物半導体を含む中間層と、
    前記中間層の上に設けられ窒化物半導体層を含む上側歪緩和層と、
    前記上側歪緩和層の上に設けられ窒化物半導体を含む機能層と、
    を備え、
    前記中間層は、
    前記主面上に形成され窒化物半導体を含む第1下側層と、
    前記第1下側層の上に設けられ前記第1下側層の前記窒化物半導体の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり前記第1下側層よりも高い濃度で不純物を含有する窒化物半導体を含む第1ドープ層と、
    前記第1ドープ層の上に設けられ前記第1ドープ層の前記窒化物半導体の前記格子定数以上であり前記第1下側層の前記窒化物半導体の前記格子定数よりも大きい格子定数を有する窒化物半導体を含む第1上側層と、
    を含む窒化物半導体装置。
  8. 前記機能層は、
    前記上側歪緩和層の上に設けられ窒化物半導体を含み第1導電形の第1半導体層と、
    前記第1半導体層の上に設けられ窒化物半導体を含み第1導電形とは異なる第2導電形の第2半導体層と、
    前記第1半導体層と前記第2半導体層との間に設けられ、複数の障壁層と、前記複数の障壁層の間に設けられた井戸層と、を含む発光部と、
    を含む請求項7記載の窒化物半導体装置。
  9. シリコン基板の主面上に窒化物半導体を含む下側歪緩和層を形成し、
    前記下側歪緩和層の上に前記下側歪緩和層の前記窒化物半導体の格子定数よりも大きい格子定数を有する窒化物半導体を含む第1下側層を形成し、
    前記第1下側層の上に前記第1下側層の窒化物半導体の格子定数以上の格子定数を有し1×1018cm−3以上1×1021cm−3未満の濃度であり前記第1下側層よりも高い濃度で不純物を含有する窒化物半導体を含む第1ドープ層を形成し、
    前記第1ドープ層の上に前記第1ドープ層の前記窒化物半導体の前記格子定数以上であり前記第1下側層の前記窒化物半導体の前記格子定数よりも大きい格子定数を有する窒化物半導体を含む第1上側層を形成して、中間を形成し、
    前記中間層の上に窒化物半導体層を含む上側歪緩和層を形成し、
    前記上側歪緩和層の上に窒化物半導体を含む機能層を形成する窒化物半導体結晶の成長方法。
JP2012180143A 2012-08-15 2012-08-15 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 Active JP5705179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012180143A JP5705179B2 (ja) 2012-08-15 2012-08-15 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012180143A JP5705179B2 (ja) 2012-08-15 2012-08-15 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011224367A Division JP5117609B1 (ja) 2011-10-11 2011-10-11 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Publications (2)

Publication Number Publication Date
JP2013084913A true JP2013084913A (ja) 2013-05-09
JP5705179B2 JP5705179B2 (ja) 2015-04-22

Family

ID=48529754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180143A Active JP5705179B2 (ja) 2012-08-15 2012-08-15 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法

Country Status (1)

Country Link
JP (1) JP5705179B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291618A (ja) * 1992-04-08 1993-11-05 Asahi Chem Ind Co Ltd 発光素子
JPH09116130A (ja) * 1995-02-03 1997-05-02 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法および発光素子
JP2000232239A (ja) * 1998-12-08 2000-08-22 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2003017420A (ja) * 2001-07-04 2003-01-17 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2004524250A (ja) * 2000-12-14 2004-08-12 ニトロネックス・コーポレーション 窒化ガリウム材料および方法
US20060006500A1 (en) * 2004-07-07 2006-01-12 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP2008141005A (ja) * 2006-12-01 2008-06-19 Eudyna Devices Inc 半導体基板、半導体装置およびその製造方法
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291618A (ja) * 1992-04-08 1993-11-05 Asahi Chem Ind Co Ltd 発光素子
JPH09116130A (ja) * 1995-02-03 1997-05-02 Sumitomo Chem Co Ltd 3−5族化合物半導体とその製造方法および発光素子
JP2000232239A (ja) * 1998-12-08 2000-08-22 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2004524250A (ja) * 2000-12-14 2004-08-12 ニトロネックス・コーポレーション 窒化ガリウム材料および方法
JP2003017420A (ja) * 2001-07-04 2003-01-17 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
US20060006500A1 (en) * 2004-07-07 2006-01-12 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP2008141005A (ja) * 2006-12-01 2008-06-19 Eudyna Devices Inc 半導体基板、半導体装置およびその製造方法
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US20120211765A1 (en) * 2009-11-06 2012-08-23 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
CN105264644A (zh) * 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法
US9673052B2 (en) 2013-05-31 2017-06-06 Sanken Electric Co., Ltd. Silicon-based substrate having first and second portions
US9966259B2 (en) 2013-05-31 2018-05-08 Shanken Electric Co., Ltd. Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5705179B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
US8772831B2 (en) III-nitride growth method on silicon substrate
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2008263023A (ja) Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP2012243807A (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP5460751B2 (ja) 半導体装置
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5837642B2 (ja) 半導体素子、及び、窒化物半導体ウェーハ
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2011199268A (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2017085157A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2010028147A (ja) Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150224

R151 Written notification of patent or utility model registration

Ref document number: 5705179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250