JP2001044124A - エピタキシャル層の形成方法 - Google Patents
エピタキシャル層の形成方法Info
- Publication number
- JP2001044124A JP2001044124A JP21324499A JP21324499A JP2001044124A JP 2001044124 A JP2001044124 A JP 2001044124A JP 21324499 A JP21324499 A JP 21324499A JP 21324499 A JP21324499 A JP 21324499A JP 2001044124 A JP2001044124 A JP 2001044124A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- gan
- silicon substrate
- substrate
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 炭化ケイ素および窒化ガリウムを結晶成長さ
せてエピタキシャル層を形成するに際して、これらエピ
タキシャル層を低温で形成することができ、これにより
得られるエピタキシャル層と基板との間に大きな熱歪が
発生するのを防止することができる、エピタキシャル層
の形成方法の提供が望まれている。 【解決手段】 シリコン基板１上に触媒ＣＶＤ法で炭化
ケイ素を結晶成長させてＳｉＣエピタキシャル層２を形
成し、得られたＳｉＣエピタキシャル層２上に触媒ＣＶ
Ｄ法で窒化ガリウムを結晶成長させてＧａＮエピタキシ
ャル層３を形成する、エピタキシャル層の形成方法。
せてエピタキシャル層を形成するに際して、これらエピ
タキシャル層を低温で形成することができ、これにより
得られるエピタキシャル層と基板との間に大きな熱歪が
発生するのを防止することができる、エピタキシャル層
の形成方法の提供が望まれている。 【解決手段】 シリコン基板１上に触媒ＣＶＤ法で炭化
ケイ素を結晶成長させてＳｉＣエピタキシャル層２を形
成し、得られたＳｉＣエピタキシャル層２上に触媒ＣＶ
Ｄ法で窒化ガリウムを結晶成長させてＧａＮエピタキシ
ャル層３を形成する、エピタキシャル層の形成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化ケイ素エピタ
キシャル層と窒化ガリウムエピタキシャル層とを同じシ
リコン基板上に形成するエピタキシャル層の形成方法に
関する。
キシャル層と窒化ガリウムエピタキシャル層とを同じシ
リコン基板上に形成するエピタキシャル層の形成方法に
関する。
【０００２】
【従来の技術】一般に、半導体装置と呼ばれるものに
は、ダイオードや各種のトランジスタ等の半導体素子、
さらには発光ダイオード（ＬＥＤ）や半導体レーザ（Ｌ
Ｄ）等の発光素子など、種々のものがある。
は、ダイオードや各種のトランジスタ等の半導体素子、
さらには発光ダイオード（ＬＥＤ）や半導体レーザ（Ｌ
Ｄ）等の発光素子など、種々のものがある。
【０００３】このような半導体装置として例えば半導体
素子を形成するには、通常はシリコンウエハに直接素子
を形成するが、他に、例えばシリコンウエハ（シリコン
基板）上に炭化ケイ素（ＳｉＣ）のエピタキシャル層を
形成し、このＳｉＣエピタキシャル層に素子を形成する
方法も知られている。
素子を形成するには、通常はシリコンウエハに直接素子
を形成するが、他に、例えばシリコンウエハ（シリコン
基板）上に炭化ケイ素（ＳｉＣ）のエピタキシャル層を
形成し、このＳｉＣエピタキシャル層に素子を形成する
方法も知られている。
【０００４】ＳｉＣのエピタキシャル成長法としては、
熱ＣＶＤ法が一般に用いられており、この熱ＣＶＤ法で
は、シリコン基板を約１３００℃の高温に加熱し、２０
０Ｔｏｒｒ程度の圧力下において、原料ガスとしてシラ
ン（ＳｉＨ4 ）、プロパン（Ｃ3 Ｈ8 ）、水素（Ｈ2 ）
を反応室内に供給し、これらを反応分解させ、シリコン
基板上にＳｉＣエピタキシャル層を形成している。な
お、各原料ガスの流量としては、例えばシランが２００
〔ＳＣＣＭ〕、プロパンが２００〔ＳＣＣＭ〕、水素が
２００〔ＳＣＣＭ〕とされ、成膜速度としては１．０
〔μｍ／分〕程度とされる。また、このようなＳｉＣエ
ピタキシャル層に対するドーパント用の原料ガスとして
は、Ｎ型用として例えばフォスフィン（ＰＨ3 ）、アル
シン（ＡｓＨ3 ）などの周期律表第５族元素の水素化物
が用いられ、Ｐ型用としてジボラン（Ｂ2 Ｈ6 ）などの
周期律表第３族元素の水素化物が用いられる。
熱ＣＶＤ法が一般に用いられており、この熱ＣＶＤ法で
は、シリコン基板を約１３００℃の高温に加熱し、２０
０Ｔｏｒｒ程度の圧力下において、原料ガスとしてシラ
ン（ＳｉＨ4 ）、プロパン（Ｃ3 Ｈ8 ）、水素（Ｈ2 ）
を反応室内に供給し、これらを反応分解させ、シリコン
基板上にＳｉＣエピタキシャル層を形成している。な
お、各原料ガスの流量としては、例えばシランが２００
〔ＳＣＣＭ〕、プロパンが２００〔ＳＣＣＭ〕、水素が
２００〔ＳＣＣＭ〕とされ、成膜速度としては１．０
〔μｍ／分〕程度とされる。また、このようなＳｉＣエ
ピタキシャル層に対するドーパント用の原料ガスとして
は、Ｎ型用として例えばフォスフィン（ＰＨ3 ）、アル
シン（ＡｓＨ3 ）などの周期律表第５族元素の水素化物
が用いられ、Ｐ型用としてジボラン（Ｂ2 Ｈ6 ）などの
周期律表第３族元素の水素化物が用いられる。
【０００５】また、発光素子として、従来より高輝度青
色ＬＥＤ（発光ダイオード）の提供が望まれていたが、
近年、このような高輝度青色ＬＥＤ（発光ダイオード）
に用いられる発光層（活性層）、すなわちＰＮ接合層の
結晶材料として、窒化ガリウム（以下、ＧａＮと記す）
が注目されている。
色ＬＥＤ（発光ダイオード）の提供が望まれていたが、
近年、このような高輝度青色ＬＥＤ（発光ダイオード）
に用いられる発光層（活性層）、すなわちＰＮ接合層の
結晶材料として、窒化ガリウム（以下、ＧａＮと記す）
が注目されている。
【０００６】このようなＧａＮの単結晶としてそのエピ
タキシャル層（ただし、ＧａＮのエピタキシャル層は結
晶欠陥が多いのが一般的であり、本発明においても「Ｇ
ａＮエピタキシャル層」は結晶欠陥が多いものを含んだ
意味で用いている。）を形成するには、通常、結晶基板
としてサファイヤ（Ａｌ2 Ｏ3 ）基板の（０００１）面
や、スピネル（ＭｇＡｌ2 Ｏ4 ）基板の（１１１）面を
用い、これにＭＯＣＶＤ法（Metal Organic Chemical V
apor Deposition ）でエピタキシャル成長させている。
タキシャル層（ただし、ＧａＮのエピタキシャル層は結
晶欠陥が多いのが一般的であり、本発明においても「Ｇ
ａＮエピタキシャル層」は結晶欠陥が多いものを含んだ
意味で用いている。）を形成するには、通常、結晶基板
としてサファイヤ（Ａｌ2 Ｏ3 ）基板の（０００１）面
や、スピネル（ＭｇＡｌ2 Ｏ4 ）基板の（１１１）面を
用い、これにＭＯＣＶＤ法（Metal Organic Chemical V
apor Deposition ）でエピタキシャル成長させている。
【０００７】具体的には、サファイヤ基板を１０００〜
１０４０℃程度の高温に加熱し、２００Ｔｏｒｒ程度の
圧力下において、原料ガスとしてＴＭＧ（トリメチルガ
リウム）、ＮＨ3 、水素を反応室内に供給し、これらを
反応分解させ、サファイヤ基板上にＧａＮエピタキシャ
ル層を形成している。なお、各原料ガスの流量として
は、例えばＴＭＧが１〔ＳＣＣＭ〕、ＮＨ3 が２０〔Ｓ
ＬＭ〕、水素が３０〔ＳＣＣＭ〕とされ、成膜速度とし
ては１．８〔μｍ／時〕程度とされる。また、このよう
なＳｉＣエピタキシャル層に対するドーパント用の原料
ガスとしては、Ｎ型用として例えば微量のシランが用い
られ、Ｐ型用として微量のビスシクロペンタジニエール
マグネシウム（Ｃｐ2 Ｍｇ）が用いられる。
１０４０℃程度の高温に加熱し、２００Ｔｏｒｒ程度の
圧力下において、原料ガスとしてＴＭＧ（トリメチルガ
リウム）、ＮＨ3 、水素を反応室内に供給し、これらを
反応分解させ、サファイヤ基板上にＧａＮエピタキシャ
ル層を形成している。なお、各原料ガスの流量として
は、例えばＴＭＧが１〔ＳＣＣＭ〕、ＮＨ3 が２０〔Ｓ
ＬＭ〕、水素が３０〔ＳＣＣＭ〕とされ、成膜速度とし
ては１．８〔μｍ／時〕程度とされる。また、このよう
なＳｉＣエピタキシャル層に対するドーパント用の原料
ガスとしては、Ｎ型用として例えば微量のシランが用い
られ、Ｐ型用として微量のビスシクロペンタジニエール
マグネシウム（Ｃｐ2 Ｍｇ）が用いられる。
【０００８】
【発明が解決しようとする課題】ところが、前記のＳｉ
Ｃエピタキシャル層の形成方法では、エピタキシャル成
長の温度が１３００℃程度と高いため、このエピタキシ
ャル層の形成以前に基板上に作製する材料などについて
大きな制限を受けてしまう。また、ＧａＮエピタキシャ
ル層の形成方法においても、やはりエピタキシャル成長
の温度が１０００〜１０４０℃と高く、エピタキシャル
層の厚さ方向に構成元素が拡散してしまうため、超格子
の形成が困難であり、また炭素が混入して結晶性が悪化
してしまうなどといった不都合があった。
Ｃエピタキシャル層の形成方法では、エピタキシャル成
長の温度が１３００℃程度と高いため、このエピタキシ
ャル層の形成以前に基板上に作製する材料などについて
大きな制限を受けてしまう。また、ＧａＮエピタキシャ
ル層の形成方法においても、やはりエピタキシャル成長
の温度が１０００〜１０４０℃と高く、エピタキシャル
層の厚さ方向に構成元素が拡散してしまうため、超格子
の形成が困難であり、また炭素が混入して結晶性が悪化
してしまうなどといった不都合があった。
【０００９】また、特にＧａＮエピタキシャル層の形成
方法では、サファイヤ基板と得られるエピタキシャル層
との間で、その熱膨張係数がサファイヤ基板；７．５×
１０-6／°Ｋ、ＧａＮ（ａ軸）；５．５９×１０-6／°
Ｋと大きく異なることから、この熱膨張係数の差によ
り、基板とエピタキシャル層との間に大きな熱歪が発生
してしまう。すなわち、ＧａＮエピタキシャル層の形成
は前記したように１０００〜１０４０℃の高温で行うこ
とから、このようにして得られたサファイヤ基板上のＧ
ａＮエピタキシャル層を室温に戻すと、前記の熱膨張係
数の差により、基板とエピタキシャル層との間に大きな
熱歪が発生してしまうのである。
方法では、サファイヤ基板と得られるエピタキシャル層
との間で、その熱膨張係数がサファイヤ基板；７．５×
１０-6／°Ｋ、ＧａＮ（ａ軸）；５．５９×１０-6／°
Ｋと大きく異なることから、この熱膨張係数の差によ
り、基板とエピタキシャル層との間に大きな熱歪が発生
してしまう。すなわち、ＧａＮエピタキシャル層の形成
は前記したように１０００〜１０４０℃の高温で行うこ
とから、このようにして得られたサファイヤ基板上のＧ
ａＮエピタキシャル層を室温に戻すと、前記の熱膨張係
数の差により、基板とエピタキシャル層との間に大きな
熱歪が発生してしまうのである。
【００１０】さらに、ＳｉＣエピタキシャル層の形成に
用いられる熱ＣＶＤ法やＧａＮエピタキシャル層の形成
に用いられるＭＯＣＶＤ法では、ＳｉＨ4 、Ｃ3 Ｈ8 や
ＴＭＧ、ＮＨ3 等の原料ガスの反応効率が数％以下と低
いため、これら原料ガスのうち未反応のままで排出して
しまう割合が多くなってしまい、これらの回収にコスト
がかかり、また原料ガスそのものの使用量も増えること
によって製造コストの増大を招いていた。
用いられる熱ＣＶＤ法やＧａＮエピタキシャル層の形成
に用いられるＭＯＣＶＤ法では、ＳｉＨ4 、Ｃ3 Ｈ8 や
ＴＭＧ、ＮＨ3 等の原料ガスの反応効率が数％以下と低
いため、これら原料ガスのうち未反応のままで排出して
しまう割合が多くなってしまい、これらの回収にコスト
がかかり、また原料ガスそのものの使用量も増えること
によって製造コストの増大を招いていた。
【００１１】また、近年では、いずれの半導体装置にお
いても、その小型化、高集積化を図るべく、例えばモノ
リシック化された装置が望まれている。例えば、発光素
子とこれを駆動させあるいはその制御を行う半導体素子
とについても、小型化、高集積化を図るべく、これらを
同一結晶層上、あるいは同一基板上に形成したものの提
供が望まれているのである。
いても、その小型化、高集積化を図るべく、例えばモノ
リシック化された装置が望まれている。例えば、発光素
子とこれを駆動させあるいはその制御を行う半導体素子
とについても、小型化、高集積化を図るべく、これらを
同一結晶層上、あるいは同一基板上に形成したものの提
供が望まれているのである。
【００１２】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、炭化ケイ素および窒化ガ
リウムを結晶成長させてエピタキシャル層を形成するに
際して、これらエピタキシャル層を低温で形成すること
ができ、これにより得られるエピタキシャル層と基板と
の間に大きな熱歪が発生するのを防止することができる
エピタキシャル層の形成方法を提供することにある。
で、その目的とするところは、炭化ケイ素および窒化ガ
リウムを結晶成長させてエピタキシャル層を形成するに
際して、これらエピタキシャル層を低温で形成すること
ができ、これにより得られるエピタキシャル層と基板と
の間に大きな熱歪が発生するのを防止することができる
エピタキシャル層の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明のエピタキシャル
層の形成方法では、シリコン基板上に触媒ＣＶＤ法で炭
化ケイ素を結晶成長させてＳｉＣエピタキシャル層を形
成し、得られたＳｉＣエピタキシャル層上に触媒ＣＶＤ
法で窒化ガリウムを結晶成長させてＧａＮエピタキシャ
ル層を形成することを前記課題の解決手段とした。
層の形成方法では、シリコン基板上に触媒ＣＶＤ法で炭
化ケイ素を結晶成長させてＳｉＣエピタキシャル層を形
成し、得られたＳｉＣエピタキシャル層上に触媒ＣＶＤ
法で窒化ガリウムを結晶成長させてＧａＮエピタキシャ
ル層を形成することを前記課題の解決手段とした。
【００１４】触媒ＣＶＤ法では、原料ガスを化学反応さ
せるエネルギーについては基本的に触媒体によって供給
し、基板での必要なエネルギーは生成した炭化ケイ素あ
るいはＧａＮをエピタキシャル成長（単結晶成長）させ
る分、すなわち炭化ケイ素やＧａＮの分子が整列するの
に必要な分だけであるため、基板自体の加熱温度を例え
ば８００℃以下の低温にすることが可能になる。
せるエネルギーについては基本的に触媒体によって供給
し、基板での必要なエネルギーは生成した炭化ケイ素あ
るいはＧａＮをエピタキシャル成長（単結晶成長）させ
る分、すなわち炭化ケイ素やＧａＮの分子が整列するの
に必要な分だけであるため、基板自体の加熱温度を例え
ば８００℃以下の低温にすることが可能になる。
【００１５】したがって、このエピタキシャル層の形成
方法によれば、特にＧａＮを比較的低温でエピタキシャ
ル成長させることができることから、得られるＧａＮエ
ピタキシャル層と基板との間に大きな熱歪が発生するこ
とが防止される。また、前述したように触媒ＣＶＤ法で
は原料ガスを触媒体で加熱し活性化させるため、この触
媒体での加熱を原料ガスが十分に活性化する高温とする
ことで、その反応効率を高めることが可能になり、製造
コストの増大が抑えられる。
方法によれば、特にＧａＮを比較的低温でエピタキシャ
ル成長させることができることから、得られるＧａＮエ
ピタキシャル層と基板との間に大きな熱歪が発生するこ
とが防止される。また、前述したように触媒ＣＶＤ法で
は原料ガスを触媒体で加熱し活性化させるため、この触
媒体での加熱を原料ガスが十分に活性化する高温とする
ことで、その反応効率を高めることが可能になり、製造
コストの増大が抑えられる。
【００１６】
【発明の実施の形態】以下、本発明を詳しく説明する。
図１は、本発明におけるエピタキシャル層の形成方法の
一実施形態例を説明するための図である。
図１は、本発明におけるエピタキシャル層の形成方法の
一実施形態例を説明するための図である。
【００１７】同じシリコン基板上にＳｉＣとＧａＮとを
この順にエピタキシャル成長（結晶成長）させるには、
まず、図１（ａ）に示すようにシリコン基板１を用意
し、このシリコン基板１を洗浄し乾燥する。次に、図２
に示す触媒ＣＶＤ装置５０により、触媒ＣＶＤ法によっ
てシリコン基板１表面に炭化ケイ素（ＳｉＣ）を結晶成
長させ、図１（ｂ）に示すようにシリコン基板１表面上
にＳｉＣエピタキシャル層２を形成する。
この順にエピタキシャル成長（結晶成長）させるには、
まず、図１（ａ）に示すようにシリコン基板１を用意
し、このシリコン基板１を洗浄し乾燥する。次に、図２
に示す触媒ＣＶＤ装置５０により、触媒ＣＶＤ法によっ
てシリコン基板１表面に炭化ケイ素（ＳｉＣ）を結晶成
長させ、図１（ｂ）に示すようにシリコン基板１表面上
にＳｉＣエピタキシャル層２を形成する。
【００１８】ここで、図２に示した触媒ＣＶＤ装置５０
についてその概略構成を説明すると、この触媒ＣＶＤ装
置５０は、被処理体の処理を行う反応室５１と、これに
通じる前室５２とを備えて構成されたもので、反応室５
１にはターボ分子ポンプ５３、ロータリーポンプ５４が
この順に接続され、同様に前室５２にもターボ分子ポン
プ５５、ロータリーポンプ５６がこの順に接続されてい
る。
についてその概略構成を説明すると、この触媒ＣＶＤ装
置５０は、被処理体の処理を行う反応室５１と、これに
通じる前室５２とを備えて構成されたもので、反応室５
１にはターボ分子ポンプ５３、ロータリーポンプ５４が
この順に接続され、同様に前室５２にもターボ分子ポン
プ５５、ロータリーポンプ５６がこの順に接続されてい
る。
【００１９】反応室５１には、反応ガス制御系（図示
略）を介して堆積用原料ガス供給源（図示略）に接続し
た原料ガス配管５７が設けられており、この原料ガス配
管５７から反応室５１内に堆積用原料ガスが供給される
ようになっている。また、反応室５１内においては、そ
の上部に被処理体となるシリコン基板１をセットするた
めの基板ホルダ（サセプタ）５８が設けられており、こ
の基板ホルダ５８にはヒータ５９、熱電対６０が設けら
れている。
略）を介して堆積用原料ガス供給源（図示略）に接続し
た原料ガス配管５７が設けられており、この原料ガス配
管５７から反応室５１内に堆積用原料ガスが供給される
ようになっている。また、反応室５１内においては、そ
の上部に被処理体となるシリコン基板１をセットするた
めの基板ホルダ（サセプタ）５８が設けられており、こ
の基板ホルダ５８にはヒータ５９、熱電対６０が設けら
れている。
【００２０】このような構成のもとに基板ホルダ５８で
は、ヒータ５９によって基板ホルダ５８を介して試料を
加熱できるようになっており、また熱電対６０によって
基板ホルダ５８の温度を検知してヒータ５９による加熱
の度合いを制御できるようになっている。なお、前記基
板ホルダ５８としては、例えばＳｉＣコートグラファイ
トサセプタが用いられる。
は、ヒータ５９によって基板ホルダ５８を介して試料を
加熱できるようになっており、また熱電対６０によって
基板ホルダ５８の温度を検知してヒータ５９による加熱
の度合いを制御できるようになっている。なお、前記基
板ホルダ５８としては、例えばＳｉＣコートグラファイ
トサセプタが用いられる。
【００２１】この基板ホルダ５８の下方にはシャッター
６１が配設されており、さらにその下方には触媒体６２
が配設されている。触媒体６２は、例えばタングステン
細線をコイル状に巻回したフィラメントからなるもの
で、反応室５１の外に配置された電源６３に接続され、
これから電力が供給されることによって１６００〜１８
００℃程度にまで加熱保持されるようになっている。ま
た、この触媒体６２は、前記原料ガス配管５８の反応室
５１内における原料ガス供給口（図示略）の上方に配置
されたもので、原料ガス配管５８から供給された堆積用
原料ガスを加熱してこれを分解、活性化させるようにな
っている。
６１が配設されており、さらにその下方には触媒体６２
が配設されている。触媒体６２は、例えばタングステン
細線をコイル状に巻回したフィラメントからなるもの
で、反応室５１の外に配置された電源６３に接続され、
これから電力が供給されることによって１６００〜１８
００℃程度にまで加熱保持されるようになっている。ま
た、この触媒体６２は、前記原料ガス配管５８の反応室
５１内における原料ガス供給口（図示略）の上方に配置
されたもので、原料ガス配管５８から供給された堆積用
原料ガスを加熱してこれを分解、活性化させるようにな
っている。
【００２２】なお、原料ガス配管５７が接続する反応ガ
ス制御系は、ＳｉＨ4 、Ｃ3 Ｈ8 、Ｈ2 、ＴＭＧ（トリ
メチルガリウム）、ＮＨ3 の各ガス供給源がそれぞれ配
管で反応室５１と排気ポンプ（図示略）とに接続されて
構成されたもので、各反応ガスの配管中にマスフローコ
ントローラ（ＭＦＣ）（図示略）と調整弁（図示略）と
が設けられ、これにより反応室５１内へのガスの供給と
その停止や、その流量が制御されるようになっている。
ス制御系は、ＳｉＨ4 、Ｃ3 Ｈ8 、Ｈ2 、ＴＭＧ（トリ
メチルガリウム）、ＮＨ3 の各ガス供給源がそれぞれ配
管で反応室５１と排気ポンプ（図示略）とに接続されて
構成されたもので、各反応ガスの配管中にマスフローコ
ントローラ（ＭＦＣ）（図示略）と調整弁（図示略）と
が設けられ、これにより反応室５１内へのガスの供給と
その停止や、その流量が制御されるようになっている。
【００２３】このような構成の触媒ＣＶＤ装置５０によ
り、前述したようにシリコン基板１表面上にシリコンエ
ピタキシャル層４を選択的に形成するには、図１（ａ）
に示したシリコン基板１を、触媒ＣＶＤ装置５０の前室
５２を経由して基板ホルダ５８にセットする。
り、前述したようにシリコン基板１表面上にシリコンエ
ピタキシャル層４を選択的に形成するには、図１（ａ）
に示したシリコン基板１を、触媒ＣＶＤ装置５０の前室
５２を経由して基板ホルダ５８にセットする。
【００２４】次に、ターボ分子ポンプ５５、ロータリー
ポンプ５６を作動させて反応室５１内を１〜２×１０-6
Ｐａ程度にまで減圧し、この状態を約５分保持して特に
反応室５１内に持ち込まれた水分や酸素を排気する。
ポンプ５６を作動させて反応室５１内を１〜２×１０-6
Ｐａ程度にまで減圧し、この状態を約５分保持して特に
反応室５１内に持ち込まれた水分や酸素を排気する。
【００２５】次いで、ヒータ５９により基板ホルダ５８
を介してシリコン基板１を２００℃〜１０００℃程度、
本例では８００℃に加熱保持する。また、反応室５１内
に前記反応ガス制御系から水素を流し、その流量と反応
室５１内の圧力とを所定の値に制御する。反応室５１内
の圧力については０．１〜１５Ｐａ程度とし、本例では
１．０Ｐａに設定する。また、流量については９０〔Ｓ
ＣＣＭ〕とする。
を介してシリコン基板１を２００℃〜１０００℃程度、
本例では８００℃に加熱保持する。また、反応室５１内
に前記反応ガス制御系から水素を流し、その流量と反応
室５１内の圧力とを所定の値に制御する。反応室５１内
の圧力については０．１〜１５Ｐａ程度とし、本例では
１．０Ｐａに設定する。また、流量については９０〔Ｓ
ＣＣＭ〕とする。
【００２６】次いで、電源６３をオンにすることによっ
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１８００℃に設定する。そし
て、この状態で１０分間保持する。
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１８００℃に設定する。そし
て、この状態で１０分間保持する。
【００２７】次いで、前記反応ガス制御系からシラン
（ＳｉＨ4 ）、プロパン（Ｃ3 Ｈ8 ）についてもこれら
を反応室５１内に導入するとともに、水素の流量も調整
する。すなわち、本例では、水素流量を１００〔ＳＣＣ
Ｍ〕、シラン流量を１００〔ＳＣＣＭ〕、プロパン流量
を２００〔ＳＣＣＭ〕として、原料ガスを反応室５１内
に供給する。
（ＳｉＨ4 ）、プロパン（Ｃ3 Ｈ8 ）についてもこれら
を反応室５１内に導入するとともに、水素の流量も調整
する。すなわち、本例では、水素流量を１００〔ＳＣＣ
Ｍ〕、シラン流量を１００〔ＳＣＣＭ〕、プロパン流量
を２００〔ＳＣＣＭ〕として、原料ガスを反応室５１内
に供給する。
【００２８】このようにして原料ガスを反応室５１内に
供給すると、シリコン基板１表面に、ＳｉＣが５０ｎｍ
／ｍｉｎ程度の成膜速度でエピタキシャル成長する。本
例では、原料ガスを４０分間反応室５１内に導入してエ
ピタキシャル成長させることにより、厚さ２．０μｍの
ＳｉＣエピタキシャル層２を形成した。
供給すると、シリコン基板１表面に、ＳｉＣが５０ｎｍ
／ｍｉｎ程度の成膜速度でエピタキシャル成長する。本
例では、原料ガスを４０分間反応室５１内に導入してエ
ピタキシャル成長させることにより、厚さ２．０μｍの
ＳｉＣエピタキシャル層２を形成した。
【００２９】このようにしてＳｉＣエピタキシャル層３
を形成したら、前記反応ガス制御系によってシランガ
ス、プロパンガスの流量をそれぞれゼロにし、水素ガス
のみを流し続ける。そして、この状態を５分間続けた
ら、触媒体６２への電力供給を停止してその温度を下げ
る。次いで、水素ガスの流量もゼロにし、さらに反応室
５１内を１〜２×１０×１０-6Ｐａ程度にまで減圧し、
この状態を約５分保持して特にチャンバー内に導入した
シランおよびプロパンを排気する。その後、シリコン基
板１を前室５２を経由して大気圧の外部に取り出す。
を形成したら、前記反応ガス制御系によってシランガ
ス、プロパンガスの流量をそれぞれゼロにし、水素ガス
のみを流し続ける。そして、この状態を５分間続けた
ら、触媒体６２への電力供給を停止してその温度を下げ
る。次いで、水素ガスの流量もゼロにし、さらに反応室
５１内を１〜２×１０×１０-6Ｐａ程度にまで減圧し、
この状態を約５分保持して特にチャンバー内に導入した
シランおよびプロパンを排気する。その後、シリコン基
板１を前室５２を経由して大気圧の外部に取り出す。
【００３０】次いで、このように形成したＳｉＣエピタ
キシャル層２上にＧａＮエピタキシャル層を形成すべ
く、まず、このＳｉＣエピタキシャル層２を形成したシ
リコン基板１を洗浄し乾燥する。次いで、図２に示す触
媒ＣＶＤ装置５０により、前記ＳｉＣエピタキシャル層
２形成の場合と同様にしてこのエピタキシャル層２上
に、触媒ＣＶＤ法によってＧａＮを結晶成長させ、図１
（ｃ）に示すようにＳｉＣエピタキシャル層２表面上に
ＧａＮエピタキシャル層３を形成する。
キシャル層２上にＧａＮエピタキシャル層を形成すべ
く、まず、このＳｉＣエピタキシャル層２を形成したシ
リコン基板１を洗浄し乾燥する。次いで、図２に示す触
媒ＣＶＤ装置５０により、前記ＳｉＣエピタキシャル層
２形成の場合と同様にしてこのエピタキシャル層２上
に、触媒ＣＶＤ法によってＧａＮを結晶成長させ、図１
（ｃ）に示すようにＳｉＣエピタキシャル層２表面上に
ＧａＮエピタキシャル層３を形成する。
【００３１】すなわち、ヒータ５９により基板ホルダ５
８を介してシリコン基板１を１００℃〜８００℃程度、
本例では４００℃に加熱保持する。また、反応室５１内
に前記反応ガス制御系から水素を流し、その流量と反応
室５１内の圧力とを所定の値に制御する。反応室５１内
の圧力については０．１〜１５Ｐａ程度とし、本例では
１．０Ｐａに設定する。また、流量については９０〔Ｓ
ＣＣＭ〕とする。
８を介してシリコン基板１を１００℃〜８００℃程度、
本例では４００℃に加熱保持する。また、反応室５１内
に前記反応ガス制御系から水素を流し、その流量と反応
室５１内の圧力とを所定の値に制御する。反応室５１内
の圧力については０．１〜１５Ｐａ程度とし、本例では
１．０Ｐａに設定する。また、流量については９０〔Ｓ
ＣＣＭ〕とする。
【００３２】次いで、電源６３をオンにすることによっ
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１８００℃に設定する。そし
て、この状態で１０分間保持する。次いで、前記反応ガ
ス制御系からＴＭＧ（トリメチルガリウム）、ＮＨ3 を
導入するとともに、水素の流量を調整する。ここでは、
例えば水素の流量を２５０〔ＳＣＣＭ〕、ＴＭＧ（トリ
メチルガリウム）の流量を１．７μｍｏｌ／ｍｉｎ、Ｎ
Ｈ3 の流量を１５０〔ＳＣＣＭ〕とする。
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１８００℃に設定する。そし
て、この状態で１０分間保持する。次いで、前記反応ガ
ス制御系からＴＭＧ（トリメチルガリウム）、ＮＨ3 を
導入するとともに、水素の流量を調整する。ここでは、
例えば水素の流量を２５０〔ＳＣＣＭ〕、ＴＭＧ（トリ
メチルガリウム）の流量を１．７μｍｏｌ／ｍｉｎ、Ｎ
Ｈ3 の流量を１５０〔ＳＣＣＭ〕とする。
【００３３】このようにして原料ガスを反応室５１内に
供給すると、ＳｉＣエピタキシャル層２表面に、ＧａＮ
が１００ｎｍ／ｍｉｎ程度の成膜速度でエピタキシャル
成長する。本例では、原料ガスを４０分間反応室５１内
に導入してエピタキシャル成長させることにより、厚さ
４．０μｍのＧａＮエピタキシャル層３を形成した。
供給すると、ＳｉＣエピタキシャル層２表面に、ＧａＮ
が１００ｎｍ／ｍｉｎ程度の成膜速度でエピタキシャル
成長する。本例では、原料ガスを４０分間反応室５１内
に導入してエピタキシャル成長させることにより、厚さ
４．０μｍのＧａＮエピタキシャル層３を形成した。
【００３４】このようにしてＧａＮエピタキシャル層３
を形成したら、前記反応ガス制御系によってＴＭＧ、Ｎ
Ｈ3 ガスの流量をゼロにし、水素ガスのみを流し続け
る。そして、この状態を５分間続けたら、触媒体６２へ
の電力供給を停止してその温度を下げる。次いで、水素
ガスの流量もゼロにし、さらに反応室５１内を１〜２×
１０×１０-6Ｐａ程度にまで減圧し、この状態を約５分
保持して特にチャンバー内に導入したＴＭＧ、ＮＨ3 を
排気する。その後、シリコン基板１を前室５２を経由し
て大気圧の外部に取り出す。
を形成したら、前記反応ガス制御系によってＴＭＧ、Ｎ
Ｈ3 ガスの流量をゼロにし、水素ガスのみを流し続け
る。そして、この状態を５分間続けたら、触媒体６２へ
の電力供給を停止してその温度を下げる。次いで、水素
ガスの流量もゼロにし、さらに反応室５１内を１〜２×
１０×１０-6Ｐａ程度にまで減圧し、この状態を約５分
保持して特にチャンバー内に導入したＴＭＧ、ＮＨ3 を
排気する。その後、シリコン基板１を前室５２を経由し
て大気圧の外部に取り出す。
【００３５】このエピタキシャル層の形成方法によれ
ば、ＳｉＣエピタキシャル層２、ＧａＮエピタキシャル
層３を触媒ＣＶＤ法で形成することから、基板自体の加
熱温度を例えば８００℃以下の低温にしてこれらエピタ
キシャル層２、３を形成することができ、したがってこ
れらエピタキシャル層２、３の形成以前に、シリコン基
板１上に作製する各種構成要素の形成材料の種類などに
ついて制限を受けることが少なくなる。
ば、ＳｉＣエピタキシャル層２、ＧａＮエピタキシャル
層３を触媒ＣＶＤ法で形成することから、基板自体の加
熱温度を例えば８００℃以下の低温にしてこれらエピタ
キシャル層２、３を形成することができ、したがってこ
れらエピタキシャル層２、３の形成以前に、シリコン基
板１上に作製する各種構成要素の形成材料の種類などに
ついて制限を受けることが少なくなる。
【００３６】また、得られたＳｉＣエピタキシャル層２
がＧａＮエピタキシャル層３のバリアとして、またバッ
ファ層として機能し、さらにＳｉＣエピタキシャル層２
中のＳｉはＧａＮエピタキシャル層３におけるドーパン
トとなる。また、特にＧａＮを比較的低温でエピタキシ
ャル成長させることができることから、得られるＧａＮ
エピタキシャル層３に大きな熱歪が発生することを防止
することができる。また、触媒ＣＶＤ法では原料ガスを
触媒体６２で加熱し活性化させるため、この触媒体６２
での加熱を原料ガスが十分に活性化する高温とすること
で、その反応効率を高めることができ、したがって製造
コストの増大を抑えることができる。
がＧａＮエピタキシャル層３のバリアとして、またバッ
ファ層として機能し、さらにＳｉＣエピタキシャル層２
中のＳｉはＧａＮエピタキシャル層３におけるドーパン
トとなる。また、特にＧａＮを比較的低温でエピタキシ
ャル成長させることができることから、得られるＧａＮ
エピタキシャル層３に大きな熱歪が発生することを防止
することができる。また、触媒ＣＶＤ法では原料ガスを
触媒体６２で加熱し活性化させるため、この触媒体６２
での加熱を原料ガスが十分に活性化する高温とすること
で、その反応効率を高めることができ、したがって製造
コストの増大を抑えることができる。
【００３７】
【発明の効果】以上説明したように本発明のエピタキシ
ャル層の形成方法は、基板自体の加熱温度を低温にする
ことが可能な触媒ＣＶＤ法で各エピタキシャル層を形成
する方法であるから、得られるエピタキシャル層（特に
ＧａＮエピタキシャル層）と基板との間に大きな熱歪が
発生するのを防止して良好なＳｉＣエピタキシャル層、
ＧａＮエピタキシャル層を形成することができる。
ャル層の形成方法は、基板自体の加熱温度を低温にする
ことが可能な触媒ＣＶＤ法で各エピタキシャル層を形成
する方法であるから、得られるエピタキシャル層（特に
ＧａＮエピタキシャル層）と基板との間に大きな熱歪が
発生するのを防止して良好なＳｉＣエピタキシャル層、
ＧａＮエピタキシャル層を形成することができる。
【００３８】また、触媒ＣＶＤ法では原料ガスを触媒体
で加熱し活性化させるため、この触媒体での加熱を原料
ガスが十分に活性化する高温とすることでその反応効率
を高めることができ、したがって反応効率が低いことに
起因して製造コストが増大するのを抑えることができ
る。
で加熱し活性化させるため、この触媒体での加熱を原料
ガスが十分に活性化する高温とすることでその反応効率
を高めることができ、したがって反応効率が低いことに
起因して製造コストが増大するのを抑えることができ
る。
【００３９】また、同一のシリコン基板上にＳｉＣエピ
タキシャル層、ＧａＮエピタキシャル層を形成すること
から、例えばシリコン基板にシリコン製の半導体素子
（素子単体、ＩＣ）を形成し、ＳｉＣエピタキシャル層
にＳｉＣ製の半導体素子（ＬＥＤ、ＩＣ）を形成し、Ｇ
ａＮエピタキシャル層にＧａＮ製の半導体素子（ＬＥ
Ｄ、ＬＤ、ＩＣ）を形成することにより、複合した半導
体装置を形成することができ、その場合に同一基板上に
形成することで小型化、高集積化を図ることができると
ともに、電気配線の高密度化を図ることができる。さら
に、このように同一基板上に各半導体素子を形成するこ
とで、半導体素子間の信号の授受を電気でなく光で行う
ことも可能になる。
タキシャル層、ＧａＮエピタキシャル層を形成すること
から、例えばシリコン基板にシリコン製の半導体素子
（素子単体、ＩＣ）を形成し、ＳｉＣエピタキシャル層
にＳｉＣ製の半導体素子（ＬＥＤ、ＩＣ）を形成し、Ｇ
ａＮエピタキシャル層にＧａＮ製の半導体素子（ＬＥ
Ｄ、ＬＤ、ＩＣ）を形成することにより、複合した半導
体装置を形成することができ、その場合に同一基板上に
形成することで小型化、高集積化を図ることができると
ともに、電気配線の高密度化を図ることができる。さら
に、このように同一基板上に各半導体素子を形成するこ
とで、半導体素子間の信号の授受を電気でなく光で行う
ことも可能になる。
【図１】（ａ）〜（ｃ）は本発明のエピタキシャル層の
形成方法の一実施形態例を工程順に説明するための要部
側断面図である。
形成方法の一実施形態例を工程順に説明するための要部
側断面図である。
【図２】本発明に用いられる触媒ＣＶＤ装置の概略構成
図である。
図である。
１…シリコン基板、２…ＳｉＣエピタキシャル層、３…
ＧａＮエピタキシャル層
ＧａＮエピタキシャル層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山中 英雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐藤 勇一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K030 AA06 AA09 AA11 AA13 AA17 BA08 BA37 BA38 BB02 BB13 CA04 FA10 FA17 LA12 LA18 5F041 AA40 CA33 CA40 CA67 5F045 AA03 AA06 AC01 AC07 AC08 AC12 AD06 AD07 AD08 AD09 AD10 AD11 AD12 AE19 AE21 AE23 AF03 BB12 CA10 CA12 CB01 DA63 DP05 DQ10 EF03 EF18 EK07 HA22 5F052 KA05
Claims (1)
- 【請求項１】 シリコン基板上に触媒ＣＶＤ法で炭化ケ
イ素を結晶成長させてＳｉＣエピタキシャル層を形成
し、得られたＳｉＣエピタキシャル層上に触媒ＣＶＤ法
で窒化ガリウムを結晶成長させてＧａＮエピタキシャル
層を形成することを特徴とするエピタキシャル層の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21324499A JP2001044124A (ja) | 1999-07-28 | 1999-07-28 | エピタキシャル層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21324499A JP2001044124A (ja) | 1999-07-28 | 1999-07-28 | エピタキシャル層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044124A true JP2001044124A (ja) | 2001-02-16 |
Family
ID=16635910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21324499A Pending JP2001044124A (ja) | 1999-07-28 | 1999-07-28 | エピタキシャル層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044124A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7393763B2 (en) | 2002-11-25 | 2008-07-01 | Osaka Prefecture | Manufacturing method of monocrystalline gallium nitride localized substrate |
| US7825432B2 (en) | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
| US8362503B2 (en) | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| WO2016129685A1 (ja) * | 2015-02-12 | 2016-08-18 | 新日鐵住金株式会社 | 炭化珪素のエピタキシャル成長方法 |
-
1999
- 1999-07-28 JP JP21324499A patent/JP2001044124A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7393763B2 (en) | 2002-11-25 | 2008-07-01 | Osaka Prefecture | Manufacturing method of monocrystalline gallium nitride localized substrate |
| CN100401460C (zh) * | 2002-11-25 | 2008-07-09 | 大阪府 | 局部存在有单晶氮化镓的基底及其制备方法 |
| US7825432B2 (en) | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
| US8324005B2 (en) | 2007-03-09 | 2012-12-04 | Cree, Inc. | Methods of fabricating nitride semiconductor structures with interlayer structures |
| US8362503B2 (en) | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| US9054017B2 (en) | 2007-03-09 | 2015-06-09 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures |
| WO2016129685A1 (ja) * | 2015-02-12 | 2016-08-18 | 新日鐵住金株式会社 | 炭化珪素のエピタキシャル成長方法 |
| CN107075728A (zh) * | 2015-02-12 | 2017-08-18 | 新日铁住金株式会社 | 碳化硅的外延生长方法 |
| JPWO2016129685A1 (ja) * | 2015-02-12 | 2017-10-19 | 新日鐵住金株式会社 | 炭化珪素のエピタキシャル成長方法 |
| EP3257974A4 (en) * | 2015-02-12 | 2018-08-15 | Showa Denko K.K. | Epitaxial growth method for silicon carbide |
| US10435813B2 (en) | 2015-02-12 | 2019-10-08 | Showa Denko K.K. | Epitaxial growth method for silicon carbide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364991B2 (en) | Buffer-layer treatment of MOCVD-grown nitride structures | |
| US8138069B2 (en) | Substrate pretreatment for subsequent high temperature group III depositions | |
| US20110244663A1 (en) | Forming a compound-nitride structure that includes a nucleation layer | |
| JP5697246B2 (ja) | エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法 | |
| JP2012525718A (ja) | ＨＶＰＥにおいてその場プレ−ＧａＮ堆積層を形成する方法 | |
| TW201101531A (en) | MOCVD single chamber split process for LED manufacturing | |
| TW201106502A (en) | Cluster tool for LEDs | |
| EP1184489B1 (en) | Impurity doping method for semiconductor as well as system therefor and semiconductor materials prepared thereby | |
| JP3726252B2 (ja) | 紫外発光素子およびＩｎＡｌＧａＮ発光層の製造方法 | |
| US20120227667A1 (en) | Substrate carrier with multiple emissivity coefficients for thin film processing | |
| JP2001044124A (ja) | エピタキシャル層の形成方法 | |
| JP3587946B2 (ja) | プラズマｃｖｄ装置 | |
| JP2000269142A (ja) | 窒化ガリウムエピタキシャル層の形成方法及び発光素子 | |
| JPH1174202A (ja) | 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体の気相成長装置並びに窒化ガリウム系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 | |
| JP4196498B2 (ja) | エピタキシャル層の形成方法 | |
| JP2004104056A (ja) | 窒化ガリウム系半導体発光素子 | |
| JP2704223B2 (ja) | 半導体素子 | |
| JPWO2014136416A1 (ja) | 半導体装置の製造方法及びｉｉｉ−ｖ族半導体の結晶成長方法 | |
| KR101481540B1 (ko) | 화학기상 증착장치 | |
| JP4009043B2 (ja) | ｐ型ＩＩＩ族窒化物半導体の製造方法 | |
| JP4609334B2 (ja) | 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子 | |
| JP3376849B2 (ja) | 半導体薄膜の製造方法 | |
| JP2003173975A (ja) | 反応管のベーキング方法及び気相成長装置 | |
| JPH08264459A (ja) | 化学ビーム堆積方法並びに化学ビーム堆積装置 | |
| JPH0626187B2 (ja) | 半導体結晶の製造装置 |