JP4196498B2 - エピタキシャル層の形成方法 - Google Patents

エピタキシャル層の形成方法 Download PDF

Info

Publication number
JP4196498B2
JP4196498B2 JP28752299A JP28752299A JP4196498B2 JP 4196498 B2 JP4196498 B2 JP 4196498B2 JP 28752299 A JP28752299 A JP 28752299A JP 28752299 A JP28752299 A JP 28752299A JP 4196498 B2 JP4196498 B2 JP 4196498B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
silicon
substrate
mask
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28752299A
Other languages
English (en)
Other versions
JP2001102315A (ja
Inventor
肇 矢木
久良 矢元
英雄 山中
勇一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28752299A priority Critical patent/JP4196498B2/ja
Publication of JP2001102315A publication Critical patent/JP2001102315A/ja
Application granted granted Critical
Publication of JP4196498B2 publication Critical patent/JP4196498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、シリコンエピタキシャル層と窒化ガリウムのようなIII族元素の窒素化合物のエピタキシャル層とを同一の基板上に形成するエピタキシャル層の形成方法に関する。
【0002】
【従来の技術】
一般に、半導体装置と呼ばれるものには、ダイオードや各種のトランジスタ等の半導体素子、さらには発光ダイオード(LED)や半導体レーザ(LD)等の発光素子など、種々のものがある。
【0003】
このような半導体装置として例えば半導体素子を形成するには、通常はシリコンウエハに直接素子を形成するが、他に、シリコン基板やサファイヤ基板等にシリコンのエピタキシャル層を作製し、このシリコンエピタキシャル層に素子を形成する方法も用いられている。
【0004】
シリコンのエピタキシャル成長法としては、CVD法が一般に用いられている。このCVD法では、シリコン基板やサファイヤ基板を約700〜1200℃の温度に加熱し、水素雰囲気、100〜760Torrのもとで、シラン、ジクロルシラン、トリクロルシラン、四塩化シリコンなどを原料ガスとしてこれらを反応分解させ、基板上にシリコンエピタキシャル層を形成している。
【0005】
また、発光素子として、従来より高輝度青色LED(発光ダイオード)の提供が望まれていたが、近年、このような高輝度青色LED(発光ダイオード)に用いられる発光層(活性層)、すなわちPN接合層の結晶材料として、窒化ガリウム(以下、GaNと記す)が注目されている。
【0006】
このようなGaNの単結晶としてそのエピタキシャル層(ただし、GaNのエピタキシャル層は結晶欠陥が多いのが一般的であり、本発明においても「GaNエピタキシャル層」は結晶欠陥が多いものを含んだ意味で用いている。)を形成するには、通常、結晶基板としてサファイヤ(Al2 3 )基板や、スピネル(MgAl2 4 )基板を用い、これにMOCVD法(Metal Organic Chemical Vapor Deposition )でエピタキシャル成長させている。
【0007】
ところで、近年では、いずれの半導体装置においても、その小型化、高集積化を図るべく、当然モノリシック化された装置が望まれている。例えば、発光素子とこれを駆動させあるいはその制御を行う半導体素子とについても、小型化、高集積化を図るべく、これらを同一結晶層上に形成してモノリシック化したものの提供が望まれているのである。
【0008】
【発明が解決しようとする課題】
しかしながら、従来では、シリコンエピタキシャル層と窒化ガリウムのようなIII族元素の窒素化合物(以下、III族窒素化合物と記す)のエピタキシャル層とを同一の基板上に形成する方法が確立しておらず、したがって、前述したような発光素子と半導体素子とを一体化させた半導体装置を得るには、例えば個々のチップ(素子)をセラミックス基板上に搭載させ、金属配線(電気配線)によって素子間を接続するといった方法が採られている。
ところが、このようにして得られた半導体装置では、チップ間における位置精度が悪く、また電気配線の高密度化が困難であるといった問題がある。
【0009】
また、半導体製造技術においては、低コスト化や生産性向上の要求がますます強くなってきており、そのプロセスにおいても工程の簡略化やその削減が望まれている。
このような背景から、前述したシリコン層やGaN層についても、これをエピタキシャル成長させた後パターニングするのでなく、エピタキシャル成長させる際にこれを選択成長させ、シリコン層やGaN層のパターニング工程を無くすことが考えられている。
【0010】
具体的には、シリコンやIII族窒素化合物をエピタキシャル成長させる場合、基板上に酸化シリコン等で開口部を有するマスクを形成しておく。そして、原料ガス中に塩化水素ガスを混入させ、熱CVD法等によって気相反応を行わせることにより、前記マスクの開口部内にて露出する基板表面上にのみ選択的にエピタキシャル成長させ、シリコン酸化膜上へのポリシリコン膜やIII族窒素化合物膜の堆積を防ぐようにする。これは、原料ガス中に混入した塩化水素ガスが活性化してシリコン酸化膜表面をエッチングすることにより、このシリコン酸化膜表面へのシリコンやIII族窒素化合物の堆積が抑えられているからであると考えられている。
【0011】
しかしながら、前述したような原料ガス中に塩化水素ガスを混入させる方法では、塩化水素が分解して形成される塩素が反応室内を汚染することから処理装置のメンテナンス(クリーニング)に時間がかかるといった不都合が生じる。
【0012】
また、このような塩化水素ガスを混入させる方法では、原料ガスを化学反応させるエネルギー、および生成したシリコンあるいはIII族窒素化合物を基板表面上にエピタキシャル成長(単結晶成長)させるエネルギーが、全て基板ホルダ(サセプタ)に設けられたヒータから基板を介して熱エネルギーの形で供給されるので、ヒータによる基板の加熱温度、すなわちエピタキシー温度を約700℃から大幅に低下させることができず、これにより基板やこの基板上に形成された構成要素の材料の選択性に大きな制限が加えられるといった不満がある。
【0013】
また、特にGaNエピタキシャル層の形成方法では、サファイヤ基板と得られるエピタキシャル層との間で、その熱膨張係数がサファイヤ基板;7.5×10-6/°K、GaN(a軸);5.59×10-6/°Kと大きく異なることから、この熱膨張係数の差により、基板とエピタキシャル層との間に大きな熱歪が発生してしまう。すなわち、GaNエピタキシャル層の形成は通常約1000℃、少なくとも900℃の高温で行うことから、このようにして得られたサファイヤ基板上のGaNエピタキシャル層を室温に戻すと、前記の熱膨張係数の差により、基板とエピタキシャル層との間に大きな熱歪が発生してしまうのである。
【0014】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、処理装置のメンテンナスを容易にすることのでき、また、シリコンおよびIII族窒素化合物を選択的に結晶成長させるにあたり、これらエピタキシャル層を低温で形成することができ、これにより得られるIII族窒素化合物エピタキシャル層と基板との間に大きな熱歪が発生するのを防止することができるエピタキシャル層の形成方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明のエピタキシャル層の形成方法では、基板上に、該基板表面を露出させる開口部を有した第1のマスクを形成し、その後、該第1のマスクの開口部内にて露出した前記基板表面上に、触媒CVD法により選択的にシリコンを結晶成長させてシリコンエピタキシャル層を形成する工程と、前記基板上に、該基板表面を露出させる開口部を有した第2のマスクを形成し、その後、該第2のマスクの開口部内にて露出した前記基板表面上に、触媒CVD法により選択的にIII族窒素化合物を結晶成長させてIII族窒素化合物エピタキシャル層を形成する工程と、を備えたことを前記課題の解決手段とした。
【0016】
このエピタキシャル層の形成方法によれば、例えば第1のマスク、第2のマスクを酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種から形成し、また、触媒CVD法を行う際の原料ガスとして水素を用いれば、触媒体で熱分解されて活性化し、高エネルギーを持つ水素原子または水素原子の集団が有する選択的エッチング作用により、マスク上にはシリコンあるいはIII族窒素化合物の堆積がある時間起こらず、一方基板上にはシリコン、III族窒素化合物が選択的に結晶成長する。
【0017】
また、触媒CVD法では、原料ガスを化学反応させるエネルギーについては基本的に触媒体によって供給し、基板での必要なエネルギーは生成したシリコンあるいはIII族窒素化合物を基板表面上にエピタキシャル成長(単結晶成長)させる分、すなわちシリコンやIII族窒素化合物の原子(分子)が基板の結晶方位に沿って整列するのに必要な分だけであるため、この基板自体の加熱温度を例えば200〜600℃程度の低温にすることが可能になる。
したがって、特にIII族窒素化合物を比較的低温でエピタキシャル成長させることができることから、得られるIII族窒素化合物エピタキシャル層と基板との間に大きな熱歪が発生することが防止される。
【0018】
【発明の実施の形態】
以下、本発明を詳しく説明する。
図1は、本発明におけるエピタキシャル層の形成方法の一実施形態例を説明するための図である。
【0019】
同一基板上にSiと、III族窒素化合物としてGaNとをそれぞれエピタキシャル成長(結晶成長)させるには、まず、図1(a)に示すようにエピタキシャル成長させるための面として例えば結晶方位(0001)の面を有する、厚さ約0.5mmのサファイヤ基板1を用意する。
【0020】
次に、シリコンエピタキシャル層を選択的に形成すべく、図1(a)に示したようにサファイヤ基板1の前記(0001)面上に第1のマスク2を形成する。この第1のマスク2としては、酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種からなる膜が用いられ、本例においては酸化シリコン膜が用いられる。また、この酸化シリコン膜からなる第1のマスク2を形成するには、酸化シリコン膜をCVD法等によってサファイヤ基板1上に形成し、続いて公知のリソグラフィー技術、エッチング技術によってこれをパターニングし、サファイヤ基板1の所定箇所、すなわちシリコンエピタキシャル層の形成領域を露出させた開口部3を形成することによって得る。
【0021】
次いで、このようにして第1のマスク2を形成したサファイヤ基板1を混酸(硫酸+リン酸)で洗浄し、続いて純水で洗浄し乾燥する。
次いで、図2に示す触媒CVD装置50により、触媒CVD法によって前記(0001)面にシリコンを結晶成長させ、図1(b)に示すようにサファイヤ基板1表面上の開口部3内にシリコンエピタキシャル層4を選択的に形成する。
【0022】
ここで、図2に示した触媒CVD装置50についてその概略構成を説明すると、この触媒CVD装置50は、被処理体の処理を行う反応室51と、これに通じる前室52とを備えて構成されたもので、反応室51にはターボ分子ポンプ53、ロータリーポンプ54がこの順に接続され、同様に前室52にもターボ分子ポンプ55、ロータリーポンプ56がこの順に接続されている。
【0023】
反応室51には、反応ガス制御系(図示略)を介して堆積用原料ガス供給源(図示略)に接続した原料ガス配管57が設けられており、この原料ガス配管57から反応室51内に堆積用原料ガスが供給されるようになっている。また、反応室51内においては、その上部に被処理体となるサファイヤ基板1をセットするための基板ホルダ(サセプタ)58が設けられており、この基板ホルダ58にはヒータ59、熱電対60が設けられている。
【0024】
このような構成のもとに基板ホルダ58では、ヒータ59によって基板ホルダ58を介して試料を加熱できるようになっており、また熱電対60によって基板ホルダ58の温度を検知してヒータ59による加熱の度合いを制御できるようになっている。なお、前記基板ホルダ58としては、例えばSiCコートグラファイトサセプタが用いられる。
【0025】
この基板ホルダ58の下方にはシャッター61が配設されており、さらにその下方には触媒体62が配設されている。触媒体62は、例えばタングステン細線をコイル状に巻回したフィラメントからなるもので、反応室51の外に配置された電源63に接続され、これから電力が供給されることによって1600〜1800℃程度にまで加熱保持されるようになっている。また、この触媒体62は、前記原料ガス配管58の反応室51内における原料ガス供給口(図示略)の上方に配置されたもので、原料ガス配管58から供給された堆積用原料ガスを加熱してこれを分解、活性化させるようになっている。
【0026】
なお、原料ガス配管57が接続する反応ガス制御系は、SiH4 、H2 、TMG(トリメチルガリウム)、NH3 の各ガス供給源がそれぞれ配管で反応室51と排気ポンプ(図示略)とに接続されて構成されたもので、各反応ガスの配管中にマスフローコントローラ(MFC)(図示略)と調整弁(図示略)とが設けられ、これにより反応室51内へのガスの供給とその停止や、その流量が制御されるようになっている。
【0027】
このような構成の触媒CVD装置50により、前述したようにサファイヤ基板1表面上にシリコンエピタキシャル層4を選択的に形成するには、図1(a)に示した状態の、第1のマスク2を形成したサファイヤ基板1を、触媒CVD装置50の前室52を経由して基板ホルダ58にセットする。
【0028】
次に、ターボ分子ポンプ55、ロータリーポンプ56を作動させて反応室51内を1〜2×10-6Pa程度にまで減圧し、この状態を約5分保持して特に反応室51内に持ち込まれた水分や酸素を排気する。
【0029】
次いで、ヒータ59により基板ホルダ58を介してサファイヤ基板1を200℃〜600℃程度、本例では200℃に加熱保持する。また、反応室51内に前記反応ガス制御系から水素を流し、その流量と反応室51内の圧力とを所定の値に制御する。反応室51内の圧力については0.1〜15Pa程度とし、本例では1.0Paに設定する。
【0030】
次いで、電源63をオンにすることによって触媒体62に通電し、その温度を1600〜1800℃程度に上げる。本例では1800℃に設定する。そして、この状態で10分間保持する。
【0031】
次いで、前記反応ガス制御系からシラン(SiH4 )についてもこれを反応室51内に導入する。すなわち、本例では、水素流量を120sccmとし、SiH4 流量を9sccm(100%シラン)とすることによって原料ガスを反応室51内に供給する。
【0032】
このようにして原料ガスを反応室51内に供給すると、開口部3内にて露出したサファイヤ基板1表面に、シリコンが60nm/min程度の成膜速度でエピタキシャル成長する。本例では、原料ガスを20分間反応室51内に導入してエピタキシャル成長させることにより、厚さ1.2μmのシリコンエピタキシャル層4を形成した。
【0033】
また、第1のマスク2上においては、触媒体62によって活性化された水素原子が該マスク2の表面をエッチングすることから、ある時間内ではこの表面にシリコンが堆積することがなく、したがって前記シリコンエピタキシャル層4はサファイヤ基板1表面上に選択的に形成されたものとなる。なお、高温形成したシリコン酸化膜の、触媒CVD法によるエッチング速度を調べたところ、200℃において1.5〜2.0〔nm/20分〕程度であることが確認された。
【0034】
ここで、前述の、「第1のマスク2上においては、ある時間内ではこの表面にシリコンが堆積することがない」とした意味は、反応室51内にある異物や原料ガス中の異物、また反応生成物であるシリコンなどが第1のマスク2表面に付着すると、これを核にして第1のマスク2表面にシリコンが成長することがあるからであり、「このような核となる異物等の第1のマスク2表面への付着が起こる時間内においては、該マスク2表面にシリコンが堆積することがない」との意味である。
なお、具体的に核となる異物等の第1のマスク2表面への付着が起こる時間については、処理条件等によって異なるものの、本例の条件では、20分間の処理を行っても第1のマスク2表面へのシリコンの堆積が見られず、したがって20分以上であると推測される。
【0035】
このようにしてシリコンを選択的にエピタキシャル成長させたら、前記反応ガス制御系によってSiH4 ガスの流量をゼロにし、水素ガスのみを流し続ける。そして、この状態を5分間続けたら、触媒体62への電力供給を停止してその温度を下げる。次いで、水素ガスの流量もゼロにし、さらに反応室51内を1〜2×10×10-6Pa程度にまで減圧し、この状態を約5分保持して特にチャンバー内に導入したSiH4 を排気する。
その後、サファイヤ基板1を前室52を経由して大気圧の外部に取り出す。
【0036】
次いで、このようにシリコンエピタキシャル層4を形成したサファイヤ基板1上に、今度はGaNエピタキシャル層を選択的に形成すべく、図1(c)に示したように第1のマスク2とシリコンエピタキシャル層4を覆ってサファイヤ基板1の前記(0001)面上に第2のマスク5を形成する。この第2のマスク5としても、酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種からなる膜が用いられ、本例においては窒化シリコン膜が用いられる。また、この窒化シリコン膜からなる第2のマスク5を形成するには、第1のマスク2の場合と同様に窒化シリコン膜をCVD法等によってサファイヤ基板1上に形成し、続いて公知のリソグラフィー技術、エッチング技術によってこれをパターニングするとともに前記第1のマスク2をもエッチングし、サファイヤ基板1の所定箇所、すなわちGaNエピタキシャル層の形成領域を露出させた開口部6を形成することによって得る。
【0037】
次いで、このようにして第2のマスク5を形成したサファイヤ基板1を混酸(硫酸+リン酸)で洗浄し、続いて純水で洗浄し乾燥する。
次いで、図2に示す触媒CVD装置50により、前記シリコンエピタキシャル層4形成の場合と同様にして触媒CVD法で前記(0001)面にGaNを結晶成長させ、図1(d)に示すようにサファイヤ基板1表面上の開口部6内にGaNエピタキシャル層7を選択的に形成する。
【0038】
ここで、GaNエピタキシャル層7形成の際の反応室51内への原料ガスの供給については、例えば水素の流量を250sccm、TMG(トリメチルガリウム)の流量を1.7μmol/min、NH3 の流量を150sccmとする。
【0039】
このようにして原料ガスを反応室51内に供給すると、開口部3内にて露出したサファイヤ基板1表面に、GaNが100nm/min程度の成膜速度でエピタキシャル成長する。本例では、原料ガスを12分間反応室51内に導入してエピタキシャル成長させることにより、厚さ1.2μmのGaNエピタキシャル層7を形成した。
【0040】
また、第2のマスク5上においては、触媒体62によって活性化された水素原子が該マスク5の表面をエッチングすることから、ある時間内ではこの表面にGaNが堆積することがなく、したがって前記GaNエピタキシャル層7はサファイヤ基板1表面上に選択的に形成されたものとなる。
【0041】
このようなエピタキシャル層の形成方法にあっては、第1のマスク2、第2のマスク5を酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種から形成し、また、触媒CVD法を行う際の原料ガスとして水素を用いているので、触媒体62で熱分解されて活性化し、高エネルギーを持つ水素原子または水素原子の集団が有する選択的エッチング作用により、マスク2(5)上にシリコンあるいはGaNの堆積をある時間起こさせることなく、基板1上にのみシリコン、GaNを選択的に結晶成長させて、シリコンエピタキシャル層4、GaNエピタキシャル層7を形成することができる。
【0042】
また、触媒CVD法で原料ガスを活性化させるため、サファイヤ基板1を介して供給するエネルギーを少なくすることができ、これによりサファイヤ基板1の温度を例えば200℃といった低温にすることができる。
したがって、特にGaNを比較的低温でエピタキシャル成長させることができることにより、得られるGaNエピタキシャル層7とサファイヤ基板1との間に大きな熱歪が発生するのを防止することができる。
【0043】
なお、前記例ではエピタキシャル層としてシリコンエピタキシャル層4とGaNエピタキシャル層7とを形成したが、特にシリコンエピタキシャル層4については、これの形成の際にシラン(SiH4 )、水素と共に原料ガスとしてゲルマニウム源であるゲルマン(GeH4 )を供給し、Ge含有シリコンエピタキシャル層としてもよく、その場合に、Ge(ゲルマニウム)の含有量を1〜10at%の範囲とするのが好ましい。
【0044】
また、前記実施形態例においては、基板1としてサファイヤ基板を用いているが、本発明はこれに限定されることなく、例えばスピネルや、GaN結晶、SiC単結晶、SiCエピタキシャル層、AlNエピタキシャル層などを用いることができ、これらに対しても、基板温度約100〜800℃といった低温で、シリコンエピタキシャル層4、GaNエピタキシャル層7をそれぞれ選択的に形成することができる。
また、前記例では原料ガスの一つとして水素とを用いたが、これに代えて塩化水素(HCl)や塩素(Cl2 )、臭化水素(HBr)や臭素(Br2 )を用いることもできる。
さらに、III族窒素化合物としては、この実施形態例において例示したGaNの他にも、窒化ガリウムインジウム(GaInN)、窒化アルミニウム(AlN)、窒化インジウム(InN)等が挙げられ、それぞれ公知の原料ガスを用いた触媒CVD法にてエピタキシャル成長させることができる。
【0045】
【発明の効果】
以上説明したように本発明のエピタキシャル層の形成方法は、触媒CVD法によりシリコン、III族窒素化合物をそれぞれ選択的に結晶成長させてシリコンエピタキシャル層、III族窒素化合物エピタキシャル層をそれぞれ得る方法であるから、例えば第1のマスク、第2のマスクを酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種から形成し、また、触媒CVD法を行う際の原料ガスとして水素を用いれば、触媒体で熱分解されて活性化し、高エネルギーを持つ水素原子または水素原子の集団が有する選択的エッチング作用により、マスク上にシリコンあるいはIII族窒素化合物の堆積をある時間起こさせず、基板上にシリコン、III族窒素化合物を選択的に結晶成長させることができる。
【0046】
また、触媒CVD法では原料ガスを触媒体で加熱し活性化させるため、この触媒体での加熱を原料ガスが十分に活性化する高温とすることでその反応効率を高めることができ、したがって反応効率が低いことに起因して製造コストが増大するのを抑えることができる。
また、比較的低温でIII族窒素化合物をエピタキシャル成長させることができることから、得られるIII族窒素化合物エピタキシャル層と基板との間に大きな熱歪が発生するのを防止して良好なIII族窒素化合物エピタキシャル層を得ることができる。
【0047】
さらに、このように同一基板上にシリコンエピタキシャル層とIII族窒素化合物エピタキシャル層とを形成するので、例えばIII族窒素化合物エピタキシャル層に発光素子を形成し、シリコンエピタキシャル層に前記発光素子を駆動しあるいはその制御を行うための半導体素子を形成することにより、モノリシック化されこれにより小型化、高集積化が進められた半導体装置を作製することができる。そして、このように同一基板上に発光素子と半導体素子とを形成すれば、素子(チップ)間の位置精度を良好にすることができ、しかも電気配線の高密度化を図ることができる。
【図面の簡単な説明】
【図1】(a)〜(d)は本発明のエピタキシャル層の形成方法の一実施形態例を工程順に説明するための要部側断面図である。
【図2】本発明に用いられる触媒CVD装置の概略構成図である。
【符号の説明】
1…サファイヤ基板、2…第1のマスク、3…開口部、4…シリコンエピタキシャル層、5…第2のマスク、6…開口部、7…GaNエピタキシャル層

Claims (4)

  1. 基板上に、該基板表面を露出させる開口部を有した第1のマスクを形成し、その後、該第1のマスクの開口部内にて露出した前記基板表面上に、触媒CVD法により選択的にシリコンを結晶成長させてシリコンエピタキシャル層を形成する工程と、
    前記基板上に、該基板表面を露出させる開口部を有した第2のマスクを形成し、その後、該第2のマスクの開口部内にて露出した前記基板表面上に、触媒CVD法により選択的にIII族元素の窒素化合物を結晶成長させてIII族元素の窒素化合物エピタキシャル層を形成する工程と、を備えてなる
    ことを特徴とするエピタキシャル層の形成方法。
  2. 前記第1のマスク、第2のマスクが、いずれも酸化シリコン、窒化シリコン、酸化窒化シリコンのうちの少なくとも一種からなることを特徴とする請求項1記載のエピタキシャル層の形成方法。
  3. 前記基板がサファイヤあるいはスピネルからなることを特徴とする請求項1記載のエピタキシャル層の形成方法。
  4. 前記触媒CVD法を行う際の原料ガスとして、水素を用いることを特徴とする請求項1記載のエピタキシャル層の形成方法。
JP28752299A 1999-07-28 1999-10-08 エピタキシャル層の形成方法 Expired - Fee Related JP4196498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28752299A JP4196498B2 (ja) 1999-07-28 1999-10-08 エピタキシャル層の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21324399 1999-07-28
JP11-213243 1999-07-28
JP28752299A JP4196498B2 (ja) 1999-07-28 1999-10-08 エピタキシャル層の形成方法

Publications (2)

Publication Number Publication Date
JP2001102315A JP2001102315A (ja) 2001-04-13
JP4196498B2 true JP4196498B2 (ja) 2008-12-17

Family

ID=26519684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28752299A Expired - Fee Related JP4196498B2 (ja) 1999-07-28 1999-10-08 エピタキシャル層の形成方法

Country Status (1)

Country Link
JP (1) JP4196498B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
CN106229389B (zh) * 2016-08-04 2018-06-19 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上制备发光二极管的方法
JP6953234B2 (ja) * 2017-08-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001102315A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US8853086B2 (en) Methods for pretreatment of group III-nitride depositions
US20100279020A1 (en) METHOD OF FORMING IN-SITU PRE-GaN DEPOSITION LAYER IN HVPE
US8138069B2 (en) Substrate pretreatment for subsequent high temperature group III depositions
KR20120009504A (ko) Led 제조를 위한 금속유기화학기상증착 단일 챔버 분할 프로세스
KR20130046333A (ko) 핵생성 층을 포함하는 질화물 화합물 구조물의 형성
JP3279528B2 (ja) 窒化物系iii−v族化合物半導体の製造方法
JPH03252175A (ja) 窒化ガリウム系化合物半導体発光素子
JP4333377B2 (ja) GaN単結晶基板およびその製造方法ならびに発光デバイス
JP2005064204A (ja) III族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム(GaN)基板の製造方法
JP3895410B2 (ja) Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
JP4196498B2 (ja) エピタキシャル層の形成方法
JPH079999B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000269142A (ja) 窒化ガリウムエピタキシャル層の形成方法及び発光素子
JP2001274093A (ja) 半導体基材及びその製造方法
JPH1174202A (ja) 窒化ガリウム系iii−v族化合物半導体の気相成長装置並びに窒化ガリウム系iii−v族化合物半導体装置及びその製造方法
JP4816079B2 (ja) Ga含有窒化物半導体の製造方法
JP2004296640A (ja) GaN系半導体層の成長方法およびそれを用いた半導体基板の製造方法、半導体装置の製造方法
JP3779831B2 (ja) 窒化物系iii−v族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
US7943492B2 (en) Method of forming nitride film and nitride structure
JP3587946B2 (ja) プラズマcvd装置
EP3799110A1 (en) Group iii nitride semiconductor substrate and method of producing same
JPH111396A (ja) 窒化物系化合物半導体の製造方法
JP2001044124A (ja) エピタキシャル層の形成方法
JP2004104056A (ja) 窒化ガリウム系半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees