JP2002505519A - マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 - Google Patents

マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体

Info

Publication number
JP2002505519A
JP2002505519A JP2000533892A JP2000533892A JP2002505519A JP 2002505519 A JP2002505519 A JP 2002505519A JP 2000533892 A JP2000533892 A JP 2000533892A JP 2000533892 A JP2000533892 A JP 2000533892A JP 2002505519 A JP2002505519 A JP 2002505519A
Authority
JP
Japan
Prior art keywords
gallium nitride
nitride layer
layer
growing
underlying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000533892A
Other languages
English (en)
Inventor
デイヴィス，ロバート・エフ
ナム，オク‐ヒョン
ゼレヴァ，ツヴェタンカ
ブレムザー，マイケル・ディー
Original Assignee
ノース・キャロライナ・ステイト・ユニヴァーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/031,843 external-priority patent/US6608327B1/en
Priority claimed from US09/032,190 external-priority patent/US6051849A/en
Application filed by ノース・キャロライナ・ステイト・ユニヴァーシティ filed Critical ノース・キャロライナ・ステイト・ユニヴァーシティ
Publication of JP2002505519A publication Critical patent/JP2002505519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 第１の開口部のアレイを中に含む第１のマスク（１０６）を用いて基底の窒化ガリウム層（１０４）をマスクし、基底の窒化ガリウム層（１０４）を第１の開口部のアレイを通って第１のマスク上に成長させて、第１の過度成長した窒化ガリウムの半導体層（１０８ａ，１０８ｂ）を形成することによって、窒化ガリウムの半導体層を製造する。第２の開口部のアレイを中に含む第２のマスク（２０６）を用いて、第１の過度成長した層をマスクする。この第２の開口部のアレイは、第１の開口部のアレイから横方向にオフセットしている。第１の過度成長した窒化ガリウム層（１０８ａ，１０８ｂ）を、次に、第２の開口部のアレイを通って第２のマスク（２０６）上に成長させ、これにより第２の過度成長した窒化ガリウムの半導体層（２０８ａ，ｂ）を形成する。その結果、マイクロ電子ディバイス（２１０）を、この第２の過度成長した窒化ガリウムの半導体層（２０８ａ，ｂ）内に形成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
発明の分野 本発明は、マイクロ電子ディバイス及びその製造方法に関し、より詳細には、
窒化ガリウム半導体ディバイス及びその製造方法に関する。
【０００２】
【従来の技術】
発明の配景 窒化ガリウムは、トランジスタ、電界エミッタ、及び光電子ディバイスを含む
マイクロ電子ディバイスに対して広く研究されているが、これらに限定されてい
るわけではない。本願で使用されるように、窒化ガリウムには、窒化アルミニウ
ムガリウム、窒化インジウムガリウム、及び窒化アルミニウムインジウムガリウ
ムなどの窒化ガリウムの合金も含まれることは理解されよう。
【０００３】
【発明が解決しようとする課題】
窒化ガリウムをベースとするマイクロ電子ディバイスを製造する上での主な問
題は、小さい欠陥密度を有する窒化ガリウム半導体層が製造されることである。
欠陥密度を生じる１つの誘因は、窒化ガリウム層が成長する基板にあることは周
知である。このため、窒化ガリウム層がサファイア基板上で成長するが、窒化ア
ルミニウムのバッファ層上で窒化ガリウム層を成長させることによって、欠陥密
度が減少することは周知である。この窒化アルミニウムのバッファ層自体は、炭
化ケイ素基板上に形成される。これらの進歩にも関わらず、欠陥密度を引き続き
減少させることが望まれている。
【０００４】 マスク内の開口部を通して窒化ガリウムの構造体を製造することも周知である
。例えば、電界エミッタのアレイを製造する場合、窒化ガリウムをストライプ状
又は円形状の基板上に選択的に成長させることも周知である。例えば、共同発明
者のラム氏等の、１９９６年１２月発行のマテリアルズ サーチ ソサエティ（Ma
terials Research Society）の会報の「有機金属気相成長法によるGaN/AlN/6H-S
iC(0001)多層基板上へのGaN 及び Al0.2Ga0.8N の選択的成長」（Selective Gro
wth of GaN and Al0.2Ga0.8N on GaN/AlN/6H-SiC(0001) Multilayer Substrates
Via Organometallic Vapor Phase Epitaxy）と題する刊行物、及び日本の応用 物理学会誌、第３６巻、第２号、No. 5A、１９９７年５月発行、ページL-532〜L
-535の「有機金属気相成長法によるパターン基板上へのGaN 及び Al0.2Ga0.8N の成長」（Growth of GaN and Al0.2Ga0.8N on Patterened Substrates via Org
anometallic Vapor Phase Epitaxy）と題する刊行物を参照されたい。これらの 刊行物で開示されているように、望まれていないリッジ成長（ridge growth）す
なわち横方向のオーバーグロースが、ある条件のもとで発生することがある。
【０００５】 発明の要約 従って、本発明の目的は、窒化ガリウムの半導体層を製造するための改良され
た方法、及びそのようにして製造された改良された窒化ガリウムの層を提供する
ことである。
【０００６】 本発明の別の目的は、欠陥密度の小さい窒化ガリウムの半導体層を製造する方
法、及びそのようにして製造された窒化ガリウムの半導体を提供することである
。
【０００７】
【課題を解決するための手段】
本発明によれば、基底の窒化ガリウム層を横方向に成長させ、これにより横方
向に成長した窒化ガリウムの半導体層を形成することによって、窒化ガリウムの
半導体層を製造すること、及びこの横方向に成長した窒化ガリウムの半導体層の
中にマイクロ電子ディバイスを形成することによって、これらの及び他の目的が
提供される。好ましい実施形態においては、開口部のアレイを中に含むマスクを
用いて基底の窒化ガリウム層をマスクすること、及びこの基底の窒化ガリウム層
を開口部のアレイを通してマスクの上に成長させて、過度成長させた窒化ガリウ
ムの半導体層を形成することによって、窒化ガリウムの半導体層が製造される。
次に、マイクロ電子ディバイスがこの過度成長させた窒化ガリウムの半導体層内
に形成される。
【０００８】 本発明のこの態様によれば、転位欠陥が基底の窒化ガリウム層からマスク開口
部の上の成長した窒化ガリウム層まで縦方向に伝搬するが、この過度成長した窒
化ガリウム層には比較的欠陥がないことが見出されている。このため、高性能の
マイクロ電子ディバイスを過度成長させた窒化ガリウムの半導体層内に形成でき
る。
【０００９】 本発明の別の態様によれば、過度成長させた窒化ガリウムの半導体層は、この
過度成長させた窒化ガリウムの層がマスクと融合して、連続的な過度成長した単
結晶の窒化ガリウムの半導体層を形成するまで過度成長される。このため、この
過度成長した層は、融合領域内の比較的低い欠陥の過度成長した領域とマスク開
口部上の比較的高い欠陥の領域とを持つことができる。
【００１０】 本発明の別の態様によれば、基底の窒化ガリウムの層を横方向に成長させるこ
とによって第１の横方向に成長した窒化ガリウムの半導体層を形成し、この第１
の横方向に成長した窒化ガリウムの層を横方向に成長させることによって、第２
の横方向に成長した窒化ガリウムの半導体層を形成することにより、窒化ガリウ
ムの半導体層を製造する。次に、マイクロ電子ディバイスを、この第２の横方向
に成長した窒化ガリウムの半導体層内に形成できる。
【００１１】 さらに詳細には、好ましい実施形態においては、窒化ガリウムの半導体層は以
下のように製造される、すなわち、基底の窒化ガリウムの層を中に第１の開口部
のアレイを含む第１のマスクでマスクし、この基底の窒化ガリウム層を第１の開
口部のアレイを通して第１のマスク上に成長させて、これにより第１の過度成長
した窒化ガリウムの半導体層を形成する。次に、この第１の過度成長した層を、
中に第２の開口部のアレイを含む第２のマスクを用いてマスクする。この第２の
開口部のアレイは、第１の開口部のアレイから横方向にオフセットされている。
次に、第１の過度成長した窒化ガリウム層が第２の開口部のアレイを通って第２
のマスク上に成長されて、これにより第２の過度成長した窒化ガリウムの半導体
層を形成する。次に、マイクロ電子ディバイスを、この第２の過度成長した窒化
ガリウムの半導体層内に形成することができる。
【００１２】 本発明のこの態様によれば、転位欠陥は基底の窒化ガリウム層から第１のマス
クの開口部上の成長した窒化ガリウム層まで縦方向に伝搬するが、第１の過度成
長した窒化ガリウム層には比較的欠陥がないことが判明している。さらに、第２
のマスク開口部のアレイが第１のマスク開口部のアレイから横方向にオフセット
されているので、比較的欠陥のない過度成長した第１の窒化ガリウムが、第２の
開口部のアレイを通って第２のマスクに伝搬する。このため、高性能なマイクロ
電子ディバイスを第２の過度成長した窒化ガリウムの半導体層内に形成すること
ができる。
【００１３】 本発明の別の態様によれば、第２の過度成長した窒化ガリウム層が第２のマス
ク上で融合して、連続的な過度成長した単結晶の窒化ガリウムの半導体層を形成
するまで、この第２の過度成長した窒化ガリウムの半導体層が過度成長される。
このため、全体的な連続する過度成長した層は、基底の窒化ガリウムの層と比較
する場合、比較的欠陥がないものとすることができる。
【００１４】 第１及び第２の窒化ガリウムの半導体層は、金属・有機化学気相成長法（ＭＯ
ＶＰＥ）を用いて成長させることができる。マスク内の開口部は、基底の窒化ガ
リウム層の
【外６】 方向に沿って向けられたストライプであることが好ましい。過度成長した窒化ガ
リウム層は、1000〜1100℃及び45トルにおいてトリエチルガリウム（ＴＥＧ）と
アンモニア（NH3）のプリカーサ（前駆物資）を用いて成長させることができる 。13〜39μモル／分のＴＥＧ及び1500 sccmのNH3が3000 sccmのH2希釈剤と組み 合わせて使用することが好ましい。最も好ましくは、温度が1100℃で45トルにお
いて、26μモル／分のＴＥＧ、1500 sccmのNH3、3000 sccmのH2を使用すること である。基底の窒化ガリウム層が、6H-SiC(0001)などの基板上に形成され、この
基板自体が窒化アルミニウムなどのバッファ層を含むことが好ましい。
【００１５】 本発明による窒化ガリウム半導体の構造体には、基底の窒化ガリウム層、この
基底の窒化ガリウム層から延びる横方向の窒化ガリウム層、及びこの横方向の窒
化ガリウム層内の複数のマイクロ電子ディバイスが含まれる。好ましい実施形態
においては、本発明による窒化ガリウム半導体の構造体には、基底の窒化ガリウ
ムの層と、この基底の窒化ガリウム層の上に、中に開口部のアレイを含む（マス
クなどの）パターン化層とが含まれる。縦方向の窒化ガリウムの層が、基底の窒
化ガリウム層から開口部のアレイを通って延びる。横方向の窒化ガリウムの層が
、この縦方向の窒化ガリウムの層から、基底の窒化ガリウム層とは反対側のパタ
ーン化層内に延びる。光電子ディバイスや電界エミッタを含む複数のマイクロ電
子ディバイスが、横方向の窒化ガリウム層内に形成されるが、これらのマイクロ
電子ディバイスは、光電子ディバイスや電界エミッタに限定されることはない。
【００１６】 横方向の窒化ガリウムの層は、連続的な単結晶の窒化ガリウムの半導体層であ
ることが好ましい。基底の窒化ガリウム層及び縦方向の窒化ガリウム層には両方
とも、所定の欠陥密度があり、横方向の窒化ガリウムの半導体層の欠陥密度は、
この所定の欠陥密度よりも低い。このため、低い欠陥密度の窒化ガリウムの半導
体層を作ることができ、これにより、高性能なマイクロ電子ディバイスの製造が
可能になる。
【００１７】 本発明による別の窒化ガリウム半導体の構造体には、基底の窒化ガリウム層、
この基底の窒化ガリウム層から延びる第１の横方向の窒化ガリウム層、及びこの
第１の横方向の窒化ガリウム層から延びる第２の横方向の窒化ガリウム層が含ま
れる。複数のマイクロ電子ディバイスを、この第２の横方向の窒化ガリウムの層
内に設ける。
【００１８】 好ましい実施形態においては、本発明による窒化ガリウム半導体の構造体には
、基底の窒化ガリウム層と、この基底の窒化ガリウム層の上の、中に第１の開口
部のアレイを含む第１のマスクとが含まれる。第１の縦方向の窒化ガリウム層は
、基底の窒化ガリウム層から第１の開口部のアレイを通って延びる。第１の横方
向の窒化ガリウム層は、この縦方向の窒化ガリウムの層から、基底の窒化ガリウ
ム層とは反対側のマスク上に延びる。この第１の横方向の窒化ガリウム層上の第
２のマスクには、第１の開口部のアレイから横方向にオフセットされた第２の開
口部のアレイが中に含まれる。第２の縦方向の窒化ガリウム層は、第１の横方向
の窒化ガリウム層から第２の開口部のアレイを通って延びる。第２の横方向の窒
化ガリウム層は、この第２の縦方向の窒化ガリウムの層から、第１の横方向の窒
化ガリウム層とは反対側の第２のマスク上に延びる。光電子ディバイスや電界エ
ミッタを含む複数のマイクロ電子ディバイスが、この第２の縦方向の窒化ガリウ
ム層及び第２の横方向の窒化ガリウム層内に形成されるが、これらのマイクロ電
子ディバイスは、光電子ディバイスや電界エミッタに限定されることはない。
【００１９】 第２の横方向の窒化ガリウムの層は、連続的な単結晶の窒化ガリウムの半導体
層であることが好ましい。基底の窒化ガリウム層には所定の欠陥密度があり、第
２の縦方向及び横方向の窒化ガリウムの半導体層の欠陥密度は、この所定の欠陥
密度よりも低い。このため、連続的な低い欠陥密度の窒化ガリウムの半導体層を
作ることができ、これにより、横方向にオフセットしたマスクを用いて、高性能
なマイクロ電子ディバイスの製造が可能になる。
【００２０】
【発明の実施の形態】
好ましい実施形態の詳細な説明 本発明をここで、添付した図面を参照することによって、以下により詳細に説
明する。これらの図面には、本発明の好ましい実施形態が示されている。しかし
ながら、多くの種々の方式で本発明を具体化することができ、また本願に記載し
た実施形態に限定されるものとして本発明を解釈すべきではない。むしろ、この
開示が綿密で完全であり、また発明の範囲を当業者に十分に伝えるように、これ
らの実施形態が提供される。図面においては、層や領域の厚さは、簡潔にするた
め誇張されている。全体を通して、同じ番号は同様のエレメントを指している。
層、領域又は基板などのあるエレメントが別のエレメントの「上に」あると言わ
れる場合、そのエレメントは別のエレメントの直接上にあるか、又は介在するエ
レメントが存在することもあることは理解されよう。対照的に、あるエレメント
が別のエレメントの「直接上に」あると言われる場合、介在するエレメントは存
在しない。さらに、本願で説明され図示されたそれぞれの実施形態には、その相
補的な導電性タイプの実施形態も同様に含まれる。
【００２１】 ここで、図１を参照すると、本発明による窒化ガリウム半導体の構造体が示さ
れている。窒化ガリウムの構造体１００には、基板１０２が含まれる。この基板
１０２は、サファイア又は窒化ガリウムである。しかしながら、この基板１０２
には、6H-SiC(0001)基板１０２ａと、炭化ケイ素基板１０２ａ上の窒化アルミニ
ウムのバッファ層１０２ｂとが含まれるのが好ましい。この窒化アルミニウムの
バッファ層１０２ｂの厚さは、0.01 μmである。
【００２２】 基板１０２の製造は、この分野の技術を有するものには周知であり、これ以上
説明する必要はない。炭化ケイ素基板の製造については、例えば、パルムーア氏
に付与された米国特許第4,865,685号、デイビス氏等に付与された米国特許第34,
861号、キング氏等に付与された米国特許第4,912,064号、及びパルムーア氏等に
付与された米国特許第4,946,547号の中に記載されている。これらの開示は、こ れらの文献を引用することによって本願明細書の一部に組み込まれるものとする
。また、本願で使用される結晶学的な記号の規約については、この分野の技術を
有するものには周知であり、これ以上説明する必要はない。
【００２３】 基底の窒化ガリウム層１０４も、基板１０２ａに対向するバッファ層１０２ｂ
上に含まれる。この基底の窒化ガリウム層１０４の厚さは、約1.0と2.0μmとの 間にあり、加熱した金属・有機化学気相成長法（ＭＯＶＰＥ）を用いて形成する
ことができる。この基底の窒化ガリウム層には、一般に、望ましくない比較的高
い欠陥密度、例えば、約108 cm-2と 1010 cm-2との間の転位密度がある。これら
の高い欠陥密度は、バッファ層１０２ｂと基底の窒化ガリウム層１０４との間の
格子パラメータにおけるミスマッチの結果発生する。これらの高い欠陥密度は、
基底の窒化ガリウム層１０４内に形成されたマイクロ電子ディバイスの性能に悪
影響を与えることがある。
【００２４】 図１の説明をさらに続けると、二酸化ケイ素のマスク１０６などのマスクが基
底の窒化ガリウム層１０４上に含まれている。このマスク１０６には、中に開口
部のアレイが含まれている。これらの開口部は、基底の窒化ガリウム層１０４の
【外７】 方向に沿って延びるストライプであることが好ましい。マスク１０６の厚さは約
1000Åであり、410℃の低圧化学蒸着法（ＣＶＤ）を用いて、基底の窒化ガリウ ム層１０４上に形成することができる。マスク１０６は、標準的なフォトリソグ
ラフィ技術を用いてパターン化することができ、またバッファのフッ化水素酸（
ＨＦ）の溶液中でエッチングすることができる。
【００２５】 図１の説明を続けると、縦方向の窒化ガリウム層１０８ａが、基底の窒化ガリ
ウム層１０４からマスク１０６内の開口部のアレイを通って延びている。本願で
使用している「縦方向の」という用語は、基板１０２の面に直交する方向を意味
する。縦方向の窒化ガリウム層１０８ａは、約1000〜1100℃及び45トルにおいて
金属・有機化学気相成長法を用いて形成することができる。13〜39μモル／分の
トリエチルガリウム（ＴＥＧ）及び1500 sccmのアンモニア（NH3）のプリカーサ
を、3000 sccm H2溶液と組み合わせて使用して、縦方向の窒化ガリウム層１０８
ａを形成することができる。
【００２６】 図１の説明をさらに続けると、窒化ガリウム半導体の構造体１００は、縦方向
の窒化ガリウム層１０８ａから基底の窒化ガリウム層１０４に対向するマスク１
０６上に横方向に延びる横方向の窒化ガリウム層１０８ｂも含んでいる。この横
方向の窒化ガリウム層１０８ｂは、上述した金属・有機化学気相成長法を用いて
形成することができる。本願で使用するような、「横方向の」という用語は、基
板１０２の面に平行な方向を意味する。
【００２７】 図１に示すように、横方向の窒化ガリウム層１０８ｂは界面１０８ｃで結合し
て、連続的な単結晶の窒化ガリウムの半導体層１０８を形成する。基底の窒化ガ
リウム層１０４内の転位密度は、一般に、縦方向と同じ強度で横方向に伝搬する
ことはないことが判明している。このため、横方向の窒化ガリウム層１０８ｂは
、例えば、104 cm-2以下の比較的低い欠陥密度を持つことができる。従って、横
方向の窒化ガリウム層１０８ｂは、良質の窒化ガリウムの半導体材料によるディ
バイスを形成することができる。
【００２８】 ここで、図２〜図５を参照すると、本発明による窒化ガリウム半導体の構造体
１００を製造する方法が説明される。図２に示すように、基底の窒化ガリウム層
１０４が基板１０２上に成長している。この基板１０２には、6H-SiC(0001)基板
１０２ａと窒化アルミニウムのバッファ層１０２ｂとが含まれる。窒化ガリウム
層１０４は、厚さが1.0〜2.0μmであり、高温（1100℃）の窒化アルミニウムの バッファ層１０２ｂ上で1000℃で成長することができる。この窒化アルミニウム
のバッファ層１０２ｂは、26μモル／分のトリエチルガリウム、1500 sccmのア ンモニア及び3000 sccmの水素溶液を用いるコールドウォール垂直及び誘導加熱 の金属・有機化学気相成長法のシステムで、6H-SiC(0001)基板１０２ａ上に蒸着
された。この成長技術の別の詳細は、ウィークス氏等の、応用物理レター（Appl
ied Physics Letters）、第67巻、3号、1995年7月17日発行、ページ401〜403の 、「高温単結晶AINバッファ層を使用してα(6H)-SiC(0001)上に有機金属気相成 長法により蒸着された窒化ガリウム薄膜」（GaN Thin Films Deposited Via Org
anometallic Vapor Phase Epitaxy on α(6H)-SiC(0001) Using High-Temperatu
re Monocrystalline AIN Buffer Layers）と題する出版物の中に見出すことがで
きる。この出版物は、引用することによって本願明細書に一部に組み入れられる
ものとする。別のバッファ層を用いる基板又は用いない基板も、使用することが
できる。
【００２９】 さらに図２を参照する。基底の窒化ガリウム層１０４は、中に開口部１０７の
アレイを含むマスク１０６でマスクされている。このマスク１０６は、厚さが10
00Åの二酸化ケイ素から成り、410℃の低圧化学蒸着法を用いてマスクを蒸着す ることができる。なお、別のマスキング材料も使用することができる。標準的な
フォトリソグラフィ技術及びバッファのＨＦ溶液を用いて、このマスク１０６を
パターン化することができる。ある実施形態においては、開口部１０７は、3〜4
0μmの距離で平行に延び、基底の窒化ガリウム層１０４上の
【外８】 方向に沿った方向に向けられた、幅が3μmの開口部である。プロセスをさらに進
める前に、この構造体を50％のバッファの塩酸（ＨＣｌ）溶液に浸けて、表面の
酸化物を基底の窒化ガリウム層１０４から除去する。
【００３０】 ここで、図３を参照する。基底の窒化ガリウム層１０４が開口部１０７のアレ
イを通って成長して、この開口部１０７の中に縦方向の窒化ガリウム層１０８ａ
を形成する。窒化ガリウムの成長は、1000〜1100℃及び45トルにおいて得られる
。3〜39μモル／分のＴＥＧ及び1500 sccmのNH3のプリカーサを、3000 sccmのH2 溶液と組み合わせて使用することができる。窒化ガリウムの合金が形成される場
合、例えば、別の従来のアルミニウム又はインジウムのプリカーサも使用するこ
とができる。図３に示すように、窒化ガリウム層１０８ａがマスク１０６の上部
まで縦方向に成長する。
【００３１】 成長用パラメータを適切にコントロールすることによって、及び／又は基底の
窒化ガリウム層１０４を適切にパターン化することによって、マスク１０６を使
用せずに、基底の窒化ガリウム層１０４を横方向に成長させることもできること
は理解されよう。パターン化層を、縦方向の成長及び横方向の成長の後で、基底
の窒化ガリウム層上に形成させることができる。パターン化層はマスクとして機
能する必要はない。
【００３２】
【外９】
【００３３】 ここで、図４を参照する。窒化ガリウム層１０８ａの連続した成長によって、
マスク１０６上へ横方向のオーバーグロース（過度成長）が生じて、横方向の窒
化ガリウム層１０８ｂが形成される。図３に関連して説明したように、オーバー
グロースのための成長条件を維持することができる。
【００３４】 ここで、図５を参照する。横方向のオーバーグロースが、横方向の成長前部が
界面１０８ｃで結合するまで継続することができて、連続的な窒化ガリウム層１
０８を形成する。全体の成長時間は約60分である。図１に示すように、この後マ
イクロ電子ディバイスを、領域１０８ｂ内に形成することができる。もし必要な
らば、ディバイスを領域１０８ａ内に形成することもできる。
【００３５】 ここで、図６を参照すると、本発明の第２の実施形態による窒化ガリウム半導
体の構造体２００が示されている。窒化ガリウムの構造体２００には、前述した
ような基板１０２が含まれる。基底の窒化ガリウム層１０４も、前述したように
基板１０２ａに対向するバッファ層１０２ｂ上に含まれている。第１の二酸化ケ
イ素のマスク１０６等の第１のマスクが、基底の窒化ガリウム層１０４上に含ま
れている。この第１のマスク１０６には、中に第１の開口部のアレイが含まれる
。これらの第１の開口部は、前述したように、基底の窒化ガリウム層１０４の
【外１０】 方向に沿って延びる第１のストライプであることが好ましい。第１の縦方向の窒
化ガリウム層１０８ａが、前述したように、基底の窒化ガリウム層１０４から第
１のマスク１０６内の第１の開口部のアレイを通って延びている。窒化ガリウム
半導体の構造体２００は、前述したように、第１の縦方向の窒化ガリウム層１０
８ａから基底の窒化ガリウム層１０４に対向する第１のマスク１０６上に横方向
に延びる第１の横方向の窒化ガリウム層１０８ｂも含んでいる。
【００３６】 図６の説明を続けると、第２の二酸化ケイ素のマスク２０６などの第２のマス
クが、第１の縦方向の窒化ガリウム層１０８ａ上に含まれている。図示のように
、第２のマスク２０６は、第１のマスク１０６から横方向にオフセットされてい
る。第２のマスク２０６も第１の縦方向の窒化ガリウム層１０８ｂ上に延びるこ
とができることも理解されよう。第２のマスク２０６が第１の縦方向の窒化ガリ
ウム層１０８ｂの全体をカバーして、この層内の欠陥がこれ以上伝搬しないよう
にすることが好ましい。第２のマスク２０６は第１のマスク１０６に関して必ず
しも対称的にオフセットされる必要はないことも理解されよう。第２のマスク２
０６には、中に第２の開口部のアレイが含まれる。第２の開口部は、第１のマス
ク１０６に関して説明したような方向を向いていることが好ましい。第２のマス
ク２０６も、第１のマスク１０６と同様に製造することができる。
【００３７】 図６の説明をさらに続けると、第２の縦方向の窒化ガリウム層２０８ａが、第
１の横方向の窒化ガリウム層１０８ａから第２のマスク２０６内の第２の開口部
のアレイを通って延びている。この第２の縦方向の窒化ガリウム層２０８ａは、
第１の縦方向の窒化ガリウム層１０８ａと同様に形成することができる。窒化ガ
リウム半導体の構造体２００は、第２の縦方向の窒化ガリウム層２０８ａから、
第１の窒化ガリウム層１０８に対向する第２のマスク２０６上に横方向に延びる
第２の横方向の窒化ガリウム層２０８ｂも含んでいる。この第２の横方向の窒化
ガリウム層２０８ｂは、前述したような、金属・有機化学気相成長法を用いて形
成することができる。
【００３８】 図６に示すように、第２の横方向の窒化ガリウム層２０８ｂは、第２の界面２
０８ｃで結合して、第２の連続した単結晶の窒化ガリウムの半導体層２０８を形
成する。第１の横方向の窒化ガリウム層１０８ｂを使用して第２の窒化ガリウム
層２０８を成長させるので、第２の縦方向の窒化ガリウム層２０８ａ及び第２の
横方向の窒化ガリウム層２０８ｂを含む第２の窒化ガリウム層２０８は、例えば
104 cm-2以下の、比較的低い欠陥密度を持つことができる。このため、全体の窒
化ガリウム層２０８は、良質の窒化ガリウムの半導体材料によるディバイスを形
成することができる。従って、図６に示すように、第２の縦方向の窒化ガリウム
層２０８ａ及び第２の横方向の窒化ガリウム層２０８ｂの両方に、マイクロ電子
ディバイス２１０を形成することができ、またこれらの層をブリッジすることも
できる。マスク１０６及び２０６をオフセットすることによって、連続したディ
バイス品質の窒化ガリウム層を得ることができる。
【００３９】 ここで図７〜図１４には、本発明による第２の実施形態の窒化ガリウム半導体
の構造体２００を製造する方法が説明されている。図７に示すように、基底の窒
化ガリウム層１０４が、図２に関連して詳細に説明したように、基板１０２上に
成長する。図７をさらに参照すると、基底の窒化ガリウム層１０４が、図２に関
連して説明したように、中に開口部１０７の第１のアレイを含む第１のマスク１
０６でマスクされている。
【００４０】 図８に示すように、基底の窒化ガリウム層１０４が開口部１０７の第１のアレ
イを通って成長し、図３に関連して説明したように、第１の開口部内に第１の縦
方向の窒化ガリウム層１０８ａを形成する。図９に示すように、第１の窒化ガリ
ウム層１０８ａが成長を続けるため、図４に関連して説明したように、第１のマ
スク１０６上に横方向のオーバーグロースが生じて、第１の横方向の窒化ガリウ
ム層１０８ｂが形成される。図１０に示すように、図５に関連して説明したよう
に、横方向のオーバーグロースが、横方向の成長前部が第１の界面１０８ｃで結
合するまで随意的に継続することができて、第１の連続的な窒化ガリウム層１０
８を形成する。
【００４１】 ここで、図１１を参照すると、第１の縦方向の窒化ガリウム層１０８ａが、中
に開口部２０７の第２のアレイを含む第２のマスク２０６でマスクされている。
この第２のマスクは、第１のマスクに関連して説明したように製造することがで
きる。図３の第１のマスクに関連して説明したように、第２のマスクを取り除く
こともできる。既に言及したように、第２のマスク２０６が第１の縦方向の窒化
ガリウム層１０８ａの全体をカバーして、中の欠陥が縦方向又は横方向に伝搬し
ないようにすることが好ましい。欠陥を伝搬しないようにするために、マスク２
０６は第１の横方向の窒化ガリウム層１０８ｂ上にも同様に延びることができる
。
【００４２】 ここで、図１２を参照する。第１の横方向の窒化ガリウム層１０８ｃが開口部
２０７の第２のアレイを通って縦方向に成長して、これらの第２の開口部内に第
２の縦方向の窒化ガリウム層２０８ａを形成する。図３に関連して説明したよう
に、成長を行うことができる。
【００４３】 ここで、図１３を参照すると、第２の窒化ガリウム層２０８ａが成長を続ける
ため、第１のマスク２０６上に横方向のオーバーグロースが生じて、第２の横方
向の窒化ガリウム層２０８ｂが形成される。図３に関連して説明したように、横
方向の成長を行うことができる。
【００４４】 ここで、図１４を参照すると、横方向のオーバーグロースが、横方向の成長前
部が第２の界面２０８ｃで結合するまで好ましいことに継続することができて、
第２の連続的な窒化ガリウム層２０８を形成する。成長時間全体は、約60分であ
る。次に、図６に示すように、マイクロ電子ディバイスを領域２０８ａ及び領域
２０８ｂの中に形成することができる。その理由は、これらの領域は両方とも欠
陥密度が比較的低いからである。図示のように、ディバイスはこれらの領域をブ
リッジすることもできる。従って、連続的なディバイス品質の窒化ガリウム層２
０８を形成することができる。
【００４５】
【外１１】
【００４６】
【外１２】
【００４７】
【外１３】
【００４８】
【外１４】
【００４９】
【外１５】
【００５０】
【外１６】
【００５１】 結合した窒化ガリウム層１０８及び２０８は、極めて平坦でピットがない平面
を有している。横方向に成長した窒化ガリウム層の表面は、平均ステップ高さが
0.32 nmのテラス構造を含む。このテラス構造は、横方向に成長した窒化ガリウ ムに関連付けることができる。その理由は、テラス構造は、一般に、窒化アルミ
ニウムのバッファ層上にのみ成長したずっと大きな領域のフィルム内には含まれ
ないからである。粗さの平方自乗平均の値は、基底の窒化ガリウム層１０４に対
して得られた値と同様である。
【００５２】 基底の窒化ガリウム層１０４とバッファ層１０２ｂとの間の界面から始まるス
レッディング転位（threading dislocations）は、第１のマスク１０６の第１の
開口部１０７内の第１の縦方向の窒化ガリウム層１０８ａの上面に伝搬するよう
に思われる。これらの領域内の転位密度は、約109 cm-2である。対照してみると
、スレッディング転位が第１の過度成長した領域１０８ｂ内に容易に伝搬すると
は思われない。むしろ、この第１の過度成長した窒化ガリウム領域１０８ｂには
、数個の転位しか含まれていない。これらの数個の転位は、再成長した領域内で
90゜湾曲した後の、縦方向のスレッディング転位の延長部を介して、(0001)面に
平行に形成される。これらの転位は、第１の過度成長したGaN層の上面に伝搬す るとは思われない。第２の縦方向の窒化ガリウム層２０８ａ及び第２の横方向の
窒化ガリウム層２０８ｂの両方が、低い欠陥の第１の過度成長した窒化ガリウム
層１０８ｂから伝搬するので、全体の層２０８の欠陥密度は低い。
【００５３】 前述したように、選択的に成長した窒化ガリウム層の形成メカニズムは横方向
のエピタキシーである。このメカニズムの２つの主なステージは、縦方向の成長
と横方向の成長である。縦方向に成長する間は、蒸着した窒化ガリウムは、マス
ク１０６及び２０６上で成長するよりも急速にマスクの開口部１０７及び２０７
内で選択的に成長する。その理由は、明らかに、ガリウム原子の固着係数ｓが、
窒化ガリウム表面（ｓ＝１）上ではマスク（ｓ≒１）と比較するとはるかに大き
いためである。SiO2の結合強さは799.6 kJ／moleであり、Si-N (439 kJ/mole)、
Ga-N (103 kJ/mole)、及びGa-O (353.6 kJ/mole)よりもはるかに大きいので、Ga
原子又はN原子は数の上でまた窒化ガリウムの核を形成させるための十分な時間 に対して、マスク表面に容易に固着しない。それらの原子は蒸発するか、又はマ
スク表面に沿ってマスク内の開口部１０７又は２０７に、すなわち現れた縦方向
の窒化ガリウムの表面１０８ａ又は２０８ａに向かって拡散する。横方向に成長
する間は、窒化ガリウムは、開口部上に現れた材料からマスク上に縦方向及び横
方向の両方に同時に成長する。
【００５４】 マスク上のガリウムと窒素の表面拡散は、窒化ガリウムの選択的な成長につい
ては小さな役割しか演じない。主な材料源は、気相から生じると思われる。この
ことは、ＴＥＧの流速が増加すると、(0001)頂面の成長速度を
【外１７】 側面よりも早く発達させて、このようにして横方向の成長をコントロールすると
いう事実によって実証することができる。
【００５５】 横方向に成長した窒化ガリウム層１０８ｂ及び２０８ｂは、下側のマスク１０
６及び２０６に十分に強く固着するので、それらは一般に冷却しても剥がれるこ
とはない。しかしながら、SiO2内の横方向のクラッキングが、冷却時に発生する
熱ストレスにより発生することがある。1050℃におけるSiO2の粘度（ρ）は約10 15.5 ポイズであり、この値は、歪みポイント（約1014.5ポイズ）よりも１桁大き
い。この歪みポイントで、バルクのアモルファス材料内で応力緩和が約６時間以
内に発生する。このため、SiO2のマスクは、冷却に対する適合性は限定される。
アモルファスのSiO2表面上の原子配列が、GaN表面上の原子配列とはまったく異 なるため、適当な原子の対が極めて接近している場合のみ、化学結合が行われる
。シリコン、酸素、ガリウム、及び窒素原子の、それぞれの表面上及び／又はSi
O2のバルク内の極めて小さい応力緩和が、窒化ガリウムを受け入れて、それを酸
化物に結合させることがある。
【００５６】 従って、基底の窒化ガリウム層からマスクの開口部を通る横方向のエピタキシ
ャルのオーバーグロースの領域は、ＭＯＶＰＥ法によって達成できる。この成長
は、開口部の配向性、成長の温度、及びＴＥＧの流速に大きく依存する。転位密
度が極めて低く表面が平坦でピットがない領域を形成するための、過度成長した
窒化ガリウム領域の融合は、1100℃及びＴＥＧの流速が26μモル／分において、
間隔が7μmで
【外１８】 方向に沿って延びる、幅が3μmのマスクの開口部によって達成できる。ＭＯＶＰ
Ｅによる窒化ガリウムの横方向の過度成長を使用して、マイクロ電子ディバイス
用の低い欠陥密度の連続した窒化ガリウム層を得ることができる。
【００５７】 図面及び明細書の中で、本発明の典型的な好ましい実施形態を開示した。また
、特定の用語を使用したが、一般的かつ説明的な感覚でのみそれらの用語を用い
たのであって、本発明を限定する目的のためではない。本発明の範囲は、特許請
求の範囲において記載する。
【図面の簡単な説明】
【図１】 本発明による窒化ガリウム半導体の構造体の第１の実施形態を示す断面図であ
る。
【図２】 本発明による図１の構造体の中間製造段階を示す断面図である。
【図３】 本発明による図１の構造体の中間製造段階を示す断面図である。
【図４】 本発明による図１の構造体の中間製造段階を示す断面図である。
【図５】 本発明による図１の構造体の中間製造段階を示す断面図である。
【図６】 本発明による窒化ガリウム半導体の構造体の第２の実施形態を示す断面図であ
る。
【図７】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図８】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図９】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図１０】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図１１】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図１２】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図１３】 本発明による図６の構造体の中間製造段階を示す断面図である。
【図１４】 本発明による図６の構造体の中間製造段階を示す断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月８日（２０００．２．８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【外１】 方向に沿って延びるストライプ状開口部のアレイを中に含むマスクを用いてマス
クするステップを備えることを特徴とする請求項１に記載の方法。
【外２】 方向に沿って延びるそれぞれ第１及び第２のストライプ状の開口部のアレイを中
に含む、それぞれ第１のマスク及び第２のマスクを用いてマスクするステップ、
を備えることを特徴とする請求項１に記載の方法。
【外３】 方向に沿って延びる開口部のアレイを中に含むことを特徴とする請求項２５に記
載の構造体。
【外４】 方向に沿って延びることを特徴とする請求項２５に記載の構造体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】 マスク内の開口部を通して窒化ガリウムの構造体を製造することも周知である
。例えば、電界エミッタのアレイを製造する場合、窒化ガリウムをストライプ状
又は円形状の基板上に選択的に成長させることも周知である。例えば、共同発明
者のラム氏等の、１９９６年１２月発行のマテリアルズ サーチ ソサエティ（Ma
terials Research Society）の会報の「有機金属気相成長法によるGaN/AlN/6H-S
iC(0001)多層基板上へのGaN 及び Al0.2Ga0.8N の選択的成長」（Selective Gro
wth of GaN and Al0.2Ga0.8N on GaN/AlN/6H-SiC(0001) Multilayer Substrates
Via Organometallic Vapor Phase Epitaxy）と題する刊行物、及び日本の応用 物理学会誌、第３６巻、第２号、No. 5A、１９９７年５月発行、ページL-532〜L
-535の「有機金属気相成長法によるパターン基板上へのGaN 及び Al0.2Ga0.8N の成長」（Growth of GaN and Al0.2Ga0.8N on Patterened Substrates via Org
anometallic Vapor Phase Epitaxy）と題する刊行物を参照されたい。これらの 刊行物で開示されているように、望まれていないリッジ成長（ridge growth）す
なわち横方向のオーバーグロースが、ある条件のもとで発生することがある。 ラム氏等の、応用物理レター（Applied Physics Letters）、第７１巻、No. 1
8、１９９７年１１月３日、ページ2638〜2640の、「有機金属気相成長法による 低密度GaN層の横方向エピタキシー」（Lateral Epitaxy of Low Defect Density
GaN Layers Via Organometallic Vapor Phase Epitaxy）と題する刊行物におい
て、有機金属の気相横方向エピタキシー、及び３μmの間隔を空けて配置された 幅が３μmのウィンドウ内に蒸着され、GaN/AlN/6H-SiC(0001)基板上のSiO2のマ スク内に含まれたGaNのストライプから始まるGaN層の融合が報告されている。横
方向のオーバーグロースの程度とミクロ構造の特性は、ストリップオリエンテー
ション（strip orientation）の強い関数であった。AlNのバッファ層を有する基
底のGaNの界面から始まる、高密度のスレッディング転位（threading dislocati
ons）がウィンドウ領域内に成長したGaNに含まれていた。対照的に、オーバーグ
ロース領域（overgrowth regions）の密度の転位は、極めて小さかった。融合し
た層の表面粗さの平方自乗平均は、0.25 nmであった。 欧州特許出願第EP 0 852 416号においては、アモルファス構造体の絶縁部材が
基板を露光するように部分的に開放されていて、この基板上に形成されている。
構成要素として少なくとも窒素を含む少なくとも化合した半導体がこの絶縁部材
上に蒸着され、基板が開口部によって露光され、これにより半導体材料が形成さ
れる。第１の半導体材料を構成する半導体材料及びこの第１の半導体材料上に蒸
着された別の半導体材料が処理されて、半導体ディバイスが形成される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，Ｇ Ｍ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ゼレヴァ，ツヴェタンカ アメリカ合衆国ノースカロライナ州27414， チャペル・ヒル，コープランド・ウェイ 2109 (72)発明者 ブレムザー，マイケル・ディー アメリカ合衆国ヴァージニア州24503，リ ンチバーグ，プリマス・プレイス 3611 Ｆターム(参考） 5F041 AA40 CA40 CA65 CA77 5F045 AA04 AA06 AB09 AB14 AB32 AC09 AC12 AD08 AD14 AD15 AE23 AF02 AF04 AF09 AF20 BB12 DA53 DA67 EE12 5F052 KA01

Claims (59)

    【特許請求の範囲】
  1. 【請求項１】 基底の窒化ガリウム層を開口部のアレイを中に含むマスクを用いてマスクする
    ステップと、 前記基底の窒化ガリウム層を前記開口部のアレイを通って前記マスク上に成長
    させ、これにより過度成長した窒化ガリウムの半導体層を形成するステップと、
    をそれぞれ備えることを特徴とする窒化ガリウムの半導体層を製造する方法。
  2. 【請求項２】 前記成長させるステップの後に、前記過度成長した窒化ガリ
    ウムの半導体層の中にマイクロ電子ディバイスを形成するステップが続くことを
    特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記成長させるステップが、前記基底の窒化ガリウム層を前
    記開口部のアレイを通って前記マスク上に、前記成長した窒化ガリウム層が前記
    マスク上で融合するまで成長させて、連続的な過度成長した単結晶の窒化ガリウ
    ムの半導体層を形成するステップを備えることを特徴とする請求項１に記載の方
    法。
  4. 【請求項４】 前記成長させるステップが前記基底の窒化ガリウム層を金属
    ・有機化学気相成長法を用いて成長させるステップを備えることを特徴とする請
    求項１に記載の方法。
  5. 【請求項５】 前記マスクするステップが、基板上に前記基底の窒化ガリウ
    ム層を形成するステップにより先行されることを特徴とする請求項１に記載の方
    法。
  6. 【請求項６】 前記形成するステップが、 基板上にバッファ層を形成するステップと、 前記基底の窒化ガリウム層を前記基板に対向する前記バッファ層上に形成する
    ステップと、 をそれぞれ備えることを特徴とする請求項５に記載の方法。
  7. 【請求項７】 前記マスクするステップが、 前記基底の窒化ガリウム層を前記基底の窒化ガリウム層の 【外１】 方向に沿って延びるストライプ状開口部のアレイを中に含むマスクを用いてマス
    クするステップを備えることを特徴とする請求項１に記載の方法。
  8. 【請求項８】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、かつ前
    記基底の窒化ガリウム層を前記開口部のアレイを通って前記マスク上に成長させ
    、これにより過度成長した窒化ガリウムの半導体層を形成するステップが、 前記基底の窒化ガリウム層を前記開口部のアレイを通って縦方向に成長させ、
    る一方、前記所定の欠陥密度を伝搬させるステップと、 前記基底の窒化ガリウム層を前記開口部のアレイから前記マスク上に横方向に
    成長させ、これにより前記所定の欠陥密度よりも低い欠陥密度の過度成長した窒
    化ガリウムの半導体層を形成するステップと、 をそれぞれ備えることを特徴とする請求項１に記載の方法。
  9. 【請求項９】 前記成長させるステップが、前記基底の窒化ガリウム層を10
    00℃〜1100℃の温度において、13〜39μモル／分のトリエチルガリウム及び1500 sccmのアンモニアの金属・有機化学気相成長法を用いて成長させるステップを 備えることを特徴とする請求項１に記載の方法。
  10. 【請求項１０】 前記成長させるステップが、前記基底の窒化ガリウム層を
    1100℃の温度において、26μモル／分のトリエチルガリウム及び1500 sccmのア ンモニアの金属・有機化学気相成長法を用いて成長させるステップを備えること
    を特徴とする請求項７に記載の方法。
  11. 【請求項１１】 前記過度成長した窒化ガリウムの半導体層が、第１の過度
    成長した窒化ガリウムの半導体層であり、前記方法がさらに、 前記第１の過度成長した窒化ガリウム層を、前記第１の開口部のアレイから横
    方向にオフセットした第２の開口部のアレイを中に含む第２のマスクを用いてマ
    スクするステップと、 前記第１の過度成長した窒化ガリウム層を前記第２の開口部のアレイを通って
    前記第２のマスク上に成長させ、これにより第２の過度成長した窒化ガリウムの
    半導体層を形成するステップと、 をそれぞれ備えることを特徴とする請求項１に記載の方法。
  12. 【請求項１２】 前記第１の過度成長した窒化ガリウム層を成長させる前記
    ステップの後に、前記第２の過度成長した窒化ガリウムの半導体層の中にマイク
    ロ電子ディバイスを形成するステップが続くことを特徴とする請求項１１に記載
    の方法。
  13. 【請求項１３】 前記第１の過度成長した窒化ガリウム層を成長させるステ
    ップが前記第１の過度成長した窒化ガリウム層を前記第２の開口部のアレイを通
    って前記第２のマスク上に、前記第２の過度成長した窒化ガリウム層が前記第２
    のマスク上で融合するまで成長させて、連続的な過度成長した単結晶の窒化ガリ
    ウムの半導体層を形成するステップを備えることを特徴とする請求項１１に記載
    の方法。
  14. 【請求項１４】 前記成長させるステップが、前記基底の窒化ガリウム層を
    成長させるステップと、前記第１の過度成長した窒化ガリウム層を金属・有機化
    学気相成長法を用いて成長させるステップと、をそれぞれ備えることを特徴とす
    る請求項１１に記載の方法。
  15. 【請求項１５】 前記第１及び第２のマスクするステップが、 前記基底の窒化ガリウム層及び前記第１の過度成長した窒化ガリウム層を、前
    記基底の窒化ガリウム層の 【外２】 方向に沿って延びるそれぞれ第１及び第２のストライプ状の開口部のアレイを中
    に含む、それぞれ第１のマスク及び第２のマスクを用いてマスクするステップ、
    を備えることを特徴とする請求項１１に記載の方法。
  16. 【請求項１６】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、かつ
    前記基底の窒化ガリウム層を前記第１の開口部のアレイを通って前記マスク上に
    成長させ、これにより第１の過度成長した窒化ガリウムの半導体層を形成するス
    テップが、 前記基底の窒化ガリウム層を前記第１の開口部のアレイを通って縦方向に成長
    させ、一方前記所定の欠陥密度を伝搬させるステップと、 前記基底の窒化ガリウム層を前記第１の開口部のアレイから前記第１のマスク
    上に横方向に成長させ、これにより前記所定の欠陥密度よりも低い欠陥密度の第
    １の過度成長した窒化ガリウムの半導体層を形成するステップと、 をそれぞれ備えることを特徴とする請求項１１に記載の方法。
  17. 【請求項１７】 前記第１の過度成長した窒化ガリウム層を成長させる前記
    ステップが、 前記第１の過度成長した窒化ガリウムの半導体層を前記第２の開口部のアレイ
    を通って縦方向に成長させるステップと、 前記第１の過度成長した窒化ガリウムの半導体層を前記第２の開口部のアレイ
    を通って前記第２のマスク上に横方向に成長させ、これにより所定の欠陥密度よ
    りも低い欠陥密度の、第２の過度成長した窒化ガリウムの半導体層を形成するス
    テップと、 をそれぞれ備えることを特徴とする請求項１６に記載の方法。
  18. 【請求項１８】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、かつ
    前記第２の過度成長した窒化ガリウムの半導体層が前記所定の欠陥密度よりも小
    さい欠陥密度を有するものであることを特徴とする請求項１１に記載の方法。
  19. 【請求項１９】 前記成長させるステップが、前記基底の窒化ガリウム層を
    成長させるステップと、前記第１の過度成長した窒化ガリウム層を1000℃〜1100
    ℃の温度において、13〜39μモル／分のトリエチルガリウム及び1500 sccmのア ンモニアの金属・有機化学気相成長法を用いて成長させるステップと、を備える
    ことを特徴とする請求項１１に記載の方法。
  20. 【請求項２０】 前記基底の窒化ガリウム層を成長させる前記ステップ及び
    前記第１の過度成長した窒化ガリウム層を成長させる前記ステップが、1100℃の
    温度において、26μモル／分のトリエチルガリウム及び1500 sccmのアンモニア の金属・有機化学気相成長法を用いて、前記基底の窒化ガリウム層及び前記第１
    の過度成長した窒化ガリウム層を成長させるステップを備えることを特徴とする
    請求項１５に記載の方法。
  21. 【請求項２１】 基底の窒化ガリウム層を横方向に成長させ、これにより横方向に成長した窒化
    ガリウムの半導体層を形成するステップと、 前記横方向に成長した窒化ガリウムの半導体層の中にマイクロ電子ディバイス
    を形成するステップと、 をそれぞれ備えることを特徴とする窒化ガリウムの半導体層を製造する方法。
  22. 【請求項２２】 前記横方向に成長したステップが前記基底の窒化ガリウム
    層を前記横方向に成長した窒化ガリウム層が融合するまで横方向に成長させて、
    連続的な横方向に成長した単結晶の窒化ガリウムの半導体層を形成するステップ
    を備えることを特徴とする請求項２１に記載の方法。
  23. 【請求項２３】 前記横方向に成長したステップが、前記基底の窒化ガリウ
    ム層を金属・有機化学気相成長法を用いて横方向に成長させるステップを備える
    ことを特徴とする請求項２１に記載の方法。
  24. 【請求項２４】 前記横方向に成長したステップが、前記基底の窒化ガリウ
    ム層を横方向に過度成長させるステップを備えることを特徴とする請求項２１に
    記載の方法。
  25. 【請求項２５】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、かつ
    前記横方向に成長するステップが、 前記基底の窒化ガリウム層を横方向に成長させ、これにより前記所定の欠陥密
    度よりも小さい欠陥密度の横方向に成長した窒化ガリウムの半導体層を形成する
    ステップを備えることを特徴とする請求項２１に記載の方法。
  26. 【請求項２６】 基底の窒化ガリウム層を横方向に成長させ、これにより第１の横方向に成長し
    た窒化ガリウムの半導体層を形成するステップと、 前記第１の横方向に成長した窒化ガリウム層を横方向に成長させ、これにより
    第２の横方向に成長した窒化ガリウムの半導体層を形成するステップと、 をそれぞれ備えることを特徴とする窒化ガリウムの半導体層を製造する方法。
  27. 【請求項２７】 前記第１の横方向に成長した窒化ガリウム層を横方向に成
    長させる前記ステップの後に、前記第２の横方向に成長した窒化ガリウムの半導
    体層の中にマイクロ電子ディバイスを形成するステップが続くことを特徴とする
    請求項２６に記載の方法。
  28. 【請求項２８】 前記第１の横方向に成長した窒化ガリウム層を横方向に成
    長させる前記ステップが、前記第１の横方向に成長した窒化ガリウム層を、前記
    第２の横方向に成長した窒化ガリウム層が融合するまで横方向に成長させて、連
    続した横方向に成長した単結晶の窒化ガリウムの半導体層を形成するステップを
    備えることを特徴とする請求項２６に記載の方法。
  29. 【請求項２９】 前記横方向に成長させるステップが、前記基底の窒化ガリ
    ウム層を横方向に成長させるステップと、前記第１の横方向に成長した窒化ガリ
    ウム層を金属・有機化学気相成長法を用いて横方向に成長させるステップと、を
    それぞれ備えることを特徴とする請求項２６に記載の方法。
  30. 【請求項３０】 前記第１の横方向に成長した窒化ガリウム層を横方向に成
    長させる前記ステップが、前記第１の横方向に成長した窒化ガリウム層を横方向
    に過度成長させるステップを備えることを特徴とする請求項２６に記載の方法。
  31. 【請求項３１】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、かつ
    前記第１の横方向に成長した窒化ガリウム層を横方向に成長させるステップが、 前記第１の横方向に成長した窒化ガリウムの半導体層を横方向に成長させ、こ
    れにより前記所定の欠陥密度よりも小さい欠陥密度の第２の横方向に成長した窒
    化ガリウムの半導体層を形成するステップを備えることを特徴とする請求項２６
    に記載の方法。
  32. 【請求項３２】 基底の窒化ガリウム層と、 前記基底の窒化ガリウム層上の、第１の開口部のアレイを中に含む第１のパタ
    ーン化層と、 前記基底の窒化ガリウム層から前記第１の開口部のアレイを通って延びる第１
    の縦方向の窒化ガリウム層と、 前記第１の縦方向の窒化ガリウム層から、前記基底の窒化ガリウム層に対向す
    る前記第１のパターン化層上に延びる第１の横方向の窒化ガリウム層と、 をそれぞれ備えることを特徴とする窒化ガリウム半導体の構造体。
  33. 【請求項３３】 前記第１の横方向の窒化ガリウム層内に複数のマイクロ電
    子ディバイスをさらに含むことを特徴とする請求項３２に記載の構造体。
  34. 【請求項３４】 前記第１の横方向の窒化ガリウム層が、第１の連続した単
    結晶の窒化ガリウムの半導体層であることを特徴とする請求項３２に記載の構造
    体。
  35. 【請求項３５】 基板をさらに備えて、前記基底の窒化ガリウム層が前記基
    板上にあることを特徴とする請求項３２に記載の構造体。
  36. 【請求項３６】 請求項３５に記載の構造体であって、前記基板と前記基底
    の窒化ガリウム層との間にバッファ層をさらに備えることを特徴とする構造体。
  37. 【請求項３７】 前記第１のパターン化層が、前記基底の窒化ガリウム層の 【外３】 方向に沿って延びる開口部のアレイを中に含むことを特徴とする請求項３２に記
    載の構造体。
  38. 【請求項３８】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、前記
    第１の縦方向の窒化ガリウム層が前記所定の欠陥密度を含み、かつ前記第１の横
    方向の窒化ガリウムの半導体層が前記所定の欠陥密度よりも小さい欠陥密度であ
    ることを特徴とする請求項３２に記載の構造体。
  39. 【請求項３９】 前記第１の横方向の窒化ガリウム層上に、第１の開口部のアレイから横方向に
    オフセットしている第２の開口部のアレイを中に含む第２のパターン化層と、 前記第１の横方向の窒化ガリウム層から前記第２の開口部のアレイを通って延
    びる第２の縦方向の窒化ガリウム層と、 前記第２の縦方向の窒化ガリウム層から前記第１の横方向の窒化ガリウム層に
    対向する前記第２のパターン化層上に延びる第２の横方向の窒化ガリウム層と、
    をさらに備えることを特徴とする請求項３２に記載の構造体。
  40. 【請求項４０】 前記第２の横方向の窒化ガリウム層内に複数のマイクロ電
    子ディバイスをさらに含むことを特徴とする請求項３９に記載の構造体。
  41. 【請求項４１】 前記第２の横方向の窒化ガリウム層が、連続した単結晶の
    窒化ガリウムの半導体層であることを特徴とする請求項３９に記載の構造体。
  42. 【請求項４２】 前記第１及び第２の開口部のアレイが、前記基底の窒化ガ
    リウム層の 【外４】 方向に沿って延びることを特徴とする請求項３９に記載の構造体。
  43. 【請求項４３】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、前記
    第２の縦方向の窒化ガリウム層及び前記第２の横方向の窒化ガリウムの半導体層
    が、前記所定の欠陥密度よりも小さい欠陥密度であることを特徴とする請求項３
    ９に記載の構造体。
  44. 【請求項４４】 所定の欠陥密度の単結晶の窒化ガリウム層であって、前記
    所定の欠陥密度よりも小さい欠陥密度の複数の間隔を空けて配置した領域を含む
    ことを特徴とする窒化ガリウム層。
  45. 【請求項４５】 前記所定の欠陥密度が少なくとも108 cm-2であり、前記小
    さい欠陥密度が104 cm-2以下であることを特徴とする請求項４４に記載の窒化ガ
    リウム層。
  46. 【請求項４６】 前記間隔を空けて配置した領域が前記層の 【外５】 方向に沿って延びるストライプであることを特徴とする請求項４４に記載の窒化
    ガリウム層。
  47. 【請求項４７】 所定の欠陥密度の基底の窒化ガリウム層上の連続した単結
    晶の窒化ガリウム層であって、前記連続した単結晶の窒化ガリウム層が前記所定
    の欠陥密度よりも小さい欠陥密度を有することを特徴とする窒化ガリウム層。
  48. 【請求項４８】 前記所定の欠陥密度が少なくとも108 cm-2であり、前記小
    さい欠陥密度が104 cm-2以下であることを特徴とする請求項４７に記載の窒化ガ
    リウム層。
  49. 【請求項４９】 基底の窒化ガリウム層と、 前記基底の窒化ガリウム層から延びる横方向の窒化ガリウム層と、 前記横方向の窒化ガリウム層内の複数のマイクロ電子ディバイスと、 をそれぞれ備えることを特徴とする窒化ガリウム半導体の構造体。
  50. 【請求項５０】 前記基底の窒化ガリウム層と前記横方向の窒化ガリウム層
    との間に縦方向の窒化ガリウム層をさらに備えることを特徴とする請求項４９に
    記載の構造体。
  51. 【請求項５１】 前記横方向の窒化ガリウム層が、連続した単結晶の窒化ガ
    リウムの半導体層であることを特徴とする請求項４９に記載の構造体。
  52. 【請求項５２】 基板をさらに備えると共に、前記基底の窒化ガリウム層が
    前記基板上にあることを特徴とする請求項４９に記載の構造体。
  53. 【請求項５３】 前記基板と前記基底の窒化ガリウム層との間にバッファ層
    をさらに備えることを特徴とする請求項５２に記載の構造体。
  54. 【請求項５４】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、前記
    横方向の窒化ガリウムの半導体層が、前記所定の欠陥密度よりも小さい欠陥密度
    であることを特徴とする請求項４９に記載の構造体。
  55. 【請求項５５】 基底の窒化ガリウム層と、 前記基底の窒化ガリウム層から延びる第１の横方向の窒化ガリウム層と、 前記第１の横方向の窒化ガリウム層から延びる第２の横方向の窒化ガリウム層
    と、 前記第２の横方向の窒化ガリウム層内の複数のマイクロ電子ディバイスと、 をそれぞれ備えることを特徴とする窒化ガリウム半導体の構造体。
  56. 【請求項５６】 前記第２の横方向の窒化ガリウム層が、連続した単結晶の
    窒化ガリウムの半導体層であることを特徴とする請求項５５に記載の構造体。
  57. 【請求項５７】 基板をさらに備えると共に、前記基底の窒化ガリウム層が
    前記基板上にあることを特徴とする請求項５５に記載の構造体。
  58. 【請求項５８】 前記基底の窒化ガリウム層が所定の欠陥密度を含み、前記
    第２の横方向の窒化ガリウムの半導体層が、前記所定の欠陥密度よりも小さい欠
    陥密度であることを特徴とする請求項５５に記載の構造体。
  59. 【請求項５９】 前記基底の窒化ガリウム層と前記第１の横方向の窒化ガリウム層との間の第１
    の縦方向の窒化ガリウム層と、 前記第１の横方向の窒化ガリウム層と前記第２の横方向の窒化ガリウム層との
    間の第２の縦方向の窒化ガリウム層と、 をさらに備えることを特徴とする請求項５５に記載の構造体。
JP2000533892A 1998-02-27 1999-02-26 マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 Pending JP2002505519A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/031,843 US6608327B1 (en) 1998-02-27 1998-02-27 Gallium nitride semiconductor structure including laterally offset patterned layers
US09/032,190 US6051849A (en) 1998-02-27 1998-02-27 Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US09/032,190 1998-02-27
US09/031,843 1998-02-27
PCT/US1999/004346 WO1999044224A1 (en) 1998-02-27 1999-02-26 Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby

Publications (1)

Publication Number Publication Date
JP2002505519A true JP2002505519A (ja) 2002-02-19

Family

ID=26707683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000533892A Pending JP2002505519A (ja) 1998-02-27 1999-02-26 マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体

Country Status (7)

Country Link
EP (1) EP1070340A1 (ja)
JP (1) JP2002505519A (ja)
KR (1) KR100610396B1 (ja)
CN (1) CN1143363C (ja)
AU (1) AU2795699A (ja)
CA (1) CA2321118C (ja)
WO (1) WO1999044224A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196700A (ja) * 1999-10-29 2001-07-19 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2004193555A (ja) * 2002-12-09 2004-07-08 Nichia Chem Ind Ltd 窒化物半導体素子およびその製造方法
JP2005522890A (ja) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転移の低減
JP2008028385A (ja) * 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US9054017B2 (en) 2007-03-09 2015-06-09 Cree, Inc. Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP2015521365A (ja) * 2012-04-13 2015-07-27 タンデム スン アーベー エピタキシャル成長に基づく半導体メソッドデバイスの製造方法
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
CN1248288C (zh) * 2000-02-09 2006-03-29 北卡罗来纳州大学 制造氮化镓半导体层和相关结构的方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4291527B2 (ja) 2000-10-13 2009-07-08 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板の使用方法
JP4920152B2 (ja) * 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
KR100960764B1 (ko) * 2003-01-28 2010-06-01 엘지전자 주식회사 레이저 발광 다이오드 및 그 제조 방법
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
US7622318B2 (en) 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
KR100735488B1 (ko) * 2006-02-03 2007-07-04 삼성전기주식회사 질화갈륨계 발광다이오드 소자의 제조방법
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
CN102427101B (zh) * 2011-11-30 2014-05-07 李园 半导体结构及其形成方法
JP6799007B2 (ja) * 2015-05-21 2020-12-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー シード層上に成長層を施す方法
CN106469648B (zh) * 2015-08-31 2019-12-13 中国科学院微电子研究所 一种外延结构及方法
WO2021237528A1 (zh) * 2020-05-27 2021-12-02 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127521A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体基板の製造方法
JPH04303920A (ja) * 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH09180998A (ja) * 1995-12-26 1997-07-11 Fujitsu Ltd 化合物半導体装置
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JPH10321529A (ja) * 1997-05-22 1998-12-04 Nippon Telegr & Teleph Corp <Ntt> ２層選択成長法
JPH10326912A (ja) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd 無転位ＧａＮ基板の製造方法及びＧａＮ基材
JPH11126948A (ja) * 1997-10-24 1999-05-11 Sony Corp 半導体素子およびその製造方法ならびに半導体発光素子
JPH11135770A (ja) * 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127521A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体基板の製造方法
JPH04303920A (ja) * 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
EP0852416A1 (en) * 1995-09-18 1998-07-08 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH09180998A (ja) * 1995-12-26 1997-07-11 Fujitsu Ltd 化合物半導体装置
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JPH10326912A (ja) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd 無転位ＧａＮ基板の製造方法及びＧａＮ基材
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH10321529A (ja) * 1997-05-22 1998-12-04 Nippon Telegr & Teleph Corp <Ntt> ２層選択成長法
JPH11135770A (ja) * 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11126948A (ja) * 1997-10-24 1999-05-11 Sony Corp 半導体素子およびその製造方法ならびに半導体発光素子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529215B2 (ja) * 1999-10-29 2010-08-25 日亜化学工業株式会社 窒化物半導体の成長方法
JP2001196700A (ja) * 1999-10-29 2001-07-19 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2005522890A (ja) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転移の低減
JP2004193555A (ja) * 2002-12-09 2004-07-08 Nichia Chem Ind Ltd 窒化物半導体素子およびその製造方法
JP4572270B2 (ja) * 2002-12-09 2010-11-04 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP2008028385A (ja) * 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US8324005B2 (en) 2007-03-09 2012-12-04 Cree, Inc. Methods of fabricating nitride semiconductor structures with interlayer structures
US9054017B2 (en) 2007-03-09 2015-06-09 Cree, Inc. Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP2015521365A (ja) * 2012-04-13 2015-07-27 タンデム スン アーベー エピタキシャル成長に基づく半導体メソッドデバイスの製造方法
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板
JPWO2021261494A1 (ja) * 2020-06-22 2021-12-30
JP7444984B2 (ja) 2020-06-22 2024-03-06 京セラ株式会社 半導体デバイスの製造方法、半導体基板、半導体デバイス、電子機器

Also Published As

Publication number Publication date
CN1292149A (zh) 2001-04-18
CA2321118C (en) 2008-06-03
EP1070340A1 (en) 2001-01-24
WO1999044224A1 (en) 1999-09-02
KR100610396B1 (ko) 2006-08-09
AU2795699A (en) 1999-09-15
CN1143363C (zh) 2004-03-24
CA2321118A1 (en) 1999-09-02
KR20010041192A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
JP2002505519A (ja) マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US6489221B2 (en) High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP2002518826A (ja) トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
KR102083043B1 (ko) Iii-n 템플레이트의 제조방법과 이의 재처리 및 iii-n 템플레이트
US20060091500A1 (en) Nitride based semiconductor device and process for preparing the same
JP2003536257A (ja) 窒化ガリウムのコーティングの製造方法
JP2003511871A (ja) Ｉｉｉ族窒化物緩衝層を有するｉｉｉ族窒化物エピタキシャル層の一段ペンデオエピタキシャルオーバーグロース及び一段横方向エピタキシャルオーバーグロース
JP2004508268A (ja) 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2010516602A5 (ja)
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4199599B2 (ja) ３−５族化合物半導体の製造方法
US6716724B1 (en) Method of producing 3-5 group compound semiconductor and semiconductor element
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP4137633B2 (ja) ３−５族化合物半導体の製造方法
JPH07242499A (ja) 化合物半導体結晶薄膜の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080408

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080502