JPH04127521A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH04127521A JPH04127521A JP24747590A JP24747590A JPH04127521A JP H04127521 A JPH04127521 A JP H04127521A JP 24747590 A JP24747590 A JP 24747590A JP 24747590 A JP24747590 A JP 24747590A JP H04127521 A JPH04127521 A JP H04127521A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- crystal
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000013078 crystal Substances 0.000 claims abstract description 55
- 150000001875 compounds Chemical class 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000007791 liquid phase Substances 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical group Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 15
- 239000008247 solid mixture Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000010408 film Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000004781 supercooling Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板の製造方法及びその基板を用いた半導体装置
に係り、特に、光半導体デバイス、高速半導体デバイス
等に用いる結晶を成長させるたtの基板材料の結晶成長
方法及びその結晶を利用した半導体装置に関し、 半導体素子を作製するため、あらゆる化合物半導体の格
子定数に対応可能な低い格子欠陥密度の半導体基板を製
造する方法を提供すること及び上記良好な半導体基板を
用いた半導体装置を提供することを目的とし、 半導体基板上に、該半導体基板を露出する開口部を有す
るマスクを形成し、該露出した半導体基板を種結晶とし
て前記半導体基板の格子定数と異なる格子定数を有する
化合物半導体結晶を液相成長し、その横方向成長によっ
て該マスク上にも該化合物半導体結晶を形成することを
構成とする。
に係り、特に、光半導体デバイス、高速半導体デバイス
等に用いる結晶を成長させるたtの基板材料の結晶成長
方法及びその結晶を利用した半導体装置に関し、 半導体素子を作製するため、あらゆる化合物半導体の格
子定数に対応可能な低い格子欠陥密度の半導体基板を製
造する方法を提供すること及び上記良好な半導体基板を
用いた半導体装置を提供することを目的とし、 半導体基板上に、該半導体基板を露出する開口部を有す
るマスクを形成し、該露出した半導体基板を種結晶とし
て前記半導体基板の格子定数と異なる格子定数を有する
化合物半導体結晶を液相成長し、その横方向成長によっ
て該マスク上にも該化合物半導体結晶を形成することを
構成とする。
本発明は半導体基板の製造方法に係り、特に、光半導体
デバイス、高速半導体デバイス等に用いる結晶を成長さ
せるための基板材料の結晶成長方法に関するものである
。
デバイス、高速半導体デバイス等に用いる結晶を成長さ
せるための基板材料の結晶成長方法に関するものである
。
混晶半導体の適応範囲を広げるため格子定数を自由に制
御した基板材料の開発が要求されている。
御した基板材料の開発が要求されている。
このため、作製する結晶の格子定数がInP・GaAs
等の2元化合物半導体またはSlの格子定数と異なる場
合該半導体上に、歪超格子層またはグレーデッド層を成
長することによって、格子定数を制御し、あらゆる格子
定数を持つ基板を提供している。
等の2元化合物半導体またはSlの格子定数と異なる場
合該半導体上に、歪超格子層またはグレーデッド層を成
長することによって、格子定数を制御し、あらゆる格子
定数を持つ基板を提供している。
しかし、このようにして作製した基板の結晶表面には多
数の格子欠陥が存在しており、この基板上に成長した結
晶中には、貫通転位など多くの格子欠陥を生じた。
数の格子欠陥が存在しており、この基板上に成長した結
晶中には、貫通転位など多くの格子欠陥を生じた。
またこのようにして基板上に形成された多くの格子欠陥
を有する結晶を用いて作製した半導体素子は、高速半導
体デバイスや、光半導体デバイスなどとして利用出来る
良好な素子特性を得ることができないという問題を生じ
ていた。
を有する結晶を用いて作製した半導体素子は、高速半導
体デバイスや、光半導体デバイスなどとして利用出来る
良好な素子特性を得ることができないという問題を生じ
ていた。
もしも基板とは格子定数が異なった良質、広面積な半導
体層を新たな導体基板とみなすことが可能となればI−
V族化合物半導体において重要な意義を有する。例えば
、InGaA1^S系の材料による半導体レーザを例に
取ってこのことを説明する。
体層を新たな導体基板とみなすことが可能となればI−
V族化合物半導体において重要な意義を有する。例えば
、InGaA1^S系の材料による半導体レーザを例に
取ってこのことを説明する。
現在Er”″ドープ光ファイバアンプ用励起光源として
、0.98−帯の半導体レーザへの要求が高い。半導体
レーザ実現のためには、該波長の光子と等しいバンドギ
ャップを有する直接遷移型活性層と、該活性層に対し、
伝導帯、価電子帯とも少なくとも150meV以上バン
ド不連続があるクラッド層が必要である。しかしこのよ
うな系は、現在多く用いられている2元半導体基板に格
子整合する系では得られず、GaAsの組成に近い、I
nGaAsに格子整合する系において最も効果的に得ら
れることがわかる。
、0.98−帯の半導体レーザへの要求が高い。半導体
レーザ実現のためには、該波長の光子と等しいバンドギ
ャップを有する直接遷移型活性層と、該活性層に対し、
伝導帯、価電子帯とも少なくとも150meV以上バン
ド不連続があるクラッド層が必要である。しかしこのよ
うな系は、現在多く用いられている2元半導体基板に格
子整合する系では得られず、GaAsの組成に近い、I
nGaAsに格子整合する系において最も効果的に得ら
れることがわかる。
本発明は、半導体素子を作製するため、あらゆる化合物
半導体の格子定数に対応可能な低い格子欠陥密度の半導
体基板を製造する方法を提供することを目的とする。
半導体の格子定数に対応可能な低い格子欠陥密度の半導
体基板を製造する方法を提供することを目的とする。
更に又本発明は上記良好な半導体基板を用いた半導体装
置を提供することを目的とする。
置を提供することを目的とする。
上記課題は、本発明によれば
半導体基板上に、該半導体基板を露出する開口部を有す
る形成したマスクを形成し、該露出した半導体基板を種
結晶として前記半導体基板の格子定数と異なる格子定数
を有する化合物半導体結晶を液相成長し、その横方向成
長によって形成することを特徴とする半導体基板の製造
方法によって解決される。
る形成したマスクを形成し、該露出した半導体基板を種
結晶として前記半導体基板の格子定数と異なる格子定数
を有する化合物半導体結晶を液相成長し、その横方向成
長によって形成することを特徴とする半導体基板の製造
方法によって解決される。
本発明では上記方法において前記開口部からずれた位置
に化合物半導体結晶上に、更に該化合物半導体結晶表面
を露出する第2の開口部を設けた第2のマスクを形成し
、前記露出した半導体結晶を種結晶として第2の化合物
半導体結晶を形成してもよい。
に化合物半導体結晶上に、更に該化合物半導体結晶表面
を露出する第2の開口部を設けた第2のマスクを形成し
、前記露出した半導体結晶を種結晶として第2の化合物
半導体結晶を形成してもよい。
本発明では半導体基板上にグレーデッド層を形成した後
、前記開口部を有するマスクを形成することもできる。
、前記開口部を有するマスクを形成することもできる。
格子不整合の成長において、格子不整によるエピタキシ
ャル層中の歪エネルギーによりエピタキシャル層中に転
位等の格子欠陥が発生する。この転位は(111)面上
では、<110>方向に並ぶ60゜転位である。この転
位が結晶表面に欠陥を発生させる原因となっている。こ
の欠陥を減少させるため、5102膜を付着させライン
シードを形成した基板を使用することにより、結晶が基
板による拘束を受ける面積を低下させることによって、
結晶中の歪エネルギーを低下させることが可能である。
ャル層中の歪エネルギーによりエピタキシャル層中に転
位等の格子欠陥が発生する。この転位は(111)面上
では、<110>方向に並ぶ60゜転位である。この転
位が結晶表面に欠陥を発生させる原因となっている。こ
の欠陥を減少させるため、5102膜を付着させライン
シードを形成した基板を使用することにより、結晶が基
板による拘束を受ける面積を低下させることによって、
結晶中の歪エネルギーを低下させることが可能である。
さらに、転位の方向とラインシードの方向を一致させる
つまりラインシードの方向を<11o>方向にすること
により、ラインシード内で発生したミスフィツト転位が
横方向成長層に与える、影響を低下させることができる
。
つまりラインシードの方向を<11o>方向にすること
により、ラインシード内で発生したミスフィツト転位が
横方向成長層に与える、影響を低下させることができる
。
例えば、GaAs基板上に通常成長したInn、 os
GaAs層では6 XIO’ cm−’の転位密度が、
3−のラインシードから成長した横方向成長層ではI
Xl06cm−2に低下する。更に幅3pMの<11o
>方向のラインシードから成長した横方向成長層ではI
Xl05cm−2になる。このため更に本発明ではラ
イン状の溝に露出した半導体基板の結晶方向と転位線の
方向を一致させるのが好ましい。
GaAs層では6 XIO’ cm−’の転位密度が、
3−のラインシードから成長した横方向成長層ではI
Xl06cm−2に低下する。更に幅3pMの<11o
>方向のラインシードから成長した横方向成長層ではI
Xl05cm−2になる。このため更に本発明ではラ
イン状の溝に露出した半導体基板の結晶方向と転位線の
方向を一致させるのが好ましい。
また上記課題は本発明によれば
半導体基板上にライン状の溝を存するマスクと、該マス
ク上に該溝を介して前記半導体基板を種結晶として形成
された半導体層を有することを特徴とする半導体装置に
よって解決される。
ク上に該溝を介して前記半導体基板を種結晶として形成
された半導体層を有することを特徴とする半導体装置に
よって解決される。
前記半導体層の格子定数が前記半導体基板の格子定数と
異ならしめることが可能であり、また用いられるマスク
材としては、スパッタによる数百nmの緻密な薄膜形成
及び酸による微細なエツチングが容易であり上証基板上
に形成される素子の発熱の、基板側への放散の妨げにな
らないような良好な熱伝導率(熱伝導率が大)を有する
点から窒化アルミニウム(八AN)を用いることが好ま
しい。
異ならしめることが可能であり、また用いられるマスク
材としては、スパッタによる数百nmの緻密な薄膜形成
及び酸による微細なエツチングが容易であり上証基板上
に形成される素子の発熱の、基板側への放散の妨げにな
らないような良好な熱伝導率(熱伝導率が大)を有する
点から窒化アルミニウム(八AN)を用いることが好ま
しい。
横方向成長によって形成された結晶において、格子欠陥
は、マスクの孔部において基板と接している部分に基板
から伝えられる貫通転移と、格子定数の違いによる格子
欠陥が存在するが本発明によれば、半導体素子を製造す
るための基板表面を横方向成長によって成長するように
し、基板と接触することによって生じる欠陥を、マスク
の孔部のみに押さえることが出来、更にマスクの孔部を
欠陥のない結晶表面に位置させ、横方向成長を繰り返す
ことによって、格子定数を自由に制御した欠陥密度の低
い半導体結晶基板の製造が可能になる。
は、マスクの孔部において基板と接している部分に基板
から伝えられる貫通転移と、格子定数の違いによる格子
欠陥が存在するが本発明によれば、半導体素子を製造す
るための基板表面を横方向成長によって成長するように
し、基板と接触することによって生じる欠陥を、マスク
の孔部のみに押さえることが出来、更にマスクの孔部を
欠陥のない結晶表面に位置させ、横方向成長を繰り返す
ことによって、格子定数を自由に制御した欠陥密度の低
い半導体結晶基板の製造が可能になる。
また本発明ではマスクの孔部のライン方向と転位線の方
向を一致させた場合横方向成長層の欠陥密度が低下せし
められる。
向を一致させた場合横方向成長層の欠陥密度が低下せし
められる。
以下本発明の実施例を図面にもとづいて説明する。
第1図及び第2図は、本発明に係る半導体基板の第1の
実施例を示す模式断面図である。
実施例を示す模式断面図である。
GaAs基板1上に厚さ200nmの5102膜2をC
VD法により付着させ、このSin、膜にフォトリソグ
ラフィー技術により幅2−のストライブ状の孔4を例え
ば200−間隔で複数形成する。得られた基板上に固体
組成1no、 +2Gao、 ss^Sに対応して80
0℃で飽和している(In−Ga−^S)溶液から1℃
の過冷却度をつけて30分間成長を行い、厚さ10廊の
InGaAs層3を形成した。
VD法により付着させ、このSin、膜にフォトリソグ
ラフィー技術により幅2−のストライブ状の孔4を例え
ば200−間隔で複数形成する。得られた基板上に固体
組成1no、 +2Gao、 ss^Sに対応して80
0℃で飽和している(In−Ga−^S)溶液から1℃
の過冷却度をつけて30分間成長を行い、厚さ10廊の
InGaAs層3を形成した。
第1図の構造を多層化する場合は、以下の様な工程が施
される。
される。
第2図に示すように、GaAs基板1上に厚さ200n
lTlのSiO,膜2aを公知のCVD法により付着す
る。
lTlのSiO,膜2aを公知のCVD法により付着す
る。
このSlO□膜2にホトリソグラフィー技術により幅約
2−のストライブ状の孔4aを所定位置に複数形成して
、ラインシードを点在させる。得られた基板上に、面相
組成1no、 、□Gao、5sASに対応して800
度で飽和している(In −Ga−As)溶液から、1
度の過冷却度をつけて、0.2度/分の冷却速度で30
分間結晶成長(液相エピタキシャル: LPE成長)を
行ない厚さ10−のInGaAs層の38を形成した。
2−のストライブ状の孔4aを所定位置に複数形成して
、ラインシードを点在させる。得られた基板上に、面相
組成1no、 、□Gao、5sASに対応して800
度で飽和している(In −Ga−As)溶液から、1
度の過冷却度をつけて、0.2度/分の冷却速度で30
分間結晶成長(液相エピタキシャル: LPE成長)を
行ない厚さ10−のInGaAs層の38を形成した。
更に、InGaAs層3a上に厚さ200nmのSin
、膜2bをCVD法により付着させ上記と同様に幅約2
1mのストライブ状の孔4bを孔4aの位置から100
−だけずらせて形成し、同様に30分間横方向結晶成長
を行ない厚さ10−のInGaAs層3bを形成した。
、膜2bをCVD法により付着させ上記と同様に幅約2
1mのストライブ状の孔4bを孔4aの位置から100
−だけずらせて形成し、同様に30分間横方向結晶成長
を行ない厚さ10−のInGaAs層3bを形成した。
第3図は本発明に係る半導体基板の第2の実施例を示す
模式断面図である。
模式断面図である。
第3図に示すように、GaAs基板1上にVPE(気相
エピタキシャル)法によって組成をGaAsからIno
、+26ao、 5BAsへ徐々にずらしたグレーデッ
ド層4を形成し、その上にマスク材として厚さ200n
mの5102膜2CをCVD法により付着させる。この
5102膜に上記第1の実施例と同様に幅約28のスト
ライプ状の孔4Cを複数形成してラインシードを点在さ
せる。この上に、固相組成 Ino、 +2Gao、 5sASに対応し800度で
飽和している(In−Ga−As)溶液から、1度の過
冷却度をつけて、0.2度/分の冷却速度で30分間結
晶成長を行ない厚さ10−のTnGaAs層3Cを形成
した。更に、厚さ200nmのSiO□膜2d全2dD
法により付着させ孔4dを形成後、同様に30分間結晶
成長を行ないInGaAs層3dを形成した。孔4dは
孔4Cからずらして形成した。
エピタキシャル)法によって組成をGaAsからIno
、+26ao、 5BAsへ徐々にずらしたグレーデッ
ド層4を形成し、その上にマスク材として厚さ200n
mの5102膜2CをCVD法により付着させる。この
5102膜に上記第1の実施例と同様に幅約28のスト
ライプ状の孔4Cを複数形成してラインシードを点在さ
せる。この上に、固相組成 Ino、 +2Gao、 5sASに対応し800度で
飽和している(In−Ga−As)溶液から、1度の過
冷却度をつけて、0.2度/分の冷却速度で30分間結
晶成長を行ない厚さ10−のTnGaAs層3Cを形成
した。更に、厚さ200nmのSiO□膜2d全2dD
法により付着させ孔4dを形成後、同様に30分間結晶
成長を行ないInGaAs層3dを形成した。孔4dは
孔4Cからずらして形成した。
第4図(a)及び(b)は本発明に係る半導体基板の第
3の実施例を示す模式断面図及び第4図に示すようにG
aAs (111) 8基板1上にマスク材として厚さ
200nmの5ID2膜2eをCVD法により付着させ
る。
3の実施例を示す模式断面図及び第4図に示すようにG
aAs (111) 8基板1上にマスク材として厚さ
200nmの5ID2膜2eをCVD法により付着させ
る。
この5iD2膜2eにホトリソグラフィー技術により幅
約3−の<110>方向の孔4e(ラインシード露出部
)を点在させる。この上に、固相組成Ino、osGa
o、 5sASに対応し800度で飽和している(In
−Ga−^S)溶液から、1度の過冷却度をつけて、0
.2度/分の冷却速度で30分間結晶成長を行ない厚さ
10IIIaのInGaAS層3eを形成した。この結
果、GaAs基板上に直接成長したIno、 05Ga
0.95AS層では5 X IQ6cm−”程度であっ
た格子欠陥密度が、<110>方向のラインシードから
形成した横方向成長層では、lQ’cm〜2程度に低下
した。更に200nmのSin、膜2dをCVD法によ
り付着させこの5i02膜2dにホトリソグラフィー技
術によって幅3I!mの<110>方向のラインシード
を点在させる。
約3−の<110>方向の孔4e(ラインシード露出部
)を点在させる。この上に、固相組成Ino、osGa
o、 5sASに対応し800度で飽和している(In
−Ga−^S)溶液から、1度の過冷却度をつけて、0
.2度/分の冷却速度で30分間結晶成長を行ない厚さ
10IIIaのInGaAS層3eを形成した。この結
果、GaAs基板上に直接成長したIno、 05Ga
0.95AS層では5 X IQ6cm−”程度であっ
た格子欠陥密度が、<110>方向のラインシードから
形成した横方向成長層では、lQ’cm〜2程度に低下
した。更に200nmのSin、膜2dをCVD法によ
り付着させこの5i02膜2dにホトリソグラフィー技
術によって幅3I!mの<110>方向のラインシード
を点在させる。
コノ上に、固相組成1no、 +zGao、5sAsに
対応し800度で飽和している(In −C>a−As
)溶液から、同様に30分間結晶成長を行ない厚さ10
#−のInGaAs層3fを形成した。
対応し800度で飽和している(In −C>a−As
)溶液から、同様に30分間結晶成長を行ない厚さ10
#−のInGaAs層3fを形成した。
第5図は本発明に係る半導体装置(発光素子)の第1の
実施例を示す模式断面図である。
実施例を示す模式断面図である。
上記第4図で示した第4の実施例で得られた結晶成長基
板を用い第5図に示した半導体発光素子を作製した。す
なわちInGaAs層(Ino、 126a0.118
^5)3f上にIno、 5Gao、 4P層10、I
no、 +zGao、 eaAS層11、lnoogG
ao、 sP層12、Au−Ge電極21、Au−Zn
電極22からなる発光素子を形成した。良好な結晶上へ
の素子形成を実現するため、素子はシードとなる溝上の
外の所に形成されている。
板を用い第5図に示した半導体発光素子を作製した。す
なわちInGaAs層(Ino、 126a0.118
^5)3f上にIno、 5Gao、 4P層10、I
no、 +zGao、 eaAS層11、lnoogG
ao、 sP層12、Au−Ge電極21、Au−Zn
電極22からなる発光素子を形成した。良好な結晶上へ
の素子形成を実現するため、素子はシードとなる溝上の
外の所に形成されている。
第6図は本発明に係る半導体装置の第5の実施例を示す
模式断面図である。
模式断面図である。
第6図(a)に示すようにn −GaAs (111)
8基板lb上に^IN膜7を反応性スパッタ法により
2000人の厚さに堆積させる。その後^IN膜7上に
ホトレジスト8を設はホトリソグラフィー技術により幅
10J−のストライプ状孔4g(窓)をリン酸を用いた
エツチングにより形成した後、ホトレジスト8を除去す
る(第6図(b)、 (C)、 (d))。次に厚
さ5−のn−1nGaAs層13、そして厚さ2pm(
Dn−GaAllnAs層14、厚さ0.1−のInG
aAs層15、厚さ1−のp−GaAllnAs層16
、厚さ0.2m(7)p−InGaAs層17をLPE
法〔(横方向成長)法〕でそれぞれ形成する(第6図(
e)、 (f))。
8基板lb上に^IN膜7を反応性スパッタ法により
2000人の厚さに堆積させる。その後^IN膜7上に
ホトレジスト8を設はホトリソグラフィー技術により幅
10J−のストライプ状孔4g(窓)をリン酸を用いた
エツチングにより形成した後、ホトレジスト8を除去す
る(第6図(b)、 (C)、 (d))。次に厚
さ5−のn−1nGaAs層13、そして厚さ2pm(
Dn−GaAllnAs層14、厚さ0.1−のInG
aAs層15、厚さ1−のp−GaAllnAs層16
、厚さ0.2m(7)p−InGaAs層17をLPE
法〔(横方向成長)法〕でそれぞれ形成する(第6図(
e)、 (f))。
次に第6図(g)に示すようにストライプ窓マスクとし
ての5in2膜18を形成しA u / l n /A
u p電極19を形成し、n−1nGaAsJi#1
3が露出するまテエッチングした後、第6図(f)に示
すようにAu/AuGe n電極20を形成しその後チ
ップに襞間することによりメタルストライプレーザを製
造した。
ての5in2膜18を形成しA u / l n /A
u p電極19を形成し、n−1nGaAsJi#1
3が露出するまテエッチングした後、第6図(f)に示
すようにAu/AuGe n電極20を形成しその後チ
ップに襞間することによりメタルストライプレーザを製
造した。
本実施例ではAI!Hの採用により素子の基板側への熱
放散がよく大電流動作による熱飽和耐性の良いレーザが
実現できる。なお、実施例ではLDについて説明したが
その他の発熱による素子の特性変化が問題となる半導体
素子についても素子の熱放散を向上させる/l!N膜の
採用は応用可能である。
放散がよく大電流動作による熱飽和耐性の良いレーザが
実現できる。なお、実施例ではLDについて説明したが
その他の発熱による素子の特性変化が問題となる半導体
素子についても素子の熱放散を向上させる/l!N膜の
採用は応用可能である。
以上説明したように、本発明によれば格子定数を自由に
制御した結晶を、格子欠陥を導入することなく作製する
ことができ、光半導体デバイス、高速半導体デバイスな
どに用いる結晶を成長させるための結晶性の良い基板材
料を提供することが可能になるという効果を奏し、光半
導体デバイス、高速半導体デバイスなどに用いる混晶半
導体の適応範囲を拡大することが出来、新しい半導体素
子の開発に寄与するところが大きい。
制御した結晶を、格子欠陥を導入することなく作製する
ことができ、光半導体デバイス、高速半導体デバイスな
どに用いる結晶を成長させるための結晶性の良い基板材
料を提供することが可能になるという効果を奏し、光半
導体デバイス、高速半導体デバイスなどに用いる混晶半
導体の適応範囲を拡大することが出来、新しい半導体素
子の開発に寄与するところが大きい。
第1図は及び第2図は、本発明に係る半導体基板の第1
の実施例を示す模式断面図であり第3図は本発明に係る
半導体基板の第2の実施例を示す模式断面図であり 第4図は本発明に係る半導体基板の第3の実施例を示す
模式断面図であり 第5図は本発明に係る半導体装置(発光素子)の第1の
実施例を示す模式断面図であり第6図は本発明に係る半
導体装置の第2の実施例を示す模式断面図である。 1 ・・GaAs、 1 a−GaAs(1
11)基板、1 b−n −GaAs (111) 8
基板、2a、 2b、2C22d、2e、2 f”・5
tOz膜、3a、3b、3c、3d、3e、3 f−I
nGaAs層、4a、4b、4c、4d、4e、4f・
・・孔、5・・・グレーデッド層、 7・・・AIN膜、 8・・・ホトレジスト、
13− n −InGaAs層、 1t・−n −Ga
AIInAs層、15−InGaAs層、 16−
p −Ga^11nAs層、17−InGaAs層、
18−3+0.膜、19・・・^u/Zn/^un
電極、 2O−Au/AuGe n電極、 21−・−Au−3n層、 22−・・^u−Zn
層。 第1図 ■・・・GaAs基板 2・・・Si島膜 3 =・InGaAs層 4・・・孔 図 1−GaAs基板 2a 、 2b 、 2c=4i0を膜図 4a 、 4b 、 4cm孔 5・・・グレーデッド層 3a 、 3b 、 3cm1nGa^3層1/、4 図 2e 、 2f=4i0s膜<110>方向3e 、
3f−1nGa^3層 4e 、 4f・・・孔 1G・=Ia*、 hGl@、 aP層12−1fls
、 Ja@、 aP層 13・・・^u−5n層 14・・・^u−Zn層 s6図 1b−n−GaAs(111)8基板 7・・・^IN膜 8・・・ホトレジスト 13”・n−GaAs層 7・・・^jNl1 17−1nGa、 13−n−1nGaAs層 18・・・SiO*i
の実施例を示す模式断面図であり第3図は本発明に係る
半導体基板の第2の実施例を示す模式断面図であり 第4図は本発明に係る半導体基板の第3の実施例を示す
模式断面図であり 第5図は本発明に係る半導体装置(発光素子)の第1の
実施例を示す模式断面図であり第6図は本発明に係る半
導体装置の第2の実施例を示す模式断面図である。 1 ・・GaAs、 1 a−GaAs(1
11)基板、1 b−n −GaAs (111) 8
基板、2a、 2b、2C22d、2e、2 f”・5
tOz膜、3a、3b、3c、3d、3e、3 f−I
nGaAs層、4a、4b、4c、4d、4e、4f・
・・孔、5・・・グレーデッド層、 7・・・AIN膜、 8・・・ホトレジスト、
13− n −InGaAs層、 1t・−n −Ga
AIInAs層、15−InGaAs層、 16−
p −Ga^11nAs層、17−InGaAs層、
18−3+0.膜、19・・・^u/Zn/^un
電極、 2O−Au/AuGe n電極、 21−・−Au−3n層、 22−・・^u−Zn
層。 第1図 ■・・・GaAs基板 2・・・Si島膜 3 =・InGaAs層 4・・・孔 図 1−GaAs基板 2a 、 2b 、 2c=4i0を膜図 4a 、 4b 、 4cm孔 5・・・グレーデッド層 3a 、 3b 、 3cm1nGa^3層1/、4 図 2e 、 2f=4i0s膜<110>方向3e 、
3f−1nGa^3層 4e 、 4f・・・孔 1G・=Ia*、 hGl@、 aP層12−1fls
、 Ja@、 aP層 13・・・^u−5n層 14・・・^u−Zn層 s6図 1b−n−GaAs(111)8基板 7・・・^IN膜 8・・・ホトレジスト 13”・n−GaAs層 7・・・^jNl1 17−1nGa、 13−n−1nGaAs層 18・・・SiO*i
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に、該半導体基板を露出する開口部を
有するマスクを形成し、該露出した半導体基板を種結晶
として前記半導体基板の格子定数と異なる格子定数を有
する化合物半導体結晶を液相成長し、その横方向成長に
よって該マスク上にも当該化合物半導体結晶を形成する
ことを特徴とする半導体基板の製造方法。 2、前記化合物半導体結晶上に、更に前記開口部からず
れた位置に該化合物半導体結晶表面を露出する第2の開
口部を設けた第2のマスクを形成し、前記露出した半導
体結晶を種結晶として第2の化合物半導体結晶を形成す
ることを特徴とする請求項1記載の方法。 3、前記半導体基板上にグレーデッド層を形成した後、
前記開口部を有するマスクを形成することを特徴とする
請求項1又は2記載の方法。 4、前記開口部はライン状であることを特徴とする請求
項1又は2記載の方法。 5、基板表面が(100)面であり、前記ライン状のマ
スクが<110>方向に形成されることを特徴とする請
求項4記載の方法。 6、前記ライン状の開口部に露出した半導体基板の結晶
方向と転位線の方向を一致させることを特徴とする請求
項4記載の方法。 7、前記マスクが窒化アルミニウムであることを特徴と
する請求項1又は2記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24747590A JPH04127521A (ja) | 1990-09-19 | 1990-09-19 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24747590A JPH04127521A (ja) | 1990-09-19 | 1990-09-19 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04127521A true JPH04127521A (ja) | 1992-04-28 |
Family
ID=17164011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24747590A Pending JPH04127521A (ja) | 1990-09-19 | 1990-09-19 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04127521A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0852416A1 (en) * | 1995-09-18 | 1998-07-08 | Hitachi, Ltd. | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
JPH10200215A (ja) * | 1997-01-08 | 1998-07-31 | Mitsubishi Cable Ind Ltd | 半導体発光素子及びその製造方法 |
EP1037344A1 (en) * | 1999-03-05 | 2000-09-20 | Agilent Technologies Inc | Buried heterostructure for lasers and light emitting diodes |
US6252261B1 (en) | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
US6348096B1 (en) | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
US6855959B2 (en) | 2000-03-24 | 2005-02-15 | Nec Corporation | Nitride based semiconductor photo-luminescent device |
JP2005286018A (ja) * | 2004-03-29 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光電子集積装置およびその製造方法 |
JP2008034862A (ja) * | 1997-04-11 | 2008-02-14 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
CN100440656C (zh) * | 2002-06-20 | 2008-12-03 | 索尼株式会社 | GaN基半导体器件 |
-
1990
- 1990-09-19 JP JP24747590A patent/JPH04127521A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0852416A1 (en) * | 1995-09-18 | 1998-07-08 | Hitachi, Ltd. | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
EP0852416A4 (en) * | 1995-09-18 | 1999-04-07 | Hitachi Ltd | SEMICONDUCTOR MATERIAL, PROCESS FOR PRODUCING THE SEMICONDUCTOR MATERIAL, AND SEMICONDUCTOR DEVICE |
US6459712B2 (en) | 1995-09-18 | 2002-10-01 | Hitachi, Ltd. | Semiconductor devices |
EP1081818A2 (en) * | 1995-09-18 | 2001-03-07 | Hitachi, Ltd. | Semiconductor laser devices |
US6377596B1 (en) | 1995-09-18 | 2002-04-23 | Hitachi, Ltd. | Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices |
EP1081818A3 (en) * | 1995-09-18 | 2001-08-08 | Hitachi, Ltd. | Semiconductor laser devices |
JPH10200215A (ja) * | 1997-01-08 | 1998-07-31 | Mitsubishi Cable Ind Ltd | 半導体発光素子及びその製造方法 |
US6348096B1 (en) | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
US6555845B2 (en) | 1997-03-13 | 2003-04-29 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
JP2008034862A (ja) * | 1997-04-11 | 2008-02-14 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
US6252261B1 (en) | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
US6327288B1 (en) | 1999-03-05 | 2001-12-04 | Lumileds Lighting, U.S., Llc | Buried heterostructure for lasers and light emitting diodes |
EP1037344A1 (en) * | 1999-03-05 | 2000-09-20 | Agilent Technologies Inc | Buried heterostructure for lasers and light emitting diodes |
US6849474B2 (en) | 1999-03-05 | 2005-02-01 | Lumileds Lighting U.S., Llc | Growing a low defect gallium nitride based semiconductor |
US6855959B2 (en) | 2000-03-24 | 2005-02-15 | Nec Corporation | Nitride based semiconductor photo-luminescent device |
CN100440656C (zh) * | 2002-06-20 | 2008-12-03 | 索尼株式会社 | GaN基半导体器件 |
JP2005286018A (ja) * | 2004-03-29 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光電子集積装置およびその製造方法 |
JP4575013B2 (ja) * | 2004-03-29 | 2010-11-04 | 住友電気工業株式会社 | 光電子集積装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04127521A (ja) | 半導体基板の製造方法 | |
CN110364428B (zh) | 一种锗-硅基砷化镓材料及其制备方法和应用 | |
JP3474917B2 (ja) | 半導体装置の製造方法 | |
JP2002252423A (ja) | 半導体素子の作製方法 | |
US20050185909A1 (en) | Buried heterostructure device fabricated by single step MOCVD | |
JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JPH07147461A (ja) | 半導体装置およびその製造方法 | |
JPS5810875B2 (ja) | ハンドウタイハツコウソウチオヨビソノセイゾウホウホウ | |
US6261855B1 (en) | Method for fabricating a semiconductor optical device | |
JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JPH0439988A (ja) | 半導体発光装置 | |
JPS603178A (ja) | 半導体レ−ザ装置 | |
JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
JPH0548215A (ja) | 半導体レーザダイオードおよびその製造方法 | |
JPS61107782A (ja) | 化合物半導体装置 | |
JP3218582B2 (ja) | GaInAsフォトダイオード | |
JPS6317586A (ja) | 半導体レ−ザ装置 | |
JP2000244067A (ja) | 半導体レーザ素子およびその製造方法 | |
JP4560885B2 (ja) | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 | |
JPH09186391A (ja) | 化合物半導体装置及びその製造方法 | |
JPH1022564A (ja) | 半導体レーザ、半導体光変調器および半導体レーザの製造方法 | |
JPS6053011A (ja) | 半導体積層構造の製造方法 | |
JPH03225983A (ja) | 半導体レーザ | |
JPH0559594B2 (ja) |