JPS6053011A - 半導体積層構造の製造方法 - Google Patents

半導体積層構造の製造方法

Info

Publication number
JPS6053011A
JPS6053011A JP58160344A JP16034483A JPS6053011A JP S6053011 A JPS6053011 A JP S6053011A JP 58160344 A JP58160344 A JP 58160344A JP 16034483 A JP16034483 A JP 16034483A JP S6053011 A JPS6053011 A JP S6053011A
Authority
JP
Japan
Prior art keywords
growth
layer
lpe
gaalas
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58160344A
Other languages
English (en)
Inventor
Hitoshi Nakamura
均 中村
Shigekazu Minagawa
皆川 重量
Kazuhiro Ito
和弘 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58160344A priority Critical patent/JPS6053011A/ja
Publication of JPS6053011A publication Critical patent/JPS6053011A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、Ga或いは、Ini含む半導体材料層の製造
方法に関する。こうした材料層を用いた半導体装置の製
造に用いて有用である。
〔発明の背景〕
Ga 1−y I ny Pi活性層とする発光素子は
、その発光波長が0.6μm帯の可視領域にあることか
ら、レーザプリンタ、DAD (Digital Au
di。
I)isk )等の光源として注目されている。半導体
レーザを含め、高効率の発光素子を作製するためには、
GaInPa性層の両側をよりバンドギャップの犬きl
クラッド層ではさみこむダブルへテロ構造が有効であり
、クラッド層の材料の1つとして、たとえばGa1−X
 Atx As が取り上げられている。結晶を成長さ
せる手段としては、結晶性の点から、LPE(液相エピ
タキシー)法が有力であるが、杢糸の場合は、GaA、
4As上へのI n G a PのLPE成長がきわめ
て困難でおるという欠点があった。この原因は以下のと
おりである。Inを溶媒とするI n G a PのL
PE成長でば、Gaの偏析係数が約100と太きい。G
aAtASの成長(G a溶液によるL P E法で形
成)に引き続き、InGaPの成長(In溶液全用層る
LPE法で形成)を試みると、基板上にG a %液の
一部が残留し、それがIn溶液に混入する。
その結果、微量のGaの混入によってさえ、その大きな
偏析のため、InGaP成長層のボ11成金変化させ、
膜質、再現性を低下させる。
以上、In Ga P、Gakl As系の場合金側に
記述したが、これは、Ga溶液によるLPEにひき続き
、In1g液によるLPEを行なう場合化ずる現象であ
る。
〔発明の目的〕 本発明の目的はGa溶液およびIn溶液ケ共に用いる化
合物半導体層の2 Ryi以上の連続液相エピタキシャ
ル成長を良好に行なわしめることである。
〔発明の概要〕
Ga溶液を用いたLPE成長(液相エピタキシー\・ル
成長)に引き続き、Inn溶液金回たL P E成長全
行なう化合物半導体層の2層を成長する必要がある系の
場合、In浴液を用いて成長せしむるべき半導体唐金気
相成長法で形成し、他の半導体層は液相成長法を用いて
行なうものである。当該気相成長法としてはM OCV
 D法(MetalQrgano (:hemical
 Vapour I)eposition )、MBE
法(Mo1ecular Beam p:pi tax
y ) 等が有用である。
本発明の適用に極めて有用な系であるG a A tA
 s −I n G a P層の例について補足説明す
る。
前述したとおり、LPE法で杢糸の成長ケ行なうと、I
ni液中にGa浴液の混入のため、InGaP成長層の
組成制御が困難であるという欠点がある。本発明はIn
GaP層の制御を中力に行なう7ヒめ、GaAtAs上
のI n G a p層の成長手段として、MOCVD
法、MBE法ヶ用いるものである。成長グロセスとして
、まず基板上にLPE法によりGaAtAs層に至る寸
での半導体層を連続して成長を行なう。なお、GaA4
As層を基板に直接設ける場合も、基板に複数の半導体
層を設けその最上層がG a A I A s層となる
場合もあるが、本発明が同様に適用可能なことはいう才
でもない。
続いて、一旦電気炉より結晶を取り出し、MOCVD、
tたはMBE法によpInGaP層の成長を行なう。そ
の後、必要に応じ再びLPE法により、対象としている
GaAtAs上のI n G a P層以外の成長を行
なう。さらにGaA7As上のInGaP層の形成が必
要な場合は、上記課程tくり回す。
なお、LPE法でIn溶液へのGaの混入?防ぐため、
G a A tA s f成長後、一旦炉から結晶を引
き出し、その後、InGaP(i7成長させることは、
GaAtAs1面の酸化のため不可能であり、井た、成
長用ボートケ工夫して溶液の混入を防ぐことも、再現性
の点で問題が残る。本発明のMOCVD、その他の成長
法では、高いA7As混晶比分持つGaAtAs上への
InGaPの成長が可能であり、再現性、結晶成の優れ
たベテロ成長層を得ることができる。
〔発明の実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図は、G a A s基板上11に、GaA/:As1
2、InGaP13、GaA?As 14に順次エピタ
キシー成長させた結晶の断面である。
捷ず、S1ドープ2 X 1018Crn−” n −
G a A s(厚さ400μm)’Th成長用の基板
11に用い、LPE法によりGa O,4Ato、6A
 s 12 k 2μm成長した。導電型は、Teドー
プ5 X 1017cm−” n型であった。成長は、
水素雰囲気中で行ない成長条件は成長温度800C3冷
却速度lC/分、過飽和温度4Cであり、成長速度はl
μn]/分であった。
その後、この結晶を電気炉から取り出し通常のM OC
V D法によりIn o、s Ga O,5P (アン
ドープ!〕型5X 10”Crn−’) 13を05μ
m成長した。
原料には、トリメチルガリワム、トリメチルインジクム
、ホスフィンを用い、水素?キャリアガスとしてl O
Torr C)減圧下で成長ケ用なった。基板温間は、
650iCであり、寸だ反応管前部にホスフィン?熱分
解するだめの分解炉を使用した。
成長速度は、0.1μm/分であり、成長後のI nO
,5Ga o、 5 p (7)表面は、きれいi 鏡
面Thり膜厚分布は、0.5μm±0.1μmであった
その後、取り出した基板上に再びLPE法によりGaO
,4Ato、6As (Znnドーグ型lXl018c
m−3、膜厚3μm)14に成長させた。成長条件は、
第1層n型Ga O,4At(1,6As 17)場合
と同様であつ′k。
こうして得られたGaAtAs/In GaP/GaA
、/:Asヘテロ多層結晶は、平坦性、鏡面性に優れ、
また界面も平坦でGa、Inのインクルージヨン等はみ
られず良好な結晶であつ/ζ。
以上の例では化イモ例としてG a A tA s /
 I nGaP系を用いたが、勿論他の系でも、LPE
成長の場合Ga溶液を用いる必要がある系に引きつつき
、Ini容液を用いる必要がある系の成長に同様に用い
得ることはいうまでもない。
〔発明の効果〕
本発明によれば、GaAtAs、InGaP1含む良グ
’jの多層へテロエビクギシ一層を再現性よく得ること
ができるので、可視発光の半導体v −IJ“をはじめ
とした発光素子の作製が可能となる。
それぞれのへテロ界面は平坦であす、Ga、Inのイン
クルージヨンやだれはみられ斤いC才だ、光面もきれい
な鏡面であり、杢糸のT、 P E法でよくみられる溶
液の残留も生じない。
【図面の簡単な説明】
第1図は、GaAs基板上へ、GaAtAs/I n 
G a P / G a A tA s k成長させた
ウエノ・−の断面図である。

Claims (1)

  1. 【特許請求の範囲】 1、Ga溶液、およびIn溶液を共に用いる化合物半導
    体の2層以上の連続したLPE成長を必要とする成長に
    おいて、Ga溶溶液金回LPE成長に引き続きIn溶液
    によるLPE成長により得るべき成長層を気相成長法に
    よシ形成し、その他の成長層’r L P E法により
    形成する工程を有すること全特徴とする半導体積層構造
    の製造方法。 2、GaAs1成長用基板とし、Gat−xAj)HA
    s(Q<x<1)、In1−y Gay P (0<Y
    く1)を成長層に含むエピタキシー成長において\Ga
     1−xA2XAs成長層上のIn1−yGayP成長
    層を形成する成長手段にMOCVD法または、MBE法
    を用い、その他の成長層をLPE法で形成することを特
    徴とする特許請求のlia囲1項記載の半導体積層構造
    の製造方法。
JP58160344A 1983-09-02 1983-09-02 半導体積層構造の製造方法 Pending JPS6053011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58160344A JPS6053011A (ja) 1983-09-02 1983-09-02 半導体積層構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58160344A JPS6053011A (ja) 1983-09-02 1983-09-02 半導体積層構造の製造方法

Publications (1)

Publication Number Publication Date
JPS6053011A true JPS6053011A (ja) 1985-03-26

Family

ID=15712950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58160344A Pending JPS6053011A (ja) 1983-09-02 1983-09-02 半導体積層構造の製造方法

Country Status (1)

Country Link
JP (1) JPS6053011A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325493A2 (en) * 1988-01-21 1989-07-26 Mitsubishi Kasei Corporation Epitaxial substrate for high-intensity LED, and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325493A2 (en) * 1988-01-21 1989-07-26 Mitsubishi Kasei Corporation Epitaxial substrate for high-intensity LED, and method of manufacturing same

Similar Documents

Publication Publication Date Title
JP2002518826A (ja) トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
JP2000091234A (ja) 窒化物系iii−v族化合物半導体の製造方法
JP3045115B2 (ja) 光半導体装置の製造方法
JPH04127521A (ja) 半導体基板の製造方法
JP4078891B2 (ja) 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JPS6053011A (ja) 半導体積層構造の製造方法
JPS6349396B2 (ja)
JP2669142B2 (ja) ウィンドウ構造半導体レーザの製造方法
JP3250495B2 (ja) 半導体構造体及び半導体結晶成長方法
JPH05347251A (ja) 三−五族化合物半導体気相成長方法および半導体装置
JP3169064B2 (ja) 半導体立体量子構造の作製方法
JPH0888185A (ja) 半導体結晶成長方法
JP3298572B2 (ja) 光半導体装置の製造方法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JP2803375B2 (ja) 半導体構造体
JPH04356963A (ja) 半導体量子細線の製造方法
JPH06140712A (ja) 化合物半導体装置の製造方法
JP2005217218A (ja) 半導体基板の製造方法
JPH057054A (ja) 歪量子井戸半導体レーザ素子および歪量子井戸構造の作製方法
JPH0936494A (ja) 化合物半導体装置の製造方法
JPH09260785A (ja) 半導体結晶成長方法および半導体素子
JPH02114587A (ja) 半導体レーザ装置の製造方法
JPS6155982A (ja) 半導体レ−ザ装置
JPH04278523A (ja) SiドープGaInPバッファー層を有する半導体材料