JP3169064B2 - 半導体立体量子構造の作製方法 - Google Patents
半導体立体量子構造の作製方法Info
- Publication number
- JP3169064B2 JP3169064B2 JP24674697A JP24674697A JP3169064B2 JP 3169064 B2 JP3169064 B2 JP 3169064B2 JP 24674697 A JP24674697 A JP 24674697A JP 24674697 A JP24674697 A JP 24674697A JP 3169064 B2 JP3169064 B2 JP 3169064B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum
- dimensional quantum
- dimensional
- quantum structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、低閾値の半導体レ
ーザの活性層等に用いられる半導体立体量子構造の作製
方法に関する。
ーザの活性層等に用いられる半導体立体量子構造の作製
方法に関する。
【０００２】
【従来の技術】従来より、高品質の半導体立体量子構造
の作製方法として、微細な島状構造が形成されるよう
に、格子常数の異なる半導体を積層する手法が多く用い
られている。例えば、ＧａＡｓ基板上のＧａＡｓ層に、
ＧａＡｓと格子常数の異なるＩｎＧａＡｓを成長させ、
立体量子構造を作製する方法がアプライド・フィジック
ス・レターズ６３巻、２３号、１９９３年、３２０３−
３２０５ページ（AppliedPhysics Letters, Volume 63,
No.23, 1993 pp.3203-3205) にディ・レオナルド（D.L
eonard et. al.）によって報告されている。
の作製方法として、微細な島状構造が形成されるよう
に、格子常数の異なる半導体を積層する手法が多く用い
られている。例えば、ＧａＡｓ基板上のＧａＡｓ層に、
ＧａＡｓと格子常数の異なるＩｎＧａＡｓを成長させ、
立体量子構造を作製する方法がアプライド・フィジック
ス・レターズ６３巻、２３号、１９９３年、３２０３−
３２０５ページ（AppliedPhysics Letters, Volume 63,
No.23, 1993 pp.3203-3205) にディ・レオナルド（D.L
eonard et. al.）によって報告されている。
【０００３】例えば、このような方法において、ＧａＡ
ｓの（１００）面上にＩｎＧａＡｓを分子線エピタキシ
ー法によって成長させて、直径３０ｎｍ程度、高さ１０
ｎｍ程度の量子ドット構造を１０10ｃｍ-2程度以上の高
密度で形成することが可能である。
ｓの（１００）面上にＩｎＧａＡｓを分子線エピタキシ
ー法によって成長させて、直径３０ｎｍ程度、高さ１０
ｎｍ程度の量子ドット構造を１０10ｃｍ-2程度以上の高
密度で形成することが可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術による自己形成的な半導体立体量子構造の
作製方法においては、以下の課題が存在する。
うな従来技術による自己形成的な半導体立体量子構造の
作製方法においては、以下の課題が存在する。
【０００５】平坦な基板の上に半導体立体量子構造を製
作する場合、半導体立体量子構造のサイズはある程度の
ばらつきをもつ。これは、通常１０から２０パーセント
ある。このばらつきは、自己形成的な製作手法を用いる
場合、半導体立体量子構造の材料、成長条件、形成面の
方位等によらずこの程度の値である。特に、自己形成的
に作製される量子ドットは積層方向のサイズが面内サイ
ズに比べて小さいため、積層方向のサイズ揺らぎが主原
因で、複数の半導体立体量子構造からの発光線幅につい
ては、本来期待されている狭線幅は実現できず、通常の
バルク半導体からの発光線幅程度以上のひろがりとなっ
てしまう。
作する場合、半導体立体量子構造のサイズはある程度の
ばらつきをもつ。これは、通常１０から２０パーセント
ある。このばらつきは、自己形成的な製作手法を用いる
場合、半導体立体量子構造の材料、成長条件、形成面の
方位等によらずこの程度の値である。特に、自己形成的
に作製される量子ドットは積層方向のサイズが面内サイ
ズに比べて小さいため、積層方向のサイズ揺らぎが主原
因で、複数の半導体立体量子構造からの発光線幅につい
ては、本来期待されている狭線幅は実現できず、通常の
バルク半導体からの発光線幅程度以上のひろがりとなっ
てしまう。
【０００６】以上の理由から、自己形成的な半導体立体
量子構造を、通常のバルク半導体や、量子井戸構造から
の発光線幅以下の発光を実現できるほど良好な均一性を
もつように作製することは、現在のところ困難である。
量子構造を、通常のバルク半導体や、量子井戸構造から
の発光線幅以下の発光を実現できるほど良好な均一性を
もつように作製することは、現在のところ困難である。
【０００７】本発明は、積層方向のサイズ揺らぎが問題
となっている自己形成的な半導体立体量子構造をマスク
として用い、積層方向には膜厚揺らぎが１％程度以下で
ある量子井戸構造を加工することにより、面内サイズが
自己形成量子ドット程度の、サイズ均一性が良好な半導
体立体量子構造を作製するというものである。
となっている自己形成的な半導体立体量子構造をマスク
として用い、積層方向には膜厚揺らぎが１％程度以下で
ある量子井戸構造を加工することにより、面内サイズが
自己形成量子ドット程度の、サイズ均一性が良好な半導
体立体量子構造を作製するというものである。
【０００８】
【課題を解決するための手段】本発明では、特に量子ド
ットの積層方向のサイズ揺らぎの問題を低減するため
に、次のような工程で半導体立体量子構造を作製する。 １．まず、半導体基板上に量子井戸構造を成長させる。 ２．その表面上に量子ドットを自己形成的に形成させ
る。 ３．その形成された量子ドットをマスクとして、基板温
度を上昇させることにより、マスクでカバーされている
領域の量子井戸構造を残しながらマスクでカバーされて
いない領域は熱脱離を起こさせて量子井戸構造を消失さ
せる。
ットの積層方向のサイズ揺らぎの問題を低減するため
に、次のような工程で半導体立体量子構造を作製する。 １．まず、半導体基板上に量子井戸構造を成長させる。 ２．その表面上に量子ドットを自己形成的に形成させ
る。 ３．その形成された量子ドットをマスクとして、基板温
度を上昇させることにより、マスクでカバーされている
領域の量子井戸構造を残しながらマスクでカバーされて
いない領域は熱脱離を起こさせて量子井戸構造を消失さ
せる。
【０００９】この熱脱離によって、表面から見て量子ド
ットのある領域の下にある量子井戸の領域は、面内サイ
ズは量子ドットのサイズとほぼ同一となるので、立体量
子構造で規定される面内サイズと成長膜厚で規定される
積層方向サイズを有する半導体立体量子構造を実現する
ことができる。
ットのある領域の下にある量子井戸の領域は、面内サイ
ズは量子ドットのサイズとほぼ同一となるので、立体量
子構造で規定される面内サイズと成長膜厚で規定される
積層方向サイズを有する半導体立体量子構造を実現する
ことができる。
【００１０】すなわち、本発明はある主面方位上の第一
の半導体層上に、第一の半導体と第一の半導体より禁制
帯幅の小さい第二の半導体とを含む多層構造を形成する
工程と、その表面に第一の半導体層を形成した後、第一
の半導体とは格子定数の異なる第三の半導体層の成長に
より自己形成的に量子ドットを形成させる工程と、これ
らの工程の後、第一及び第二の半導体よりなる多層構造
が熱脱離を生じ、かつ第三の半導体の熱脱離がほとんど
生じない温度まで基板温度を上昇させ、量子ドットでカ
バーされている領域の多層構造を残存させ、かつカバー
されていない領域の多層構造を消失させる工程を含み、
第二の半導体よりなる、量子ドットで規定される面内サ
イズと成長膜厚で規定される積層方向サイズを有する半
導体立体量子構造を実現することを特徴とする半導体立
体量子構造の作製方法である。
の半導体層上に、第一の半導体と第一の半導体より禁制
帯幅の小さい第二の半導体とを含む多層構造を形成する
工程と、その表面に第一の半導体層を形成した後、第一
の半導体とは格子定数の異なる第三の半導体層の成長に
より自己形成的に量子ドットを形成させる工程と、これ
らの工程の後、第一及び第二の半導体よりなる多層構造
が熱脱離を生じ、かつ第三の半導体の熱脱離がほとんど
生じない温度まで基板温度を上昇させ、量子ドットでカ
バーされている領域の多層構造を残存させ、かつカバー
されていない領域の多層構造を消失させる工程を含み、
第二の半導体よりなる、量子ドットで規定される面内サ
イズと成長膜厚で規定される積層方向サイズを有する半
導体立体量子構造を実現することを特徴とする半導体立
体量子構造の作製方法である。
【００１１】本発明においては、半導体立体量子構造
を、量子井戸の加工により実現している。ここで、面内
サイズが微小で、かつ高密度に形成可能な自己形成量子
ドットをマスクに用い、量子井戸と量子ドットを連続的
に成長によって形成した後に、基板温度上昇による熱脱
離を利用して量子井戸を加工している。したがって、量
子井戸は、面内サイズが自己形成量子ドット程度で、か
つ膜厚は成長によって規定された均一性の高い量子ドッ
トになる。また、成長、熱脱離による加工は同一の成長
装置内で連続に実行することができ、さらに熱脱離の工
程の後、引き続いて第二の半導体より禁制帯幅の大きい
半導体をその構造の上に成長させて、表面がほぼ平坦に
なるまで埋め込んで表面を平坦化させれば、より高品質
の半導体立体量子構造を実現することができる。
を、量子井戸の加工により実現している。ここで、面内
サイズが微小で、かつ高密度に形成可能な自己形成量子
ドットをマスクに用い、量子井戸と量子ドットを連続的
に成長によって形成した後に、基板温度上昇による熱脱
離を利用して量子井戸を加工している。したがって、量
子井戸は、面内サイズが自己形成量子ドット程度で、か
つ膜厚は成長によって規定された均一性の高い量子ドッ
トになる。また、成長、熱脱離による加工は同一の成長
装置内で連続に実行することができ、さらに熱脱離の工
程の後、引き続いて第二の半導体より禁制帯幅の大きい
半導体をその構造の上に成長させて、表面がほぼ平坦に
なるまで埋め込んで表面を平坦化させれば、より高品質
の半導体立体量子構造を実現することができる。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。
ついて説明する。
【００１３】本発明において、ある主面方位上の第一の
半導体層上に、第一の半導体より禁制帯幅の小さい第二
の半導体を含む多層構造を形成する工程においては、第
二の半導体による量子井戸構造が形成されればよい。そ
の上に第三の半導体よりなる立体量子構造を形成させる
際には、歪により自己形成的に立体量子構造が形成され
るように膜厚を設定すればよい。また第三の工程におけ
る熱脱離による加工においては、通常の成長温度以上に
基板温度を上昇させ、しかも第三の半導体による立体量
子構造の熱脱離はほとんど生じない条件で、第一及び第
二の半導体が熱脱離する条件を用い、立体量子構造の下
の領域のみが残り、ほかの領域が消失する条件で、第二
の半導体が面内に分断されるようにすればよい。
半導体層上に、第一の半導体より禁制帯幅の小さい第二
の半導体を含む多層構造を形成する工程においては、第
二の半導体による量子井戸構造が形成されればよい。そ
の上に第三の半導体よりなる立体量子構造を形成させる
際には、歪により自己形成的に立体量子構造が形成され
るように膜厚を設定すればよい。また第三の工程におけ
る熱脱離による加工においては、通常の成長温度以上に
基板温度を上昇させ、しかも第三の半導体による立体量
子構造の熱脱離はほとんど生じない条件で、第一及び第
二の半導体が熱脱離する条件を用い、立体量子構造の下
の領域のみが残り、ほかの領域が消失する条件で、第二
の半導体が面内に分断されるようにすればよい。
【００１４】また、以上のようにして形成される量子ド
ット構造は、そのままデバイスへ応用することも可能で
あるが、成長、熱脱離に続いて、表面を覆うように次の
結晶成長を行ってこの量子ドット構造を埋め込めば、第
二の半導体による量子ドット構造が、直接表面に露出さ
れることがないので、良好な発光特性が得られる。これ
により、積層方向の厚さのばらつきが非常に小さい半導
体立体量子構造を実現することができる。
ット構造は、そのままデバイスへ応用することも可能で
あるが、成長、熱脱離に続いて、表面を覆うように次の
結晶成長を行ってこの量子ドット構造を埋め込めば、第
二の半導体による量子ドット構造が、直接表面に露出さ
れることがないので、良好な発光特性が得られる。これ
により、積層方向の厚さのばらつきが非常に小さい半導
体立体量子構造を実現することができる。
【００１５】本発明は、一般に材料系による制限は存在
しないが、特に、半導体レーザに多く用いられるIII V
族化合物半導体またその混晶からなる場合には、熱脱離
のマスクとして用いられる第三の半導体は、一般に熱脱
離速度が遅いＡｌを含む半導体であることが好ましい。
しないが、特に、半導体レーザに多く用いられるIII V
族化合物半導体またその混晶からなる場合には、熱脱離
のマスクとして用いられる第三の半導体は、一般に熱脱
離速度が遅いＡｌを含む半導体であることが好ましい。
【００１６】特に、基板にＩｎＰを用い、ＩｎＰを含む
量子井戸を熱脱離させる際の量子ドットマスク（すなわ
ち第三の半導体）としては、Ｉｎ（ｘ）Ａｌ（１−ｘ）
Ａｓ（ｘはＩｎの組成比）で、ｘが０．５２より大き
く、１より小さい材料が好ましい。
量子井戸を熱脱離させる際の量子ドットマスク（すなわ
ち第三の半導体）としては、Ｉｎ（ｘ）Ａｌ（１−ｘ）
Ａｓ（ｘはＩｎの組成比）で、ｘが０．５２より大き
く、１より小さい材料が好ましい。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明するが、本発明はこれに限定されるもので
はなく、適宜本発明の範囲内で変更できるものである。
て詳細に説明するが、本発明はこれに限定されるもので
はなく、適宜本発明の範囲内で変更できるものである。
【００１８】実施例１ 図１は、実施例１の半導体立体量子構造の作製方法を示
す工程概略図である。
す工程概略図である。
【００１９】まず図１（ａ）に示すように、ガスソース
ＭＢＥ法を用いて、ＧａＡｓ基板１０の（１００）表面
に、成長温度６００℃程度で、０．２ミクロン厚でＧａ
Ａｓにほぼ格子整合するＩｎ0.5 Ｇａ0.5 Ｐクラッド層
１１を成長後、８ｎｍ厚のＧａＡｓ量子井戸層１２と１
０ｎｍ厚のＩｎ0.5 Ｇａ0.5 Ｐバリヤ層１３を交互に３
周期成長させ、その後２０ｎｍ厚のＩｎ0.5 Ｇ0.5 Ｐ層
１４を成長させた。続いて、図１（ｂ）に示すように、
最表面のＩｎ0.5 Ｇａ0.5 Ｐ層の上に、ＧａＡｓと約
１．６％の格子不整合を有するＩｎ0.7 Ａｌ0.3 Ｐを、
自己形成量子ドットが作製される膜厚だけ成長させた。
ここで、量子ドット形成は、成長中のその場観察によっ
て制御した。すると、表面に面内サイズ３０ｎｍで、高
さ５ｎｍ程度のＩｎ0.7 Ａｌ0.3 Ｐ量子ドット１５が１
ｘ１０10ｃｍ-2程度の密度で形成された。また量子ドッ
トのない領域は、１分子層厚程度のＩｎＡｌＰで覆われ
ている。その後、図１（ｃ）に示すように、基板温度を
６００℃より上昇させ、ＩｎＧａＰやＧａＡｓの熱脱離
を生じさせた。ここで、量子ドットのない領域は、Ｉｎ
組成の大きい、１分子層のＩｎＡｌＰで覆われている
が、表面の７０％を占めるＩｎの熱脱離後は、その下の
層であるＩｎＧａＰ層からの熱脱離も生じ始め、ＧａＡ
ｓ量子井戸層部分まで脱離していく。一方量子ドットで
覆われた部分は、最表面のＩｎの脱離は生じるが、次第
に表面にＡｌが残存するようになり、量子ドットは、ほ
とんど形状を変えることなく残り、その下の量子井戸構
造も残ることになる。したがって、例えば１００ｎｍ程
度の脱離を生じさせれば、始めに形成させたＧａＡｓ量
子井戸は、面内サイズがＩｎＡｌＰ量子ドットとほぼ同
等の半導体立体量子構造へと加工されることになる。こ
れらのＧａＡｓの半導体立体量子構造は、面内サイズが
ほぼ３０ｎｍでそのばらつきは約１０％であるが、積層
方向には高さ８ｎｍで、ばらつきは１％程度以下のもの
である。したがって、これらのＧａＡｓ量子ドットの均
一性は改善され、発光線幅も、それを広げる要因となっ
ていた半導体量子構造の積層方向の厚さが非常に低減さ
れた結果、通常の量子井戸からのもの程度以下のものが
得られることになる。
ＭＢＥ法を用いて、ＧａＡｓ基板１０の（１００）表面
に、成長温度６００℃程度で、０．２ミクロン厚でＧａ
Ａｓにほぼ格子整合するＩｎ0.5 Ｇａ0.5 Ｐクラッド層
１１を成長後、８ｎｍ厚のＧａＡｓ量子井戸層１２と１
０ｎｍ厚のＩｎ0.5 Ｇａ0.5 Ｐバリヤ層１３を交互に３
周期成長させ、その後２０ｎｍ厚のＩｎ0.5 Ｇ0.5 Ｐ層
１４を成長させた。続いて、図１（ｂ）に示すように、
最表面のＩｎ0.5 Ｇａ0.5 Ｐ層の上に、ＧａＡｓと約
１．６％の格子不整合を有するＩｎ0.7 Ａｌ0.3 Ｐを、
自己形成量子ドットが作製される膜厚だけ成長させた。
ここで、量子ドット形成は、成長中のその場観察によっ
て制御した。すると、表面に面内サイズ３０ｎｍで、高
さ５ｎｍ程度のＩｎ0.7 Ａｌ0.3 Ｐ量子ドット１５が１
ｘ１０10ｃｍ-2程度の密度で形成された。また量子ドッ
トのない領域は、１分子層厚程度のＩｎＡｌＰで覆われ
ている。その後、図１（ｃ）に示すように、基板温度を
６００℃より上昇させ、ＩｎＧａＰやＧａＡｓの熱脱離
を生じさせた。ここで、量子ドットのない領域は、Ｉｎ
組成の大きい、１分子層のＩｎＡｌＰで覆われている
が、表面の７０％を占めるＩｎの熱脱離後は、その下の
層であるＩｎＧａＰ層からの熱脱離も生じ始め、ＧａＡ
ｓ量子井戸層部分まで脱離していく。一方量子ドットで
覆われた部分は、最表面のＩｎの脱離は生じるが、次第
に表面にＡｌが残存するようになり、量子ドットは、ほ
とんど形状を変えることなく残り、その下の量子井戸構
造も残ることになる。したがって、例えば１００ｎｍ程
度の脱離を生じさせれば、始めに形成させたＧａＡｓ量
子井戸は、面内サイズがＩｎＡｌＰ量子ドットとほぼ同
等の半導体立体量子構造へと加工されることになる。こ
れらのＧａＡｓの半導体立体量子構造は、面内サイズが
ほぼ３０ｎｍでそのばらつきは約１０％であるが、積層
方向には高さ８ｎｍで、ばらつきは１％程度以下のもの
である。したがって、これらのＧａＡｓ量子ドットの均
一性は改善され、発光線幅も、それを広げる要因となっ
ていた半導体量子構造の積層方向の厚さが非常に低減さ
れた結果、通常の量子井戸からのもの程度以下のものが
得られることになる。
【００２０】実施例２ 図２は、実施例２の半導体立体量子構造の作製方法によ
って作製されたＩｎＡｓＰ量子ドット構造の模式的な断
面図である。基本的な作製方法は実施例１と同様であ
る。まず面方位（３１１）ＢのＩｎＰ基板２０の上に、
基板温度約４８０℃で、ガスソースＭＢＥ法によってＩ
ｎＰクラッド層２１、６ｎｍのＩｎＡｓ0. 5 Ｐ0.5 量子
井戸層２２と１０ｎｍのＩｎＰバリヤ層２３の３周期よ
りなる多重量子井戸構造を作製し、その上に２０ｎｍの
ＩｎＰ層２４を成長させた。その後、Ｉｎ0.75Ａｌ0.25
Ａｓよりなる層を約１０ｎｍ成長させた。すると、表面
には直径３０ｎｍ、高さ５ｎｍ程度のＩｎ0.75Ａｌ0.25
Ａｓ量子ドット２５が、２ｘ１０10ｃｍ-2程度の密度で
形成された。
って作製されたＩｎＡｓＰ量子ドット構造の模式的な断
面図である。基本的な作製方法は実施例１と同様であ
る。まず面方位（３１１）ＢのＩｎＰ基板２０の上に、
基板温度約４８０℃で、ガスソースＭＢＥ法によってＩ
ｎＰクラッド層２１、６ｎｍのＩｎＡｓ0. 5 Ｐ0.5 量子
井戸層２２と１０ｎｍのＩｎＰバリヤ層２３の３周期よ
りなる多重量子井戸構造を作製し、その上に２０ｎｍの
ＩｎＰ層２４を成長させた。その後、Ｉｎ0.75Ａｌ0.25
Ａｓよりなる層を約１０ｎｍ成長させた。すると、表面
には直径３０ｎｍ、高さ５ｎｍ程度のＩｎ0.75Ａｌ0.25
Ａｓ量子ドット２５が、２ｘ１０10ｃｍ-2程度の密度で
形成された。
【００２１】その後、基板温度を５８０℃程度まで上昇
させた。すると、実施例１で述べたのと同様に、ＩｎＡ
ｌＡｓ量子ドットでカバーされた領域以外は熱脱離によ
って消失し、図２に示したように、ＩｎＡｓＰ量子井戸
の加工によって形成されたＩｎＡｓＰ量子ドットが形成
された。
させた。すると、実施例１で述べたのと同様に、ＩｎＡ
ｌＡｓ量子ドットでカバーされた領域以外は熱脱離によ
って消失し、図２に示したように、ＩｎＡｓＰ量子井戸
の加工によって形成されたＩｎＡｓＰ量子ドットが形成
された。
【００２２】本構造をＩｎＰで埋め込んだ構造を作製
し、発光特性を評価したところ、ＩｎＡｓＰ量子ドット
からの発光が、波長１．３ミクロン付近に観測され、し
かもその発光線幅は、通常の量子井戸の発光線幅の半分
程度まで改善された。このことは、ＩｎＡｓＰ量子ドッ
トの積層方向のサイズ揺らぎが非常に小さく、しかも面
内サイズは大きめなため、サイズが揺らいでもエネルギ
ー準位はほとんど変化しないためである。
し、発光特性を評価したところ、ＩｎＡｓＰ量子ドット
からの発光が、波長１．３ミクロン付近に観測され、し
かもその発光線幅は、通常の量子井戸の発光線幅の半分
程度まで改善された。このことは、ＩｎＡｓＰ量子ドッ
トの積層方向のサイズ揺らぎが非常に小さく、しかも面
内サイズは大きめなため、サイズが揺らいでもエネルギ
ー準位はほとんど変化しないためである。
【００２３】以上の２つの実施例ではＧａＡｓ基板また
はＩｎＰ基板上に量子井戸構造を作製し、しかる後に表
面に量子ドット構造を作製して、熱脱離によって量子井
戸を加工して量子ドットを作製する工程について述べた
が、本発明において使用する材料系は、これらの基板上
のものに限定されるものではなく、他のIII V族半導
体、または II VI族半導体等を用いても差し支えない。
はＩｎＰ基板上に量子井戸構造を作製し、しかる後に表
面に量子ドット構造を作製して、熱脱離によって量子井
戸を加工して量子ドットを作製する工程について述べた
が、本発明において使用する材料系は、これらの基板上
のものに限定されるものではなく、他のIII V族半導
体、または II VI族半導体等を用いても差し支えない。
【００２４】
【発明の効果】以上説明したように、本発明の作製方法
によれば、積層方向のサイズ揺らぎが非常に小さく、し
かも面内サイズが比較的小さく高密度な半導体立体量子
構造を、成長とそれに引き続く熱脱離のプロセスだけで
作製できる。特に、本発明により半導体立体量子製造の
サイズ揺らぎの影響の低減により発光線幅が通常の量子
井戸より狭くなるので、本発明により作製した半導体立
体量子構造は、理想的な特性を有する半導体レーザの活
性層等として極めて有用である。
によれば、積層方向のサイズ揺らぎが非常に小さく、し
かも面内サイズが比較的小さく高密度な半導体立体量子
構造を、成長とそれに引き続く熱脱離のプロセスだけで
作製できる。特に、本発明により半導体立体量子製造の
サイズ揺らぎの影響の低減により発光線幅が通常の量子
井戸より狭くなるので、本発明により作製した半導体立
体量子構造は、理想的な特性を有する半導体レーザの活
性層等として極めて有用である。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体量子構造の作製方法
を示す工程概略図であって、（ａ）は半導体層の多層構
造を形成した状態、（ｂ）はその上に立体量子ドットを
形成した状態、（ｃ）は基板温度の上昇により、立体量
子ドットのない領域の多層構造が熱脱離により消失した
状態を示す。
を示す工程概略図であって、（ａ）は半導体層の多層構
造を形成した状態、（ｂ）はその上に立体量子ドットを
形成した状態、（ｃ）は基板温度の上昇により、立体量
子ドットのない領域の多層構造が熱脱離により消失した
状態を示す。
【図２】本発明の実施例２による半導体立体量子構造の
作製方法によって作製されたＩｎＡｓＰ量子ドット構造
の模式的な断面図である。
作製方法によって作製されたＩｎＡｓＰ量子ドット構造
の模式的な断面図である。
１０ ＧａＡｓ（１００）基板 １１ Ｉｎ0.5 Ｇａ0.5 Ｐクラッド層 １２ ＧａＡｓ量子井戸層 １３ Ｉｎ0.5 Ｇａ0.5 Ｐバリヤ層 １４ Ｉｎ0.5 Ｇａ0.5 Ｐ層 １５ Ｉｎ0.7 Ａｌ0.3 Ｐ量子ドット ２０ ＩｎＰ基板 ２１ ＩｎＰクラッド層 ２２ ＩｎＡｓ0.5 Ｐ0.5 量子井戸層 ２３ ＩｎＰバリヤ層 ２４ ＩｎＰ層 ２５ Ｉｎ0.75Ａｌ0.25Ａｓ量子ドット
Claims (5)
- 【請求項１】 ある主面方位上の第一の半導体層上に、
第一の半導体と第一の半導体より禁制帯幅の小さい第二
の半導体とを含む多層構造を形成する工程と、その表面
に第一の半導体層を形成した後、第一の半導体とは格子
定数の異なる第三の半導体層の成長により自己形成的に
量子ドットを形成させる工程と、これらの工程の後、第
一及び第二の半導体よりなる多層構造が熱脱離を生じ、
かつ第三の半導体の熱脱離がほとんど生じない温度まで
基板温度を上昇させ、量子ドットでカバーされている領
域の多層構造を残存させ、かつカバーされていない領域
の多層構造を消失させる工程を含み、第二の半導体より
なる、量子ドットで規定される面内サイズと成長膜厚で
規定される積層方向サイズを有する半導体立体量子構造
を実現することを特徴とする半導体立体量子構造の作製
方法。 - 【請求項２】 請求項１に記載の方法において、前記熱
脱離の工程の後、引き続いて第二の半導体より禁制帯幅
の大きい半導体を前記半導体立体量子構造の上に成長さ
せて、表面がほぼ平坦になるまで埋め込むことを特徴と
する半導体立体量子構造の作製方法。 - 【請求項３】 前記第一、二、三の半導体がIII V族化
合物半導体またはその混晶よりなり、さらに第三の半導
体がＡｌを含む半導体であることを特徴とする、請求項
１または２に記載の半導体立体量子構造の作製方法。 - 【請求項４】 前記第一の半導体がＩｎＰで、第三の半
導体がＩｎ（ｘ）Ａｌ（１−ｘ）Ａｓ（ｘはＩｎの組成
比）であることを特徴とする、請求項１または２に記載
の半導体立体量子構造の作製方法。 - 【請求項５】 前記第三の半導体がＩｎ（ｘ）Ａｌ（１
−ｘ）Ａｓ（ｘはＩｎの組成比）で、ｘが０．５２より
大きく、１より小さいことを特徴とする、請求項４に記
載の半導体立体量子構造の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24674697A JP3169064B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体立体量子構造の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24674697A JP3169064B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体立体量子構造の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187687A JPH1187687A (ja) | 1999-03-30 |
| JP3169064B2 true JP3169064B2 (ja) | 2001-05-21 |
Family
ID=17153049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24674697A Expired - Fee Related JP3169064B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体立体量子構造の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
-
1997
- 1997-09-11 JP JP24674697A patent/JP3169064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187687A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348096B1 (en) | Method for manufacturing group III-V compound semiconductors | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JP3332127B2 (ja) | 半導体素子 | |
| JP2001093837A (ja) | 半導体薄膜構造とその作製法 | |
| US6696372B2 (en) | Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 | |
| JPH0541564A (ja) | 半導体多重歪量子井戸構造 | |
| JP2001237413A (ja) | 量子ドットの作製方法 | |
| JPS6288318A (ja) | 半導体装置の製造方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2790006B2 (ja) | ヘテロ界面形成方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| WO2005022640A1 (ja) | 半導体量子ドット素子及びその製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2967719B2 (ja) | 半導体結晶成長方法および半導体素子 | |
| JP3441773B2 (ja) | 半導体薄膜装置およびその製造方法 | |
| JPH11126945A (ja) | 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法 | |
| JPH10289997A (ja) | 半導体量子構造およびその製造方法 | |
| JPH06140712A (ja) | 化合物半導体装置の製造方法 | |
| JP2950277B2 (ja) | 半導体の結晶成長方法及び半導体素子 | |
| JP2734355B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH1187688A (ja) | 半導体構造体及び半導体結晶成長方法 | |
| JPH057053A (ja) | 歪量子井戸レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |