JP2734355B2 - 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 - Google Patents
元素半導体基板上の金属膜／化合物半導体積層構造の製造方法Info
- Publication number
- JP2734355B2 JP2734355B2 JP30824693A JP30824693A JP2734355B2 JP 2734355 B2 JP2734355 B2 JP 2734355B2 JP 30824693 A JP30824693 A JP 30824693A JP 30824693 A JP30824693 A JP 30824693A JP 2734355 B2 JP2734355 B2 JP 2734355B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- group
- iii
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＶ族半導体単結晶基板
上に形成された残留熱歪が小さく高品質なＩＩＩ−Ｖ族
化合物半導体単結晶層を有する金属膜／ＩＩＩ−Ｖ族化
合物半導体積層構造の製造方法に関する。
上に形成された残留熱歪が小さく高品質なＩＩＩ−Ｖ族
化合物半導体単結晶層を有する金属膜／ＩＩＩ−Ｖ族化
合物半導体積層構造の製造方法に関する。
【０００２】
【従来の技術】現在、Ｓｉに代表されるＩＶ族半導体単
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。これは、このような薄膜構造が形成できると、ＩＩ
Ｉ−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に
作製でき、またＳｉの高い熱伝導率によって光素子等の
性能向上が期待できるためである。さらにＳｉ超高集積
回路とＩＩＩ−Ｖ族化合物半導体超高速素子や光素子を
同一基板上に形成できるため、新しい高機能素子の開発
が予測されるからである。
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。これは、このような薄膜構造が形成できると、ＩＩ
Ｉ−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に
作製でき、またＳｉの高い熱伝導率によって光素子等の
性能向上が期待できるためである。さらにＳｉ超高集積
回路とＩＩＩ−Ｖ族化合物半導体超高速素子や光素子を
同一基板上に形成できるため、新しい高機能素子の開発
が予測されるからである。
【０００３】ところでＳｉ基板上に形成したＩＩＩ−Ｖ
族化合物半導体薄膜を素子作製に応用するためには結晶
品質の向上が重要である。例えば雑誌「ジャパニーズ・
ジャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第２４巻第６号（１９８
５年）の第Ｌ３９１−３９３頁に説明されている「二段
階成長法」を用いれば、全基板面内でＩＩＩ族とＶ族の
配列の位相がそろったシングル・ドメイン単結晶薄膜が
確実に得られ、また従来の直接成長に比べ結晶性も向上
する。これは低温でまず薄い多結晶もしくは非晶質のバ
ッファ層を堆積した後、通常の成長温度で単結晶薄膜を
成長させる方法であり、低温バッファ層は昇温する間に
アニールされて単結晶化する。しかしＳｉ基板上に例え
ばＧａＡｓを成長した場合、Ｓｉ／ＧａＡｓ界面にはそ
の格子不整合率から予想されるよりもはるかに多くの転
位や積層欠陥が発生し、さらにその一部は容易に上層ま
で伸びて貫通転位となる。二段階成長法による場合の転
位密度は数μｍ厚の成長表面で約１０8 ｃｍ- 2 にも達
する。
族化合物半導体薄膜を素子作製に応用するためには結晶
品質の向上が重要である。例えば雑誌「ジャパニーズ・
ジャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第２４巻第６号（１９８
５年）の第Ｌ３９１−３９３頁に説明されている「二段
階成長法」を用いれば、全基板面内でＩＩＩ族とＶ族の
配列の位相がそろったシングル・ドメイン単結晶薄膜が
確実に得られ、また従来の直接成長に比べ結晶性も向上
する。これは低温でまず薄い多結晶もしくは非晶質のバ
ッファ層を堆積した後、通常の成長温度で単結晶薄膜を
成長させる方法であり、低温バッファ層は昇温する間に
アニールされて単結晶化する。しかしＳｉ基板上に例え
ばＧａＡｓを成長した場合、Ｓｉ／ＧａＡｓ界面にはそ
の格子不整合率から予想されるよりもはるかに多くの転
位や積層欠陥が発生し、さらにその一部は容易に上層ま
で伸びて貫通転位となる。二段階成長法による場合の転
位密度は数μｍ厚の成長表面で約１０8 ｃｍ- 2 にも達
する。
【０００４】そこで導入されたのが歪超格子中間層や熱
サイクルアニール法で、これらによって約１０6 ｃｍ
- 2 まで転位密度は急速に改善された（雑誌「アプライ
ド・フィジクス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．）」第５４巻第１号）１９８９年）の第２４−２６
頁）。しかしながら約１０6 ｃｍ- 2 を下回る結果は容
易には得られず、その原因としてＳｉ基板とＩＩＩ−Ｖ
族化合物半導体との熱膨張係数差の問題が指摘された
（雑誌「アプライド・フィジクス・レター（Ａｐｐｌ．
Ｐｈｙｓ．Ｌｅｔｔ．）」第５６巻第２２号（１９９０
年）の第２２２５−２２２７頁）。
サイクルアニール法で、これらによって約１０6 ｃｍ
- 2 まで転位密度は急速に改善された（雑誌「アプライ
ド・フィジクス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．）」第５４巻第１号）１９８９年）の第２４−２６
頁）。しかしながら約１０6 ｃｍ- 2 を下回る結果は容
易には得られず、その原因としてＳｉ基板とＩＩＩ−Ｖ
族化合物半導体との熱膨張係数差の問題が指摘された
（雑誌「アプライド・フィジクス・レター（Ａｐｐｌ．
Ｐｈｙｓ．Ｌｅｔｔ．）」第５６巻第２２号（１９９０
年）の第２２２５−２２２７頁）。
【０００５】即ち熱サイクルアニールの導入などによっ
て成長温度（６５０℃）においては１０5 ｃｍ- 2 以下
まで転位密度は減少しているが、成長後の冷却中に熱膨
張係数差によるストレスによって１０6 ｃｍ- 2 台の転
位が導入されるというものである。これはＳｉ基板との
界面付近に多数残留する転位が熱歪によって上昇してく
るためと考えられている。成長中に上昇してくる転位に
対しては、これを横方向に曲げて上層部への到達を防ぐ
目的で一般に歪超格子中間層が挿入され大きな効果を上
げている。しかし成長後に熱歪によって上昇してくる転
位を歪超格子中間層部分で曲げることは困難である。な
お４５０℃程度以下（ＧａＡｓの場合）では転位の運動
速度が著しく低下するため転位の導入が減り、その分が
大きな残留熱歪として残る。作製した発光デバイスに高
密度の電流を注入した際に残留熱歪が大きいと欠陥の増
殖を招き寿命を著しく低下させる要因となるためこれを
低減することは重要である。
て成長温度（６５０℃）においては１０5 ｃｍ- 2 以下
まで転位密度は減少しているが、成長後の冷却中に熱膨
張係数差によるストレスによって１０6 ｃｍ- 2 台の転
位が導入されるというものである。これはＳｉ基板との
界面付近に多数残留する転位が熱歪によって上昇してく
るためと考えられている。成長中に上昇してくる転位に
対しては、これを横方向に曲げて上層部への到達を防ぐ
目的で一般に歪超格子中間層が挿入され大きな効果を上
げている。しかし成長後に熱歪によって上昇してくる転
位を歪超格子中間層部分で曲げることは困難である。な
お４５０℃程度以下（ＧａＡｓの場合）では転位の運動
速度が著しく低下するため転位の導入が減り、その分が
大きな残留熱歪として残る。作製した発光デバイスに高
密度の電流を注入した際に残留熱歪が大きいと欠陥の増
殖を招き寿命を著しく低下させる要因となるためこれを
低減することは重要である。
【０００６】そこでこの熱歪を低減するためにＧａＡｓ
成長層を部分的に基板から分離する方法が提案された
（雑誌「ジャパニーズ・ジャーナル・オブ・アプライド
・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」
第２９巻第１０号（１９９０年）の第２０７７−２０８
１頁）。この従来技術による工程を簡略的に示したのが
図４（ａ）〜（ｃ）である。
成長層を部分的に基板から分離する方法が提案された
（雑誌「ジャパニーズ・ジャーナル・オブ・アプライド
・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」
第２９巻第１０号（１９９０年）の第２０７７−２０８
１頁）。この従来技術による工程を簡略的に示したのが
図４（ａ）〜（ｃ）である。
【０００７】すなわち、まず図４（ａ）に示すようにＳ
ｉ基板１上にＡｌＧａＡｓスペーサ層５、ＧａＡｓ層４
１を順次成長する。
ｉ基板１上にＡｌＧａＡｓスペーサ層５、ＧａＡｓ層４
１を順次成長する。
【０００８】次に、図４（ｂ）に示すようにパターニン
グしたＳｉＯ2 膜７をマスクとしてＧａＡｓ層４１およ
びＡｌＧａＡｓスペーサ層５をエッチングしてメサを形
成する。
グしたＳｉＯ2 膜７をマスクとしてＧａＡｓ層４１およ
びＡｌＧａＡｓスペーサ層５をエッチングしてメサを形
成する。
【０００９】次に、図４（ｃ）に示すようにメサ側面に
露出した断面部分からＡｌＧａＡｓスペーサ層５を選択
的にエッチング除去する。ただしＧａＡｓ層４１をＳｉ
基板１上に支持しておくためＡｌＧａＡｓスペーサ層５
の一部は除去せずに残しておく。最後にＳｉＯ2 膜７を
除去する。
露出した断面部分からＡｌＧａＡｓスペーサ層５を選択
的にエッチング除去する。ただしＧａＡｓ層４１をＳｉ
基板１上に支持しておくためＡｌＧａＡｓスペーサ層５
の一部は除去せずに残しておく。最後にＳｉＯ2 膜７を
除去する。
【００１０】一方、熱膨張係数差の問題を根本的に回避
するには低温で成長すればよい。たとえば雑誌「ジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジクス
（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第３０巻第４
Ｂ号（１９９１年）の第Ｌ６６８−６７１頁に説明され
ている高真空中でＧａ原子とＡｓ原子を交互に供給する
マイグレーション・エンハンスト・ピタキシャル成長法
（ＭＥＥ法）では、途中５８０℃でのアニールを除きす
べて３００℃の低温でＧａＡｓの成長を行なっている。
低温で転位の運動速度は著しく低下しており、歪超格子
中間層の導入で貫通転位を効果的に界面方向に曲げるこ
とができる。その結果、転位密度１０6 ｃｍ- 2 の壁を
突破して７×１０4 ｃｍ- 2 を得ている。
するには低温で成長すればよい。たとえば雑誌「ジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジクス
（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第３０巻第４
Ｂ号（１９９１年）の第Ｌ６６８−６７１頁に説明され
ている高真空中でＧａ原子とＡｓ原子を交互に供給する
マイグレーション・エンハンスト・ピタキシャル成長法
（ＭＥＥ法）では、途中５８０℃でのアニールを除きす
べて３００℃の低温でＧａＡｓの成長を行なっている。
低温で転位の運動速度は著しく低下しており、歪超格子
中間層の導入で貫通転位を効果的に界面方向に曲げるこ
とができる。その結果、転位密度１０6 ｃｍ- 2 の壁を
突破して７×１０4 ｃｍ- 2 を得ている。
【００１１】また雑誌「ジャパニーズ・ジャーナル・オ
ブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．）」第３１巻第５Ｂ号（１９９２年）の第Ｌ
６２８−６３１頁に説明されている低温３３０℃で原子
状水素を照射しながらＧａＡｓを成長する方法では、結
晶中に取り込まれた水素の何等かの作用によって貫通転
位が曲げられ、またはピン止めされ、やはり７×１０4
ｃｍ- 2 の低い転位密度を得ている。
ブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．）」第３１巻第５Ｂ号（１９９２年）の第Ｌ
６２８−６３１頁に説明されている低温３３０℃で原子
状水素を照射しながらＧａＡｓを成長する方法では、結
晶中に取り込まれた水素の何等かの作用によって貫通転
位が曲げられ、またはピン止めされ、やはり７×１０4
ｃｍ- 2 の低い転位密度を得ている。
【００１２】
【発明が解決しようとする課題】Ｓｉ基板上に良質のＩ
ＩＩ−Ｖ族化合物半導体膜を得るために採用された上記
従来技術の問題点を考えてみる。
ＩＩ−Ｖ族化合物半導体膜を得るために採用された上記
従来技術の問題点を考えてみる。
【００１３】上記ＧａＡｓ成長層を部分的に基板から分
離する方法によってその分離されたひさし部分での熱歪
は大きく低減された。ところが基板から分離後に歪超格
子層を導入して熱サイクルアニールを行っても欠陥を有
効に減らすことはできない。高温成長時には熱歪がむし
ろ熱サイクルアニールによる転位低減の原動力として作
用するからである。また分離されたひさし部分のＧａＡ
ｓ成長層は数μｍと薄く、これが数十から数百μｍ以上
の巾で基板から浮いた状態となっている。そのためこの
ひさし部分に発光デバイス等を作製する場合、複雑なプ
ロセス中に容易に破損しやすく、またデバイス動作時に
発生する熱も逃がしにくいという問題点があった。
離する方法によってその分離されたひさし部分での熱歪
は大きく低減された。ところが基板から分離後に歪超格
子層を導入して熱サイクルアニールを行っても欠陥を有
効に減らすことはできない。高温成長時には熱歪がむし
ろ熱サイクルアニールによる転位低減の原動力として作
用するからである。また分離されたひさし部分のＧａＡ
ｓ成長層は数μｍと薄く、これが数十から数百μｍ以上
の巾で基板から浮いた状態となっている。そのためこの
ひさし部分に発光デバイス等を作製する場合、複雑なプ
ロセス中に容易に破損しやすく、またデバイス動作時に
発生する熱も逃がしにくいという問題点があった。
【００１４】一方、上記低温で歪超格子中間層を導入し
て低転位密度の結晶を得る方法では、低温で転位の運動
速度が著しく低下する現象を利用している。そのため転
位の運動が活発な通常の成長温度まで昇温すると熱歪に
よって転位密度が再び１０6ｃｍ- 2 程度まで増殖す
る。また原子状水素を照射する方法も転位の運動速度が
低下する条件下での現象であり、残留熱歪が大きく増加
する。さらに４００℃程度以上に加熱すると結晶中に取
り込まれた水素が急速に脱離、あるいは形態変化するた
め転位密度は１０8 ｃｍ- 2 程度まで大きく増殖すると
いう問題点があった。
て低転位密度の結晶を得る方法では、低温で転位の運動
速度が著しく低下する現象を利用している。そのため転
位の運動が活発な通常の成長温度まで昇温すると熱歪に
よって転位密度が再び１０6ｃｍ- 2 程度まで増殖す
る。また原子状水素を照射する方法も転位の運動速度が
低下する条件下での現象であり、残留熱歪が大きく増加
する。さらに４００℃程度以上に加熱すると結晶中に取
り込まれた水素が急速に脱離、あるいは形態変化するた
め転位密度は１０8 ｃｍ- 2 程度まで大きく増殖すると
いう問題点があった。
【００１５】本発明の目的はこのような従来技術の欠点
を克服し、ＩＶ族半導体単結晶基板上に残留熱歪が小さ
く高品質なＩＩＩ−Ｖ族半導体単結晶層を有する金属膜
／ＩＩＩ−Ｖ族化合物半導体積層構造を製造する方法を
提供することにある。
を克服し、ＩＶ族半導体単結晶基板上に残留熱歪が小さ
く高品質なＩＩＩ−Ｖ族半導体単結晶層を有する金属膜
／ＩＩＩ−Ｖ族化合物半導体積層構造を製造する方法を
提供することにある。
【００１６】
【課題を解決するための手段】請求項１記載の本発明に
よれば、ＩＶ族半導体基板上にＩＩＩ−Ｖ族化合物半導
体バッファ層を成長する工程と、４５０℃以下の低温で
欠陥低減層を成長する工程と、ＩＩＩ−Ｖ族化合物半導
体スペーサ層を途中に少なくとも挟んでＩＩＩ−Ｖ族化
合物半導体低欠陥層を共に４５０℃以下の低温で成長す
る工程と、次に島状に形成したマスクパターンを用い、
少なくとも最上部のＩＩＩ−Ｖ族化合物半導体スペーサ
層までエッチングしてメサを形成する工程と、前記メサ
側面に露出するＩＩＩ−Ｖ族化合物半導体スペーサ層断
面の一部を少なくとも含む部分を除いた表面および断面
上に支持膜を形成する工程と、メサ側面に一部露出した
ＩＩＩ−Ｖ族化合物半導体スペーサ層をその露出断面部
分から選択的にエッチングして除去する工程とを少なく
とも含み、さらに前記メサ側面開口部の内部表面にＩｎ
系金属層を形成する工程と、前記Ｉｎ系金属層を介して
上下のＩＩＩ−Ｖ族化合物半導体層を圧着する工程とを
少なくとも含むことを特徴とする元素半導体基板上の金
属膜／化合物半導体積層構造の製造方法が得られる。
よれば、ＩＶ族半導体基板上にＩＩＩ−Ｖ族化合物半導
体バッファ層を成長する工程と、４５０℃以下の低温で
欠陥低減層を成長する工程と、ＩＩＩ−Ｖ族化合物半導
体スペーサ層を途中に少なくとも挟んでＩＩＩ−Ｖ族化
合物半導体低欠陥層を共に４５０℃以下の低温で成長す
る工程と、次に島状に形成したマスクパターンを用い、
少なくとも最上部のＩＩＩ−Ｖ族化合物半導体スペーサ
層までエッチングしてメサを形成する工程と、前記メサ
側面に露出するＩＩＩ−Ｖ族化合物半導体スペーサ層断
面の一部を少なくとも含む部分を除いた表面および断面
上に支持膜を形成する工程と、メサ側面に一部露出した
ＩＩＩ−Ｖ族化合物半導体スペーサ層をその露出断面部
分から選択的にエッチングして除去する工程とを少なく
とも含み、さらに前記メサ側面開口部の内部表面にＩｎ
系金属層を形成する工程と、前記Ｉｎ系金属層を介して
上下のＩＩＩ−Ｖ族化合物半導体層を圧着する工程とを
少なくとも含むことを特徴とする元素半導体基板上の金
属膜／化合物半導体積層構造の製造方法が得られる。
【００１７】また前記欠陥低減層がＩＩＩ−Ｖ族または
ＩＶ族の単一歪層、あるいは歪超格子層からなることを
特徴とする元素半導体基板上の金属膜／化合物半導体積
層構造の製造方法が得られる。
ＩＶ族の単一歪層、あるいは歪超格子層からなることを
特徴とする元素半導体基板上の金属膜／化合物半導体積
層構造の製造方法が得られる。
【００１８】またさらに前記欠陥低減層を挟む上下層の
格子定数が異なっており、前記欠陥低減層は連続組成層
または歪超格子層から構成され、前記欠陥低減層はその
平均格子定数が下層の値から上層の値まで連続的、ある
いは階段状に変化したＩＩＩ−Ｖ族またはＩＶ族の傾斜
組成構造を有することを特徴とする元素半導体基板上の
金属膜／化合物半導体積層構造の製造方法が得られる。
格子定数が異なっており、前記欠陥低減層は連続組成層
または歪超格子層から構成され、前記欠陥低減層はその
平均格子定数が下層の値から上層の値まで連続的、ある
いは階段状に変化したＩＩＩ−Ｖ族またはＩＶ族の傾斜
組成構造を有することを特徴とする元素半導体基板上の
金属膜／化合物半導体積層構造の製造方法が得られる。
【００１９】また請求項４記載の発明によれば、ＩＶ族
半導体基板上にＩＩＩ−Ｖ族化合物半導体バッファ層を
成長する工程と、４００℃以下の低温で途中にＩＩＩ−
Ｖ族化合物半導体スペーサ層を少なくとも挟んでＩＩＩ
−Ｖ族化合物半導体低欠陥層を成長し、この時少なくと
も前記スペーサ層より下層の一部成長時に原子状水素を
照射する工程と、次に島状に形成したマスクパターンを
用い、少なくともＩＩＩ−Ｖ族化合物半導体スペーサ層
までエッチングしてメサを形成する工程と、前記メサ側
面に露出するＩＩＩ−Ｖ族化合物半導体スペーサ層断面
の一部を少なくとも含む部分を除いた表面および断面上
に支持膜を形成する工程と、メサ側面に一部露出したＩ
ＩＩ−Ｖ族化合物半導体スペーサ層をその露出断面部分
から選択的にエッチングして除去し、開口部を形成する
工程と、さらに前記メサ側面開口部の内部表面にＩｎ系
金属層を形成する工程と、前記Ｉｎ系金属層を介して上
下のＩＩＩ−Ｖ族化合物半導体層を圧着する工程とを少
なくとも含むことを特徴とする元素半導体基板上の金属
膜／化合物半導体積層構造の製造方法が得られる。
半導体基板上にＩＩＩ−Ｖ族化合物半導体バッファ層を
成長する工程と、４００℃以下の低温で途中にＩＩＩ−
Ｖ族化合物半導体スペーサ層を少なくとも挟んでＩＩＩ
−Ｖ族化合物半導体低欠陥層を成長し、この時少なくと
も前記スペーサ層より下層の一部成長時に原子状水素を
照射する工程と、次に島状に形成したマスクパターンを
用い、少なくともＩＩＩ−Ｖ族化合物半導体スペーサ層
までエッチングしてメサを形成する工程と、前記メサ側
面に露出するＩＩＩ−Ｖ族化合物半導体スペーサ層断面
の一部を少なくとも含む部分を除いた表面および断面上
に支持膜を形成する工程と、メサ側面に一部露出したＩ
ＩＩ−Ｖ族化合物半導体スペーサ層をその露出断面部分
から選択的にエッチングして除去し、開口部を形成する
工程と、さらに前記メサ側面開口部の内部表面にＩｎ系
金属層を形成する工程と、前記Ｉｎ系金属層を介して上
下のＩＩＩ−Ｖ族化合物半導体層を圧着する工程とを少
なくとも含むことを特徴とする元素半導体基板上の金属
膜／化合物半導体積層構造の製造方法が得られる。
【００２０】以上の本発明において、メサ側面開口部の
内部表面にＩｎ系金属層を形成する工程が、あらかじめ
ＩＩＩ−Ｖ族化合物半導体スペーサ層に接して上下少な
くとも一方にＩＩＩ族元素としてＩｎを含むＩｎ系ＩＩ
Ｉ−Ｖ族化合物半導体層を成長しておき、前記メサ側面
開口部を形成後の内部表面に露出した前記Ｉｎ系ＩＩＩ
−Ｖ族化合物半導体層からＶ族元素を熱脱離させて前記
Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層をＩｎ系金属層に変
換する工程からなることを特徴とする元素半導体基板上
の金属膜／化合物半導体積層構造の製造方法が得られ
る。また前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層がＩｎ
Ｐ層であることを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。
内部表面にＩｎ系金属層を形成する工程が、あらかじめ
ＩＩＩ−Ｖ族化合物半導体スペーサ層に接して上下少な
くとも一方にＩＩＩ族元素としてＩｎを含むＩｎ系ＩＩ
Ｉ−Ｖ族化合物半導体層を成長しておき、前記メサ側面
開口部を形成後の内部表面に露出した前記Ｉｎ系ＩＩＩ
−Ｖ族化合物半導体層からＶ族元素を熱脱離させて前記
Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層をＩｎ系金属層に変
換する工程からなることを特徴とする元素半導体基板上
の金属膜／化合物半導体積層構造の製造方法が得られ
る。また前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層がＩｎ
Ｐ層であることを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。
【００２１】またさらに前記メサ側面開口部の内部表面
にＩｎ系金属層を形成する工程が、異方性スパッタ法を
用いて前記メサ側面開口部の内部を除いた全面に絶縁体
膜を形成する工程と、気相成長法を用いて前記メサ側面
開口部の内部表面にＩＩＩ族元素としてＩｎを含むＩｎ
系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程
と、前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層からＶ族元
素を熱脱離させて前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体
層をＩｎ系金属層に変換する工程からなることを特徴と
する元素半導体基板上の金属膜／化合物半導体積層構造
の製造方法が得られる。また前記Ｉｎ系ＩＩＩ−Ｖ族化
合物半導体層がＩｎＰ層であることを特徴とする元素半
導体基板上の金属膜／化合物半導体積層構造の製造方法
が得られる。
にＩｎ系金属層を形成する工程が、異方性スパッタ法を
用いて前記メサ側面開口部の内部を除いた全面に絶縁体
膜を形成する工程と、気相成長法を用いて前記メサ側面
開口部の内部表面にＩＩＩ族元素としてＩｎを含むＩｎ
系ＩＩＩ−Ｖ族化合物半導体層を選択的に成長する工程
と、前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層からＶ族元
素を熱脱離させて前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体
層をＩｎ系金属層に変換する工程からなることを特徴と
する元素半導体基板上の金属膜／化合物半導体積層構造
の製造方法が得られる。また前記Ｉｎ系ＩＩＩ−Ｖ族化
合物半導体層がＩｎＰ層であることを特徴とする元素半
導体基板上の金属膜／化合物半導体積層構造の製造方法
が得られる。
【００２２】またさらに前記メサ側面開口部の内部表面
にＩｎ系金属層を形成する工程が、異方性スパッタ法を
用いて前記メサ側面開口部の内部を除いた全面に絶縁体
膜を形成する工程と、気相堆積法を用いて前記メサ側面
開口部の内部表面にＩｎ系金属層を選択的に形成する工
程からなることを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。また前
記メサ側面開口部の内部表面にまず金属拡散バリア層を
気相堆積法を用いて選択的に形成し、その後にＩｎ系金
属層を選択的に形成することを特徴とする元素半導体基
板上の金属膜／化合物半導体積層構造の製造方法が得ら
れる。
にＩｎ系金属層を形成する工程が、異方性スパッタ法を
用いて前記メサ側面開口部の内部を除いた全面に絶縁体
膜を形成する工程と、気相堆積法を用いて前記メサ側面
開口部の内部表面にＩｎ系金属層を選択的に形成する工
程からなることを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。また前
記メサ側面開口部の内部表面にまず金属拡散バリア層を
気相堆積法を用いて選択的に形成し、その後にＩｎ系金
属層を選択的に形成することを特徴とする元素半導体基
板上の金属膜／化合物半導体積層構造の製造方法が得ら
れる。
【００２３】さらに前記Ｉｎ系金属層を融点以上に保持
する、あるいは前記Ｉｎ系金属層に超音波振動を与え
る、またはこれらの手段を併用することで前記Ｉｎ系金
属層を溶融しながら上下のＩＩＩ−Ｖ族化合物半導体層
を圧着することを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。
する、あるいは前記Ｉｎ系金属層に超音波振動を与え
る、またはこれらの手段を併用することで前記Ｉｎ系金
属層を溶融しながら上下のＩＩＩ−Ｖ族化合物半導体層
を圧着することを特徴とする元素半導体基板上の金属膜
／化合物半導体積層構造の製造方法が得られる。
【００２４】
【作用】低温で歪超格子中間層を導入する従来方法、ま
た原子状水素を照射する従来方法とも低転位密度の結晶
を得た後に昇温すると熱歪によって転位密度が大きく増
殖する。従ってこれを防ぐには成長後、昇温する前に熱
歪を受けにくい構造に変えておけば良い。
た原子状水素を照射する従来方法とも低転位密度の結晶
を得た後に昇温すると熱歪によって転位密度が大きく増
殖する。従ってこれを防ぐには成長後、昇温する前に熱
歪を受けにくい構造に変えておけば良い。
【００２５】Ｓｉ基板とＩＩＩ−Ｖ族化合物半導体との
熱膨張係数差による熱歪みの発生を避けるには、これを
容易に緩和できる様な十分に柔らかい物質を中間層とし
て挿入すれば良く、なにも成長層を基板から完全に分離
しておく必要はない。例えば金属、中でも金属Ｉｎは弾
性率が小さく、さらに融点が約１５７℃と非常に低いた
め理想的である。高温での結晶成長中、さらに成長後の
冷却時も融点付近まで液状の金属Ｉｎ中間層によって熱
歪をほぼ１００％吸収できる。
熱膨張係数差による熱歪みの発生を避けるには、これを
容易に緩和できる様な十分に柔らかい物質を中間層とし
て挿入すれば良く、なにも成長層を基板から完全に分離
しておく必要はない。例えば金属、中でも金属Ｉｎは弾
性率が小さく、さらに融点が約１５７℃と非常に低いた
め理想的である。高温での結晶成長中、さらに成長後の
冷却時も融点付近まで液状の金属Ｉｎ中間層によって熱
歪をほぼ１００％吸収できる。
【００２６】この金属Ｉｎ中間層の形成方法であるが、
少なくとも液状の金属Ｉｎ層上に後から目的のＩＩＩ−
Ｖ族化合物半導体単結晶層を成長することは原理的に不
可能である。ところでＩｎＰやＩｎＡｓなどＩｎ系結晶
では、表面からのＰやＡｓの脱離が極めて容易に起こ
る。中でもＩｎＰ表面からのＰの脱離は、Ｇａ系結晶、
例えばＧａＡｓ表面からのＡｓの脱離に比べてその脱離
速度定数が２〜３桁も大きい。そのためＩｎＰ結晶の成
長時にはＰの脱離を防止するため通常大きなＶ族／ＩＩ
Ｉ族原料ガス供給比が必要となる。本発明の２つの製造
方法ではいずれもメサ構造断面からの選択エッチングで
隙間を形成させる工程と、隙間の内部表面にＩｎＰ層を
露出させる工程を有している。この時に隙間内部のＩｎ
Ｐ層以外におけるメサ構造の露出部分が例えばＧａＡｓ
であるか、あるいは熱的に安定な絶縁膜で覆われている
ようにしておく。その後にＩｎＰ表面からのＰの脱離は
十分大きく、しかしＧａＡｓ表面からのＡｓの脱離は十
分小さい温度に設定してＶ族原料ガスの供給を停止すれ
ばＩｎＰ層からＰが脱離するためＩｎＰ層を金属Ｉｎ層
に変換することができる。その後にＩｎの融点約１５７
℃以上に加熱するか超音波振動を与えるなどしながら上
から押え、金属Ｉｎ層を介して上下の層を圧着すればよ
い。
少なくとも液状の金属Ｉｎ層上に後から目的のＩＩＩ−
Ｖ族化合物半導体単結晶層を成長することは原理的に不
可能である。ところでＩｎＰやＩｎＡｓなどＩｎ系結晶
では、表面からのＰやＡｓの脱離が極めて容易に起こ
る。中でもＩｎＰ表面からのＰの脱離は、Ｇａ系結晶、
例えばＧａＡｓ表面からのＡｓの脱離に比べてその脱離
速度定数が２〜３桁も大きい。そのためＩｎＰ結晶の成
長時にはＰの脱離を防止するため通常大きなＶ族／ＩＩ
Ｉ族原料ガス供給比が必要となる。本発明の２つの製造
方法ではいずれもメサ構造断面からの選択エッチングで
隙間を形成させる工程と、隙間の内部表面にＩｎＰ層を
露出させる工程を有している。この時に隙間内部のＩｎ
Ｐ層以外におけるメサ構造の露出部分が例えばＧａＡｓ
であるか、あるいは熱的に安定な絶縁膜で覆われている
ようにしておく。その後にＩｎＰ表面からのＰの脱離は
十分大きく、しかしＧａＡｓ表面からのＡｓの脱離は十
分小さい温度に設定してＶ族原料ガスの供給を停止すれ
ばＩｎＰ層からＰが脱離するためＩｎＰ層を金属Ｉｎ層
に変換することができる。その後にＩｎの融点約１５７
℃以上に加熱するか超音波振動を与えるなどしながら上
から押え、金属Ｉｎ層を介して上下の層を圧着すればよ
い。
【００２７】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２８】（実施例１）図１（ａ）〜（ｆ）には請求
項１の発明の一例としての製造工程を各段階における断
面図で示した。
項１の発明の一例としての製造工程を各段階における断
面図で示した。
【００２９】図１（ａ）に示すように例えばまずＳｉ基
板１上に１μｍ厚のＧａＡｓバッファ層２をＭＢＥ成長
する。次に基板温度３００℃でＩｎＧａＡｓ／ＧａＡｓ
歪超格子層３（Ｉｎ0 . 2 Ｇａ0 . 8 Ａｓ：１０ｎｍ、
ＧａＡｓ：２０ｎｍ、×１０周期）、０．５μｍ厚のＧ
ａＡｓ低温バッファ層４、１μｍ厚のＡｌＧａＡｓスペ
ーサ層５、最後に１μｍ厚のＧａＡｓ低欠陥層６を順次
ＭＢＥ成長する。
板１上に１μｍ厚のＧａＡｓバッファ層２をＭＢＥ成長
する。次に基板温度３００℃でＩｎＧａＡｓ／ＧａＡｓ
歪超格子層３（Ｉｎ0 . 2 Ｇａ0 . 8 Ａｓ：１０ｎｍ、
ＧａＡｓ：２０ｎｍ、×１０周期）、０．５μｍ厚のＧ
ａＡｓ低温バッファ層４、１μｍ厚のＡｌＧａＡｓスペ
ーサ層５、最後に１μｍ厚のＧａＡｓ低欠陥層６を順次
ＭＢＥ成長する。
【００３０】次に、図１（ｂ）に示すようにパターニン
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成する。
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成する。
【００３１】次に、図１（ｃ）に示すように全面にＳｉ
Ｏ2 膜を形成後、メサ側面の一部を少なくとも含む部分
のＳｉＯ2 膜を除去してＳｉＯ2 支持膜８を形成し、Ａ
ｌＧａＡｓスペーサ層５をメサ側面に露出した断面部分
から選択エッチングによって除去する。
Ｏ2 膜を形成後、メサ側面の一部を少なくとも含む部分
のＳｉＯ2 膜を除去してＳｉＯ2 支持膜８を形成し、Ａ
ｌＧａＡｓスペーサ層５をメサ側面に露出した断面部分
から選択エッチングによって除去する。
【００３２】次に、図１（ｄ）に示すように異方性スパ
ッタ法を用いてメサ側面開口部の内部を除いた全面にＳ
ｉＯ2 薄膜９を形成し、さらに気相成長法を用いてメサ
側面開口の内部にそれぞれ０．３μｍ厚のＩｎＰ下面層
１０、ＩｎＰ上面層１１を選択成長する。ＩｎＰの選択
気相成長には例えばＩＩＩ族有機金属原料としてジメチ
ルインジウムクロライド（ＤＭＩｎＣｌ）あるいはトリ
メチルインジウム（ＴＭＩｎ）、Ｖ族原料としてはホス
フィン（ＰＨ3 ）を用いたＭＯＣＶＤ法を用いることが
できる。
ッタ法を用いてメサ側面開口部の内部を除いた全面にＳ
ｉＯ2 薄膜９を形成し、さらに気相成長法を用いてメサ
側面開口の内部にそれぞれ０．３μｍ厚のＩｎＰ下面層
１０、ＩｎＰ上面層１１を選択成長する。ＩｎＰの選択
気相成長には例えばＩＩＩ族有機金属原料としてジメチ
ルインジウムクロライド（ＤＭＩｎＣｌ）あるいはトリ
メチルインジウム（ＴＭＩｎ）、Ｖ族原料としてはホス
フィン（ＰＨ3 ）を用いたＭＯＣＶＤ法を用いることが
できる。
【００３３】次に、図１（ｅ）に示すように６００℃以
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面部分が露出したＩｎＰ下面層１０およびＩｎＰ
上面層１１からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面部分が露出したＩｎＰ下面層１０およびＩｎＰ
上面層１１からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
【００３４】次に、図１（ｆ）に示すようにＩｎの融点
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介してＧａＡ
ｓ低温バッファ層４とＧａＡｓ低欠陥層６を圧着した
後、ＳｉＯ2 膜７およびＳｉＯ2 支持膜８およびＳｉ
Ｏ2 薄膜９を除去する。
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介してＧａＡ
ｓ低温バッファ層４とＧａＡｓ低欠陥層６を圧着した
後、ＳｉＯ2 膜７およびＳｉＯ2 支持膜８およびＳｉ
Ｏ2 薄膜９を除去する。
【００３５】得られたＧａＡｓ層の結晶品質を調べるた
め行なったホトルミネッセンス（ＰＬ）測定からはＧａ
Ａｓ基板上の成長層と遜色のない発光強度が得られ、ま
た発光波長のシフトもなく歪みは完全に緩和されている
ことが分かった。またＴＥＭ観察の結果、転位密度も多
くて１０4 〜１０5 ｃｍ- 2 と極めて良好な結晶品質が
得られていることが分かった。
め行なったホトルミネッセンス（ＰＬ）測定からはＧａ
Ａｓ基板上の成長層と遜色のない発光強度が得られ、ま
た発光波長のシフトもなく歪みは完全に緩和されている
ことが分かった。またＴＥＭ観察の結果、転位密度も多
くて１０4 〜１０5 ｃｍ- 2 と極めて良好な結晶品質が
得られていることが分かった。
【００３６】上記実施例では欠陥低減層としてＩｎＧａ
Ａｓ／ＧａＡｓ歪超格子層を用いたが、他の例えばＩｎ
ＡｌＡｓ／ＧａＡｓ、ＧａＡｓＰ／ＧａＡｓ、またＩｎ
ＧａＰ／ＧａＡｓ歪超格子層などでも良く、またＩｎＧ
ａＡｓやＩＶ族Ｓｉなどの単一歪層、さらにＧａＡｓ／
Ｓｉ歪超格子層などでも良い。
Ａｓ／ＧａＡｓ歪超格子層を用いたが、他の例えばＩｎ
ＡｌＡｓ／ＧａＡｓ、ＧａＡｓＰ／ＧａＡｓ、またＩｎ
ＧａＰ／ＧａＡｓ歪超格子層などでも良く、またＩｎＧ
ａＡｓやＩＶ族Ｓｉなどの単一歪層、さらにＧａＡｓ／
Ｓｉ歪超格子層などでも良い。
【００３７】また上記実施例ではメサ開口内部に金属Ｉ
ｎ層を形成する工程としてＩｎＰ層の選択気相成長およ
びＰの熱脱離を用いたが、メサ開口内部に金属Ｉｎ層を
直接選択気相堆積しても良い。また金属Ｉｎ層とＧａＡ
ｓ層との反応を防ぐため、まずＷ層など金属拡散バリア
層を選択気相堆積し、その後に金属Ｉｎ層を形成しても
良い。
ｎ層を形成する工程としてＩｎＰ層の選択気相成長およ
びＰの熱脱離を用いたが、メサ開口内部に金属Ｉｎ層を
直接選択気相堆積しても良い。また金属Ｉｎ層とＧａＡ
ｓ層との反応を防ぐため、まずＷ層など金属拡散バリア
層を選択気相堆積し、その後に金属Ｉｎ層を形成しても
良い。
【００３８】（実施例２）図２（ａ）〜（ｄ）には請求
項１の発明の別の一例としての製造工程を各段階におけ
る断面図で示した。
項１の発明の別の一例としての製造工程を各段階におけ
る断面図で示した。
【００３９】図１（ａ）に示すように、例えばまずＳｉ
基板１上に１μｍ厚のＧａＰバッファ層２１を、例えば
Ｖ族原料としてアルシン（ＡｓＨ3 ）およびホスフィン
（ＰＨ3 ）を用いるガスソースＭＢＥ法で成長する。次
に基板温度３００℃で、１．２μｍ厚のＧａＡｓx Ｐ
1 - X 傾斜組成層２２（ｘ：０→１に８段階で変化、各
０．１５μｍ）、０．２μｍ厚のＧａＡｓバッファ層
２、１．２μｍ厚のＩｎxＧａ1 - x Ａｓ傾斜組成層２
３（ｘ：０→０．５３に８段階で変化、各０．１５μ
ｍ）、０．２μｍ厚のＩｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層
２４、０．２μｍ厚の第一のＩｎＰ層２５、０．５μｍ
厚のＩｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓスペーサ層２６、
０．２μｍ厚の第二のＩｎＰ層２７、最後に１μｍ厚の
Ｉｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ低欠陥層２８を順次成長
する。
基板１上に１μｍ厚のＧａＰバッファ層２１を、例えば
Ｖ族原料としてアルシン（ＡｓＨ3 ）およびホスフィン
（ＰＨ3 ）を用いるガスソースＭＢＥ法で成長する。次
に基板温度３００℃で、１．２μｍ厚のＧａＡｓx Ｐ
1 - X 傾斜組成層２２（ｘ：０→１に８段階で変化、各
０．１５μｍ）、０．２μｍ厚のＧａＡｓバッファ層
２、１．２μｍ厚のＩｎxＧａ1 - x Ａｓ傾斜組成層２
３（ｘ：０→０．５３に８段階で変化、各０．１５μ
ｍ）、０．２μｍ厚のＩｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層
２４、０．２μｍ厚の第一のＩｎＰ層２５、０．５μｍ
厚のＩｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓスペーサ層２６、
０．２μｍ厚の第二のＩｎＰ層２７、最後に１μｍ厚の
Ｉｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ低欠陥層２８を順次成長
する。
【００４０】次に、図２（ｂ）に示すようにパターニン
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成、次に全面にＳｉＯ2 膜を形成
後、メサ側面の一部を少なくとも含む部分のＳｉＯ2 膜
を除去してＳｉＯ2 支持膜８を形成、さらにＩｎ
0 . 5 2 Ａｌ0 . 4 8 Ａｓスペーサ層２６をメサ側面に
露出した断面部分から選択エッチングによって除去す
る。
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成、次に全面にＳｉＯ2 膜を形成
後、メサ側面の一部を少なくとも含む部分のＳｉＯ2 膜
を除去してＳｉＯ2 支持膜８を形成、さらにＩｎ
0 . 5 2 Ａｌ0 . 4 8 Ａｓスペーサ層２６をメサ側面に
露出した断面部分から選択エッチングによって除去す
る。
【００４１】次に、図２（ｃ）に示すように６００℃以
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面が露出した第一のＩｎＰ層２５および第二のＩ
ｎＰ層２７からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面が露出した第一のＩｎＰ層２５および第二のＩ
ｎＰ層２７からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
【００４２】次に、図２（ｄ）に示すようにＩｎの融点
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介してＩｎ
0 . 5 3Ｇａ0 . 4 7Ａｓ層２４とＩｎ0 . 5 3Ｇａ
0 . 4 7Ａｓ低欠陥層２８を圧着した後、ＳｉＯ2 膜７
およびＳｉＯ2 支持膜８を除去する。
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介してＩｎ
0 . 5 3Ｇａ0 . 4 7Ａｓ層２４とＩｎ0 . 5 3Ｇａ
0 . 4 7Ａｓ低欠陥層２８を圧着した後、ＳｉＯ2 膜７
およびＳｉＯ2 支持膜８を除去する。
【００４３】得られたＩｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層
からはＩｎＰ基板上の成長層と遜色ないＰＬ発光強度が
得られ、歪みも完全に緩和されていた。またＴＥＭ観察
から転位密度も１０4 〜１０5 ｃｍ- 2 程度で良好であ
った。
からはＩｎＰ基板上の成長層と遜色ないＰＬ発光強度が
得られ、歪みも完全に緩和されていた。またＴＥＭ観察
から転位密度も１０4 〜１０5 ｃｍ- 2 程度で良好であ
った。
【００４４】上記実施例では欠陥低減層として組成を８
段階で変化させたＧａＡｓx Ｐ1 -x およびＩｎx Ｇａ
1 - x Ａｓ傾斜組成層を用いたが、組成を連続的に変え
てもよく、また他の例えばＩｎx Ｇａ1 - x Ｐ、Ｉｎx
Ａｌy Ｇａ1 - x - y Ａｓ、またＧａＡｓx Ｓｂ1 - x
傾斜組成層などでも良い。さらに傾斜組成層の各段階が
歪超格子層からなる場合、また歪超格子層の平均組成を
連続的に変化させても良い。
段階で変化させたＧａＡｓx Ｐ1 -x およびＩｎx Ｇａ
1 - x Ａｓ傾斜組成層を用いたが、組成を連続的に変え
てもよく、また他の例えばＩｎx Ｇａ1 - x Ｐ、Ｉｎx
Ａｌy Ｇａ1 - x - y Ａｓ、またＧａＡｓx Ｓｂ1 - x
傾斜組成層などでも良い。さらに傾斜組成層の各段階が
歪超格子層からなる場合、また歪超格子層の平均組成を
連続的に変化させても良い。
【００４５】（実施例３）図３（ａ）〜（ｅ）には請求
項４記載の発明の一例としての製造工程を各段階におけ
る断面図で示した。
項４記載の発明の一例としての製造工程を各段階におけ
る断面図で示した。
【００４６】図３（ａ）に示すように例えばまずＳｉ基
板１上に１μｍ厚のＧａＡｓバッファ層２をＭＢＥ成長
する。次に基板温度３００℃で１μｍ厚の原子状水素照
射低温ＧａＡｓ層３１、１μｍ厚のＡｌＧａＡｓスペー
サ層５、最後に１μｍ厚のＧａＡｓ低欠陥層６を順次Ｂ
ＭＥ成長する。
板１上に１μｍ厚のＧａＡｓバッファ層２をＭＢＥ成長
する。次に基板温度３００℃で１μｍ厚の原子状水素照
射低温ＧａＡｓ層３１、１μｍ厚のＡｌＧａＡｓスペー
サ層５、最後に１μｍ厚のＧａＡｓ低欠陥層６を順次Ｂ
ＭＥ成長する。
【００４７】次に、図３（ｂ）に示すようにパターニン
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成、次に全面にＳｉＯ2 膜を形成
後、メサ側面の一部を少なくとも含む部分のＳｉＯ2 膜
を除去してＳｉＯ2 支持膜８を形成、さらにＡｌＧａＡ
ｓスペーサ層５をメサ側面に露出した断面部分から選択
エッチングによって除去する。
グしたＳｉＯ2 膜７をマスクとして化合物半導体層をエ
ッチングしメサを形成、次に全面にＳｉＯ2 膜を形成
後、メサ側面の一部を少なくとも含む部分のＳｉＯ2 膜
を除去してＳｉＯ2 支持膜８を形成、さらにＡｌＧａＡ
ｓスペーサ層５をメサ側面に露出した断面部分から選択
エッチングによって除去する。
【００４８】次に、図３（ｃ）に示すように異方性スパ
ッタ法を用いてメサ側面開口部の内部を除いた全面にＳ
ｉＯ2 薄膜９を形成し、さらに気相成長法を用いてメサ
側面開口の内部にそれぞれ０．３μｍ厚のＩｎＰ下面層
１０、ＩｎＰ上面層１１を選択成長する。ＩｎＰの選択
気相成長には例えばＩＩＩ族有機金属原料としてジメチ
ルインジウムクロライド（ＤＭＩｎＣｌ）あるいはトリ
メチルインジウム（ＴＭＩｎ）、Ｖ族原料としてはホス
フィン（ＰＨ3 ）を用いたＭＯＣＶＤ法を用いることが
できる。
ッタ法を用いてメサ側面開口部の内部を除いた全面にＳ
ｉＯ2 薄膜９を形成し、さらに気相成長法を用いてメサ
側面開口の内部にそれぞれ０．３μｍ厚のＩｎＰ下面層
１０、ＩｎＰ上面層１１を選択成長する。ＩｎＰの選択
気相成長には例えばＩＩＩ族有機金属原料としてジメチ
ルインジウムクロライド（ＤＭＩｎＣｌ）あるいはトリ
メチルインジウム（ＴＭＩｎ）、Ｖ族原料としてはホス
フィン（ＰＨ3 ）を用いたＭＯＣＶＤ法を用いることが
できる。
【００４９】次に、図３（ｄ）に示すように６００℃以
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面部分が露出したＩｎＰ下面層１０およびＩｎＰ
上面層１１からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
下、４５０℃以上の適当な温度に加熱して、一部断面お
よび下面部分が露出したＩｎＰ下面層１０およびＩｎＰ
上面層１１からＰを脱離させてそれぞれ金属Ｉｎ下面層
１２および金属Ｉｎ上面層１３に変換する。
【００５０】次に、図３（ｅ）に示すようにＩｎの融点
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介して原子状
水素照射低温ＧａＡｓ層３１とＧａＡｓ低欠陥層６を圧
着した後、ＳｉＯ2 膜７およびＳｉＯ2 支持膜８およ
びＳｉＯ2 薄膜９を除去する。以上のプロセスによっ
てＧａＡｓ低欠陥層６の残留熱歪は低減できる。
約１５７℃以上で上から押え、メサ側面開口部のＳｉＯ
2 支持膜８およびＳｉＯ 2 薄膜９を破壊しながら、金属Ｉ
ｎ下面層１２および金属Ｉｎ上面層１３を介して原子状
水素照射低温ＧａＡｓ層３１とＧａＡｓ低欠陥層６を圧
着した後、ＳｉＯ2 膜７およびＳｉＯ2 支持膜８およ
びＳｉＯ2 薄膜９を除去する。以上のプロセスによっ
てＧａＡｓ低欠陥層６の残留熱歪は低減できる。
【００５１】以上の３つの実施例では絶縁膜としてＳｉ
Ｏ2 膜を用いたが、これ以外の例えばＡｌＮやＳｉ3 Ｎ
4 などの非晶質膜を用いても良い。また実施例では非晶
質絶縁膜をエッチングマスク、支持膜、また選択成長マ
スクなどとして用いているが、これらの機能を有し、ま
た他のプロセスとも整合がとれれば他の半導体結晶や金
属、またレジスト膜など有機物を用いてもよい。
Ｏ2 膜を用いたが、これ以外の例えばＡｌＮやＳｉ3 Ｎ
4 などの非晶質膜を用いても良い。また実施例では非晶
質絶縁膜をエッチングマスク、支持膜、また選択成長マ
スクなどとして用いているが、これらの機能を有し、ま
た他のプロセスとも整合がとれれば他の半導体結晶や金
属、またレジスト膜など有機物を用いてもよい。
【００５２】また実施例では選択成長としてＭＯＣＶＤ
法を用いたが、他のハロゲン輸送法などでもよい。
法を用いたが、他のハロゲン輸送法などでもよい。
【００５３】また実施例では金属Ｉｎ層を介して上下層
を圧着する際に、Ｉｎの融点約１５７℃以上に加熱した
が、他の例えば超音波振動を与える方法などを用いても
良い。
を圧着する際に、Ｉｎの融点約１５７℃以上に加熱した
が、他の例えば超音波振動を与える方法などを用いても
良い。
【００５４】また金属層としてはＩｎＰ→Ｉｎと変換が
容易な金属Ｉｎを用いたが、例えばＧａを添加してＩｎ
ＧａＰ→Ｉｎ−Ｇａ合金と変換しても良い。Ｇａの添加
によってＰの脱離は遅くなるが、Ｉｎ−Ｇａ合金の融点
を下げることができる。
容易な金属Ｉｎを用いたが、例えばＧａを添加してＩｎ
ＧａＰ→Ｉｎ−Ｇａ合金と変換しても良い。Ｇａの添加
によってＰの脱離は遅くなるが、Ｉｎ−Ｇａ合金の融点
を下げることができる。
【００５５】さらに実施例ではＳｉ基板上の金属／（Ｉ
ｎ）ＧａＡｓ積層構造を例に説明したが、ＩＶ族基板が
Ｇｅの場合、またＩＩＩ−Ｖ族化合物半導体が他のＩｎ
ＧａＰやＧａＰなどの場合、また複数種類のＩＩＩ−Ｖ
族化合物半導体層が混在する場合にも広く本発明を適用
することができる。
ｎ）ＧａＡｓ積層構造を例に説明したが、ＩＶ族基板が
Ｇｅの場合、またＩＩＩ−Ｖ族化合物半導体が他のＩｎ
ＧａＰやＧａＰなどの場合、また複数種類のＩＩＩ−Ｖ
族化合物半導体層が混在する場合にも広く本発明を適用
することができる。
【００５６】
【発明の効果】以上のように本発明によればＩＶ族単結
晶基板上に低温で形成した低欠陥ＩＩＩ−Ｖ族エピタキ
シャル層中にＩＶ族単結晶基板との熱膨張係数差によっ
て発生する熱歪みをほぼ完全に緩和することができるた
め、熱歪みによる新たな転位の発生がなく、ＩＶ族半導
体単結晶基板上に高品質なＩＩＩ−Ｖ族化合物半導体単
結晶層を有する金属膜／ＩＩＩ−Ｖ族化合物半導体積層
構造が実現でき、発明の効果が示された。
晶基板上に低温で形成した低欠陥ＩＩＩ−Ｖ族エピタキ
シャル層中にＩＶ族単結晶基板との熱膨張係数差によっ
て発生する熱歪みをほぼ完全に緩和することができるた
め、熱歪みによる新たな転位の発生がなく、ＩＶ族半導
体単結晶基板上に高品質なＩＩＩ−Ｖ族化合物半導体単
結晶層を有する金属膜／ＩＩＩ−Ｖ族化合物半導体積層
構造が実現でき、発明の効果が示された。
【図１】本発明の第一の実施例に係る一例としての工程
を示す断面図である。
を示す断面図である。
【図２】本発明の第二の実施例に係る一例としての工程
を示す断面図である。
を示す断面図である。
【図３】本発明の第三の実施例に係る一例としての工程
を示す断面図である。
を示す断面図である。
【図４】従来技術に係る一例としての工程を示す断面図
である。
である。
１ Ｓｉ基板 ２ ＧａＡｓバッファ層 ３ ＩｎＧａＡｓ／ＧａＡｓ歪超格子層 ４ ＧａＡｓ低温バッファ層 ５ ＡｌＧａＡｓスペーサ層 ６ ＧａＡｓ低欠陥層 ７ ＳｉＯ2 膜 ８ ＳｉＯ2 支持膜 ９ ＳｉＯ2 薄膜 １０ ＩｎＰ下面層 １１ ＩｎＰ上面層 １２ 金属Ｉｎ下面層 １３ 金属Ｉｎ上面層 ２１ ＧａＰバッファ層 ２２ ＧａＡｓx Ｐ1 - x 傾斜組成層 ２３ Ｉｎx Ｇａ1 - x Ａｓ傾斜組成層 ２４ Ｉｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ層 ２５ 第一のＩｎＰ層 ２６ Ｉｎ0 . 5 2 Ａｌ0 . 4 8 Ａｓスペーサ層 ２７ 第二のＩｎＰ層 ２８ Ｉｎ0 . 5 3 Ｇａ0 . 4 7 Ａｓ低欠陥層 ３１ 原子状水素照射低温ＧａＡｓ層 ４１ ＧａＡｓ層
Claims (10)
- 【請求項１】 ＩＶ族半導体基板上にＩＩＩ−Ｖ族化合
物半導体バッファ層を成長する工程と、４５０℃以下の
低温で欠陥低減層を成長する工程と、ＩＩＩ−Ｖ族化合
物半導体スペーサ層を途中に少なくとも挟んでＩＩＩ−
Ｖ族化合物半導体低欠陥層を共に４５０℃以下の低温で
成長する工程と、次に島状に形成したマスクパターンを
用い、少なくとも最上部のＩＩＩ−Ｖ族化合物半導体ス
ペーサ層までエッチングしてメサを形成する工程と、前
記メサ側面に露出するＩＩＩ−Ｖ族化合物半導体スペー
サ層断面の一部を少なくとも含む部分を除いた表面およ
び断面上に支持膜を形成する工程と、メサ側面に一部露
出したＩＩＩ−Ｖ族化合物半導体スペーサ層をその露出
断面部分から選択的にエッチングして除去する工程とを
少なくとも含み、さらに前記メサ側面開口部の内部表面
にＩｎ系金属層を形成する工程と、前記Ｉｎ系金属層を
介して上下のＩＩＩ−Ｖ族化合物半導体層を圧着する工
程とを少なくとも含むことを特徴とする元素半導体基板
上の金属膜／化合物半導体積層構造の製造方法。 - 【請求項２】 欠陥低減層がＩＩＩ−Ｖ族またはＩＶ族
の単一歪層、あるいは歪超格子層からなることを特徴と
する請求項１に記載の元素半導体基板上の金属膜／化合
物半導体積層構造の製造方法。 - 【請求項３】 欠陥低減層を挟む上下層の格子定数が異
なっており、前記欠陥低減層は連続組成層または歪超格
子層から構成され、前記欠陥低減層はその平均格子定数
が下層の値から上層の値まで連続的、あるいは階段状に
変化したＩＩＩ−Ｖ族またはＩＶ族の傾斜組成構造を有
することを特徴とする請求項１に記載の元素半導体基板
上の金属膜／化合物半導体積層構造の製造方法。 - 【請求項４】 ＩＶ族半導体基板上にＩＩＩ−Ｖ族化合
物半導体バッファ層を成長する工程と、４００℃以下の
低温で途中にＩＩＩ−Ｖ族化合物半導体スペーサ層を少
なくとも挟んでＩＩＩ−Ｖ族化合物半導体低欠陥層を成
長し、この時少なくとも前記スペーサ層より下層の一部
成長時に原子状水素を照射する工程と、次に島状に形成
したマスクパターンを用い、少なくともＩＩＩ−Ｖ族化
合物半導体スペーサ層までエッチングしてメサを形成す
る工程と、前記メサ側面に露出するＩＩＩ−Ｖ族化合物
半導体スぺーサ層断面の一部を少なくとも含む部分を除
いた表面および断面上に支持膜を形成する工程と、メサ
側面に一部露出したＩＩＩ−Ｖ族化合物半導体スペーサ
層をその露出断面部分から選択的にエッチングして除去
し、開口部を形成する工程と、さらに前記メサ側面開口
部の内部表面にＩｎ系金属層を形成する工程と、前記Ｉ
ｎ系金属層を介して上下のＩＩＩ−Ｖ族化合物半導体層
を圧着する工程とを少なくとも含むことを特徴とする元
素半導体基板上の金属膜／化合物半導体積層構造の製造
方法。 - 【請求項５】 メサ側面開口部の内部表面にＩｎ系金属
層を形成する工程が、あらかじめＩＩＩ−Ｖ族化合物半
導体スペーサ層に接して上下少なくとも一方にＩＩＩ族
元素としてＩｎを含むＩｎ系ＩＩＩ−Ｖ族化合物半導体
層を成長しておき、前記メサ側面開口部を形成後の内部
表面に露出した前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層
からＶ族元素を熱脱離させて前記Ｉｎ系ＩＩＩ−Ｖ族化
合物半導体層をＩｎ系金属層に変換する工程からなるこ
とを特徴とする請求項１または請求項４に記載の元素半
導体基板上の金属膜／化合物半導体積層構造の製造方
法。 - 【請求項６】 メサ側面開口部の内部表面にＩｎ系金属
層を形成する工程が、異方性スパッタ法を用いて前記メ
サ側面開口部の内部を除いた全面に絶縁体膜を形成する
工程と、気相成長法を用いて前記メサ側面開口部の内部
表面にＩＩＩ族元素としてＩｎを含むＩｎ系ＩＩＩ−Ｖ
族化合物半導体層を選択的に成長する工程と、前記Ｉｎ
系ＩＩＩ−Ｖ族化合物半導体層からＶ族元素を熱脱離さ
せて前記Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層をＩｎ系金
属層に変換する工程からなることを特徴とする請求項１
または請求項４に記載の元素半導体基板上の金属膜／化
合物半導体積層構造の製造方法。 - 【請求項７】 Ｉｎ系ＩＩＩ−Ｖ族化合物半導体層がＩ
ｎＰ層であることを特徴とする請求項５または請求項６
に記載の元素半導体基板上の金属膜／化合物半導体積層
構造の製造方法。 - 【請求項８】 メサ側面開口部の内部表面にＩｎ系金属
層を形成する工程が、異方性スパッタ法を用いて前記メ
サ側面開口部の内部を除いた全面に絶縁体膜を形成する
工程と、気相堆積法を用いて前記メサ側面開口部の内部
表面にＩｎ系金属層を選択的に形成する工程からなるこ
とを特徴とする請求項１また請求項４に記載の元素半導
体基板上の金属膜／化合物半導体積層構造の製造方法。 - 【請求項９】 メサ側面開口部の内部表面にまず金属拡
散バリア層を気相堆積法を用いて選択的に形成し、その
後にＩｎ系金属層を選択的に形成することを特徴とする
請求項８に記載の元素半導体基板上の金属膜／化合物半
導体積層構造の製造方法。 - 【請求項１０】 Ｉｎ系金属層を融点以上に保持する、
あるいは前記Ｉｎ系金属層に超音波振動を与える、また
はこれらの手段を併用することで前記Ｉｎ系金属層を溶
融しながら上下のＩＩＩ−Ｖ族化合物半導体層を圧着す
ることを特徴とする請求項１または請求項４に記載の元
素半導体基板上の金属膜／化合物半導体積層構造の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30824693A JP2734355B2 (ja) | 1993-12-08 | 1993-12-08 | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30824693A JP2734355B2 (ja) | 1993-12-08 | 1993-12-08 | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161595A JPH07161595A (ja) | 1995-06-23 |
| JP2734355B2 true JP2734355B2 (ja) | 1998-03-30 |
Family
ID=17978703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30824693A Expired - Fee Related JP2734355B2 (ja) | 1993-12-08 | 1993-12-08 | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734355B2 (ja) |
-
1993
- 1993-12-08 JP JP30824693A patent/JP2734355B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161595A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| US6887770B2 (en) | Method for fabricating semiconductor device | |
| KR100304881B1 (ko) | Gan계화합물반도체및그의결정성장방법 | |
| US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
| JP3332127B2 (ja) | 半導体素子 | |
| TWI388000B (zh) | 磊晶生長方法及使用該方法所形成之磊晶層結構 | |
| JP2734355B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2560600B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2624119B2 (ja) | 複合型半導体積層構造の製造方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JPH10303510A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2980175B2 (ja) | 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP3061321B2 (ja) | 結晶改善された化合物半導体デバイスの製造方法 | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JPH1032165A (ja) | 化合物半導体層の成長方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| JP2002289541A (ja) | ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| LAPS | Cancellation because of no payment of annual fees |