CN1143363C - 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构 - Google Patents

通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构 Download PDF

Info

Publication number
CN1143363C
CN1143363C CNB998034002A CN99803400A CN1143363C CN 1143363 C CN1143363 C CN 1143363C CN B998034002 A CNB998034002 A CN B998034002A CN 99803400 A CN99803400 A CN 99803400A CN 1143363 C CN1143363 C CN 1143363C
Authority
CN
China
Prior art keywords
gallium nitride
nitride layer
layer
nitride semiconductor
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB998034002A
Other languages
English (en)
Other versions
CN1292149A (zh
Inventor
R・F・戴维斯
R·F·戴维斯
つ赡
O·－H·纳姆
胀
T·泽勒瓦
布雷姆赛尔
M·D·布雷姆赛尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NORTH CARLINA STATE UNIVERSITY
North Carolina State University
University of California
Original Assignee
NORTH CARLINA STATE UNIVERSITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/031,843 external-priority patent/US6608327B1/en
Priority claimed from US09/032,190 external-priority patent/US6051849A/en
Application filed by NORTH CARLINA STATE UNIVERSITY filed Critical NORTH CARLINA STATE UNIVERSITY
Publication of CN1292149A publication Critical patent/CN1292149A/zh
Application granted granted Critical
Publication of CN1143363C publication Critical patent/CN1143363C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

氮化镓半导体层是这样制作的：用带有第一开孔阵列的第一掩模(106)掩蔽下氮化镓层(104)，通过第一开孔阵列在下氮化镓层上进行生长而形成第一蔓生氮化镓半导体层(108a，b)。然后用带有第二开孔阵列的第二掩模(206)掩蔽第一蔓生层。第二开孔阵列在横向上是与第一开孔阵列错开的。通过第二开孔阵列从第一蔓生氮化镓层(108a，b)上进行生长并扩展到第二掩模(206)上，从而形成第二蔓生氮化镓半导体层(208a，b)。微电子器件(210)则形成在第二蔓生氮化镓半导体层(208a，b)中。

Description

通过掩模横向蔓生制作氮化镓半导体层的方法 及由此制作的氮化镓半导体结构
技术领域
本发明是关于微电子器件及其制作方法，尤其是氮化镓半导体器件及其制作方法的。
背景技术
氮化镓被广泛地研究以用于微电子器件，包括但不限于晶体管、场发射器和光电子器件。这里所说的氮化镓也包括氮化镓的合金，如氮化铝镓、氮化铟镓和氮化铟铝镓。
制作氮化镓基微电子器件的主要问题是制作具有低缺陷密度的氮化镓半导体层。已经知道缺陷密度的一个来源是氮化镓层的生长衬底。因此，虽然已在蓝宝石衬底上生长出了氮化镓层，但已知道在碳化硅衬底上形成氮化铝缓冲层再在其上生长氮化镓层可以减少缺陷密度。虽然有了这些进展，还是希望继续减小缺陷密度。
也已知道通过掩模上的开孔制作氮化镓结构。例如，在具有条状或圆形图案的衬底上选择生长氮化镓来制作场致发射光源列阵。如参见合作发明者Nam等发表的题为“通过MOVPE在GaN/AlN/6H-SiC(0001)多层衬底上选择生长GaN和Al0.2Ga0.8N(Selective Growth of GaN andAl0.2Ga0.8N on GaN/AlN/6H-SiC(0001)Multilayer Structures ViaOrganometallic Vapor Phase Epitaxy)”的文章，Proceedings of theMaterials Research Society，December，1996，以及题为“通过MOVPE在构图的衬底上生长GaN和Al0.2Ga0.8N(Growth of GaN andAl0.2Ga0.8N on Patterned Substrates via Organometallic Vapor PhaseEpitaxy)”的文章，Japanese Journal of Applied Physics，Vol.36，Part2，No.5A，May 1997，pp.L532-L535。在这些文章中揭示，在一定的条件下可能会发生不希望的脊形生长或横向蔓生(overgrowth)。
在Nam等的文章中，“利用OMVPE横向外延低缺陷密度GaN层(Lateral Epitaxy of Low Defect Density GaN Layers via Organo-metallic Vapor Phase Epitaxy)”，Applied Physics Letters，Vol.71，No.18，November 3，1997，pp.2638-2640，报导了在GaN/AlN/6H-SiC(0001)衬底上，在SiO2掩模的宽3μm间隔3μm的窗口中淀积的GaN条形上，用有机金属汽相外延法横向外延并搭接而成的GaN层。横向蔓生的扩展和微结构特性与条形取向有很强的关系。在窗口区生长的GaN层中含有高密度的螺旋位错，来自于下GaN层与AlN缓冲层界面。与此成对照的是，蔓生区含有很低的位错密度。搭接的氮化镓层的均方根表面粗糙度为0.25nm。
在欧洲专利申请EP 0 852 416 A1中，在衬底上形成一无定形结构的绝缘层，绝缘层局部开孔露出衬底。至少含氮作为组分元素的化合物半导体膜被淀积在绝缘层以及开孔露出的衬底上，从而形成半导体材料层。对由第一半导体材料或由第一半导体材料及生长在其上的另一种半导体材料构成的半导体材料层进行处理，从而形成半导体器件。
发明内容
因此本发明的一个目的是提供制作氮化镓半导体层的改进方法及这样制作的改进氮化镓层。
本发明的另一个目的是提供制作具有低缺陷密度的氮化镓半导体层的方法和这样制作的氮化镓半导体层。
本发明的这些和其他目的是制作氮化镓半导体层，这是在下氮化镓层上进行横向生长从而形成横向生长的氮化镓半导体层，并在横向生长的氮化镓半导体层中形成微电子器件。在一优选的示例中制作氮化镓半导体层是用掩模掩蔽下氮化镓层，掩模中带有开孔阵列，通过开孔阵列在下氮化镓层及掩模上进行生长，从而形成蔓生的氮化镓半导体层。微电子器件则可形成在蔓生的氮化镓半导体层中。
已经发现，按照本发明的这一方面，虽然位错缺陷可由下氮化镓层向生长在掩模开孔以上的氮化镓层中垂直地传播，但在蔓生的氮化镓层中缺陷较少。因此，可在蔓生的氮化镓半导体层中形成高性能的微电子器件。
按照本发明的另一方面，氮化镓半导体层在掩模上蔓生直至搭接起来形成连续的蔓生单晶氮化镓半导体层。因此蔓生层可含有在蔓生搭接部分形成的缺陷较低的区域和在掩模开孔上形成的缺陷较高的区域。
按照本发明的另一方面，氮化镓半导体层可这样来制作：在下氮化镓层上进行横向生长，形成第一横向生长氮化镓半导体层；再从第一横向生长氮化镓半导体层上进行横向生长，形成第二横向生长氮化镓半导体层。微电子器件则可形成在第二横向生长氮化镓半导体层中。
尤其是在一优选示例中，氮化镓半导体层是这样制作的：用第一掩模掩蔽下氮化镓层，掩模带有第一开孔阵列，通过第一开孔阵列在下氮化镓层和掩模上进行生长，从而形成第一蔓生氮化镓半导体层。然后第一蔓生层用带有第二开孔阵列的第二掩模掩蔽。第二开孔阵列与第一开孔阵列在横向上是错开的。通过第二开孔阵列在第一蔓生氮化镓层上进行生长，并蔓生到第二掩模上，从而形成第二蔓生氮化镓半导体层。微电子器件则可形成在第二蔓生氮化镓半导体层中。
已经发现，按照本发明的这一方面，虽然位错缺陷可由下氮化镓层向生长在掩模开孔以上的氮化镓层中垂直地传播，但在第一蔓生氮化镓层中缺陷较少。而且，由于第二掩模开孔阵列与第一掩模开孔阵列在横向上是错开的，缺陷较少的第一蔓生氮化镓层通过第二开孔阵列扩展并蔓生到第二掩模上。因此，高性能的微电子器件可形成在第二蔓生氮化镓半导体层中。
按照本发明的另一方面，第二蔓生氮化镓半导体层横向生长直至在第二掩模上搭接从而形成连续的单晶氮化镓半导体层。因此与下氮化镓层相比整个连续的蔓生层缺陷都是很少的
第一和第二氮化镓半导体层可用有机金属汽相外延(MOVPE)来生长。掩模开孔最好为沿下氮化镓层<1 100>方向排列的条形。蔓生氮化镓层可用三乙基镓(TEG)和氨气(NH3)前体在1000-1100℃和45Torr(乇)下进行生长。使用13-39μmol/min(微摩尔/分)的三乙基镓(TEG)和1500sccm(标准毫升/分)的氨气(NH3)配以3000sccm的H2作稀释剂较为合适。最好使用26μmol/min的三乙基镓(TEG)、1500sccm NH3和在1100℃和45Torr下进行生长。下氮化镓层形成在衬底上较为合适，衬底本身包括缓冲层如氮化铝，它生长在如6H-SiC(0001)衬底上。
本发明的氮化镓半导体结构含有下氮化镓层、由下氮化镓层延伸的横向氮化镓层以及在横向氮化镓层中的许多微电子器件。在一优选的示例中，本发明的氮化镓半导体结构含有下氮化镓层和在其上的图形层(如掩模)，图形层带有开孔阵列。纵向氮化镓层由下氮化镓层通过开孔阵列向上延伸。横向氮化镓层由纵向氮化镓层扩展到下氮化镓层上的图形层上。许多微电子器件，包括但不限于光电子器件和场发射器都形成在横向氮化镓层中。
横向氮化镓层最好是连续的单晶氮化镓半导体膜。下氮化镓层和纵向氮化镓层都含有预定的缺陷密度，横向氮化镓半导体层则具有比预定的缺陷密度更低的缺陷密度。因此可得到低缺陷密度的氮化镓半导体层，从而可制作高性能的微电子器件。
本发明的其他氮化镓半导体结构含有下氮化镓层、由下氮化镓层扩展出来的第一横向氮化镓层及由第一横向氮化镓层扩展出来的第二横向氮化镓层。许多微电子器件则形成在第二横向氮化镓层中。
在一优选示例中，本发明的氮化镓半导体结构含有下氮化镓层，其上的第一掩模带有第一开孔阵列。第一纵向氮化镓层由下氮化镓层通过第一开孔阵列向上延伸。第一横向氮化镓层由纵向氮化镓层扩展到下氮化镓层上的掩模上。在第一横向氮化镓层上的第二掩模带有第二开孔阵列，它与第一开孔阵列在横向上是错开的。第二纵向氮化镓层由第一横向氮化镓层通过第二开孔阵列向上延伸。第二横向氮化镓层由第二纵向氮化镓层扩展到第一横向氮化镓层上的第二掩模上。许多微电子器件，包括但不限于光电子器件和场发射器则可形成在第二纵向氮化镓层和第二横向氮化镓层中。
第二横向氮化镓层最好是连续的单晶氮化镓半导体层。下氮化镓层含有预定的缺陷密度，第二纵向和横向氮化镓层则具有比预定的缺陷密度更低的缺陷密度。因此，借助于横向错开的掩模可得到连续的低缺陷密度的氮化镓半导体层，从而制作出高性能的微电子器件。
附图说明
图1是本发明氮化镓半导体结构第一个示例的剖面图。
图2-5是图1的结构按照本发明的中间加工步骤的剖面图。
图6是本发明氮化镓半导体结构第二个示例的剖面图。
图7-14是图6的结构按照本发明的中间加工步骤的剖面图。
具体实施方式
在下文中将参照附图所示的一些优选示例来对本发明作更全面地描述。然而，这一发明可被具体化为许多不同的形式，并且不限于这里所描述的那些具体示例；更正确地说，提供这些示例将使这一发明更为完全和彻底，并将本发明的范围完全提供给本领域技术人员。为了清楚起见图中的各层和区域的厚度都被夸大了。同样的数字代表同样的单元。还要知道，当一个单元如一层、一个区域或衬底被表述为“在”另一个单元上时，它可以是直接在另一个单元上，也可以是其间有插入的单元。与之相对照，当一个单元被表述为“直接在”另一个单元上时，它们之间则不存在插入的单元。而且，这里所描述的每个示例也包含其导电类型为互补的导电类型的情况。
现在参见图1，它说明了本发明的氮化镓半导体结构。氮化镓结构100包含衬底102。衬底可以是蓝宝石或氮化镓。然而，衬底最好包括6H-SiC(0001)衬底102a或在碳化硅衬底102a上有氮化铝缓冲层102b。氮化铝缓冲层102b可为0.01μm厚。
衬底102的制备在本领域是熟知的，无须再作叙述。碳化硅衬底的制备，例如，在Palmour的4,865,685号、Davis等的Re 34,861号、Kong等的4,912,064号和Palmour等的4,946,547号美国专利中作了叙述，这里引作参考。再有，这里所用的有关结晶学的知识在本领域也是熟知的，无须再作叙述。
在衬底102a的缓冲层102b上有一下氮化镓层104。下氮化镓层104的厚度可在1.0至2.0μm之间，可用加热的有机金属汽相外延(MOVPE)法来形成。下氮化镓层一般具有不希望的较高缺陷密度，如位错密度在108至1010cm-2。这样高的缺陷密度可来自缓冲层102b与下氮化镓层104的晶格失配。它可影响在下氮化镓层104中形成的微电子器件的性能。
再继续对图1的描述，在下氮化镓层104上有一掩模，如二氧化硅掩模106。掩模106中有开孔阵列。开孔最好为条形，沿下氮化镓层104的<1 100>方向排列。掩模106可为1000厚，可用低压化学汽相淀积(CVD)法在410℃下淀积在下氮化镓层104上。掩模106可用标准的光刻技术开图形，并在缓冲的氢氟酸(HF)溶液中腐蚀。
继续对图1的描述，在下氮化镓层104上通过掩模106的开孔纵向生长氮化镓层108a。这里的“纵向”一词意为与衬底102的晶面正交的方向。纵向氮化镓层108a可用有机金属汽相外延法在1000-1100℃和45Torr下来形成。使用13-39μmol/min的三乙基镓前体(TEG)和1500sccm的氨气(NH3)配以3000sccm的H2做稀释剂来生长纵向氮化镓层108a。
仍继续对图1的描述，氮化镓半导体结构100也含有横向氮化镓层108b，它是纵向的氮化镓层108a在下氮化镓层104上的掩模106上横向扩展而成的。横向氮化镓层108b可用上述的有机金属汽相外延法来形成。这里的“横向”一词意为平行于衬底102晶面的方向。
如图1所示，横向氮化镓层108b在界面108c处搭接形成连续的氮化镓半导体单晶层108。已发现，下氮化镓层104中的位错密度沿横向传播的强度不会与沿纵向相同。于是，横向氮化镓层108b可有较低的缺陷密度，如小于104cm-2。因此，横向氮化镓层108b可形成器件质量的氮化镓半导体材料。这样，如图1所示，可在横向氮化镓层108b中形成微电子器件110。
现在参见图2-5，将描述按照本发明制作氮化镓半导体结构的方法。如图2所示，下氮化镓层104生长在衬底102上。衬底102可包括6H-SiC(0001)衬底102a和氮化铝缓冲层102b。氮化镓层104的厚度可在1.0至2.0μm之间，可在1000℃下生长在高温(1100℃)的氮化铝缓冲层102b上，氮化铝缓冲层102b则是在冷壁的感应加热的竖直有机金属汽相外延系统中、用26μmol/min的三乙基镓、1500sccm的氨气配以3000sccm的氢做稀释剂来淀积在6H-SiC衬底102a上的。这种生长技术更详细的情况可参见T.W.Weeks等“利用高温单晶AlN在α(6H)-SiC(0001)上使用OMVPE淀积GaN薄膜(GaN Thin FilmsDeposited Via Organo-metallic Vapor Phase Epitaxy on α(6H)-SiC(0001)Using High-Temperature Mono-crystalline AlN BufferLayers)”，Applied Physics Letters，Vol.67，No.3，July 17，1995，pp.401-403，这里引用作为参考。其他衬底，有或没有缓冲层，都可使用。
仍参见图2，下氮化镓层104用掩模106来掩蔽，掩模上有开孔阵列107。掩模可由1000厚的二氧化硅构成，可在410℃下用低压CVD法来淀积。也可使用其他材料的掩模。可用标准的光刻技术来刻制掩模图形并在缓冲的HF溶液中腐蚀。在一个示例中，开孔107为3μm宽，沿下氮化镓层104的<1 100>方向平行排列，相距3-40μm。在作进一步处理之前，整个结构可浸在50％的缓冲盐酸(HCl)溶液中除去下氮化镓层104的表面氧化物。
现在参见图3，在开孔107中从下氮化镓层104上生长纵向氮化镓层108a。氮化镓的生长可在1000-1100℃和45Torr下进行。可使用13-39μmol/min的TEG前体和1500sccm的氨气配以3000sccm的氢做稀释剂。如要形成氮化镓合金，例如，也可加用通常的铝或铟前体。如图3所示，氮化镓层108a纵向生长至掩模106的上端。
下氮化镓层104也可不用掩模106而进行横向生长，这可由适当地控制生长参数或在下氮化镓层104上刻图形来实现。在纵向或横向生长后在下氮化镓层上可形成一图形层而无须用掩模。
也可沿两个方向进行横向生长来形成蔓生氮化镓半导体层。特殊情况下，掩模106可刻出沿两个正交方向，例如<1 100>和<11 20>，延伸的开孔阵列107。这样，正交的条形开孔图案就形成了矩形。在这种情况下矩形边长之比最好与{11 20}和{1 101}面生长速率之比成比例，例如为1.4∶1。
现在参见图4，氮化镓层108a继续生长，则在掩模106上引起横向蔓生而形成横向生长的氮化镓层108b。蔓生的生长条件可保持与图3所述相同。
现在参见图5，横向生长可继续至横向生长前沿在界面108c处搭接为止以形成连续的氮化镓层108。总的生长时间约为60分钟。如图1所示，微电子器件则可形成在区域108b中。如需要，器件也可形成在区域108a中。
现在参见图6，图中说明了本发明第二个示例的氮化镓半导体结构。氮化镓结构200包括前述的衬底102。如前所述，在衬底102a的缓冲层102b上也有一下氮化镓层104。在下氮化镓层104上有第一掩模，如第一个二氧化硅掩模106。第一掩模106含有第一组开孔阵列。第一组开孔最好是第一组条状图形，如前所述它是沿下氮化镓层104的<1100>方向排列的。第一纵向氮化镓层108a，如前所述，由下氮化镓层104通过第一掩模106的第一开孔阵列而向上生长。氮化镓半导体结构200也含有第一横向氮化镓层108b，如前所述，它是在下氮化镓层104的第一掩模106上从第一纵向氮化镓层108a横向扩展而成的。
继续对图6的描述，在第一纵向氮化镓层108a上有第二掩模，如第二个二氧化硅掩模206。如图所示，第二掩模206在横向上与第一掩模106是错开的。第二掩模也可在第一氮化镓层108b上扩展。最好第二掩模206覆盖全部第一纵向氮化镓层108b，这样这层中的缺陷就不会进一步传播。第二掩模206不必与第一掩模106对称地错开。第二掩模206含有第二开孔阵列。第二开孔最好如第一掩模那样取向。第二掩模也可像第一掩模106那样制作。
仍继续对图6的描述，第二纵向氮化镓层208a通过第二掩模206的第二开孔由第一横向氮化镓层108a向上生长。第二纵向氮化镓层208a可像第一纵向氮化镓层108a那样来形成。氮化镓半导体结构200还含有第二横向氮化镓层208b，它是第二纵向氮化镓层208a在第一氮化镓层108的第二掩模206上横向扩展形成的。第二横向氮化镓层208b可用前述的有机金属汽相外延法来形成。
如图6所示，第二横向氮化镓层208b在第二界面208c处搭接而形成第二连续的单晶氮化镓层208。已发现，由于第一横向氮化镓层108b用来生长第二氮化镓层208，第二氮化镓层208包括第二纵向氮化镓层208a和第二横向氮化镓层208b，因而可有较低的缺陷密度，如小于104cm-2。因此，整个氮化镓层208可以形成器件质量的氮化镓半导体材料。于是，如图1所示，在第二纵向氮化镓层208a和第二横向氮化镓层208b中都可形成微电子器件210，并且也可跨在这两个区域之间。所以将掩模106和206错开，就可得到连续的器件质量的氮化镓层。
现在参见图7-14，下面将描述按照本发明制作第二个示例的氮化镓半导体结构的方法。如图7所示，在衬底102上生长下氮化镓层104，详见与图2相关的描述。仍参见图7，下氮化镓层104由第一掩模106掩蔽，掩模含有第一开孔阵列107，参见与图2相关的描述。
参见图8，通过第一开孔阵列107在第一开孔中的下氮化镓层104上生长第一纵向氮化镓层108a，参见与图3相关的描述。参见图9，继续生长第一氮化镓层108a则在掩模106上引起横向蔓生而形成第一横向氮化镓层108b，参见与图4相关的描述。现在参见图10，使横向蔓生继续至其生长前沿在界面108c处搭接而形成第一连续氮化镓层108，参见与图5相关的描述。
现在参见图11，第一纵向氮化镓层108a为第二掩模206所掩蔽，后者含有第二开孔阵列207。第二掩模可像第一掩模那样来制作。如与图3第一掩模相关的叙述那样，也可不要第二掩模。已注意到，第二掩模206最好覆盖整个第一纵向氮化镓层108a，以防止其中的缺陷纵向或横向传播。为了没有缺陷繁衍，掩模206也可扩展到第一横向氮化镓层108b上。
现在参见图12，通过第二开孔阵列207由第一横向氮化镓层108c进行纵向生长而在第二开孔中形成第二纵向氮化镓层208a。生长可按图3相关的描述来进行。
现在参见图13，继续生长第二氮化镓层208a则在第二掩模206上引起蔓生而形成第二横向氮化镓层208b。横向生长可按图3相关的描述来进行。
现在参见图14，横向蔓生最好继续至其横向生长前沿在第二界面208c处搭接为止，从而形成第二连续的氮化镓层208。总的生长时间约为60分钟。微电子器件则可在区域208a和区域208b中形成，如图6所示，因为这两个区域都有较低的缺陷密度。如图所示，器件也可跨在两个区域上。因此，可以得到连续的器件质量的氮化镓层208。
现在再对本发明的方法和器件结构进行讨论。如前所述，掩模中的开孔107和207最好沿下氮化镓层104的<11 20>和/或<1 100>方向延伸而成为矩形条。对于沿<11 20>方向的掩模开孔107和207可得到平头的矩形条，它具有(1 101)斜晶面和窄的(0001)顶面。沿<1 100>方向的矩形条可生长成具有(0001)顶面、(11 20)垂直侧面和(1 101)斜晶面。生长时间不超过3分钟时，无论取向如何都可得到类似的形貌。如继续生长则条形成为不同的形状。
横向生长的程度一般与条形的取向有很强的关系。<1 100>取向条形的横向生长速率要比沿<11 20>方向者快得多。因此，开孔107和207的取向最好沿下氮化镓层104的<1 100>方向。
不同的形貌与开孔取向的关系似乎与氮化镓结构的晶面稳定性有关。沿<11 20>方向的条形可有宽的(1 100)  斜晶面，而且或是有很窄的顶面或是没有(0001)顶面，与生长条件有关。这可能是由于在氮化镓的纤维锌矿晶体结构中(1 101)是最稳定的面，这个面的生长速率低于其他面。<1 100>取向条形的{1 101}面是有起伏的，意味着有多个密勒指数。
看来在生长淀积时发生了{1 101}面的择优竞争生长，使得这些面变得不稳定，并且其生长速率比沿<11 20>取向条形的(1 101)面增大。
在沿<1 100>取向的开孔上选择生长的氮化镓层的形貌一般也与生长温度有很强的关系。在1000℃下生长层的形状可为平头的矩形。随着生长温度的升高其形貌可逐渐变为矩形截面。这种形状的变化可能是扩散系数增大的结果，因此随着生长温度的增高，镓从(0001)顶面流到{1 101}面上。这就引起(0001)面生长速率下降而{1 101}面增高。在二氧化硅上选择生长砷化镓时也已观察到这种现象。因此，1100℃看来是最佳的生长温度。
氮化镓区形貌的变化看来也与TEG的流量有关。一般说来，增加TEG的供给使横向和纵向的条形生长都加快。然而，在TEG流量由13μmol/min增至39μmol/min时横向/纵向生长速率比由1.7降至0.86。这种随着TEG流量的增大对<0001>方向生长速率的影响要比<11 20>方向增大可能与所用的反应器有关，在这里反应剂气体是沿纵向流动并与衬底垂直的。在表面上镓浓度的显著增大可充分阻止其向{1 101}面的扩散而使得在(0001)面上较易发生化学吸附和氮化镓的生长。
使用宽3μm、间隔7μm沿<1 100>取向的开孔107和207，在1100℃下和26μmol/min的TEG流量可得到2μm厚的连续的氮化镓层108和208。蔓生的氮化镓层108b和208b可含有子表面空隙，这是在两个生长前沿搭接时形成的。在横向生长条件下最常出现这种空隙，这时形成了具有垂直的{11 20}侧面的矩形条。
搭接成的氮化镓层108和208可具有在显微镜下平整无坑的表面。横向生长的氮化镓层表面可含有阶梯结构，平均台阶高度0.32nm。这种阶梯结构可能与横向生长的氮化镓有关，因为只在氮化铝缓冲层上生长的面积大得多的膜中一般没有这种阶梯。其平均的均方根粗糙度可与下氮化镓层104相似。
来自下氮化镓层104与缓冲层102b界面的螺旋位错看来传播到第一纵向氮化镓层108a(在第一掩模106的开孔107中)的上表面。这种区域的位错密度约为109cm-2。与之成对照的是，螺旋位错看来不易传播入第一蔓生区108b。更确切地讲，第一蔓生氮化镓区108b只含有很少的位错。这些少量的位错是纵向的螺旋位错在再生区中弯折90°后形成的，它平行于(0001)面。看来这些位错没有增殖到第一蔓生氮化镓层的上表面。由于第二纵向氮化镓层208a和第二横向氮化镓层208b都是从低缺陷的第一蔓生氮化镓层108b上生长起来的，整个层208可有低的缺陷密度。
如同所述，选择生长氮化镓层的形成机构是横向外延。这个机构的两个主要阶段是纵向生长和横向生长。在纵向生长期间，在掩模开孔107和207中氮化镓的选择淀积要比在掩模106和206上快得多，这显然是由于镓原子在氮化镓表面的粘附系数s(s＝1)要比在掩模(s～1)上高得多。SiO2键的强度为779.6kJ/mol(千焦耳/摩尔)，远高于Si-N键(439kJ/mol)、Ga-N键(103kJ/mol)和Ga-O键(353.6kJ/mol)，Ga或N原子在足以形成氮化镓核的时间内不容易在掩模表面形成足够数量的键合。它们或是蒸发掉，或是沿掩模表面扩散至掩模的开孔107或207处或扩散至露出的纵向氮化镓表面108a或208a。在横向生长时氮化镓从开孔中露出的材料上同时在掩模上纵向和横向生长。
在氮化镓的选择生长中，镓和氮的表面扩散只起次要作用。材料似乎主要是来自汽相。这可为这一事实所证明，即TEG流量的增大使得(0001)顶面的生长速率变得快于(1 101)侧面，因而控制着横向生长。
横向生长的氮化镓层108b和208b足够强地键合到下面的掩模106和206上，使之在冷却时一般不会剥裂。然而，由于冷却时产生的热应力在SiO2上可发生横向开裂。在1050℃时SiO2的粘度(ρ)为1015.5泊，比应变点(1014.5泊)大一个量级，而在应变点无定形体材料内的应力释放约在6小时内发生。因此，SiO2掩模在冷却时只有有限的柔量。由于在无定形SiO2表面上原子的排列与氮化镓表面很不相同，只有在合适的原子对紧靠着时才能发生化学结合。硅和氧原子以及镓和氮原子在各自的表面上和/或在SiO2体内极小的弛豫可适应氮化镓并使之键合到氧化物上。
因此，从掩模开孔的下氮化镓层上生长横向外延蔓生区可用MOVPE法来实现。生长过程强烈地依赖于开孔取向、生长温度和TEG流量。通过宽3μm、间隔7μm沿<1 100>取向的开孔，在1100℃下和26μmol/min的TEG流量可得到搭接的蔓生氮化镓区域而形成位错密度极低且表面平滑无坑点的氮化镓区域。用MOVPE法的氮化镓横向蔓生可得到低缺陷密度的连续的氮化镓层供微电子器件用。
在附图及其详述中已揭示了本发明的典型优选示例，虽然使用了一些特定的术语，但只是用做一般的描述而不是为了限制的目的，本发明的范围将阐述在下面的权利要求中。

Claims (39)

1.一种制作氮化镓半导体层的方法，包括对下氮化镓层(104)进行横向生长从而形成第一横向氮化镓半导体层(108)的步骤，特征在于它还包括：
在下氮化镓层(104)上的第一横向生长氮化镓层(108)上进行横向生长，从而形成第二横向生长氮化镓半导体层(208)。
2.权利要求1的方法，其中：
上述第一横向氮化镓半导体层(108)是用带有开孔阵列的掩模(106)对下氮化镓层(104)进行掩蔽，通过开孔阵列从下氮化镓层上进行生长并扩展到掩模上而形成第一蔓生氮化镓半导体层；
上述方法还包括用带有第二开孔阵列的第二掩模(206)掩蔽第一蔓生氮化镓层的步骤，所述第二掩模开孔阵列在横向上与第一掩模开孔阵列是错开的；
上述第二横向生长氮化镓半导体层(208)是通过第二开孔阵列从第一蔓生氮化镓层上进行生长并扩展到第二掩模上从而形成第二蔓生氮化镓半导体层。
3.按照权利要求2的方法，其中生长步骤包括通过掩模开孔阵列在下氮化镓层上进行生长并扩展到掩模上，直至在掩模上搭接形成第一连续蔓生单晶氮化镓半导体层。
4.按照权利要求2的方法，其中生长步骤包括用有机金属汽相外延法在下氮化镓层上进行生长。
5.按照权利要求2的方法，其中在掩蔽步骤之前先在衬底(102)上形成下氮化镓层。
6.按照权利要求2的方法，其中包括以下形成步骤：
在衬底(102a)上形成缓冲层(102b)；
在衬底的缓冲层上形成下氮化镓层。
7.按照权利要求2的方法，其中掩蔽步骤包括：用带有条形开孔阵列的掩模掩蔽下氮化镓层，
条形开孔沿下氮化镓层的<1 100>方向排列。
8.按照权利要求2的方法，其中下氮化镓层具有某一缺陷密度，通过开孔阵列从下氮化镓层进行生长并扩展到掩模上而形成蔓生氮化镓半导体层的步骤包括：
通过开孔阵列在下氮化镓层上进行纵向生长，缺陷密度也随之而传播；
通过开孔阵列从下氮化镓层横向生长到掩模上，从而形成具有低于某一缺陷密度的蔓生氮化镓半导体层。
9.按照权利要求2的方法，其中生长步骤是用有机金属汽相外延法，在下氮化镓层上使用三乙基镓13-39μmol/min和氨气1500sccm在1000-1100℃下进行生长的。
10.按照权利要求7的方法，其中生长步骤是用有机金属汽相外延法，在下氮化镓层上使用三乙基镓26μmol/min和氨气1500sccm在1100℃下进行生长的。
11.按照权利要求2的方法，其中在第一蔓生氮化镓层上进行生长后接着在第二蔓生氮化镓半导体层中形成微电子器件(210)。
12.按照权利要求2的方法，其中在第一蔓生氮化镓层上进行生长的步骤包括：通过第二开孔阵列在第一蔓生氮化镓层上进行生长，并扩展到第二掩模上直至第二蔓生氮化镓层在第二掩模上搭接形成连续的蔓生单晶氮化镓半导体层。
13.按照权利要求2的方法，其中生长步骤包括用有机金属汽相外延法在下氮化镓层和第一蔓生氮化镓层上进行生长的步骤。
14.按照权利要求2的方法，其中第一和第二次掩蔽包括：
分别用第一掩模和第二掩模来掩蔽下氮化镓层和第一蔓生氮化镓层，两个掩模分别带有第一和第二条形开孔阵列，条形开孔沿下氮化镓层的<1 100>方向排列。
15.按照权利要求2的方法，其中下氮化镓层具有某一缺陷密度，通过第一开孔阵列在下氮化镓层上进行生长并蔓生到掩模上而形成第一蔓生氮化镓半导体层的步骤包括：
通过第一开孔阵列在下氮化镓层上进行纵向生长，缺陷密度也随之而传播；
从第一开孔阵列的下氮化镓层上横向生长到第一掩模上，从而形成具有低于某一缺陷密度的第一蔓生氮化镓半导体层。
16.按照权利要求15的方法，其中在第一蔓生氮化镓层上进行生长包括以下步骤：
通过第二开孔阵列在第一蔓生氮化镓半导体层上进行纵向生长；
从第二开孔阵列的第一蔓生氮化镓半导体层上横向生长到第二掩模上，从而形成具有低于某一缺陷密度的第二蔓生氮化镓半导体层。
17.按照权利要求2的方法，其中下氮化镓层具有某一缺陷密度，而第二蔓生氮化镓半导体层具有比之低的缺陷密度。
18.按照权利要求2的方法，其中生长步骤包括：用有机金属汽相外延法，使用三乙基镓13-39μmol/min和氨气1500sccm，在1000-1100℃下在下氮化镓层和第一蔓生氮化镓层上进行生长。
19.按照权利要求14的方法，其中在下氮化镓层和第一蔓生氮化镓层上进行生长的步骤包括：用有机金属汽相外延法，使用三乙基镓26μmol/min和氨气1500sccm，在1100℃下在下氮化镓层和第一蔓生氮化镓层上进行生长。
20.按照权利要求1的方法，其中在第一横向生长氮化镓层上进行横向生长后，接着在第二横向生长氮化镓半导体层(208)中形成微电子器件(210)。
21.按照权利要求1的方法，其中在第一横向生长氮化镓层上进行横向生长的步骤包括：在第一横向生长氮化镓层上进行横向生长，直至第二横向生长氮化镓层搭接而形成连续的横向生长的单晶氮化镓半导体层。
22.按照权利要求1的方法，其中横向生长步骤包括：用有机金属汽相外延法在下氮化镓层和第一横向生长氮化镓层上进行横向生长。
23.按照权利要求1的方法，其中在第一横向生长氮化镓层上进行横向生长的步骤包括：在第一横向生长氮化镓层上进行横向蔓生。
24.按照权利要求1的方法，其中下氮化镓层具有某一缺陷密度，在第一横向生长氮化镓层上进行横向生长的步骤包括：
在第一横向生长氮化镓半导体层上进行横向生长，从而形成低于某一缺陷密度的第二横向生长氮化镓半导体层。
25.一种氮化镓半导体结构，包括：下氮化镓层(104)和从下氮化镓层扩展的第一横向氮化镓层(108b)，特征在于它还具有：
从第一横向氮化镓层扩展的第二横向氮化镓层(208b)；
在第二横向氮化镓层中的许多微电子器件(210)。
26.权利要求25的氮化镓半导体结构，其中还包括：
在下氮化镓层上带有第一开孔阵列的第一图形层(106)；
在下氮化镓层和第一横向氮化镓层(108b)之间通过第一开孔阵列延伸的第一纵向氮化镓层(108a)；
在第一横向氮化镓层上并带有第二开孔阵列的第二图形层(206)，第二开孔阵列在横向上是与第一开孔阵列错开的；
从第一横向氮化镓层通过第二开孔阵列延伸的第二纵向氮化镓层(208a)。
27.权利要求26的氮化镓半导体结构，其中第一横向氮化镓层是第一个连续的单晶氮化镓半导体层。
28.权利要求26的氮化镓半导体结构，其中还包含衬底(102a)，下氮化镓层则生长在衬底上。
29.权利要求28的氮化镓半导体结构，其中还包含介于衬底和下氮化镓层之间的缓冲层(102b)。
30.权利要求26的结构，其中第一图形层带有开孔阵列，其开孔沿下氮化镓层的<1 100>方向排列。
31.权利要求26的氮化镓半导体结构，其中下氮化镓层具有某一缺陷密度，第一纵向氮化镓层也具有此缺陷密度，而第一横向氮化镓半导体层具有比之低的缺陷密度。
32.权利要求26的氮化镓半导体结构，其中还包括：在第二横向氮化镓层中的许多微电子器件(210)。
33.权利要求26的结构，其中第二横向氮化镓层是连续的单晶氮化镓半导体层。
34.权利要求26的氮化镓半导体结构，其中第一和第二开孔阵列都沿下氮化镓层的<1 100>方向排列。
35.权利要求26的氮化镓半导体结构，其中下氮化镓层具有某一缺陷密度，而第二纵向氮化镓层和第二横向氮化镓层都具有比之低的缺陷密度。
36.权利要求25的氮化镓半导体结构，其中第二横向氮化镓层是连续的单晶氮化镓半导体层。
37.权利要求25的氮化镓半导体结构，其中还包括衬底(102)，下氮化镓层则生长在衬底上。
38.权利要求25的氮化镓半导体结构，其中下氮化镓层具有某一缺陷密度，第二横向氮化镓半导体层具有比之低的缺陷密度。
39.权利要求25的氮化镓半导体结构，还包括：
介于下氮化镓层与第一横向氮化镓层之间的第一纵向氮化镓层(108a)；
介于第一横向氮化镓层与第二横向氮化镓层之间的第二纵向氮化镓层(208a)。
CNB998034002A 1998-02-27 1999-02-26 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构 Expired - Lifetime CN1143363C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/031,843 US6608327B1 (en) 1998-02-27 1998-02-27 Gallium nitride semiconductor structure including laterally offset patterned layers
US09/032,190 1998-02-27
US09/031,843 1998-02-27
US09/032,190 US6051849A (en) 1998-02-27 1998-02-27 Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer

Publications (2)

Publication Number Publication Date
CN1292149A CN1292149A (zh) 2001-04-18
CN1143363C true CN1143363C (zh) 2004-03-24

Family

ID=26707683

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998034002A Expired - Lifetime CN1143363C (zh) 1998-02-27 1999-02-26 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构

Country Status (7)

Country Link
EP (1) EP1070340A1 (zh)
JP (1) JP2002505519A (zh)
KR (1) KR100610396B1 (zh)
CN (1) CN1143363C (zh)
AU (1) AU2795699A (zh)
CA (1) CA2321118C (zh)
WO (1) WO1999044224A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4529215B2 (ja) * 1999-10-29 2010-08-25 日亜化学工業株式会社 窒化物半導体の成長方法
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4801306B2 (ja) * 2000-02-09 2011-10-26 ノースカロライナ ステート ユニバーシティー 窒化ガリウム半導体構造体の製造方法および窒化ガリウム半導体構造体
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4291527B2 (ja) 2000-10-13 2009-07-08 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板の使用方法
JP4920152B2 (ja) * 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
JP5046475B2 (ja) * 2002-04-15 2012-10-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 金属・有機化学気相成長によって成長した非極性ａ平面窒化ガリウム薄膜
US6876009B2 (en) * 2002-12-09 2005-04-05 Nichia Corporation Nitride semiconductor device and a process of manufacturing the same
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
KR100960764B1 (ko) * 2003-01-28 2010-06-01 엘지전자 주식회사 레이저 발광 다이오드 및 그 제조 방법
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
US7622318B2 (en) 2004-03-30 2009-11-24 Sony Corporation Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device
KR100735488B1 (ko) * 2006-02-03 2007-07-04 삼성전기주식회사 질화갈륨계 발광다이오드 소자의 제조방법
KR100773555B1 (ko) * 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
CN102427101B (zh) * 2011-11-30 2014-05-07 李园 半导体结构及其形成方法
EP2837021A4 (en) * 2012-04-13 2016-03-23 Tandem Sun Ab MANUFACTURING A SEMICONDUCTOR DEVICE
WO2016184523A1 (de) * 2015-05-21 2016-11-24 Ev Group E. Thallner Gmbh Verfahren zur aufbringung einer überwuchsschicht auf eine keimschicht
CN106469648B (zh) * 2015-08-31 2019-12-13 中国科学院微电子研究所 一种外延结构及方法
WO2021237528A1 (zh) * 2020-05-27 2021-12-02 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
TWI834979B (zh) * 2020-06-22 2024-03-11 日商京瓷股份有限公司 半導體裝置之製造方法、半導體基板及電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127521A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体基板の製造方法
JPH04303920A (ja) * 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
AU6946196A (en) * 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP3757339B2 (ja) * 1995-12-26 2006-03-22 富士通株式会社 化合物半導体装置の製造方法
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH10326912A (ja) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd 無転位ＧａＮ基板の製造方法及びＧａＮ基材
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JPH10321529A (ja) * 1997-05-22 1998-12-04 Nippon Telegr & Teleph Corp <Ntt> ２層選択成長法
JPH11135770A (ja) * 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子

Also Published As

Publication number Publication date
CA2321118C (en) 2008-06-03
CA2321118A1 (en) 1999-09-02
AU2795699A (en) 1999-09-15
JP2002505519A (ja) 2002-02-19
EP1070340A1 (en) 2001-01-24
KR100610396B1 (ko) 2006-08-09
KR20010041192A (ko) 2001-05-15
CN1292149A (zh) 2001-04-18
WO1999044224A1 (en) 1999-09-02

Similar Documents

Publication Publication Date Title
CN1143363C (zh) 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构
US6602764B2 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
EP1232520B1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
CN1143364C (zh) 利用始于沟槽侧壁的横向生长来制造氮化镓半导体层
EP1138063B1 (en) Fabrication of gallium nitride layers by lateral growth
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2000164929A5 (ja) 半導体薄膜および半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040324

CX01 Expiry of patent term