JP3757339B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3757339B2 JP3757339B2 JP33841995A JP33841995A JP3757339B2 JP 3757339 B2 JP3757339 B2 JP 3757339B2 JP 33841995 A JP33841995 A JP 33841995A JP 33841995 A JP33841995 A JP 33841995A JP 3757339 B2 JP3757339 B2 JP 3757339B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- sic
- substrate
- gan
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は化合物半導体装置の製造方法に関するものであり、特に、六方晶系の６Ｈ−ＳｉＣ基板上に、ＧａＮ等のウルツ鉱型化合物半導体を整合性良くヘテロエピタキシャル成長させる化合物半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、青色発光素子として用いられているＧａＮは、ウルツ鉱型化合物半導体であるため、類似の結晶構造を有する六方晶系の６Ｈ−ＳｉＣ基板上にＭＯＶＰＥ法（有機金属気相成長法）を用いてエピタキシャル成長させていた。
【０００３】
例えば、（０００１）Si面の６Ｈ−ＳｉＣ基板、即ち、Ｓｉ面が露出した６Ｈ−ＳｉＣ基板を用意し、ＴＭＡ（トリメチルアルミニウム）を２０〜２００μｍｏｌ／分、アンモニア（ＮＨ3 ）を２００００〜２０００００μｍｏｌ／分（０．０２〜０．２ｍｏｌ／分）、及び、キャリアガスとしての水素を流し、成長圧力を７０〜７６０Ｔｏｒｒ、基板温度を８００〜１１００℃とした状態で、０．０２〜０．１μｍのＡｌＮ中間層を成長させたのち、引き続いて、ＴＭＧ（トリメチルガリウム）を１０〜１００μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、及び、キャリアガスとしての水素を流し、成長圧力を７０〜７６０Ｔｏｒｒ、基板温度を８００〜１１００℃とした状態で、ＧａＮエピタキシャル層を成長させている。
【０００４】
なお、この場合の成長層速度は、ＡｌＮ中間層が０．１〜１μｍ／時であり、ＧａＮエピタキシャル層が０．５〜５μｍ／時である。
また、この場合、ＧａＮエピタキシャル層のａ軸及びｃ軸は、６Ｈ−ＳｉＣ基板のａ軸及びｃ軸方向に一致することになる。
【０００５】
【発明が解決しようとする課題】
しかし、従来のヘテロエピタキシャル成長においては、ＧａＮエピタキシャル層を２μｍ程度堆積させると、結晶成長終了後、結晶成長温度、即ち、１０００℃から室温まで降温する過程で、ＧａＮエピタキシャル層の表面に約２００〜２５０μｍ間隔でクラッキングが発生し、発光素子等のデバイスを形成する妨げになっている。
【０００６】
即ち、デバイスを形成するためには、２μｍ以上、例えば、４μｍ程度の厚さのエピタキシャル層が必要になるが、約１μｍを越えたあたりからクラッキングの発生が始まり、膜厚の増大に伴って、クラッキングの発生頻度も増加し、２μｍの厚さにおいて、約２００〜２５０μｍ間隔でクラッキングが発生し、チップ面積、例えば、青色発光ダイオードの３００〜５００μｍ□に比べて間隔が小さいので、各チップにクラックが存在することになり、このクラックがデバイスの発光特性の劣化に影響を与えるためである。
【０００７】
この事情を図３を参照して説明する。
図３参照
図３において、符号１４は（０００１）Si面、即ち、成長面の法線がＣ軸方向である６Ｈ−ＳｉＣ基板上にエピタキシャル成長させたＧａＮエピタキシャル層であり、結晶成長終了直後に破線で示す形状であったものが、室温までの降温過程において、実線で示す形状に変形する。
【０００８】
これは、ＧａＮと６Ｈ−ＳｉＣとの線熱膨張係数が異なるためであり、例えば、ａ軸方向の線熱膨張係数αa は、ＧａＮが５．５９×１０-6／Ｋであるのに対して、６Ｈ−ＳｉＣは４．２×１０-6／Ｋと小さく、また、ｃ軸方向の線熱膨張係数αc は、ＧａＮが３．１７×１０-6／Ｋであるのに対して、６Ｈ−ＳｉＣは４．６８×１０-6／Ｋと大きく、両者とも熱膨張係数に異方性を有している。
【０００９】
したがって、結晶成長終了時に６Ｈ−ＳｉＣ基板と格子整合していたＧａＮエピタキシャル層１４は、降温過程においてａ軸方向、即ち、ｘ方向及びｙ方向の線熱膨張係数が６Ｈ−ＳｉＣより大きいので、ｘ方向及びｙ方向に６Ｈ−ＳｉＣよりも収縮しようとするが、逆に、６Ｈ−ＳｉＣが相対的に収縮しないので引張応力が働く。
なお、ｘ方向及びｙ方向に引っ張られる結果、ｚ方向、即ち、ｃ軸方向においては圧縮応力が働き、ｃ軸方向には縮むことになる。
【００１０】
このｘ方向及びｙ方向に働く引張応力が、クラッキング発生の原因となるため、ＧａＮエピタキシャル層１４の厚さが厚くなるにつれて、クラッキングが発生しやすくなるものである。
【００１１】
したがって、本発明は、エピタキシャル成長層にクラッキングが発生することを防止し、高品質の化合物半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、６Ｈ−ＳｉＣ基板１上に III 族元素がＧａ，Ａｌ，Ｉｎの内の少なくとも一種類の元素からなり且つＶ族元素がＮからなる III- Ｖ族化合物半導体層２を有機金属気相成長法によってエピタキシャル成長させる工程を有する化合物半導体装置の製造方法において、６Ｈ−ＳｉＣ基板１の主面を、｛１０−１０｝面或いは｛１１−２０｝面のどちらか一方の面から〔０００１〕方向に、オフ角θを１０°＜θ≦１５°だけオフした面にするとともに、６Ｈ−ＳｉＣ基板１の主面の面膨張係数βと、この主面に面するIII- Ｖ族化合物半導体層２の面膨張係数αとが、結晶成長温度から室温までの温度差をΔＴとした場合に、
（α−β）・ΔＴ≦１．４×１０-3
の関係を満たす結晶成長温度でエピタキシャル成長を行うことを特徴とする。
【００１３】
この様に、互いに熱膨張係数に異方性を有する６Ｈ−ＳｉＣ基板１と III- Ｖ族化合物半導体層２を用いた場合にも、６Ｈ−ＳｉＣ基板１の主面を、｛１０−１０｝面或いは｛１１−２０｝面のどちらか一方の面から〔０００１〕方向に、オフ角θを１０°＜θ≦１５°だけオフした面にするとともに、６Ｈ−ＳｉＣ基板１の主面の面膨張係数βと、この主面に面するIII- Ｖ族化合物半導体層２の面膨張係数αとが、結晶成長温度から室温までの温度差をΔＴとした場合に、
（α−β）・ΔＴ≦１．４×１０-3
の関係を満たす結晶成長温度でエピタキシャル成長を行うことによって、ｘ方向及びｙ方向の少なくとも一方の応力を圧縮応力にすることができるので、クラッキングの発生を低減することができる。
【００１４】
なお、６Ｈ−ＳｉＣ基板１の｛１０−１０｝面或い｛１１−２０｝面から〔０００１〕方向、即ち、（１０−１０）面或いは（１１−２０）面から＜０００１＞方向、或いは、＜０００−１＞方向に、オフ角θを１２°オフした面が、（α−β）・ΔＴ＝０、即ち、α＝βの関係を満たすＧａＮの（０００１）面と面熱膨張係数の等しくなる面であり、１０°＜θ≦１５°は１２°オフした面を出すためのマージンである。
なお、本明細書においては、通常“１バー”或いは“２バー”で表される指数を便宜的に、“−１”或いは“−２”等で表記する。
【００１５】
（２）また、本発明は、上記（１）において、６Ｈ−ＳｉＣ基板１と III- Ｖ族化合物半導体層２との間に、厚さ０．１μｍ以下のＡｌＮ中間層を介在させたことを特徴とする。
【００１６】
この様に、厚さ０．１μｍ以下のＡｌＮ中間層を介在させることによって、その上に設けるＧａＮ等の半導体エピタキシャル層２の結晶性を良好にすることができる。
【００１８】
（３）また、本発明は、上記（１）または（２）において、III-Ｖ族化合物半導体層２がＧａＮからなることを特徴とする。
【００１９】
上記（１）または（２）の条件は、特に、III- Ｖ族化合物半導体層２がＧａＮの場合に有用である。
【００２６】
【発明の実施の形態】
図２を参照して、本発明の実施の形態を説明する。
図２（ａ）参照
まず、基板の主面が（１０−１０）面から＜０００１＞方向に１２°オフした６Ｈ−ＳｉＣオフ基板１１を用意し、ＴＭＡ（トリメチルアルミニウム）を２０〜２００μｍｏｌ／分、好適には１８０μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、好適には０．１ｍｏｌ／分、及び、キャリアガスとしての水素を５００〜３０００ｓｃｃｍ、好適には１５００ｓｃｃｍ流し、成長圧力を７０〜７６０Ｔｏｒｒ、好適には１００Ｔｏｒｒ、基板温度を８００〜１１００℃、好適には１０００℃とした状態で、０．０２〜０．１μｍ、好適には０．０５μｍのＡｌＮエピタキシャル層１２を成長させる。
【００２７】
引き続いて、ＴＭＧ（トリメチルガリウム）を１０〜１００μｍｏｌ／分、好適には４４μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、好適には０．１ｍｏｌ／分、及び、キャリアガスとしての水素を５００〜３０００ｓｃｃｍ、好適には１５００ｓｃｃｍを流し、成長圧力を７０〜７６０Ｔｏｒｒ、好適には１００Ｔｏｒｒ、基板温度を８００〜１１００℃、好適には１０００℃とした条件のＭＯＶＰＥ法を用いて、厚さ３μｍのＧａＮエピタキシャル層１３を成長させる。
【００２８】
なお、この場合の成長速度も、ＡｌＮエピタキシャル層１２が０．１〜１μｍ／時であり、ＧａＮエピタキシャル層１３が０．５〜５μｍ／時であり、また、ＧａＮエピタキシャル層１３のａ軸及びｃ軸は、６Ｈ−ＳｉＣオフ基板１１のａ軸及びｃ軸方向に一致することになり、光学顕微鏡で表面観察した結果、クラッキングの発生は見られなかった。
【００２９】
図２（ｂ）参照
６Ｈ−ＳｉＣオフ基板１１上に成長したＧａＮエピタキシャル層１３は、降温過程において６Ｈ−ＳｉＣオフ基板１１のａ軸方向、即ち、図におけるｘ方向の線熱膨張係数が６Ｈ−ＳｉＣより大きいので、ｘ方向においては、従来と同様の引張応力が作用する。
【００３０】
一方、ｙ方向、即ち、６Ｈ−ＳｉＣのｃ軸から１２°離れた方向においては、６Ｈ−ＳｉＣより線膨張係数が小さいので圧縮応力が作用し、全体として破線で示す形状から実線で示す形状に変化することになるが、１２°オフした面における全体の面膨張係数βは、ＧａＮの（０００１）面の面膨張係数αと略等しくなるのでクラッキングが発生しないことになる。
【００３１】
即ち、６Ｈ−ＳｉＣオフ基板１１の主面とＳｉＣのＣ軸のなす角をθとし、ＧａＮエピタキシャル層１３の面膨張係数、ａ軸方向の線膨張係数、及び、ｃ軸方向の線膨張係数を、夫々α、αa1、及び、αc1とし、また、６Ｈ−ＳｉＣオフ基板１１の面膨張係数、ａ軸方向の線膨張係数、及び、ｃ軸方向の線膨張係数を、夫々をβ、αa2、及び、αc2とし、さらに、結晶成長温度から室温までの温度差をΔＴとした場合、面膨張係数の差と温度差の積（α−β）・ΔＴは、
で表される。
【００３２】
ここで、α＝βであるならば、
となり、
となる。
【００３３】
したがって、
ｓｉｎ2 θ＝０．１２÷２．９≒０．０４１４
∴ θ≒１２°
となり、上記の実施の形態において、オフ角を１２°にすることによって、６Ｈ−ＳｉＣオフ基板１１とＧａＮエピタキシャル層１４の面膨張係数を略等しくすることができる。
【００３４】
一方、θ＝９０°、即ち、（０００１）Si面の６Ｈ−ＳｉＣ基板上にＧａＮエピタキシャル層を成長させた場合には、
（α−β）・ΔＴ≒２（αa1−αa2）・ΔＴ≒２．７８×１０-6×ΔＴ
となり、ΔＴ≒１０００°とした場合に、
（α−β）・ΔＴ≒２．７８×１０-3≒２．８×１０-3
となる。
【００３５】
この（０００１）Si面の６Ｈ−ＳｉＣ基板上にＧａＮを１μｍ以上成長させた場合にクラッキングが発生するので、発光素子に必要な２μｍ以上の膜厚においてクラッキングを発生させないためには、面膨張係数の関係が２．８×１０-3の半分以下、即ち、
（α−β）・ΔＴ≦１．４×１０-3
にする必要がある。
【００３６】
ここで、（α−β）・ΔＴ＝１．４×１０-3となるθを求めると、
となる。
【００３７】
そして、温度差ΔＴを、結晶成長温度の下限である、ΔＴ≒８００°とした場合には、
｛−０．１２＋２．９ｓｉｎ2 θ｝＝１．４÷８００×１０3 ＝１．７５
よって、
ｓｉｎ2 θ＝（１．７５＋０．１２）÷２．９≒０．６４４８
となり、よって、
θ≒５３°
となる。
【００３８】
したがって、上記の（α−β）・ΔＴ≦１．４×１０-3の条件を満たすためには、８００〜１１００℃の成長温度条件において、６Ｈ−ＳｉＣオフ基板１１の主面とＳｉＣのＣ軸のなす角θを、
０≦θ≦５３°
にする必要がある。
【００３９】
なお、上記の実施の形態の説明においては、単一層の成長工程しか説明していないが、基板として（１０−１０）面から＜０００１＞方向にオフした基板を用いているため、基板の劈開が可能であり、劈開により対向する１対の端面を共振器とすることによって青色半導体レーザを得ることができる。
【００４０】
また、上記の実施の形態の説明においては、ｃ軸、即ち、＜０００１＞方向からのオフ角を１２°としたが、純粋に１２°である必要はなく、１２°オフした面を面出しする際のマージンを考慮して１２±３°であれば良く、オフする方向は＜０００−１＞方向でも同じである。
【００４１】
また、上記の実施の形態の説明においては、オフする方向を（１０−１０）面から＜０００１＞方向にオフしているが、（１１−２０）面から＜０００１＞方向、或いは、＜０００−１＞方向にオフした面でも良く、さらに、これらの結晶面に結晶学的に等価な面であれば良い。
【００４２】
即ち、６Ｈ−ＳｉＣオフ基板の主面は、｛１０−１０｝面、或いは、｛１１−２０｝面から〔０００１〕方向に０°≦θ≦５３°を満たすθだけ傾いた面であれば良い。
【００４４】
また、上記の実施の形態においては、従来例と同様に、ＧａＮエピタキシャル層１３を成長する前に、０．０２〜０．１μｍのＡｌＮエピタキシャル層１２を成長させているが、これは、結晶成長核の発生密度を大きくして、その上に設けるＧａＮエピタキシャル層１３の結晶性を良好にするためであり、原理的には必要のないものであるので、ＡｌＮエピタキシャル層１２の成長を省略して、６Ｈ−ＳｉＣオフ基板１１上にＧａＮエピタキシャル層１３を直接成長させても良い。
【００４５】
さらに、上記の実施の形態においては、半導体エピタキシャル層として、ＧａＮを用いているが、ＧａＮに限られるものではなく、同じウルツ鉱型結晶構造を有するＡｌＮ或いはＩｎＮを用いても良く、さらには、これらの混晶であるＡｌx Ｇａy Ｉｎ1-x-y Ｎを用いても良いものである。
【００４６】
【発明の効果】
本発明によれば、有機金属気相成長法によって、６Ｈ−ＳｉＣ等の半導体基板上にクラッキングを発生させずにＧａＮ系化合物半導体層をエピタキシャル成長させることができ、高品質の青色発光ダイオード、或いは、青色半導体レーザを作製することが可能となる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の説明図である。
【図３】従来のエピタキシャル層の歪みの説明図である。
【符号の説明】
１ 半導体基板
２ 半導体エピタキシャル層
１１ ６Ｈ−ＳｉＣオフ基板
１２ ＡｌＮエピタキシャル層
１３ ＧａＮエピタキシャル層
１４ ＧａＮエピタキシャル層
【発明の属する技術分野】
本発明は化合物半導体装置の製造方法に関するものであり、特に、六方晶系の６Ｈ−ＳｉＣ基板上に、ＧａＮ等のウルツ鉱型化合物半導体を整合性良くヘテロエピタキシャル成長させる化合物半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、青色発光素子として用いられているＧａＮは、ウルツ鉱型化合物半導体であるため、類似の結晶構造を有する六方晶系の６Ｈ−ＳｉＣ基板上にＭＯＶＰＥ法（有機金属気相成長法）を用いてエピタキシャル成長させていた。
【０００３】
例えば、（０００１）Si面の６Ｈ−ＳｉＣ基板、即ち、Ｓｉ面が露出した６Ｈ−ＳｉＣ基板を用意し、ＴＭＡ（トリメチルアルミニウム）を２０〜２００μｍｏｌ／分、アンモニア（ＮＨ3 ）を２００００〜２０００００μｍｏｌ／分（０．０２〜０．２ｍｏｌ／分）、及び、キャリアガスとしての水素を流し、成長圧力を７０〜７６０Ｔｏｒｒ、基板温度を８００〜１１００℃とした状態で、０．０２〜０．１μｍのＡｌＮ中間層を成長させたのち、引き続いて、ＴＭＧ（トリメチルガリウム）を１０〜１００μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、及び、キャリアガスとしての水素を流し、成長圧力を７０〜７６０Ｔｏｒｒ、基板温度を８００〜１１００℃とした状態で、ＧａＮエピタキシャル層を成長させている。
【０００４】
なお、この場合の成長層速度は、ＡｌＮ中間層が０．１〜１μｍ／時であり、ＧａＮエピタキシャル層が０．５〜５μｍ／時である。
また、この場合、ＧａＮエピタキシャル層のａ軸及びｃ軸は、６Ｈ−ＳｉＣ基板のａ軸及びｃ軸方向に一致することになる。
【０００５】
【発明が解決しようとする課題】
しかし、従来のヘテロエピタキシャル成長においては、ＧａＮエピタキシャル層を２μｍ程度堆積させると、結晶成長終了後、結晶成長温度、即ち、１０００℃から室温まで降温する過程で、ＧａＮエピタキシャル層の表面に約２００〜２５０μｍ間隔でクラッキングが発生し、発光素子等のデバイスを形成する妨げになっている。
【０００６】
即ち、デバイスを形成するためには、２μｍ以上、例えば、４μｍ程度の厚さのエピタキシャル層が必要になるが、約１μｍを越えたあたりからクラッキングの発生が始まり、膜厚の増大に伴って、クラッキングの発生頻度も増加し、２μｍの厚さにおいて、約２００〜２５０μｍ間隔でクラッキングが発生し、チップ面積、例えば、青色発光ダイオードの３００〜５００μｍ□に比べて間隔が小さいので、各チップにクラックが存在することになり、このクラックがデバイスの発光特性の劣化に影響を与えるためである。
【０００７】
この事情を図３を参照して説明する。
図３参照
図３において、符号１４は（０００１）Si面、即ち、成長面の法線がＣ軸方向である６Ｈ−ＳｉＣ基板上にエピタキシャル成長させたＧａＮエピタキシャル層であり、結晶成長終了直後に破線で示す形状であったものが、室温までの降温過程において、実線で示す形状に変形する。
【０００８】
これは、ＧａＮと６Ｈ−ＳｉＣとの線熱膨張係数が異なるためであり、例えば、ａ軸方向の線熱膨張係数αa は、ＧａＮが５．５９×１０-6／Ｋであるのに対して、６Ｈ−ＳｉＣは４．２×１０-6／Ｋと小さく、また、ｃ軸方向の線熱膨張係数αc は、ＧａＮが３．１７×１０-6／Ｋであるのに対して、６Ｈ−ＳｉＣは４．６８×１０-6／Ｋと大きく、両者とも熱膨張係数に異方性を有している。
【０００９】
したがって、結晶成長終了時に６Ｈ−ＳｉＣ基板と格子整合していたＧａＮエピタキシャル層１４は、降温過程においてａ軸方向、即ち、ｘ方向及びｙ方向の線熱膨張係数が６Ｈ−ＳｉＣより大きいので、ｘ方向及びｙ方向に６Ｈ−ＳｉＣよりも収縮しようとするが、逆に、６Ｈ−ＳｉＣが相対的に収縮しないので引張応力が働く。
なお、ｘ方向及びｙ方向に引っ張られる結果、ｚ方向、即ち、ｃ軸方向においては圧縮応力が働き、ｃ軸方向には縮むことになる。
【００１０】
このｘ方向及びｙ方向に働く引張応力が、クラッキング発生の原因となるため、ＧａＮエピタキシャル層１４の厚さが厚くなるにつれて、クラッキングが発生しやすくなるものである。
【００１１】
したがって、本発明は、エピタキシャル成長層にクラッキングが発生することを防止し、高品質の化合物半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、６Ｈ−ＳｉＣ基板１上に III 族元素がＧａ，Ａｌ，Ｉｎの内の少なくとも一種類の元素からなり且つＶ族元素がＮからなる III- Ｖ族化合物半導体層２を有機金属気相成長法によってエピタキシャル成長させる工程を有する化合物半導体装置の製造方法において、６Ｈ−ＳｉＣ基板１の主面を、｛１０−１０｝面或いは｛１１−２０｝面のどちらか一方の面から〔０００１〕方向に、オフ角θを１０°＜θ≦１５°だけオフした面にするとともに、６Ｈ−ＳｉＣ基板１の主面の面膨張係数βと、この主面に面するIII- Ｖ族化合物半導体層２の面膨張係数αとが、結晶成長温度から室温までの温度差をΔＴとした場合に、
（α−β）・ΔＴ≦１．４×１０-3
の関係を満たす結晶成長温度でエピタキシャル成長を行うことを特徴とする。
【００１３】
この様に、互いに熱膨張係数に異方性を有する６Ｈ−ＳｉＣ基板１と III- Ｖ族化合物半導体層２を用いた場合にも、６Ｈ−ＳｉＣ基板１の主面を、｛１０−１０｝面或いは｛１１−２０｝面のどちらか一方の面から〔０００１〕方向に、オフ角θを１０°＜θ≦１５°だけオフした面にするとともに、６Ｈ−ＳｉＣ基板１の主面の面膨張係数βと、この主面に面するIII- Ｖ族化合物半導体層２の面膨張係数αとが、結晶成長温度から室温までの温度差をΔＴとした場合に、
（α−β）・ΔＴ≦１．４×１０-3
の関係を満たす結晶成長温度でエピタキシャル成長を行うことによって、ｘ方向及びｙ方向の少なくとも一方の応力を圧縮応力にすることができるので、クラッキングの発生を低減することができる。
【００１４】
なお、６Ｈ−ＳｉＣ基板１の｛１０−１０｝面或い｛１１−２０｝面から〔０００１〕方向、即ち、（１０−１０）面或いは（１１−２０）面から＜０００１＞方向、或いは、＜０００−１＞方向に、オフ角θを１２°オフした面が、（α−β）・ΔＴ＝０、即ち、α＝βの関係を満たすＧａＮの（０００１）面と面熱膨張係数の等しくなる面であり、１０°＜θ≦１５°は１２°オフした面を出すためのマージンである。
なお、本明細書においては、通常“１バー”或いは“２バー”で表される指数を便宜的に、“−１”或いは“−２”等で表記する。
【００１５】
（２）また、本発明は、上記（１）において、６Ｈ−ＳｉＣ基板１と III- Ｖ族化合物半導体層２との間に、厚さ０．１μｍ以下のＡｌＮ中間層を介在させたことを特徴とする。
【００１６】
この様に、厚さ０．１μｍ以下のＡｌＮ中間層を介在させることによって、その上に設けるＧａＮ等の半導体エピタキシャル層２の結晶性を良好にすることができる。
【００１８】
（３）また、本発明は、上記（１）または（２）において、III-Ｖ族化合物半導体層２がＧａＮからなることを特徴とする。
【００１９】
上記（１）または（２）の条件は、特に、III- Ｖ族化合物半導体層２がＧａＮの場合に有用である。
【００２６】
【発明の実施の形態】
図２を参照して、本発明の実施の形態を説明する。
図２（ａ）参照
まず、基板の主面が（１０−１０）面から＜０００１＞方向に１２°オフした６Ｈ−ＳｉＣオフ基板１１を用意し、ＴＭＡ（トリメチルアルミニウム）を２０〜２００μｍｏｌ／分、好適には１８０μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、好適には０．１ｍｏｌ／分、及び、キャリアガスとしての水素を５００〜３０００ｓｃｃｍ、好適には１５００ｓｃｃｍ流し、成長圧力を７０〜７６０Ｔｏｒｒ、好適には１００Ｔｏｒｒ、基板温度を８００〜１１００℃、好適には１０００℃とした状態で、０．０２〜０．１μｍ、好適には０．０５μｍのＡｌＮエピタキシャル層１２を成長させる。
【００２７】
引き続いて、ＴＭＧ（トリメチルガリウム）を１０〜１００μｍｏｌ／分、好適には４４μｍｏｌ／分、アンモニア（ＮＨ3 ）を０．０２〜０．２ｍｏｌ／分、好適には０．１ｍｏｌ／分、及び、キャリアガスとしての水素を５００〜３０００ｓｃｃｍ、好適には１５００ｓｃｃｍを流し、成長圧力を７０〜７６０Ｔｏｒｒ、好適には１００Ｔｏｒｒ、基板温度を８００〜１１００℃、好適には１０００℃とした条件のＭＯＶＰＥ法を用いて、厚さ３μｍのＧａＮエピタキシャル層１３を成長させる。
【００２８】
なお、この場合の成長速度も、ＡｌＮエピタキシャル層１２が０．１〜１μｍ／時であり、ＧａＮエピタキシャル層１３が０．５〜５μｍ／時であり、また、ＧａＮエピタキシャル層１３のａ軸及びｃ軸は、６Ｈ−ＳｉＣオフ基板１１のａ軸及びｃ軸方向に一致することになり、光学顕微鏡で表面観察した結果、クラッキングの発生は見られなかった。
【００２９】
図２（ｂ）参照
６Ｈ−ＳｉＣオフ基板１１上に成長したＧａＮエピタキシャル層１３は、降温過程において６Ｈ−ＳｉＣオフ基板１１のａ軸方向、即ち、図におけるｘ方向の線熱膨張係数が６Ｈ−ＳｉＣより大きいので、ｘ方向においては、従来と同様の引張応力が作用する。
【００３０】
一方、ｙ方向、即ち、６Ｈ−ＳｉＣのｃ軸から１２°離れた方向においては、６Ｈ−ＳｉＣより線膨張係数が小さいので圧縮応力が作用し、全体として破線で示す形状から実線で示す形状に変化することになるが、１２°オフした面における全体の面膨張係数βは、ＧａＮの（０００１）面の面膨張係数αと略等しくなるのでクラッキングが発生しないことになる。
【００３１】
即ち、６Ｈ−ＳｉＣオフ基板１１の主面とＳｉＣのＣ軸のなす角をθとし、ＧａＮエピタキシャル層１３の面膨張係数、ａ軸方向の線膨張係数、及び、ｃ軸方向の線膨張係数を、夫々α、αa1、及び、αc1とし、また、６Ｈ−ＳｉＣオフ基板１１の面膨張係数、ａ軸方向の線膨張係数、及び、ｃ軸方向の線膨張係数を、夫々をβ、αa2、及び、αc2とし、さらに、結晶成長温度から室温までの温度差をΔＴとした場合、面膨張係数の差と温度差の積（α−β）・ΔＴは、
【００３２】
ここで、α＝βであるならば、
【００３３】
したがって、
ｓｉｎ2 θ＝０．１２÷２．９≒０．０４１４
∴ θ≒１２°
となり、上記の実施の形態において、オフ角を１２°にすることによって、６Ｈ−ＳｉＣオフ基板１１とＧａＮエピタキシャル層１４の面膨張係数を略等しくすることができる。
【００３４】
一方、θ＝９０°、即ち、（０００１）Si面の６Ｈ−ＳｉＣ基板上にＧａＮエピタキシャル層を成長させた場合には、
（α−β）・ΔＴ≒２（αa1−αa2）・ΔＴ≒２．７８×１０-6×ΔＴ
となり、ΔＴ≒１０００°とした場合に、
（α−β）・ΔＴ≒２．７８×１０-3≒２．８×１０-3
となる。
【００３５】
この（０００１）Si面の６Ｈ−ＳｉＣ基板上にＧａＮを１μｍ以上成長させた場合にクラッキングが発生するので、発光素子に必要な２μｍ以上の膜厚においてクラッキングを発生させないためには、面膨張係数の関係が２．８×１０-3の半分以下、即ち、
（α−β）・ΔＴ≦１．４×１０-3
にする必要がある。
【００３６】
ここで、（α−β）・ΔＴ＝１．４×１０-3となるθを求めると、
【００３７】
そして、温度差ΔＴを、結晶成長温度の下限である、ΔＴ≒８００°とした場合には、
｛−０．１２＋２．９ｓｉｎ2 θ｝＝１．４÷８００×１０3 ＝１．７５
よって、
ｓｉｎ2 θ＝（１．７５＋０．１２）÷２．９≒０．６４４８
となり、よって、
θ≒５３°
となる。
【００３８】
したがって、上記の（α−β）・ΔＴ≦１．４×１０-3の条件を満たすためには、８００〜１１００℃の成長温度条件において、６Ｈ−ＳｉＣオフ基板１１の主面とＳｉＣのＣ軸のなす角θを、
０≦θ≦５３°
にする必要がある。
【００３９】
なお、上記の実施の形態の説明においては、単一層の成長工程しか説明していないが、基板として（１０−１０）面から＜０００１＞方向にオフした基板を用いているため、基板の劈開が可能であり、劈開により対向する１対の端面を共振器とすることによって青色半導体レーザを得ることができる。
【００４０】
また、上記の実施の形態の説明においては、ｃ軸、即ち、＜０００１＞方向からのオフ角を１２°としたが、純粋に１２°である必要はなく、１２°オフした面を面出しする際のマージンを考慮して１２±３°であれば良く、オフする方向は＜０００−１＞方向でも同じである。
【００４１】
また、上記の実施の形態の説明においては、オフする方向を（１０−１０）面から＜０００１＞方向にオフしているが、（１１−２０）面から＜０００１＞方向、或いは、＜０００−１＞方向にオフした面でも良く、さらに、これらの結晶面に結晶学的に等価な面であれば良い。
【００４２】
即ち、６Ｈ−ＳｉＣオフ基板の主面は、｛１０−１０｝面、或いは、｛１１−２０｝面から〔０００１〕方向に０°≦θ≦５３°を満たすθだけ傾いた面であれば良い。
【００４４】
また、上記の実施の形態においては、従来例と同様に、ＧａＮエピタキシャル層１３を成長する前に、０．０２〜０．１μｍのＡｌＮエピタキシャル層１２を成長させているが、これは、結晶成長核の発生密度を大きくして、その上に設けるＧａＮエピタキシャル層１３の結晶性を良好にするためであり、原理的には必要のないものであるので、ＡｌＮエピタキシャル層１２の成長を省略して、６Ｈ−ＳｉＣオフ基板１１上にＧａＮエピタキシャル層１３を直接成長させても良い。
【００４５】
さらに、上記の実施の形態においては、半導体エピタキシャル層として、ＧａＮを用いているが、ＧａＮに限られるものではなく、同じウルツ鉱型結晶構造を有するＡｌＮ或いはＩｎＮを用いても良く、さらには、これらの混晶であるＡｌx Ｇａy Ｉｎ1-x-y Ｎを用いても良いものである。
【００４６】
【発明の効果】
本発明によれば、有機金属気相成長法によって、６Ｈ−ＳｉＣ等の半導体基板上にクラッキングを発生させずにＧａＮ系化合物半導体層をエピタキシャル成長させることができ、高品質の青色発光ダイオード、或いは、青色半導体レーザを作製することが可能となる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の説明図である。
【図３】従来のエピタキシャル層の歪みの説明図である。
【符号の説明】
１ 半導体基板
２ 半導体エピタキシャル層
１１ ６Ｈ−ＳｉＣオフ基板
１２ ＡｌＮエピタキシャル層
１３ ＧａＮエピタキシャル層
１４ ＧａＮエピタキシャル層
Claims (3)
- ６Ｈ−ＳｉＣ基板上に III 族元素がＧａ，Ａｌ，Ｉｎの内の少なくとも一種類の元素からなり且つＶ族元素がＮからなる III- Ｖ族化合物半導体層を有機金属気相成長法によってエピタキシャル成長させる工程を有する化合物半導体装置の製造方法において、前記６Ｈ−ＳｉＣ基板の主面を、｛１０−１０｝面或いは｛１１−２０｝面のどちらか一方の面から〔０００１〕方向に、オフ角θを１０°＜θ≦１５°だけオフした面にするとともに、前記６Ｈ−ＳｉＣ基板の主面の面膨張係数βと、前記主面に面するIII- Ｖ族化合物半導体層の面膨張係数αとが、結晶成長温度から室温までの温度差をΔＴとした場合に、
（α−β）・ΔＴ≦１．４×１０-3
の関係を満たす結晶成長温度でエピタキシャル成長を行う工程を有することを特徴とする化合物半導体装置の製造方法。 - 上記６Ｈ−ＳｉＣ基板とIII- Ｖ族化合物半導体層との間に、厚さ０．１μｍ以下のＡｌＮ中間層を介在させたことを特徴とする請求項１記載の化合物半導体装置の製造方法。
- 上記 III- Ｖ族化合物半導体層がＧａＮからなることを特徴とする請求項１または２に記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33841995A JP3757339B2 (ja) | 1995-12-26 | 1995-12-26 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33841995A JP3757339B2 (ja) | 1995-12-26 | 1995-12-26 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180998A JPH09180998A (ja) | 1997-07-11 |
| JP3757339B2 true JP3757339B2 (ja) | 2006-03-22 |
Family
ID=18317984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33841995A Expired - Lifetime JP3757339B2 (ja) | 1995-12-26 | 1995-12-26 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757339B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| JP3770014B2 (ja) * | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| FR2810159B1 (fr) * | 2000-06-09 | 2005-04-08 | Centre Nat Rech Scient | Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche |
| JP2010536181A (ja) * | 2007-08-08 | 2010-11-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜 |
| JP4390007B2 (ja) | 2008-04-07 | 2009-12-24 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ |
| JP5120350B2 (ja) * | 2009-08-24 | 2013-01-16 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ |
| JP5128722B2 (ja) * | 2010-05-18 | 2013-01-23 | パナソニック株式会社 | 半導体チップおよび半導体チップの製造方法 |
| WO2016002157A1 (ja) * | 2014-07-02 | 2016-01-07 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1995
- 1995-12-26 JP JP33841995A patent/JP3757339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09180998A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602763B2 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth | |
| US9691712B2 (en) | Method of controlling stress in group-III nitride films deposited on substrates | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| JP3036495B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP4735949B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法 | |
| US5863811A (en) | Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers | |
| US7435608B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法 | |
| JP4055304B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| US20030157738A1 (en) | Method for manufacturing gallium nitride compound semiconductor | |
| EP1070340A1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby | |
| JPH11233391A (ja) | 結晶基板とそれを用いた半導体装置およびその製法 | |
| JP3757339B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2009067658A (ja) | 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法 | |
| KR101171324B1 (ko) | 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층 | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| JP4055303B2 (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| US6716724B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
| JP4140595B2 (ja) | 窒化ガリウム系化合物半導体 | |
| JP2001135580A (ja) | 窒化ガリウム系化合物半導体の成長方法 | |
| JP2001332502A (ja) | 半導体装置およびその製造方法ならびに半導体基板の製造方法 | |
| JP2005191478A (ja) | 窒化物系化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |