CN105551931B - 在应变松弛缓冲层上方形成应变外延半导体材料的方法 - Google Patents
在应变松弛缓冲层上方形成应变外延半导体材料的方法 Download PDFInfo
- Publication number
- CN105551931B CN105551931B CN201510701564.2A CN201510701564A CN105551931B CN 105551931 B CN105551931 B CN 105551931B CN 201510701564 A CN201510701564 A CN 201510701564A CN 105551931 B CN105551931 B CN 105551931B
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- layer
- coating
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 41
- 239000011248 coating agent Substances 0.000 claims abstract description 39
- 230000007547 defect Effects 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 46
- 229910052732 germanium Inorganic materials 0.000 claims description 41
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 229910052743 krypton Inorganic materials 0.000 claims description 5
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005280 amorphization Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 3
- 229910052796 boron Inorganic materials 0.000 claims 3
- 230000006835 compression Effects 0.000 claims 2
- 238000007906 compression Methods 0.000 claims 2
- 239000002210 silicon-based material Substances 0.000 claims 2
- 239000007789 gas Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
本发明揭示一种在应变松弛缓冲层上方形成应变外延半导体材料的方法。其中，这里所揭露的一种示例方法包括：除其它以外，在衬底上方顺序形成第一材料层、第一覆盖层、第二材料层以及第二覆盖层，其中，该第一及第二材料层由半导体材料制成，该半导体材料所具有的晶格常数不同于该衬底，该第一材料层于沉积时应变，且该第一材料层的厚度超过其稳定及应变所需的临界厚度；执行退火制程，在该退火制程以后，通过基本上限于该半导体衬底、该第一材料层、该第一覆盖层以及该第二材料层的晶体缺陷的形成，该第一材料层中的该应变基本上松弛；以及在所得结构的上表面上形成额外的外延半导体材料。
Description
技术领域
本发明通常涉及场效应晶体管(FET)半导体装置的制造，尤其涉及在应变松弛缓冲(strain-relaxed buffer；SRB)层上方形成应变外延生长半导体材料的各种方法。
背景技术
装置制造商不断被迫生产相对前一代装置性能增加且生产成本降低的集成电路产品。就平面及3D装置(例如FinFET)而言，装置设计人员已花多年时间并采用各种技术来试图改进此类装置的性能及可靠性。目前，装置设计人员正研究在晶体管装置中使用替代半导体材料例如硅锗(SiGe)，如III-V族材料等，以提升此类装置的性能。在作为“虚拟衬底”的应变松弛SiGe层上方可制造使用硅、硅-锗或锗沟道材料的具有高载流子迁移率的装置。理想地，此类虚拟衬底需要具有低穿透位错密度(threading dislocation density；TDD)的非常光滑的平面。不过，在硅衬底(工业中使用的主流衬底)上形成由此类替代材料组成的此类虚拟衬底并非小事，因为除其它问题以外，此类替代沟道材料与硅之间的晶格常数具有很大差别。
一种形成虚拟衬底的现有技术包括执行外延生长制程，以在半导体衬底(例如硅)上方，在均匀或梯度条件下形成较厚的半导体材料层(“外延半导体材料层”)。外延半导体材料层形成达到的厚度大于此类半导体材料的临界厚度，通过向该外延半导体材料层中引入位错来松弛该外延半导体材料层。该外延半导体材料层的该临界厚度主要由该外延半导体材料层与衬底之间的组分差别、生长条件(生长速率、温度等)以及该外延半导体材料层中和/或该外延半导体材料层与下方衬底之间的异质界面处所存在的的缺陷确定。尽管通过此方法可获得降低的穿透位错密度，但厚缓冲层仍存在一些主要缺点，例如生长时间、材料消耗、热预算等，而通常不能达到所需的TDD水平。
在形成彼此堆叠的此类晶格常数不匹配的材料方面，有一个通常被称为材料的“临界厚度”的概念。临界厚度被定义为基本上没有任何失配位错(misfit dislocation)及穿透位错的完全应变异质结构材料的最大稳定厚度，下面将作更详细说明。图1A是从Douglas J.Paul在Advanced Materials杂志(11(3),191-204(1999))发表的文章名称为“Silicon-Germanium Strained Layer Materails in Microelectronics”中所取的图。垂直轴是以纳米表示的临界厚度。水平轴是硅-锗材料中锗的组分(Si1-xGex；x＝0-1)。水平轴上最左边的点为纯硅(Ge组分等于0.0)。水平轴上最右边的点为纯锗(Ge组分等于1.0)。两条曲线R及S定义具有不同锗组分水平的硅-锗材料的稳定、亚稳定(metastable)以及伴随缺陷的松弛区域。曲线R的上方及右边是处于伴随缺陷的松弛状态的材料。曲线S的下方及左边是处于稳定状态的材料(也就是基本上无缺陷以及处于“完全应变”状态)。两条曲线R与S之间的区域定义材料处于亚稳定状态的区域。处于亚稳定状态的材料不稳定，但如果在合适状态下生长仍可完全应变并基本上无缺陷。不过，当环境改变时，例如当该亚稳定材料退火时，该亚稳定材料可能较快地松弛(伴随形成相关的缺陷)。
请参照图1A，纯锗层(Ge组分等于1.0)在厚度达到约1至2纳米(点CT1)时可处于稳定状态，且它在厚度在约2至4纳米之间(点CT2)时可处于亚稳定状态。在厚度为约4纳米以上时，纯锗层将处于伴随缺陷的松弛状态。相反，具有50％锗的硅-锗层在厚度达到约4纳米时(点CT3)可处于稳定状态，且它在厚度在约4至30纳米之间时(点CT4)可处于亚稳定状态。在厚度为约30纳米以上时，具有50％组分的锗的硅-锗层将处于伴随缺陷的松弛状态。
关于此类SiGe材料的位错，具有至少两种类型的位错值得提到-失配位错及穿透位错。一般来说，失配位错发生于具有不同晶格常数的两个层之间的缺失或额外晶格处。在Si/SiGe异质结构中，当SiGe生长超过其临界厚度时，因生长材料与硅衬底的晶格常数之间不匹配而发生失配位错。当SiGe生长于(100)硅衬底上时，这些失配位错通常会以约60度取向。对于每个失配位错，通常会具有两个穿透位错，各该穿透位错起始于该失配位错的端部。这些穿透位错前进或“穿透”至该SiGe材料的表面，它们有效终止于该SiGe材料的表面。在其它情况下，失配位错也可终止于半导体晶圆的边缘或者其它合适的边界而不形成穿透位错。
图1B至1E显示在SRB结构上方形成替代沟道材料的示例现有技术。图1B显示装置10，其中，在硅衬底12的表面上生长具有组分例如Si0.75Ge0.25的第一硅锗层14。第一硅锗层14所生长达到的厚度大于其临界厚度。接着，在第一SiGe层14上沉积硅覆盖层16。硅覆盖层16的厚度通常较薄，例如是第一SiGe层14的厚度的约10至20％，从而不限制SiGe层14的松弛。图1C显示执行离子注入制程18以注入离子(例如氩)以后的装置10。注入这些离子的目的是在衬底12中生成相对“弱点”，用以后续流程中位错的形核(nucleation)，也就是可较容易地在第一SiGe层14中形成失配位错及穿透位错。图1D显示执行退火制程(例如750至1050℃)，从而导致在衬底12与第一SiGe层14之间的界面处形成失配位错(位错未显示)以及延伸穿过第一SiGe层14的简单显示的穿透位错26以后的装置10。第一SiGe层14中的一些穿透位错也会与符号相反的位错一起湮灭。理想地，那些未被湮灭的穿透位错将终止于硅覆盖层16的上界面。换句话说，理想地，所有的穿透位错26将被限制于第一SiGe层14中，而不会穿透进入硅覆盖层16。在这个制程点，于形成时初始应变的第一SiGe层14现在随位错松弛，而硅覆盖层16处于拉伸应变状态，与现在松弛的第一SiGe层14具有相同的横向晶格参数。图1E显示在硅覆盖层16上形成第二硅锗材料层28以后的装置10。理论上，由于此时第一SiGe层14松弛，基本上所有的穿透位错26都被限制于硅覆盖层16的下方或界面处，且硅覆盖层16本身基本上无穿透位错，因此，如果第二SiGe层28具有与第一硅锗层14相同的锗组分，例如Si0.75Ge0.25，则第二SiGe层28可在基本上无位错的状态中生长至任意想要的厚度。随后，尽管附图中未显示，但如果需要，通过使用适当的掩膜策略，可在第二SiGe层28上生长额外的外延半导体材料(用于N型装置的Si以及用于P型装置的SiGe0.5)。
尽管上述制程在生产具有低TDD值的SRB结构时有所成功，但此类SRB结构的质量仍不足以为下一代晶体管装置提供虚拟衬底。理想地，SRB结构形成有零穿透位错，但实际上，总会有一些穿透位错存在于SRB结构中。就形成下一代装置的此类SRB结构而言，目标将是实现接近零的TDD。上述流程(图1B至1E)通常导致约1×104位错/平方厘米的TDD。
出于数个原因，人们相信形成SRB结构的上述流程并不如希望的那样有效。首先，在离子注入制程18(图1C)期间，注入离子的分布不会使聚集于衬底12与第一SiGe层14之间的界面20处的离子具有很小的垂直分布。相反，由于离子注入制程18中的离散(straggle)，注入离子中的一些沿第一SiGe层14的厚度垂直分布，一些可能位于硅覆盖层16中，以及一些可能位于硅衬底12中。因此，穿透位错可能产生并扩散进入或穿过硅覆盖层16。如果这样，当第二SiGe层28形成时，此类位错也将扩散进入第二SiGe层28内。其次，在一些情况下，当一些位错扩散至硅覆盖层16的表面时，硅覆盖层16根本不能有效限制所有位错。此类情况可能发生于执行积极的退火制程24以形成穿透位错26时。图1F显示位错扩散穿过硅覆盖层16并进入由SiGe材料构成的第二硅锗材料层的TEM(投射电子显微镜)照片。
本发明涉及在应变松弛缓冲(SRB)层上方形成应变外延生长半导体材料的各种方法，以解决或减轻上述问题中的一个或多个。
发明内容
下面提供本发明的简要总结，以提供本发明的一些态样的基本上理解。本发明内容并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。
一般来说，本发明涉及在应变松弛缓冲(strain-relaxed buffer；SRB)层上方形成外延生长半导体材料的各种方法。这里所揭露的一种示例方法包括：除其它以外，执行多个外延沉积制程，以顺序形成位于半导体衬底上的第一材料层、位于该第一材料层上的第一覆盖层、位于该第一覆盖层上的第二材料层、以及位于该第二材料层上的第二覆盖层，其中，该第一及第二材料层由半导体材料制成，该半导体材料所具有的晶格常数不同于该半导体衬底的晶格常数，该第一材料层于沉积时应变，以及该第一材料层的厚度超过稳定及应变所需的临界厚度。该方法还包括步骤：在形成该第二材料层以后，执行退火制程，在该退火制程以后，通过基本上限于该半导体衬底、该第一材料层、该第一覆盖层以及该第二材料层的晶体缺陷的形成，该第一材料层中的该应变基本上松弛；以及在执行该退火制程以后，在所得结构的上表面上形成额外的外延半导体材料。
附图说明
结合附图参照下面的说明可理解本发明，这些附图中类似的附图标记代表类似的元件，以及其中：
图1A至1F显示通过使用示例现有制程技术形成SRB结构；
图2A至2E显示这里所揭露的在应变松弛缓冲(SRB)层上方形成应变外延生长半导体材料的一种示例方法；以及
图3A至3E显示这里所揭露的在应变松弛缓冲(SRB)层上方形成应变外延生长半导体材料的另一种示例方法。
尽管这里所揭露的发明主题容许各种修改及替代形式，但附图中以示例形式显示本发明主题的特定实施例，并在此进行详细说明。不过，应当理解，这里对特定实施例的说明并非意图将本发明限于所揭露的特定形式，相反，意图涵盖落入由所附权利要求定义的本发明的精神及范围内的所有修改、等同及替代。
具体实施方式
下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域技术人员借助本发明所执行的常规程序。
现在将参照附图来说明本发明主题。附图中示意各种结构、系统及装置仅是出于解释目的以及避免使本发明与本领域技术人员已知的细节混淆，但仍包括该些附图以说明并解释本发明的示例。这里所使用的词语和词组的意思应当被理解并解释为与相关领域技术人员对这些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意思，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。
图2A至2E显示这里所揭露的在应变松弛缓冲(strain-relaxed buffer；SRB)层上方形成应变外延生长半导体材料的一种示例方法。本发明将在半导体衬底102上方形成SRB结构的背景下揭露。示例衬底102可为块体半导体衬底，或者它可为SOI(silicon-on-insulator；绝缘体上硅)衬底或SGOI(silicon/germanium on insulator；绝缘体上硅/锗)衬底的主动层。因此，术语“衬底”或“半导体衬底”应当被理解为涵盖所有半导体材料以及此类半导体材料的所有形式。在一个实施例中，衬底102可为(100)硅衬底。
在图2A所示的制造点，在衬底102上方顺序形成第一材料层104、第一覆盖层106、第二材料层108以及第二覆盖层110。层104、106、108以及110都由半导体材料制成，且它们都通过执行已知的外延生长制程形成。在一个示例实施例中，在同一制程工具中顺序形成层104、106、108以及110，而不打破真空，也就是不会使材料暴露于空气。一般来说，层104及108由晶格常数不同于衬底102的晶格常数的材料制成，且它们在应变状态中沉积。
材料层104及108以及覆盖层106及110所使用的材料可依据特定的应用而变化。在一些应用中，材料层104、108可由相同材料制成(例如，Si0.75Ge0.25)。在一个示例实施例中，材料层104、108都可由硅-锗材料制成，其中，锗组分在10至50％范围内。在一个特定实施例中，材料层104、108都可具有基本上相同的锗组分。在另一个例子中，第一材料层104中的锗组分比第二材料层108的锗组分大至少约5原子百分比。对于这个特定的实施例，与第二材料层108中的锗浓度相比，第一材料层104中的较高锗浓度提供第一材料层104中较高的应变能量，并引发晶体缺陷主要形成于第一材料层104中，且导致第二材料层108具有较少的缺陷。在一些应用中，覆盖层106、110可由相同材料制成(例如Si)，但此类情况不是在所有应用中都需要。在一个特定实施例中，这些覆盖层的其中一个或多个具有至少90原子百分比硅的组分。在一个特定例子中，材料层104、108由Si0.75Ge0.25制成，而覆盖层106、110由硅制成。
材料层104、108以及覆盖层106及110的厚度可依据特定的应用而变化。在一个实施例中，各层104、108生长达到的厚度大于稳定及应变所需的层104、108的材料的临界厚度。在另一个实施例中，第一及第二材料层104、108具有基本上相同的晶格常数，且第一材料层104的厚度比第二材料层108的厚度大至少25％。在这个实施例中，与第二材料层108相比，第一材料层104中增加的应变能量引发第一材料层104优先松弛，并导致晶体缺陷主要形成于第一材料层104中且第二材料层108中具有较低的缺陷水平。一般来说，覆盖层106、110可依据应用形成相同或不同的厚度。例如，第一覆盖层106可具有落入第一材料层104的约2至20％的范围内的厚度。各覆盖层106及110的厚度相对其下方材料层104、108通常较薄，例如，层106、110可具有等于下方材料层104、108的厚度的约2至20％的厚度，从而不限制层104、108的后续松弛并低于其临界厚度。
图2B显示执行离子注入制程112以通过层110、108、106及104向结构内注入例如氩、锗、硅、磷、砷、氟、氪和/或氙等离子以后的装置。注入剂量及注入能量可依据应用而变化，但该注入制程通常会在不非晶化材料的结晶结构的状态下执行。例如，注入制程112期间的剂量可为至少约5×1011原子/平方厘米，剂量低于第一材料层104的非晶化阈值。理想地，离子注入制程112的注入能量经选择以产生注入区103，其中，原始注入种类的峰值浓度位于衬底102与第一材料层104之间的界面105(下方或上方)大约15纳米。注入离子的目的是在衬底102中生成简单显示的点缺陷107-间隙或空位，从而可较容易地在第一材料层104中形成失配位错及穿透位错。
图2C显示执行退火制程114(例如750至1050℃)以形成延伸穿过第一材料层104并可能穿过第二材料层108的简单显示的穿透位错116以后的结构。一般来说，通过晶体缺陷例如位错及叠层缺陷(stacking fault)的形成，执行退火制程112使第一材料层104中的应变大幅降低，这些缺陷基本上限于半导体衬底102、第一材料层104以及第一覆盖层106中。由于存在额外的材料层108以及上覆盖层110，与现有制程技术相比，穿透位错116较难向上覆盖层110内以及上覆盖层110的表面110S的扩散。因此，上覆盖层110的上表面110S应当基本上无穿透位错。在这个制程点，层104、108分别处于具有位错的松弛状态中。
图2E显示在下方结构上(也就是上覆盖层110的上表面上方)形成基本上无位错的SRB层118以后的装置。在这里及权利要求中使用术语“基本上无穿透位错”意味着穿透位错密度(TDD)为1×103位错/平方厘米或更低。SRB层118可由各种不同的材料组成。在一个示例实施例中，SRB层118可由Si0.75Ge0.25制成。SRB层118可在基本上无位错的状态下生长至任意想要的厚度。
图2E简单显示在SRB层118上形成用于N型装置的额外外延半导体材料120(例如Si)以及用于P型装置的额外外延半导体材料122(例如Si0.5Ge0.5)。如果需要，通过使用适当的掩膜策略可在SRB层118上生长额外的外延半导体材料。通过使用这里所揭露的方法，在基本上无位错的状态下，额外的外延材料120、122可生长至任意想要的厚度。
图3A至3E显示这里所揭露的在应变松弛缓冲(SRB)层上方形成应变外延生长半导体材料的另一种示例方法。在图3A中所示的制造点，在衬底102上方顺序形成上述第一层104及第一覆盖层106。
图3B显示执行上述离子注入制程112以通过层106及104向结构内注入例如氩、锗、硅、磷、砷、氟、氪和/或氙等离子，从而在衬底102中生成简单显示的点缺陷107以后的装置。如前所述，注入剂量及注入能量可依据应用而变化，但如前所述，该注入制程将在不非晶化材料的结晶结构的状态下执行。
图3C显示在装置上形成上述层108及110以后的装置。要注意的是，在流程的这个制造点，由于上述离子注入制程，层104及106可具有形成于其中的点缺陷107，但材料层108及110应当基本上无此类点缺陷107，如图所示。
图3D显示执行上述退火制程114以形成延伸穿过第一层104并可能穿过层108的简单显示的穿透位错116以后的装置。如前所述，由于存在额外的材料层108及上覆盖层110，与现有制程技术相比，穿透位错116较难向上覆盖层110内以及上覆盖层110的表面110S扩散。而且，在此实施例中，由于层108及110不暴露于离子注入制程112，因此在层108、110中形成点缺陷107的可能性较小。相应地，这将会降低在层108和/或110中生成任意穿透位错的机会。因此，上覆盖层110的上表面110S应当基本上无穿透位错。在这个制程点，层104、108分别处于具有位错的松弛状态中。
图3E显示在上覆盖层110的上表面上形成上述基本上无位错的SRB层118以后以及形成上述额外的外延半导体材料120、122以后的装置。
由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上面揭露的特定实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明不限于这里所示架构或设计的细节，而是如所附的权利要求所述。因此，显然，可对上面揭露的特定实施例进行修改或变更，所有此类变更落入本发明的范围及精神内。因此，所附的权利要求规定本发明的保护范围。
Claims (32)
1.一种制作半导体器件的方法，包括：
执行多个外延沉积制程，以顺序形成位于半导体衬底上的第一材料层、位于该第一材料层上的第一覆盖层、位于该第一覆盖层上的第二材料层、以及位于该第二材料层上的第二覆盖层，其中，该第一及第二材料层由半导体材料制成，该半导体材料所具有的晶格常数不同于该半导体衬底的晶格常数，该第一材料层于应变状态中沉积，直到该第一材料层的厚度超过稳定及应变所需的临界厚度；
在形成该第二覆盖层以后，执行退火制程，在该退火制程以后，通过限于该半导体衬底、该第一材料层、该第一覆盖层以及该第二材料层的晶体缺陷的形成，该第一材料层中的该应变松弛；以及
在执行该退火制程以后，在所得结构的上表面上形成额外的外延半导体材料，
其中，在形成该第一覆盖层以后，该方法还包括在执行该退火制程之前以及在形成该第二覆盖层以后执行离子注入制程。
2.如权利要求1所述的方法，其中，该衬底为硅或绝缘体上硅衬底，且该第一覆盖层具有至少90原子百分比硅的组分。
3.如权利要求1所述的方法，其中，该第一及第二材料层具有相同的晶格常数，且该第一材料层的厚度比该第二材料层的厚度大至少25％。
4.如权利要求1所述的方法，其中，该第一及第二材料层由硅和锗组成，且它们具有相同的锗组分，以及其中，该锗组分在20与50原子百分比之间的范围内。
5.如权利要求1所述的方法，其中，该第一及第二材料层由硅和锗组成，且它们具有在20与50原子百分比之间的范围内的锗组分，以及该第一材料层的锗组分比该第二材料层的锗组分大至少5原子百分比。
6.如权利要求1所述的方法，其中，该第一覆盖层的厚度在该第一材料层的厚度的2％至20％之间。
7.如权利要求1所述的方法，其中，执行该退火制程的温度落入750至1050℃的范围内。
8.如权利要求1所述的方法，其中，经执行以形成该第一材料层、该第一覆盖层、该第二材料层以及该第二覆盖层的该多个外延沉积制程都在单个制程工具中执行而不暴露于空气。
9.如权利要求1所述的方法，其中，通过使用硅、锗、硼、磷、砷、氟、氩、氪和氙的至少其中一种来执行该离子注入制程。
10.如权利要求1所述的方法，其中，执行该离子注入制程所使用的注入能量经选择以使具有原始注入种类峰值浓度的原始注入种类区域位于该衬底与该第一材料层之间的界面15纳米内，其中，该峰值浓度分布于该衬底与该第一材料层中。
11.如权利要求1所述的方法，其中，执行该离子注入制程所使用的注入剂量超过5×1011原子/平方厘米并低于该第一材料层的材料的非晶化阈值。
12.如权利要求2所述的方法，其中，在该所得结构的该上表面上形成该额外的外延半导体材料包括形成拉伸应变外延硅材料或锗组分大于该第二材料层的锗组分的压缩应变外延硅锗材料的至少其中一种。
13.一种制作半导体器件的方法，包括：
执行多个外延沉积制程，以顺序形成位于硅或绝缘体上硅衬底上的第一硅锗层、位于该第一硅锗层上的第一覆盖层、位于该第一覆盖层上的第二硅锗层、以及位于该第二硅锗层上的第二覆盖层，其中，该第一硅锗层于应变状态中沉积，直到该第一硅锗层的厚度超过稳定及应变所需的临界厚度；
在形成该第二覆盖层以后，执行退火制程，在该退火制程以后，通过限于该硅或绝缘体上硅衬底、该第一硅锗层、该第一覆盖层以及该第二硅锗层的晶体缺陷的形成，该第一硅锗层中的该应变松弛；以及
在执行该退火制程以后，在所得结构的上表面上形成额外的外延半导体材料，
其中，在形成该第一覆盖层以后，该方法还包括在执行该退火制程之前以及在形成该第二覆盖层以后执行离子注入制程。
14.如权利要求13所述的方法，其中，该第一覆盖层由硅制成。
15.如权利要求13所述的方法，其中，该第一及第二硅锗层具有相同的锗组分，以及其中，该锗组分在20与50原子百分比之间的范围内。
16.如权利要求13所述的方法，其中，该第一硅锗层的厚度比该第二硅锗层的厚度大至少25％。
17.如权利要求13所述的方法，其中，该第一硅锗层的锗组分比该第二硅锗层的锗组分大至少5原子百分比。
18.如权利要求13所述的方法，其中，该第一覆盖层的厚度在该第一硅锗层的厚度的2％至20％之间。
19.如权利要求13所述的方法，其中，执行该退火制程的温度落入750至1050℃的范围内。
20.如权利要求13所述的方法，其中，经执行以形成该第一硅锗层、该第一覆盖层、该第二硅锗层以及该第二覆盖层的该多个外延沉积制程都在单个制程工具中执行而不暴露于空气。
21.如权利要求13所述的方法，其中，通过使用硅、锗、硼、磷、砷、氟、氩、氪和氙的至少其中一种来执行该离子注入制程。
22.如权利要求13所述的方法，其中，执行该离子注入制程所使用的注入能量经选择以使具有原始注入种类峰值浓度的原始注入种类区域位于该硅或绝缘体上硅衬底与该第一硅锗层之间的界面15纳米内，其中，该峰值浓度分布于该硅或绝缘体上硅衬底及该第一硅锗层中。
23.如权利要求13所述的方法，其中，执行该离子注入制程所使用的注入剂量超过5×1011原子/平方厘米并低于该第一硅锗层的材料的非晶化阈值。
24.如权利要求13所述的方法，其中，在该所得结构的该上表面上形成该额外的外延半导体材料包括形成拉伸应变外延硅材料或锗组分大于该第二硅锗层的锗组分的压缩应变外延硅锗材料的至少其中一种。
25.一种制作半导体器件的方法，包括：
执行多个外延沉积制程，以顺序直接形成位于硅或绝缘体上硅衬底上的第一硅锗层以及位于该第一硅锗层上的第一硅覆盖层，其中，该第一硅锗层于应变状态中沉积，直到该第一硅锗层的厚度超过稳定及应变所需的临界厚度；
在形成该第一硅覆盖层以后，执行离子注入制程，以至少在靠近该第一硅锗层与该硅或绝缘体上硅衬底之间的界面附近位置引入注入离子；
在执行该离子注入制程以后，执行第二多个外延沉积制程，以顺序形成位于该第一硅覆盖层上的第二硅锗层以及位于该第二硅锗层上的第二硅覆盖层；
在形成该第二硅覆盖层以后，执行退火制程，以便形成限于该硅或绝缘体上硅衬底、该第一硅锗层、该第一硅覆盖层以及该第二硅锗层的晶体缺陷；以及
在执行该退火制程以后，在所得结构的上表面上形成额外的外延半导体材料。
26.如权利要求25所述的方法，其中，该第一及第二硅锗层具有相同的锗组分，以及其中，该锗组分在20与50原子百分比之间的范围内。
27.如权利要求25所述的方法，其中，该第一硅锗层的厚度比该第二硅锗层的厚度大至少25％。
28.如权利要求25所述的方法，其中，该第一硅锗层的锗组分比该第二硅锗层的锗组分大至少5原子百分比。
29.如权利要求25所述的方法，其中，该第一硅覆盖层的厚度在该第一硅锗层的厚度的2％至20％之间。
30.如权利要求25所述的方法，其中，执行该退火制程的温度落入750至1050℃的范围内。
31.如权利要求25所述的方法，其中，通过使用硅、锗、硼、磷、砷、氟、氩、氪和氙的至少其中一种来执行该离子注入制程。
32.如权利要求25所述的方法，其中，执行该离子注入制程所使用的注入能量经选择以使具有原始注入种类峰值浓度的原始注入种类区域位于该硅或绝缘体上硅衬底与该第一硅锗层之间的界面15纳米内，其中，该峰值浓度分布于该硅或绝缘体上硅衬底及该第一硅锗层中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/523,334 US9490123B2 (en) | 2014-10-24 | 2014-10-24 | Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer |
| US14/523,334 | 2014-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105551931A CN105551931A (zh) | 2016-05-04 |
| CN105551931B true CN105551931B (zh) | 2019-06-14 |
Family
ID=55792549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510701564.2A Expired - Fee Related CN105551931B (zh) | 2014-10-24 | 2015-10-26 | 在应变松弛缓冲层上方形成应变外延半导体材料的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9490123B2 (zh) |
| CN (1) | CN105551931B (zh) |
| TW (1) | TWI596649B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842900B2 (en) * | 2016-03-30 | 2017-12-12 | International Business Machines Corporation | Graded buffer layers with lattice matched epitaxial oxide interlayers |
| TWI753297B (zh) * | 2018-09-03 | 2022-01-21 | 美商應用材料股份有限公司 | 形成含矽層的方法 |
| US10741387B1 (en) * | 2019-02-07 | 2020-08-11 | International Business Machines Corporation | High percentage silicon germanium graded buffer layers with lattice matched Ga(As1-yPy) interlayers |
| CN113394295B (zh) * | 2021-06-10 | 2023-12-19 | 上海集成电路制造创新中心有限公司 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
| WO2024005870A1 (en) * | 2022-06-28 | 2024-01-04 | Applied Materials, Inc. | Graded superlattice structure for gate all around devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998042033A1 (en) * | 1997-03-17 | 1998-09-24 | Massachusetts Institute Of Technology | Si/SiGe SUPERLATTICE STRUCTURES FOR USE IN THERMOELECTRIC DEVICES |
| CN1492476A (zh) * | 2002-07-16 | 2004-04-28 | 国际商业机器公司 | 制造绝缘体上硅锗衬底材料的方法以及该衬底 |
| CN101207016A (zh) * | 2006-12-15 | 2008-06-25 | S.O.I.Tec绝缘体上硅技术公司 | 半导体异质结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| EP1439570A1 (en) | 2003-01-14 | 2004-07-21 | Interuniversitair Microelektronica Centrum ( Imec) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
| US20040235228A1 (en) * | 2003-05-22 | 2004-11-25 | Chidambaram Pr. | System and method for depositing a graded carbon layer to enhance critical layer stability |
| JP2006080481A (ja) * | 2004-08-11 | 2006-03-23 | Canon Inc | 半導体基板及びその製造方法 |
| EP1763069B1 (en) * | 2005-09-07 | 2016-04-13 | Soitec | Method for forming a semiconductor heterostructure |
| DE102010030760B4 (de) * | 2010-06-30 | 2014-07-24 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen |
| US9048129B2 (en) | 2011-05-25 | 2015-06-02 | Globalfoundries Singapore Pte. Ltd. | Method for forming fully relaxed silicon germanium on silicon |
-
2014
- 2014-10-24 US US14/523,334 patent/US9490123B2/en active Active
-
2015
- 2015-08-18 TW TW104126813A patent/TWI596649B/zh not_active IP Right Cessation
- 2015-10-26 CN CN201510701564.2A patent/CN105551931B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998042033A1 (en) * | 1997-03-17 | 1998-09-24 | Massachusetts Institute Of Technology | Si/SiGe SUPERLATTICE STRUCTURES FOR USE IN THERMOELECTRIC DEVICES |
| CN1492476A (zh) * | 2002-07-16 | 2004-04-28 | 国际商业机器公司 | 制造绝缘体上硅锗衬底材料的方法以及该衬底 |
| CN101207016A (zh) * | 2006-12-15 | 2008-06-25 | S.O.I.Tec绝缘体上硅技术公司 | 半导体异质结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI596649B (zh) | 2017-08-21 |
| TW201628051A (zh) | 2016-08-01 |
| CN105551931A (zh) | 2016-05-04 |
| US9490123B2 (en) | 2016-11-08 |
| US20160118255A1 (en) | 2016-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105551931B (zh) | 在应变松弛缓冲层上方形成应变外延半导体材料的方法 | |
| US7459731B2 (en) | Device containing isolation regions with threading dislocations | |
| US20020185686A1 (en) | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing | |
| CN100405534C (zh) | 半导体结构的制造方法 | |
| US8722431B2 (en) | FinFET device fabrication using thermal implantation | |
| US8053759B2 (en) | Ion implantation for suppression of defects in annealed SiGe layers | |
| TWI740249B (zh) | 用於製作包含其中擴散有氮的超晶格之半導體元件之方法 | |
| US9224605B2 (en) | Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process | |
| JP2004040122A (ja) | ＳｉＧｅオンインシュレータ基板材料及びその製造方法 | |
| Shah et al. | Effect of layer thickness on structural quality of Ge epilayers grown directly on Si (001) | |
| KR20150116771A (ko) | 트랜지스터 장치의 제조 방법 | |
| US9123627B1 (en) | Methods of forming alternative material fins with reduced defect density for a FinFET semiconductor device | |
| TW200407977A (en) | Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method | |
| US20060079056A1 (en) | Semiconductor structures having a strained silicon layer on a silicon-germanium layer and related fabrication methods | |
| Hoshi et al. | Ion dose, energy, and species dependencies of strain relaxation of SiGe buffer layers fabricated by ion implantation technique | |
| Choi et al. | Dislocation sink annihilating threading dislocations in strain-relaxed Si1− xGex layer | |
| Kato et al. | Fabrication of high-quality strain relaxed SiGe (1 1 0) films by controlling defects via ion implantation | |
| US20080210976A1 (en) | Semiconductor Device Having an Implanted Precipitate Region and a Method of Manufacture Therefor | |
| TWI693714B (zh) | 包含化合物半導體材料及雜質與點缺陷阻擋超晶格之半導體元件及方法 | |
| Bhat et al. | Parameters influencing unwanted growth during epitaxial growth of SiGe | |
| US9299566B2 (en) | Method for forming germanium-based layer | |
| Caymax et al. | Non-selective thin SiGe strain-relaxed buffer layers: Growth and carbon-induced relaxation | |
| JP2006324466A (ja) | 半導体ウェーハの製造方法 | |
| Minamisawa | Physical studies of strained Si/SiGe heterostructures. From virtual substrates to nanodevices | |
| Lee et al. | Boron-Induced Strain Relaxation in Hydrogen-Implanted SiGe/Si Heterostructures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190614 Termination date: 20201026 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |