TWI753297B - 形成含矽層的方法 - Google Patents

形成含矽層的方法 Download PDF

Info

Publication number
TWI753297B
TWI753297B TW108131503A TW108131503A TWI753297B TW I753297 B TWI753297 B TW I753297B TW 108131503 A TW108131503 A TW 108131503A TW 108131503 A TW108131503 A TW 108131503A TW I753297 B TWI753297 B TW I753297B
Authority
TW
Taiwan
Prior art keywords
silicon
layer
cap
silicon layer
range
Prior art date
Application number
TW108131503A
Other languages
English (en)
Other versions
TW202032658A (zh
Inventor
玖漢尼斯Ｆ 史文博格
阿布希雪克 督比
洪史蒂芬Ｃｈ
班傑明 哥倫布
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202032658A publication Critical patent/TW202032658A/zh
Application granted granted Critical
Publication of TWI753297B publication Critical patent/TWI753297B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]

Abstract

揭示形成矽覆蓋之方法，矽覆蓋實質上不包括鍺原子亦不包括氧原子。亦揭示用於控制矽覆蓋層之氧化的方法。還揭示利用所揭示的矽覆蓋及受控的氧化而形成金屬閘極替代物之方法。

Description

形成含矽層的方法
本揭示案之實施例大致上關於形成矽覆蓋(silicon capping)層之方法。一些實施例關於用於矽覆蓋層之受控的氧化以形成氧化矽層的方法。一些實施例關於使用本文揭示的矽覆蓋層來形成閘極介電質及金屬閘極(如替代金屬閘極)的方法。
由於裝置的熱預算，半導體製造中的許多製程需要在較低的溫度下實行。一個上述例子為使用包括矽鍺的基板的閘極之形成。若溫度超過某個閾值，則鍺原子可能遷移至矽鍺表面上形成的層。這限制了可用於在矽鍺表面上形成層的方法。
不幸地，可用於矽沉積的方法經常使用提高的溫度。能夠在足夠低的溫度下沉積矽而與矽鍺具有良好相容性的方法經常產生具缺陷及較差的電性質的劣質矽膜。
替代金屬閘極之製造經常需要在基板表面上存在薄的(約2nm)矽層以用作蝕刻終止層(etch stop)。蝕刻製程移除虛擬閘極(dummy gate)及在矽層上形成的任何氧化矽(例如，SiO2)。因此，必須有效 地控制矽層之任何氧化，包含來自其他製程或大氣的任何寄生氧化。
當前用於控制矽層之氧化的許多製程涉及在矽層上沉積氧化矽層以防止下方的矽層之氧化。一種製程包括在矽層上SiO2的原子層沉積。不幸地，該製程經常在形成SiO2層的同時使下方的矽層氧化。
因此，需要具有更少缺陷及改善的電性質的低溫矽沉積之方法。另外，需要控制矽層之氧化的方法。
本揭示案之一或更多個實施例針對形成矽覆蓋之方法。方法包括在維持於第一溫度下的基板材料之表面上沉積矽層的步驟。於第二溫度下在不破壞真空的情況下處理矽層，以形成實質上不包括氧原子的矽覆蓋。
本揭示案之另外的實施例針對形成氧化矽覆蓋層之方法。方法包括在基板材料之表面上共形地(conformally)沉積矽層的步驟。該表面具有形成於該表面上的三維特徵。基板材料包括SiGe。矽層具有在約1nm至約3nm的範圍中的厚度。矽層在小於或等於約700℃的溫度下沉積。矽層實質上不包括鍺原子。在不破壞真空的情況下處理矽層，以形成相對於矽層具有較少缺陷及改善的電性質的矽覆蓋。矽覆蓋實質上不包括氧原子亦不包括鍺原子。藉由可控制、可調諧及共形製程使矽覆蓋氧化，以在矽覆蓋上形成氧化矽覆蓋層。
本揭示案之進一步實施例針對形成閘極介電質及替代金屬閘極之方法。方法包括在基板材料之表面上共形地沉積矽層的步驟。該表面具有形成於該表面上的三維特徵。基板材料包括SiGe。矽層具有在約1nm至約3nm的範圍中的厚度。矽層實質上不包括鍺原子。在不破壞真空的情況下處理矽層，以形成相對於矽層具有較少缺陷及改善的電性質的矽覆蓋。矽覆蓋實質上不包括氧原子亦不包括鍺原子。使矽覆蓋氧化，以在矽覆蓋上形成氧化矽覆蓋層。在氧化矽覆蓋層上沉積虛擬多晶矽層。移除虛擬多晶矽層及氧化矽覆蓋層。在矽覆蓋上形成閘極介電質及替代金屬閘極。
100:方法
102:操作
104:操作
106:操作
200:基板
202:基板材料
203:基板表面
204:三維(3D)特徵
206:側壁
208:頂表面
210:底表面
216:溝槽
300:方法
308:操作
900:處理工具/系統
905:工廠介面
906:機器人
910:中心傳送站
912:機器人
914:隔離閥
920:預清潔/緩衝腔室
930:處理腔室
940:處理腔室
950:控制器
952:處理器
954:記憶體
956:輸入/輸出裝置
958:支持電路
960:處理腔室
為了能詳細地理解本揭示案之上述特徵的方式，可藉由參照實施例來得到以上簡要總結的本揭示案之更特定敘述，實施例中之一些實施例繪示於附圖中。然而，應注意，附圖僅繪示本揭示案之典型實施例，且因此不應被視為限制本揭示案之範疇，因為本揭示案可容許其他等效實施例。
第1圖為根據本揭示案之一或更多個實施例的形成矽覆蓋之方法之流程圖；第2圖繪示根據本揭示案之一或更多個實施例的具有在其上形成的三維(3D)特徵的示例性基板；第3圖為根據本揭示案之一或更多個實施例的形成氧化矽覆蓋層之方法之流程圖；及 第4圖繪示根據本揭示案之一或更多個實施例的可用於處理基板的系統。
在描述本揭示案之數個示例性實施例之前，應理解，本揭示案不限於在以下描述中記載的構造或製程步驟之細節。本揭示案能夠具有其他實施例並且能夠以各種方式來實踐或執行。
如本說明書及所附申請專利範圍所使用，用語「基板」指製程作用於其上的表面或表面之部分。本領域熟知技術者亦將理解，除非上下文另外明確指出，否則提及基板亦可僅指基板之一部分。另外，提及在基板上沉積可指裸露的基板與在其上沉積或形成有一或更多個膜或特徵的基板兩者。
如本文所使用的「基板」指在製造過程期間在其上實行膜處理的任何基板或基板上形成的材料表面。例如，取決於應用，可在其上實行處理的基板表面包含如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator；SOI)、碳摻雜的氧化矽、非晶矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石的材料，以及任何其他材料，如金屬、金屬氮化物、金屬合金及其他導電材料。基板包含但不限於半導體晶圓。可將基板暴露於預處理製程，用以拋光、蝕刻、還原、氧化、羥基化、退火、UV固化、電子束固化及/或烘烤基板表面。除了直接在基板本身之表面上進行膜處理之外，在本揭示案中，所揭示的 任何膜處理步驟亦可在形成於基板上的底層上實行，如以下更詳細地揭示，且用語「基板表面」欲包含如上下文指示的上述底層。因此，例如，在已將膜/層或部分膜/層沉積至基板表面上的情況下，新沉積的膜/層之暴露表面成為基板表面。
本揭示案之一些實施例關於用於形成矽覆蓋的方法。本揭示案之一些方法有利地提供用於在較低溫度下形成矽覆蓋的方法。本揭示案之一些方法有利地提供形成具有減少的缺陷及改善的電性質的矽覆蓋。本揭示案之一些方法有利地提供實質上沒有氧原子或實質上沒有氧原子亦沒有鍺原子的矽覆蓋。
參照第1圖，形成矽覆蓋之方法100在操作104中藉由在第一溫度下沉積矽層而開始。矽層沉積在基板材料之表面上。在一些實施例中，任選的操作102在矽層之沉積之前。
於操作102，清潔基板材料之表面。在一些實施例中，清潔基板材料之表面的步驟包括將表面暴露於遠端電漿蝕刻製程。在一些實施例中，遠端電漿包括H2、NF3或NH3中之一或更多者之電漿。在一些實施例中，清潔基板材料之表面的步驟包括SiConi蝕刻。
在一些實施例中，基板材料包括鍺。在一些實施例中，基板材料包括SiGe。在一些實施例中，基板材料按原子計(atomic basis)包括小於或等於約5%、小於或等於約10%、小於或等於約15%、小於或等於約 20%、小於或等於約25%、小於或等於約30%、小於或等於約35%、小於或等於約40%或小於或等於約50%的鍺。在一些實施例中，基板材料按原子計包括大於或等於約2%、大於或等於約5%、大於或等於約10%、大於或等於約15%、大於或等於約20%、大於或等於約25%、大於或等於約30%或大於或等於約40%的鍺。在一些實施例中，基板材料包括在約2%至約30%的範圍中、在約5%至約30%的範圍中、在約10%至約30%的範圍中、在約15%至約30%的範圍中、在約20%至約30%的範圍中、在約25%至約30%的範圍中、在約15%至約50%的範圍中、在約20%至約50%的範圍中、在約25%至約50%的範圍中、在約30%至約50%的範圍中或在約40%至約50%的範圍中的鍺的原子百分比。
在一些實施例中，矽層為磊晶的。在一些實施例中，矽層為多晶的。在一些實施例中，矽層為非晶的或實質上非晶的。
在一些實施例中，第一溫度相對較低。在一些實施例中，第一溫度低於或等於約700℃、低於或等於約650℃、低於或等於約600℃、低於或等於約550℃、低於或等於約500℃。
不受限於理論，據信當矽層之形成溫度高於約700℃時，來自基板材料的鍺原子可能遷移或與沉積的層反應，使得在沉積的矽層中發現鍺原子。在一些實施例 中，矽層實質上不包括鍺原子。在一些實施例中，矽覆蓋實質上不包括鍺原子。
如本說明書及所附申請專利範圍所使用，實質上不包括給定元素之原子的材料或層包括按原子計所述元素的小於或等於約2%、小於或等於約1%、小於或等於約0.5%或小於或等於約0.1%。
在一些實施例中，矽層的厚度小於約5nm、小於約4nm、小於約3nm或小於約2nm。在一些實施例中，矽層的厚度在約1nm至約5nm的範圍中、在約2nm至約5nm的範圍中、在約3nm至約5nm的範圍中、在約4nm至約5nm的範圍中、在約1nm至約4nm的範圍中、在約2nm至約4nm的範圍中、在約3nm至約4nm的範圍中、在約1nm至約3nm的範圍中、在約2nm至約3nm的範圍中或在約1nm至約2nm的範圍中。
在一些實施例中，表面具有形成在其上的特徵。在一些實施例中，表面具有形成在其上的三維特徵。在一些實施例中，矽層實質上與基板材料之表面共形。在一些實施例中，矽覆蓋實質上與基板材料之表面共形。
如本文所使用，「實質上共形」的層指厚度在整個厚度上(例如，在側壁之頂部、中間及底部上以及在間隙之底部上)大致相同的層。實質上共形的層的厚度變化小於或等於約10%、5%、2%、1%或0.5%。
第2圖繪示根據本文所述的一或更多個實施例的示例性基板200，基板200包括基板材料202及基板 表面203，在基板表面203上形成有三維(3D)特徵204。基板200包含從基板材料202延伸的3D特徵204。在一些實施例中，基板材料202可為含矽材料，如摻雜的矽。本文所述的實施例通常為參照300mm的圓形基板，然而，可預期各種其他基板尺寸可受益於本文所述的實施例。
3D特徵204可藉由各種圖案化及蝕刻製程形成在基板材料202之基板表面203上。通常，以適合於實現為互補式金屬氧化物半導體(CMOS)電晶體中的鰭式場效電晶體(FinFET)的尺寸來形成3D特徵，然而，其他電晶體類型亦可受益於本文所述的實施例。在一些實施例中，3D特徵可適合於並且可具有與在當前技術節點及先進技術節點(如次10nm節點或5nm節點)中的利用相稱的尺寸。
3D特徵204從基板材料202延伸並且由溝槽216間隔開。3D特徵包含頂表面208及側壁206，側壁206在頂表面208與溝槽216之底表面210之間延伸。
再次參照第1圖，在操作104中沉積矽層之後，在操作106中處理矽層以形成矽覆蓋。在一些實施例中，矽層之處理形成具有減少的缺陷的矽覆蓋。在一些實施例中，矽層之處理形成具有修復的鍵的矽覆蓋。在一些實施例中，矽層之處理形成具有改善的電性質的矽覆蓋。
操作106可包括在第二溫度下的一或更多個處理製程。示例性處理製程包含但不限於如RTP的熱退 火製程以及如DPX的電漿處理製程。在一些實施例中，處理矽層的步驟包括RTP製程，並且第二溫度高於或等於約1000℃、高於或等於約1100℃、高於或等於約1200℃或高於或等於約1250℃。在一些實施例中，處理矽層的步驟包括尖波退火(spike anneal)製程，並且第二溫度低於或等於約950℃、低於或等於約900℃、低於或等於約800℃或低於或等於約700℃。在一些實施例中，處理矽層的步驟包括雷射退火製程，並且第二溫度低於或等於約1200℃、低於或等於約1100℃、低於或等於約1000℃、低於或等於約900℃或低於或等於約800℃。在一些實施例中，第二溫度在約600℃至約800℃的範圍中。無論操作106中使用的製程，第二溫度皆受限於裝置之熱預算，以防止鍺原子擴散至矽層及/或矽覆蓋中。
不受限於理論，據信在相對較高的第二溫度下進行的RTP製程不會實行足夠長的時間而允許鍺在基板材料內遷移或反應。因此，在一些實施例中，矽覆蓋實質上不包括鍺原子。
在一些實施例中，操作104及操作106在群集工具中群集在一起。在一些實施例中，在不破壞操作104與操作106之間的真空的情況下實行操作104及操作106。在一些實施例中，在單一處理環境內實行操作104及操作106。
在一些實施例中，矽層不暴露於任何氧化劑。在一些實施例中，矽層實質上不包括氧原子。在一些實施例中，矽覆蓋在操作106期間不暴露於任何氧化劑。在一些實施例中，矽覆蓋實質上不包括氧原子。
參照第3圖，本揭示案之一些實施例關於形成氧化矽覆蓋層之方法。方法300包括操作104及操作106以及如上關於第1圖所論述的任選的操作102。方法300繼續至操作308，其中一些實施例之矽覆蓋被氧化以形成氧化矽覆蓋層。
在一些實施例中，藉由將矽覆蓋暴露於環境氧來使矽覆蓋氧化。在一些實施例中，矽覆蓋藉由受控的氧化製程來氧化。就此而言，「受控製程」為一種其中一或更多種氧化製程之結果受控制的製程。可受控制的結果包含但不限於氧化量、氧化深度及氧化之方向性或共形性。
在一些實施例中，使矽覆蓋氧化的步驟包括將矽覆蓋暴露於實質上不包括電漿的氧化劑。在這方面，操作308可稱為熱氧化製程。在一些實施例中，在低於或等於約700℃、低於或等於約650℃、低於或等於約600℃或低於或等於約550℃的溫度下實行熱氧化製程。在一些實施例中，在約500℃至約700℃的範圍中、在約550℃至約700℃的範圍中、在約600℃至約700℃的範圍中、在約650℃至約700℃的範圍中、在約500℃至約650℃的範圍中、在約550℃至約650℃的範圍中、在約500℃至約600℃的範圍中、在約 550℃至約600℃的範圍中或在約500℃至約600℃的範圍中的溫度下實行熱氧化製程。
在一些實施例中，使矽覆蓋氧化的步驟包括將矽覆蓋暴露於氧化劑之電漿。在一些實施例中，電漿為直接電漿。在一些實施例中，電漿為遠端電漿。在一些實施例中，電漿為電容耦合電漿(CCP)或感應耦合電漿(ICP)。在一些實施例中，電漿暴露在低於或等於約700℃、低於或等於約650℃、低於或等於約600℃、低於或等於約550℃、低於或等於約500℃、低於或等於約450℃或低於或等於約400℃的溫度下實行。在一些實施例中，電漿暴露在約400℃至約550℃的範圍中、在約450℃至約550℃的範圍中、在約500℃至約550℃的範圍中、在約400℃至約500℃的範圍中、在約450℃至約500℃的範圍中或在約400℃至約450℃的範圍中的溫度下實行。在一些實施例中，電漿暴露在約25℃(亦即，室溫)至約550℃的範圍中、在25℃(亦即，室溫)至約500℃的範圍中、在約50℃至約550℃的範圍中、在約100℃至約550℃的範圍中、在約200℃至約550℃的範圍中或在約300℃至約550℃的範圍中的溫度下實行。
在一些實施例中，使矽覆蓋氧化的步驟造成矽覆蓋與氧化矽覆蓋層之總厚度大於氧化之前的矽覆蓋之厚度。換言之，在一些實施例中，矽覆蓋之氧化造成體積 膨脹，以提供比被氧化的矽覆蓋更大的氧化矽覆蓋層之厚度。
在一些實施例中，操作308將矽覆蓋氧化至預定深度。換言之，在一些實施例中，操作308稱為可控制的製程。就此而言，氧化製程之深度指被氧化的矽覆蓋之厚度。在一些實施例中，氧化製程可使矽覆蓋之厚度的約10%、約20%、約25%、約40%、約50%、約60%、約75%、約80%、約90%或約100%氧化。例如，在一些實施例中，形成約3nm的矽覆蓋，並且矽覆蓋被氧化以在1nm的剩餘的矽覆蓋上形成約4nm的氧化矽。
在一些實施例中，操作308使矽覆蓋氧化至原子氧的預定濃度。換言之，在一些實施例中，操作308稱為可調諧製程。就此而言，氧化製程之濃度指所造成的氧化矽覆蓋層中氧之原子濃度。在一些實施例中，所造成的氧化矽覆蓋層包括矽與氧的原子比為1：2(例如，SiO2)。在一些實施例中，氧化矽覆蓋層為富氧層，其氧與矽的原子比大於2：1。在一些實施例中，氧化矽覆蓋層為富矽層，其矽與氧的原子比大於1：2。
在一些實施例中，操作308以預定的方向性使矽覆蓋氧化。在一些實施例中，預定的方向性在所有方向上都相等(或幾乎相等)，並且使矽覆蓋共形地氧化。
本揭示案之一些實施例關於形成替代金屬閘極(replacement metal gate；RMG)之方法。這些實施例包括上述形成氧化矽覆蓋層之方法。在一些實施例 中，方法藉由在氧化矽覆蓋層上沉積虛擬多晶矽層而繼續。在一些實施例中，方法包括移除虛擬多晶矽層的步驟。在一些實施例中，方法包括移除氧化矽覆蓋層的步驟。在一些實施例中，方法包括在矽覆蓋上形成替代金屬閘極的步驟。
參照第4圖，本揭示案之其他實施例關於用於執行本文所述的方法的處理工具900。第4圖繪示根據本揭示案之一或更多個實施例的可用於處理基板的系統900。系統900可稱為群集工具。系統900包含其中具有機器人912的中心傳送站910。機器人912繪示為單刀刃(blade)機器人；然而，本領域熟知技術者將認知，其他機器人912配置亦在本揭示案之範疇內。機器人912經配置以在連接至中心傳送站910的腔室之間移動一或更多個基板。
至少一個預清潔/緩衝腔室920連接至中心傳送站910。預清潔/緩衝腔室920可包含加熱器、自由基源或電漿源中之一或更多者。預清潔/緩衝腔室920可用作個別半導體基板或用於處理的晶圓盒的保持區域。預清潔/緩衝腔室920可實行預清潔製程，或可預加熱用於處理的基板，或可簡單地作為用於製程順序的臨時區域。在一些實施例中，有兩個預清潔/緩衝腔室920連接至中心傳送站910。
在第4圖所示的實施例中，預清潔腔室920可用作工廠介面905與中心傳送站910之間的傳遞腔室。工 廠介面905可包含一或更多個機器人906，以將基板從盒移動至預清潔/緩衝腔室920。然後，機器人912可將基板從預清潔/緩衝腔室920移動至系統900內的其他腔室。
處理腔室930可連接至中心傳送站910。處理腔室930可經配置為矽沉積腔室，並且可與一或更多個反應性氣體源流體連通以提供一或更多個反應性氣體流至處理腔室930。藉由機器人912穿過隔離閥914可將基板移至處理腔室930以及從處理腔室930移出基板。
處理腔室940亦可連接至中心傳送站910。在一些實施例中，處理腔室940包括處理腔室，並且與一或更多個反應性氣體源流體連通，以將反應性氣體流提供至處理腔室940用於實行處理製程。藉由機器人912穿過隔離閥914可將基板移至處理腔室940以及從處理腔室940移出基板。
處理腔室945亦可連接至中心傳送站910。在一些實施例中，處理腔室945為與處理腔室940相同類型的處理腔室且經配置成實行與處理腔室940相同的製程。這種佈置在其中處理腔室940中發生的製程比處理腔室930中的製程花費更長時間時可能為有用的。
在一些實施例中，處理腔室960連接至中心傳送站910，並且經配置為充當氧化腔室。處理腔室960可經配置為實行一或更多種不同的氧化製程。
在一些實施例中，處理腔室930、940、945及960中之每一者經配置為實行處理方法之不同部分。例如，處理腔室930可經配置為實行矽沉積過程，處理腔室940可經配置為實行處理製程，處理腔室945可經配置為計量站或實行處理製程，以及處理腔室960可經配置為實行氧化製程。本領域熟知技術者將認知，工具上的個別處理腔室之數量及佈置可變化，並且第4圖中繪示的實施例僅代表一種可能的配置。
在一些實施例中，處理系統900包含一或更多個計量站。例如，計量站可位於預清潔/緩衝腔室920內，位於中心傳送站910內或位於任何個別處理腔室內。計量站可在系統900內的任何位置，該位置允許在不使基板暴露於氧化環境的情況下能量測凹槽之距離。
至少一個控制器950耦接至中心傳送站910、預清潔/緩衝腔室920、處理腔室930、940、945或960中之一或更多者。在一些實施例中，多於一個的控制器950連接至個別腔室或工作站，並且主控制處理器耦接至每個單獨的處理器以控制系統900。控制器950可為任何形式的通用電腦處理器、微控制器、微處理器等中之一者，其可用於工業環境中用於控制各種腔室及子處理器。
至少一個控制器950可具有處理器952、耦合至處理器952的記憶體954、耦合至處理器952的輸入/輸出裝置956以及用以在不同電子部件之間進行通訊的 支持電路958。記憶體954可包含暫態記憶體(例如，隨機存取記憶體)及非暫態記憶體(例如，儲存器)中之一或更多者。
處理器之記憶體954或電腦可讀取媒體可為一或更多種容易獲得的記憶體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟或任何其他形式的數位儲存器，本端或遠端。記憶體954可保留可由處理器952操作以控制系統900之參數及部件的指令集。支持電路958耦合至處理器952，用於以習知方式支持處理器。電路可包含例如快取、電源供應、時脈電路、輸入/輸出電路系統、子系統等。
製程通常可作為軟體常用程式儲存在記憶體中，當由處理器執行時，軟體常用程式使製程腔室實行本揭示案之製程。軟體常用程式亦可由第二處理器(未圖示)來儲存及/或執行，第二處理器位於由處理器控制的硬體的遠端。本揭示案之一些或全部方法亦可在硬體中實行。因此，製程可以軟體實現並且可使用電腦系統以硬體(例如，特殊應用積體電路或其他類型的硬體實現)或以軟體與硬體之組合來執行。當由處理器執行軟體常用程式時，軟體常用程式將通用電腦轉換為控制腔室操作的專用電腦(控制器)，從而實行製程。
在一些實施例中，控制器950具有一或更多個配置以執行個別的製程或子製程以實行方法。控制器950可連接至並且配置成操作中間部件以實行方法之功能。例 如，控制器950可連接至並且配置成控制氣體閥、致動器、馬達、狹縫閥、真空控制等中之一或更多者。
一些實施例之控制器950具有選自以下的一或更多種配置：在複數個處理腔室與一或更多個計量站之間移動機器人上的基板的配置；從系統裝載及/或卸載基板的配置；沉積矽層的配置；用於處理矽層的配置；以及使矽覆蓋氧化的配置。
在整個本說明書中，提及「一個實施例」、「某些實施例」、「一或更多個實施例」或「實施例」指在本揭示案之至少一個實施例中包含結合該實施例所述的特定特徵、結構、材料或特性。因此，在整個本說明書中各處出現如「在一或更多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在實施例中」的短語未必指稱本揭示案之相同實施例。此外，在一或更多個實施例中可以任何適合的方式結合特定特徵、結構、材料或特性。
儘管已參照特定實施例描述了本揭示案，但本領域熟知技術者將理解所述的實施例僅為本揭示案之原理及應用的說明。對於本領域熟知技術者將顯而易見的為，在不脫離本揭示案之精神及範疇的情況下，可對本揭示案之方法及設備進行各種修改及變化。因此，本揭示案可包含在所附申請專利範圍及其均等物之範疇內的修改及變化。
200:基板
202:基板材料
203:基板表面
204:三維(3D)特徵
206:側壁
208:頂表面
210:底表面
216:溝槽

Claims (20)

  1. 一種形成一矽覆蓋之方法，該方法包括以下步驟：在維持於一第一溫度下的一基板材料之一表面上沉積一矽層；及於一第二溫度下在不破壞真空的情況下處理該矽層，以形成實質上不包括氧原子的一矽覆蓋。
  2. 如請求項1所述之方法，進一步包括在沉積該矽層之前藉由將該表面暴露於一遠端電漿蝕刻製程來清潔該表面的步驟。
  3. 如請求項1所述之方法，其中該基板材料包括SiGe。
  4. 如請求項3所述之方法，其中該基板材料包括按原子計小於或等於約30%的鍺。
  5. 如請求項3所述之方法，其中該矽覆蓋實質上不包括鍺。
  6. 如請求項1所述之方法，其中該表面具有形成在該表面上的一三維特徵，並且該矽覆蓋與該表面共形。
  7. 如請求項1所述之方法，其中該矽層的一厚度在約2nm至約3nm的範圍中。
  8. 如請求項1所述之方法，其中該第一溫度小 於或等於約700℃。
  9. 如請求項1所述之方法，其中處理該矽層的步驟包括一快速熱處理(RTP)製程，並且該第二溫度在約600℃至約800℃的範圍中。
  10. 如請求項1所述之方法，其中處理該矽層的步驟提供具有較少缺陷或改善的電性質的一矽覆蓋。
  11. 如請求項1所述之方法，進一步包括使該矽覆蓋氧化的步驟。
  12. 如請求項11所述之方法，其中使該矽覆蓋氧化的步驟包括將該矽覆蓋暴露於實質上不包括電漿的一氧化劑的步驟。
  13. 如請求項12所述之方法，其中將該矽覆蓋暴露的步驟為在約600℃至約700℃的範圍中的一溫度下實行。
  14. 如請求項11所述之方法，其中使該矽覆蓋氧化的步驟包括將該矽覆蓋暴露於一氧化劑之一電漿的步驟。
  15. 如請求項14所述之方法，其中將該矽覆蓋暴露的步驟為在約25℃至約500℃的範圍中的一溫度下實行。
  16. 如請求項11所述之方法，其中該矽覆蓋被 氧化至一預定深度。
  17. 如請求項11所述之方法，其中該矽覆蓋被氧化至原子氧的一預定濃度。
  18. 如請求項11所述之方法，其中該矽覆蓋被共形地氧化。
  19. 一種形成一氧化矽覆蓋層之方法，該方法包括以下步驟：在一基板材料之一表面上共形地沉積一矽層，該表面具有形成於該表面上的一三維特徵，該基板材料包括SiGe，該矽層具有在約2nm至約3nm的範圍中的一厚度，該矽層在小於或等於約700℃的一溫度下沉積，該矽層實質上不包括鍺原子；在不破壞真空的情況下處理該矽層，以形成相對於該矽層具有較少缺陷及改善的電性質的一矽覆蓋，該矽覆蓋實質上不包括氧原子亦不包括鍺原子；及藉由一可控制、可調諧及共形製程使該矽覆蓋氧化，以在該矽覆蓋上形成一氧化矽覆蓋層。
  20. 一種形成一閘極介電質及替代金屬閘極之方法，該方法包括以下步驟：在一基板材料之一表面上共形地沉積一矽層，該表面具有形成於該表面上的一三維特徵，該基板材料包括SiGe，該矽層具有在約2nm至約3nm的範圍中 的一厚度，該矽層實質上不包括鍺原子；在不破壞真空的情況下處理該矽層，以形成相對於該矽層具有較少缺陷及改善的電性質的一矽覆蓋，該矽覆蓋實質上不包括氧原子亦不包括鍺原子；使該矽覆蓋氧化，以在該矽覆蓋上形成一氧化矽覆蓋層；在該氧化矽覆蓋層上沉積一虛擬多晶矽層；移除該虛擬多晶矽層及該氧化矽覆蓋層；及在該矽覆蓋上形成一替代金屬閘極。
TW108131503A 2018-09-03 2019-09-02 形成含矽層的方法 TWI753297B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862726401P 2018-09-03 2018-09-03
US62/726,401 2018-09-03
US201862774557P 2018-12-03 2018-12-03
US62/774,557 2018-12-03

Publications (2)

Publication Number Publication Date
TW202032658A TW202032658A (zh) 2020-09-01
TWI753297B true TWI753297B (zh) 2022-01-21

Family

ID=69640223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131503A TWI753297B (zh) 2018-09-03 2019-09-02 形成含矽層的方法

Country Status (6)

Country Link
US (1) US20200075332A1 (zh)
JP (1) JP7175385B2 (zh)
KR (1) KR102488508B1 (zh)
CN (1) CN112640043A (zh)
TW (1) TWI753297B (zh)
WO (1) WO2020051116A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282938B2 (en) * 2018-09-28 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layers in metal gates of transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034864A1 (en) * 1999-05-14 2002-03-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6620664B2 (en) * 2002-02-07 2003-09-16 Sharp Laboratories Of America, Inc. Silicon-germanium MOSFET with deposited gate dielectric and metal gate electrode and method for making the same
US7759228B2 (en) * 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120244670A1 (en) * 2011-03-22 2012-09-27 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US20130149830A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein
US9666487B2 (en) * 2008-12-22 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing germanium-based CMOS comprising forming silicon cap over PMOS region having a thickness less than that over NMOS region

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354089A (ja) * 1992-04-30 2005-12-22 Toshiba Corp 半導体装置
KR20030002701A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
KR20030072675A (ko) * 2002-03-06 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2006176859A (ja) * 2004-12-24 2006-07-06 Canon Anelva Corp シリコンナノ結晶構造体の作製方法
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers
CN107123676A (zh) * 2011-09-30 2017-09-01 英特尔公司 非平坦晶体管以及其制造的方法
US9105661B2 (en) * 2011-11-03 2015-08-11 Taiwan Semconductor Manufacturing Company, Ltd. Fin field effect transistor gate oxide
US9553174B2 (en) * 2014-03-28 2017-01-24 Applied Materials, Inc. Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
US9595524B2 (en) * 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
KR102150254B1 (ko) * 2014-09-15 2020-09-02 삼성전자주식회사 반도체 소자의 제조 방법
US9490123B2 (en) * 2014-10-24 2016-11-08 Globalfoundries Inc. Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer
US9564489B2 (en) * 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
KR102405665B1 (ko) * 2015-10-27 2022-06-08 에스케이하이닉스 주식회사 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법
US9425196B1 (en) * 2015-12-08 2016-08-23 International Business Machines Corporation Multiple threshold voltage FinFETs
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11302535B2 (en) * 2018-06-27 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Performing annealing process to improve fin quality of a FinFET semiconductor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034864A1 (en) * 1999-05-14 2002-03-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6620664B2 (en) * 2002-02-07 2003-09-16 Sharp Laboratories Of America, Inc. Silicon-germanium MOSFET with deposited gate dielectric and metal gate electrode and method for making the same
US7759228B2 (en) * 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9666487B2 (en) * 2008-12-22 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing germanium-based CMOS comprising forming silicon cap over PMOS region having a thickness less than that over NMOS region
US20120244670A1 (en) * 2011-03-22 2012-09-27 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US20130149830A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein

Also Published As

Publication number Publication date
JP2021535615A (ja) 2021-12-16
WO2020051116A1 (en) 2020-03-12
TW202032658A (zh) 2020-09-01
KR20210038723A (ko) 2021-04-07
CN112640043A (zh) 2021-04-09
US20200075332A1 (en) 2020-03-05
KR102488508B1 (ko) 2023-01-12
JP7175385B2 (ja) 2022-11-18

Similar Documents

Publication Publication Date Title
US9070635B2 (en) Removing method
CN104821296A (zh) 半导体器件及其形成方法
CN107706112A (zh) 半导体器件的形成方法
CN105226022B (zh) 半导体结构的形成方法
TWI753297B (zh) 形成含矽層的方法
US11705335B2 (en) Conformal high concentration boron doping of semiconductors
US11923441B2 (en) Gate all around I/O engineering
KR20220117841A (ko) 순차적인 플라즈마 및 열적 처리
US11335555B2 (en) Methods for conformal doping of three dimensional structures
KR20230129520A (ko) Cd 의존 갭 충전 및 컨포멀 막들
US11515200B2 (en) Selective tungsten deposition within trench structures
US20220231137A1 (en) Metal cap for contact resistance reduction
CN114930520A (zh) 用于选择性间隙填充的低温等离子体预清洁