CN114930520A - 用于选择性间隙填充的低温等离子体预清洁 - Google Patents

用于选择性间隙填充的低温等离子体预清洁 Download PDF

Info

Publication number
CN114930520A
CN114930520A CN202180008907.0A CN202180008907A CN114930520A CN 114930520 A CN114930520 A CN 114930520A CN 202180008907 A CN202180008907 A CN 202180008907A CN 114930520 A CN114930520 A CN 114930520A
Authority
CN
China
Prior art keywords
substrate
plasma
dielectric
equal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008907.0A
Other languages
English (en)
Inventor
徐翼
呼宇飞
大东和也
杰拉尔丁·M·瓦斯奎兹
何达
贾勒帕里·拉维
雷雨
吴典晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114930520A publication Critical patent/CN114930520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

描述用于预清洁基板的方法，所述基板具有金属和电介质表面。将包含冷却特征的基座的温度设定为小于或等于100℃，其中基板位在所述基座上。使基板暴露于等离子体处理，以从包括金属底部、电介质侧壁和/或电介质场的基板的特征去除化学残留物和/或杂质，和/或修复电介质侧壁和/或电介质场中的表面缺陷。等离子体处理可为氧等离子体，举例而言，直接氧等离子体。还描述用于实施所述方法的处理工具及计算机可读介质。

Description

用于选择性间隙填充的低温等离子体预清洁
技术领域
本公开内容的实施方式一般涉及用于填充半导体中的间隙的方法。具体而言，本公开内容的实施方式涉及用于预清洁基板的方法，以改善金属沉积选择性。
背景技术
互连金属化广泛用于逻辑和存储器器件。通常将衬底膜和后续块状沉积的CVD/PVD膜用于通孔/沟槽间隙填充应用。然而，随着特征尺寸缩减，通孔/沟槽结构变得更小，且衬底膜的体积比增加，而难以实现无缺陷且低电阻率的金属间隙填充。
选择性沉积工艺利用沉积期间一种表面材料相对于另一种表面材料的养成差异(incubation difference)。可利用此养成延迟来实现由下而上的间隙填充，而无缝隙/空洞和衬底膜。然而，有许多挑战阻碍了此技术之更广泛应用。举例而言，通孔底部和电介质表面上的杂质可降低金属表面相对于电介质场上的选择性金属生长的选择性。利用加热的等离子体(如，H2等离子体或O2等离子体)来清洁表面污染物(如，氧、碳、氟、氯)的现有工艺可导致不隐定的晶片温度，且使晶片的温度在30℃至100℃的数量级上增加。反之，后续处理和沉积工艺的金属氧化和挑战也在增加。
一般而言，有效率地清洁金属表面同时仍维持场上无生长或最小生长是防止广泛使用的主要挑战。并且，具有不同蚀刻残留物或污染物的不同表面结构可能需要不同的预清洁工艺来实现选择性生长。
因此，本领域中持续需要改善的方法及设备来预清洁基板表面以进行选择性沉积。
发明内容
本公开内容的一个或多个实施方式涉及预清洁的方法。包含表面结构的基板位于基座上，所述表面结构具有金属底部、电介质侧壁和电介质场(field of dielectric)，所述基座包含冷却特征。将基座的温度设定为小于或等于100℃。使基板暴露于等离子体处理以从金属底部、电介质侧壁和/或电介质场去除化学残留物和/或杂质，和/或修复电介质侧壁和/或电介质场中的表面缺陷。
本公开内容的额外实施方式涉及预清洁基板的方法，所述基板包含表面结构，所述表面结构具有金属底部、电介质侧壁和电介质场。将基板安置于处理腔室中的基座上，所述基座包含射频(RF)能力(radio frequency(RF)capability)和冷却特征。将基座的温度设定为小于或等于100℃。将基板暴露于处理腔室中的等离子体处理，以从金属底部、电介质侧壁和/或电介质场去除化学残留物和/或杂质，和/或修复电介质侧壁和/或电介质场中的表面缺陷，其中等离子体处理包含氢等离子体和氧等离子体。
本公开内容的进一步实施方式涉及包括指令的非暂时性(non-transitory)计算机可读介质，当处理腔室的控制器执行指令时，导致处理腔室执行以下操作：将基板安置于第一处理腔室中的基座上，基座包含冷却特征；使基板在第一处理腔室中暴露于等离子体处理；将基座的温度设定为小于或等于100℃。
附图说明
因此，可详细理解本公开内容的上述特征的方式，即可参照实施方式更具体描述上文简要概述的本公开内容，其中一些实施方式图示于随附附图中。然而，应注意的是，附图仅显示出此公开内容的典型实施方式，并且因此不应被认为是对其范围的限制，因为本公开内容可允许其他同等有效的实施方式。
图1显示根据本公开内容的一个或多个实施方式的基板结构的示意性代表图；和
图2绘示根据本公开内容的一个或多个实施方式的方法的流程图。
具体实施方式
在描述本公开内容的数个示例性实施方式之前，应了解到本公开内容不受限于下面说明书中所阐述的构造或工艺步骤的细节。本公开内容能够具有其他实施方式，并能够被由各种方式实作或执行。
如在此说明书及随附权利要求中所使用，术语“基板(substrate)”指的是表面，或表面的部分，其中工艺在所述表面或表面的部分上进行。本领域技术人员还将理解的是，除非上下文另有明确指示，否则参照基板可仅指基板的一部分。此外，对沉积在基板上的参照可指裸基板和具有在其上沉积或形成的一个或多个膜或特征的基板二者。
如本文所用，“基板”指的是任何基板或形成于基板上的材料表面，在制造工艺期间，在所述基板或形成于基板上的材料表面上进行膜处理。举例而言，取决于应用，于上面可进行处理的基板表面可包括：诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、经碳掺杂的氧化硅、非晶硅、经掺杂的硅、锗、砷化镓、玻璃、蓝宝石等材料，及任何其他材料(如金属、金属氮化物、金属合金及其它导电材料)。基板可包括但不限于半导体晶片。可将基板暴露于预处理工艺，以抛光、蚀刻、还原、氧化、羟基化、退火、UV硬化、电子束硬化和/或烘烤基板表面。除了在基板本身的表面上直接进行膜处理之外，在本公开内容中，也可在形成于基板上的下方层(underlayer)上进行本文所公开的任何膜处理步骤(如下文更详细地公开的)，且术语“基板表面”欲包括上下文所指的此类下方层。因此，举例而言，当膜/层或部分膜/层已被沉积至基板表面上，新沉积的膜/层的暴露表面便成为基板表面。
为了更宽广的范围的结构类型及选择性窗(selectivity window)，本公开内容的一个或多个实施方式有利地提供用于预清洁基板的方法。一些实施方式有利地以低温等离子体基座提供低温处理，低温等离子体基座可在等离子体存在下的预清洁期间在室温至零下温度下提供稳定的温度窗。使用本文的工艺可有利地改善电介质选择性并维持杂质去除能力，同时抑制金属氧化(非首选)。其后，改善金属沉积的选择性。在一个或多个实施方式中，在任何氧等离子体(特别是直接氧等离子体)存在下，在低温预清洁后，可改善钨(W)沉积的选择性。
本公开内容的一些实施方式提供了用于在接点或通孔底部选择性金属沉积工艺的方法，这需要清洁的表面以在养成最小化的情况下开始。在一些实施方式中，去除化学残留物和/或杂质，包括但不限于：金属氧化物/金属氮化物/金属碳化物等等可能会阻碍选择性沉积工艺并导致显着养成延迟者。一些实施方式可有效地清洁金属污染物，同时保持对选择性工艺而言较佳的接点/通孔结构。
本公开内容的工艺使用冷却的基座。基座包含冷却特征，冷却特征使得等离子体产生的热量能够被消散，使得基板的温度保持稳定并低于期望温度。在一个或多个实施方式中，基座的冷却特征可为热交换通道(未图解)，热交换流体通过热交换通道以控制基板的温度。范例热交换流体为乙二醇或水。在一个或多个实施方式中，基座包含射频(RF)能力。
在一个或多个实施方式中，将基座的温度设定为小于或等于100℃，包括大于或等于-20℃至小于或等于85℃、小于或等于60℃、小于或等于40℃、小于或等于35℃，及其间的所有值和子范围。在一个或多个实施方式中，冷却的基座具有射频(RF)能力。于工艺期间，使基板暴露于等离子体处理，以从金属底部、电介质侧壁和/或电介质场去除化学残留物和/或杂质，和/或修复电介质侧壁和/或电介质场中的表面缺陷。在一个或多个实施方式中，等离子体处理包含氧等离子体。在一个或多个实施方式中，氧等离子体为直接等离子体(direct plasma)。在一个或多个实施方式中，等离子体处理进一步包含氢等离子体，举例而言，直接氢等离子体。
在示范的非限制性实施方式，清洁工艺序列包含：(1)将处理腔室中的有射频(RF)能力的基座的温度设定并维持在-20℃至100℃的范围内；(2)在处理腔室中进行基板的直接等离子体处理，其中等离子体包含氢。氢等离子体是用于将主要金属污染物-即，金属氧化物和金属氮化物还原成纯金属；和(3)在处理腔室中进行基板的直接等离子体处理，其中等离子体包含氧。在此步骤中，氧化工艺可将残留的金属氮化物转化为氧化物，而氧化物可在下个步骤中被还原成纯金属，和/或氧化可能在初始氢等离子体工艺期间已被损坏的侧壁和顶场(top field)介电材料(氧化物和氮化物)。在一些实施方式中，氧化工艺以强氧化修复电介质表面，维持对选择性金属沉积的高选择性。氧处理也可减少碳/有机残留物的污染。在氧等离子体暴露期间，对基板施加在大于或等于0瓦与小于或等于1000瓦之间的偏压，包括其间的所有值和范围，包括大于或等于200瓦且小于或等于600瓦。此工艺的一个优点为高功率和低温O2处理提供了强的电介质恢复和弱的金属氧化。
在一个或多个实施方式中，将冷却的基座上的基板暴露于等离子体处理以处理或清洁基板。在一个或多个实施方式中，基板包含至少一个特征。所述至少一个特征可包含本领域技术人员所知的任何特征，包括但不限于沟槽、通孔(via)或峰部。在将基板暴露于远程等离子体和/或直接等离子体以处理或清洁基板的实施方式中，处理或清洁去除例如，来自先前处理和/或原生氧化物的一种或多种残留物。
实验显示，无论温度，强的电介质恢复发生在高功率下(如，低温氧等离子体处理期间的200瓦至600瓦)。实验还显示，无论功率，弱的金属氧化发生在低温下(如，氧等离子体处理期间的100℃、60℃或35℃)。
图1绘示根据一个或多个实施方式使用的接触结构。图1中绘示的基板100包括以第一材料102和第二材料104为界的结构130。在图解的实施方式中，包含底部132和侧部134的结构130为通孔或沟槽。结构在底部132上以第一材料102为界，且在侧部134上以第二材料104为界，第二材料104与第一材料102相异。一些实施方式的第一材料102包含金属110，金属110形成结构的金属底部115。金属110可为任何合适的金属，包括但不限于钨(W)、钴(Co)和/或钌(Ru)。在一些实施方式中，第一材料102和结构130的底部132包含非金属。合适的非金属包括但不限于：金属氮化物(如，氮化钛(TiN))、金属硅化物(如，硅化钛(TiSi))或硅(Si)。如此说明书和随附权利要求所用，除非下标另有指明，否则化学式为元素识别的表示且无意暗示任何特定的化学计量比例。举例而言，氮化钛(TiN)膜可为钛及氮原子的任何合适组合，且不限于单一关系。
在一些实施方式中，第二材料104包含电介质120。由电介质120的侧壁122形成结构130的侧壁134。第二材料104的顶表面106也称为场(field)。在一些实施方式中，第二材料104包含电介质120，电介质120具有侧壁122及场124。电介质120可为任何合适的材料，包括但不限于氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮化铝(AlN)、氧化铝(AlO)或高k介电材料。在一些实施方式中，第二材料104包含硬掩模材料(如，碳(C))。
图2绘示根据一个或多个实施方式的用于在选择性沉积前预清洁基板的方法200。一些实施方式的表面污染物包含以下一者或多者：氧、氮、碳或卤素(如，氟、氯、溴或碘)。在一些实施方式中，污染物包含有机化合物。
于操作202，视情况将基板置放在处理腔室中的基座上。于操作204，将包含冷却特征的基座冷却。基座的一个或多个实施方式包括射频(RF)能力。将基座的温度保持在100℃以下，包括小于或等于85℃、60℃及35℃。于操作206，使基板暴露于等离子体处理。等离子体处理包括氧等离子体，举例而言，直接氧等离子体。视情况，等离子体处理进一步包含氢等离子体，举例而言，直接氢等离子体。
在一个或多个实施方式中，在暴露于氧等离子体期间，可将基板维持在以下范围的温度下：-20℃至100℃。
在一些实施方式中，氧等离子体为电容耦合式等离子体(CCP)。在一些实施方式中，氧(O2)等离子体为高密度、高能量等离子体。在一些实施方式中，低能量等离子体具有大于或等于100瓦至小于或等于600瓦的功率。
在一些实施方式中，氧等离子体具有以下范围内的压力：1托至30托。
在一些实施方式中，氢(H2)等离子体为电容耦合式等离子体(CCP)。在一些实施方式中，H2等离子体为低能量等离子体。
在一个或多个实施方式中，氢等离子体具有以下范围内的压力：1托至30托。
于操作206后，可接着进一步处理基板以用于选择性金属沉积。在一个或多个实施方式中，于清洁工艺后，使基板暴露于至少一种金属前驱物，以于基板上选择性地形成金属膜。在一个或多个实施方式中，方法进一步包含：使基板暴露于至少一种前驱物，以经由等离子体增强化学气相沉积(PECVD)工艺等离子体增强原子层沉积工艺(PEALD)而在基板上沉积膜。可使用本领域技术人员所知的任何合适前驱物以于基板上形成膜。
在一些实施方式中，图2中绘示的预清洁方法有效地清洁残留物并增进后续沉积工艺的选择性。
可使用各种硬件布置来实现方法200。在一些实施方式中，对表面清洁而言，可应用一个或两个腔室来实现多个工艺。腔室可用于不同气体种类的O2/H2等离子体处理。在一些实施方式中，在一个腔室中进行H2和O2处理。
本公开内容的额外实施方式涉及用于执行本文描述的方法的处理系统。
通常，群集工具是模块化系统，包含执行各种功能的多个腔室，所述功能包括：基板定心及定向、脱气、退火、沉积和/或蚀刻。根据一个或多个实施方式，群集工具包括至少第一腔室与中央传送腔室。中央传送腔室可容置机器人，所述机器人可在处理腔室与装载锁定腔室之间传送基板。通常将传送腔室维持在真空条件下，并提供中间阶段(intermediate stage)，用于将基板从一个腔室传送至另一腔室，和/或传送至位在群集工具的前端的装载锁定腔室。可适用于本公开内容的两种已熟知的群集工具为
Figure BDA0003736517510000071
和
Figure BDA0003736517510000072
两者均可获自美国加州圣克拉拉市的应用材料公司(Applied Materials,Inc.)。然而，可为了进行本文所描述的工艺的特定步骤，来改变腔室的实际设置与组合。可使用的其他处理腔室包括，但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、热处理(如RTP)、等离子体氮化、脱气、定向、羟基化以及其他基板工艺。通过在群集工具上的腔室中执行工艺，不需要在沉积后续膜之前的氧化，即可避免基板受到气氛杂质(atmospheric impurities)的表面污染。
可将至少一个控制器耦接至第一腔室及中央传送腔室中的一或二者。在一些实施方式中，有超过一个控制器连接至个别腔室或站，且主控制处理器耦接到各个单独的处理器以控制系统。控制器可以是任何形式的通用计算机处理器、微控制器、微处理器等中的一者，其可用在工业设定中以控制各个腔室及子处理器。
至少一个控制器可具有处理器、耦接处理器的存储器、耦接处理器的输入/输出装置，及支持电路，以在不同电子部件之间进行通信。存储器可包括暂时性存储器(例如，随机存取存储器)与非暂时性存储器(例如，储存器)中的一个或多个。
处理器的内存或计算机可读介质可以是一个或多个容易获得的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘，或任何其他形式的本端或远程的数字储存器。存储器可保留指令集，可由处理器952操作所述指令集，以控制系统的参数和部件。支持电路耦接至处理器，以利用习知方式支持处理器。电路可包括如高速缓存、电源、时钟电路、输入/输出电路系统、子系统等。
通常可将工艺存储在存储器中作为软件例程，当由处理器执行所述软件例程时，可致使处理腔室执行本公开内容的工艺。也可由位在受处理器控制的硬件的远程的第二处理器(未示出)存储和/或执行所述软件例程。也可在硬件中执行本公开内容的一些或全部方法。由此，可将工艺实现为软件并使用计算机系统来执行、被实现为硬件(如，专用集成电路或其他类型的硬件实作)，或被实现为软件和硬件的组合。当由处理器执行时，软件例程将通用计算机转换成控制腔室操作以执行处理的专用计算机(控制器)。
在一些实施方式中，控制器具有一种或多种配置以执行单独的工艺或子工艺以执行所述方法。控制器可连接到中间部件并经配置以操作中间部件，以执行所述方法的功能。举例而言，控制器可连接到并经配置以控制气阀、致动器、马达、狭缝阀，真空控制等中的一者或多者。
一些实施方式的控制器具有选自以下者的一种或多种配置：在多个处理腔室与计量站之间的机器人上移动基板的配置；从系统装载和/或卸除基板的配置；在中央传送站与处理腔室之间移动基板的配置。
一个或多个实施方式涉及包括指令的非暂时性计算机可读介质，当处理腔室的控制器执行指令时，导致处理腔室执行以下操作：将基板安置于第一处理腔室中的基座上，基座包含冷却特征；使基板在第一处理腔室中暴露于等离子体处理；将基座的温度设定为小于或等于100℃。在一个或多个实施方式中，非暂时性计算机可读介质包括指令，当处理腔室的控制器执行指令时，导致处理腔室执行以下操作：使基板暴露于至少一种前驱物，以于基板上形成膜。
在整个说明书中对“一个实施方式”、“某些实施方式”、“一个或多个实施方式”或“一实施方式”的参照意味着结合该实施方式描述的具体特征、结构、材料或特性包括在本公开内容的至少一个实施方式中。因此，在本说明书中各处出现诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一实施方式中”的词语，不一定指本公开内容的相同实施方式。此外，在一个或多个实施方式中，具体特征、结构、材料或特性可以任何方式组合。
尽管已参照特定实施方式描述本文的公开内容，但本领域技术人员将可了解这些实施方式仅是对本公开内容的原理和应用的解说。在本领域技术人员将明了到，可对本公开内容的方法与设备进行各种修改与变化，而不脱离本公开内容的精神与范围。因此，本公开内容欲包括随附权利要求及其等同物的范围内的修改和变化。

Claims (20)

1.一种预清洁的方法，所述方法包含以下步骤：
使基座上的基板暴露于等离子体处理，所述基板包含表面结构，所述表面结构具有金属底部、电介质侧壁和电介质场，以从所述金属底部、所述电介质侧壁和/或所述电介质场去除化学残留物和/或杂质，和/或修复所述电介质侧壁和/或所述电介质场中的表面缺陷；和
将包含冷却特征的所述基座的温度设定为小于或等于100℃。
2.如权利要求1所述的方法，其中所述基座包含射频(RF)能力。
3.如权利要求1所述的方法，其中所述等离子体处理包含氧等离子体。
4.如权利要求3所述的方法，其中所述氧等离子体是直接等离子体。
5.如权利要求3所述的方法，其中所述等离子体处理进一步包含氢等离子体。
6.如权利要求1所述的方法，其中在等离子体暴露期间，将大于或等于0瓦且小于或等于1000瓦的范围内的偏压施加至所述基板。
7.如权利要求1所述的方法，其中在所述等离子体暴露期间，将所述基座维持在大于或等于-20℃至小于或等于100℃的范围内的温度下。
8.如权利要求1所述的方法，其中所述电介质包含以下一者或多者：氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)或高k电介质，且所述金属包含以下一者或多者：钨(W)、钴(Co)或钌(Ru)。
9.一种处理方法，包含以下步骤：
将处理腔室中的基座的温度设定为小于或等于100℃，所述基座包含射频(RF)能力和冷却特征；
使基座上的基板暴露于所述处理腔室中的等离子体处理，所述基板包含表面结构，所述表面结构具有金属底部、电介质侧壁和电介质场，以从所述金属底部、所述电介质侧壁和/或所述电介质场去除化学残留物和/或杂质，和/或修复所述电介质侧壁和/或所述电介质场中的表面缺陷，其中所述等离子体处理包含氧等离子体；和
使所述基板暴露于所述金属的至少一种前驱物，以在所述基板上选择性地形成金属膜。
10.如权利要求9所述的方法，其中所述氧等离子体是直接等离子体。
11.如权利要求9所述的方法，其中在所述等离子体暴露期间，将大于或等于0瓦且小于或等于1000瓦的范围内的偏压施加至所述基板。
12.如权利要求9所述的方法，其中在所述等离子体暴露期间，将所述基座维持在大于或等于-20℃至小于或等于100℃的范围内的温度下。
13.如权利要求9所述的方法，其中所述电介质包含以下一者或多者：氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)或高k电介质，且所述金属包含以下一者或多者：钨(W)、钴(Co)或钌(Ru)。
14.一种非暂时性计算机可读介质，包括指令，当所述指令被处理腔室的控制器执行时，导致所述处理腔室执行以下操作：
使第一处理腔室中的包含冷却特征的基座上的基板在所述第一处理腔室中暴露于等离子体处理；和
将所述基座的温度设定为小于或等于100℃。
15.如权利要求14所述的非暂时性计算机可读介质，其中所述基座包含射频(RF)能力。
16.如权利要求14所述的非暂时性计算机可读介质，进一步包括指令，当所述指令被处理腔室的控制器执行时，导致所述处理腔室执行以下操作：使所述基板暴露于氧等离子体。
17.如权利要求16所述的非暂时性计算机可读介质，其中所述氧等离子体是直接等离子体。
18.如权利要求14所述的非暂时性计算机可读介质，进一步包括指令，当所述指令被处理腔室的控制器执行时，导致所述处理腔室执行以下操作：在所述等离子体暴露期间，将大于或等于0瓦且小于或等于1000瓦的范围内的偏压施加至所述基板。
19.如权利要求14所述的非暂时性计算机可读介质，进一步包括指令，当所述指令被处理腔室的控制器执行时，导致所述处理腔室执行以下操作：在所述等离子体暴露期间，将所述基座维持在大于或等于-20℃至小于100℃的范围内的温度下。
20.如权利要求14所述的非暂时性计算机可读介质，其中所述电介质包含以下一者或多者：氮化硅(SiN)、氧化硅(SiO)、氮氧化硅(SiON)或高k电介质，且所述金属包含以下一者或多者：钨(W)、钴(Co)或钌(Ru)。
CN202180008907.0A 2020-06-22 2021-06-18 用于选择性间隙填充的低温等离子体预清洁 Pending CN114930520A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/908,076 US11955381B2 (en) 2020-06-22 2020-06-22 Low-temperature plasma pre-clean for selective gap fill
US16/908,076 2020-06-22
PCT/US2021/038014 WO2021262542A1 (en) 2020-06-22 2021-06-18 Low-temperature plasma pre-clean for selective gap fill

Publications (1)

Publication Number Publication Date
CN114930520A true CN114930520A (zh) 2022-08-19

Family

ID=79021962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008907.0A Pending CN114930520A (zh) 2020-06-22 2021-06-18 用于选择性间隙填充的低温等离子体预清洁

Country Status (6)

Country Link
US (1) US11955381B2 (zh)
JP (1) JP7519445B2 (zh)
KR (1) KR20220113516A (zh)
CN (1) CN114930520A (zh)
TW (1) TW202204055A (zh)
WO (1) WO2021262542A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240222192A1 (en) * 2023-01-04 2024-07-04 Applied Materials, Inc. Selective metal selectivity improvement with rf pulsing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223477A (ja) 1999-02-03 2000-08-11 Nec Corp 半導体装置の製造方法
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
EP1081751A3 (en) 1999-09-02 2003-03-19 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
JP3783488B2 (ja) 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
US6908865B2 (en) * 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
JP2003203974A (ja) 2002-01-10 2003-07-18 Seiko Epson Corp 半導体装置の製造方法
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8492170B2 (en) 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9502218B2 (en) 2014-01-31 2016-11-22 Applied Materials, Inc. RPS assisted RF plasma source for semiconductor processing
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
US10049886B2 (en) 2014-10-30 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for damage reduction in light-assisted processes
CN105097902A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
WO2018227110A1 (en) * 2017-06-10 2018-12-13 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10535527B2 (en) 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films

Also Published As

Publication number Publication date
JP7519445B2 (ja) 2024-07-19
TW202204055A (zh) 2022-02-01
US11955381B2 (en) 2024-04-09
JP2023514804A (ja) 2023-04-11
US20210398850A1 (en) 2021-12-23
WO2021262542A1 (en) 2021-12-30
KR20220113516A (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
TWI821158B (zh) 用於半導體製程的整合系統
US9058988B2 (en) Methods for depositing layers having reduced interfacial contamination
US11776806B2 (en) Multi-step pre-clean for selective metal gap fill
US20240038859A1 (en) Metal cap for contact resistance reduction
JP7519445B2 (ja) 選択的間隙充填のための低温プラズマ前洗浄
US20220262619A1 (en) Sequential plasma and thermal treatment
US11289369B2 (en) Low-k dielectric with self-forming barrier layer
CN115004336A (zh) 沟槽结构内的选择性钨沉积
US20230178375A1 (en) Methods for forming work function modulating layers
US20240290655A1 (en) Selective via-fill with conformal sidewall coverage
US20240194605A1 (en) Post-treatment for removing residues from dielectric surface
WO2023229612A1 (en) Selective metal removal with flowable polymer
TW202431370A (zh) 用於選擇性金屬間隙填充之多步驟預清洗
JP2005093909A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination