JP2000223477A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000223477A JP2000223477A JP11026446A JP2644699A JP2000223477A JP 2000223477 A JP2000223477 A JP 2000223477A JP 11026446 A JP11026446 A JP 11026446A JP 2644699 A JP2644699 A JP 2644699A JP 2000223477 A JP2000223477 A JP 2000223477A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- fluorine
- dry etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000007789 gas Substances 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 16
- 239000011737 fluorine Substances 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 abstract description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 229910052799 carbon Inorganic materials 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 239000000203 mixture Substances 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 24
- 238000005530 etching Methods 0.000 description 18
- 229910000838 Al alloy Inorganic materials 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- BYUKRKALWSMYBW-UHFFFAOYSA-N O.[F] Chemical compound O.[F] BYUKRKALWSMYBW-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
Abstract
(57)【要約】
【課題】 酸素プラズマ処理でレジスト除去の後に大気
中に取り出すと、フッ素がアルミニウム合金膜を浸食
し、スルーホールがその反応生成物で埋設され、スルー
ホールの電気特性及び良品率を著しく低下させる。 【解決手段】 半導体装置の製造方法において、フロロ
カーボン系のガスによりスルーホールをドライエッチン
グにて開孔し、その後、スルーホール内に堆積した反応
生成物中のフッ素を還元除去可能な水素を含有するガス
と酸素との混合ガスを用いたプラズマ処理により、レジ
スト並びにフッ素を除去することを特徴とする。
中に取り出すと、フッ素がアルミニウム合金膜を浸食
し、スルーホールがその反応生成物で埋設され、スルー
ホールの電気特性及び良品率を著しく低下させる。 【解決手段】 半導体装置の製造方法において、フロロ
カーボン系のガスによりスルーホールをドライエッチン
グにて開孔し、その後、スルーホール内に堆積した反応
生成物中のフッ素を還元除去可能な水素を含有するガス
と酸素との混合ガスを用いたプラズマ処理により、レジ
スト並びにフッ素を除去することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、スルーホールをド
ライエッチングにて開孔する工程を備えた半導体装置の
製造方法に関する。
ライエッチングにて開孔する工程を備えた半導体装置の
製造方法に関する。
【０００２】
【従来の技術】従来、配線構造としては、上層から順
に、窒化チタン膜／アルミニウム合金膜／窒化チタン膜
／チタン膜の積層構造が用いられてきた。本配線構造で
は、スルーホールにより、第１の配線と第２の配線を接
続する場合、第１の配線の上部の窒化チタン膜を、スル
ーホール開孔時に、エッチングし、アルミニウム合金膜
の表面を露出させる必要があった。これは、窒化チタン
膜とアルミニウム合金膜の界面には、高抵抗のアルミニ
ウムの窒化物が形成されているので、アルミニウム合金
膜の上部の窒化チタン膜を残存させると、スルーホール
抵抗が高抵抗化するためである。このアルミニウムの窒
化物は、アルミニウム合金膜を堆積後、窒化チタン膜を
堆積するときに形成される。窒化チタン膜は、通常、チ
タンをターゲット材として、アルゴンと窒素の混合ガス
によりプラズマ放電させて、スパッタ堆積されている。
従って、窒化チタン膜の成膜の初期には、アルミニウム
合金膜の表面が、窒素プラズマにさらされており、この
時、このアルミニウムの窒化物が形成される。一方、ア
ルミニウム合金膜の下層にも、窒化チタン膜が存在する
が、アルミニウム合金膜の下層は、窒素プラズマにさら
されないので、アルミニウムの窒化物は形成されない。
に、窒化チタン膜／アルミニウム合金膜／窒化チタン膜
／チタン膜の積層構造が用いられてきた。本配線構造で
は、スルーホールにより、第１の配線と第２の配線を接
続する場合、第１の配線の上部の窒化チタン膜を、スル
ーホール開孔時に、エッチングし、アルミニウム合金膜
の表面を露出させる必要があった。これは、窒化チタン
膜とアルミニウム合金膜の界面には、高抵抗のアルミニ
ウムの窒化物が形成されているので、アルミニウム合金
膜の上部の窒化チタン膜を残存させると、スルーホール
抵抗が高抵抗化するためである。このアルミニウムの窒
化物は、アルミニウム合金膜を堆積後、窒化チタン膜を
堆積するときに形成される。窒化チタン膜は、通常、チ
タンをターゲット材として、アルゴンと窒素の混合ガス
によりプラズマ放電させて、スパッタ堆積されている。
従って、窒化チタン膜の成膜の初期には、アルミニウム
合金膜の表面が、窒素プラズマにさらされており、この
時、このアルミニウムの窒化物が形成される。一方、ア
ルミニウム合金膜の下層にも、窒化チタン膜が存在する
が、アルミニウム合金膜の下層は、窒素プラズマにさら
されないので、アルミニウムの窒化物は形成されない。
【０００３】更に、スルーホールの開孔のためには、層
間絶縁膜であるシリコン酸化膜をエッチングするガスで
ある、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8等が用いられており、こ
れらのガスで、窒化チタン膜をエッチングする場合、窒
化チタン膜のエッチング速度が、シリコン酸化膜の１／
１０程度と遅く、エッチング時間が増加し、また、それ
と共に、エッチング時に発生する堆積物も増加し、その
後、その堆積物を除去することが困難となっていた。
間絶縁膜であるシリコン酸化膜をエッチングするガスで
ある、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8等が用いられており、こ
れらのガスで、窒化チタン膜をエッチングする場合、窒
化チタン膜のエッチング速度が、シリコン酸化膜の１／
１０程度と遅く、エッチング時間が増加し、また、それ
と共に、エッチング時に発生する堆積物も増加し、その
後、その堆積物を除去することが困難となっていた。
【０００４】図３は、従来のスルーホール形成方法を製
造工程順に示した断面図である。図３（ａ）に示すよう
に、既に、トランジスタ等が形成された基板２０１上
に、絶縁膜としてのシリコン酸化膜２０２を堆積し、更
に、チタン膜２０３ａ、窒化チタン膜２０３ｂ、アルミ
ニウム合金膜２０３ｃ、窒化チタン膜２０３ｄの順に堆
積し、第１の配線２０３をフォトリソグラフィとドライ
エッチングによりパターン形成する。次いで、高密度プ
ラズマＣＶＤ法によりシリコン酸化膜からなる層間絶縁
膜２０４を堆積後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）技術を用いて層間
絶縁膜の平坦化を行う。次いで、フォトリソグラフィに
より、スルーホール形成のためのフォトレジスト２０５
を形成する。
造工程順に示した断面図である。図３（ａ）に示すよう
に、既に、トランジスタ等が形成された基板２０１上
に、絶縁膜としてのシリコン酸化膜２０２を堆積し、更
に、チタン膜２０３ａ、窒化チタン膜２０３ｂ、アルミ
ニウム合金膜２０３ｃ、窒化チタン膜２０３ｄの順に堆
積し、第１の配線２０３をフォトリソグラフィとドライ
エッチングによりパターン形成する。次いで、高密度プ
ラズマＣＶＤ法によりシリコン酸化膜からなる層間絶縁
膜２０４を堆積後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）技術を用いて層間
絶縁膜の平坦化を行う。次いで、フォトリソグラフィに
より、スルーホール形成のためのフォトレジスト２０５
を形成する。
【０００５】次いで、図３（ｂ）に示すように、フォト
レジスト２０５をマスクとして、層間絶縁膜２０４のド
ライエッチングをフロロカーボン系のガスを用いて行
い、選択的にスルーホール２０６を形成する。前述のよ
うに、このエッチングにおいて、エッチングを窒化チタ
ン膜２０３ｄで止めて形成したスルーホールでは、抵抗
が高く、半導体装置の性能を劣化させることとなる。こ
れに対し、このエッチングで、窒化チタン膜２０３ｄを
エッチング除去した場合には、図３（ｂ）に示したよう
に、エッチング中に形成される反応生成物２０７がスル
ーホール２０６の側壁部と底部に堆積する。この反応生
成物２０７は、アルミニウム，炭素及びフッ素を主な構
成物としている。
レジスト２０５をマスクとして、層間絶縁膜２０４のド
ライエッチングをフロロカーボン系のガスを用いて行
い、選択的にスルーホール２０６を形成する。前述のよ
うに、このエッチングにおいて、エッチングを窒化チタ
ン膜２０３ｄで止めて形成したスルーホールでは、抵抗
が高く、半導体装置の性能を劣化させることとなる。こ
れに対し、このエッチングで、窒化チタン膜２０３ｄを
エッチング除去した場合には、図３（ｂ）に示したよう
に、エッチング中に形成される反応生成物２０７がスル
ーホール２０６の側壁部と底部に堆積する。この反応生
成物２０７は、アルミニウム，炭素及びフッ素を主な構
成物としている。
【０００６】次いで、図３（ｃ）に示すように、層間絶
縁膜２０４上のフォトレジスト２０５を、酸素プラズマ
により除去する。
縁膜２０４上のフォトレジスト２０５を、酸素プラズマ
により除去する。
【０００７】
【発明が解決しようとする課題】上記のような従来の技
術において、層間絶縁膜２０４上のフォトレジスト２０
５を、酸素プラズマにより除去する時、レジストマスク
２０９と反応生成物中の炭素の一部は、一酸化炭素、あ
るいは二酸化炭素となって除去されるが、フッ素やアル
ミニウムは残留する。残留したフッ素は、炭素が除去さ
れているので、化学的に不安定で、反応性の高い状態に
なっている。レジスト除去工程である酸素プラズマ処理
のあとに、大気中に取り出すと、この化学的に不安定な
フッ素と第１の配線のアルミニウム合金膜２０３ｃが、
大気中の水分と反応し、スルーホール底部のアルミニウ
ム合金膜２０３ｃが浸食２０８され、スルーホールがそ
の反応生成物である、アルミニウムとフッ素の水和物２
０９で埋設される。この水和物２０９は、スルーホール
エッチング工程の後に、大気中に取り出し、２日から３
日間放置した場合も発生する。
術において、層間絶縁膜２０４上のフォトレジスト２０
５を、酸素プラズマにより除去する時、レジストマスク
２０９と反応生成物中の炭素の一部は、一酸化炭素、あ
るいは二酸化炭素となって除去されるが、フッ素やアル
ミニウムは残留する。残留したフッ素は、炭素が除去さ
れているので、化学的に不安定で、反応性の高い状態に
なっている。レジスト除去工程である酸素プラズマ処理
のあとに、大気中に取り出すと、この化学的に不安定な
フッ素と第１の配線のアルミニウム合金膜２０３ｃが、
大気中の水分と反応し、スルーホール底部のアルミニウ
ム合金膜２０３ｃが浸食２０８され、スルーホールがそ
の反応生成物である、アルミニウムとフッ素の水和物２
０９で埋設される。この水和物２０９は、スルーホール
エッチング工程の後に、大気中に取り出し、２日から３
日間放置した場合も発生する。
【０００８】この水和物２０９は絶縁物であり、スルー
ホールの全体あるいは、一部を覆っているため、スルー
ホールの電気特性及び良品率を著しく低下させることと
なる。
ホールの全体あるいは、一部を覆っているため、スルー
ホールの電気特性及び良品率を著しく低下させることと
なる。
【０００９】本発明は、これらの問題を解決することを
目的とする。
目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、フロロカーボン系のガスにより、スルーホー
ルをドライエッチングにて開孔し、その後、スルーホー
ル内に堆積した反応生成物中のフッ素を還元除去可能な
水素を含有するガスと酸素との混合ガスを用いたプラズ
マ処理により、レジスト並びに、フッ素を除去すること
を特徴とする。
造方法は、フロロカーボン系のガスにより、スルーホー
ルをドライエッチングにて開孔し、その後、スルーホー
ル内に堆積した反応生成物中のフッ素を還元除去可能な
水素を含有するガスと酸素との混合ガスを用いたプラズ
マ処理により、レジスト並びに、フッ素を除去すること
を特徴とする。
【００１１】本発明の好ましい他の態様において、ドラ
イエッチングの工程とプラズマ処理の工程は、同一真空
装置内で、大気にさらすことなく、連続で行われる。
イエッチングの工程とプラズマ処理の工程は、同一真空
装置内で、大気にさらすことなく、連続で行われる。
【００１２】
【発明の実施の形態】図１、図２は、本発明の第１の実
施の形態例を製造工程順に示した断面図である。
施の形態例を製造工程順に示した断面図である。
【００１３】図１（ａ）に示すように、既にトランジス
タ等が形成された基板１０１上に、絶縁膜としてのシリ
コン酸化膜１０２を堆積し、更に、３０ｎｍの膜厚のチ
タン膜１０３ａ、５０ｎｍの膜厚の窒化チタン膜１０３
ｂをスパッタ堆積する。次に、４５０ｎｍの膜厚のアル
ミニウム合金膜１０３ｃ、２５ｎｍの膜厚の窒化チタン
膜１０３ｄを順にスパッタ堆積し、第１の配線１０３を
フォトリソグラフィとドライエッチングによりパターン
形成する。
タ等が形成された基板１０１上に、絶縁膜としてのシリ
コン酸化膜１０２を堆積し、更に、３０ｎｍの膜厚のチ
タン膜１０３ａ、５０ｎｍの膜厚の窒化チタン膜１０３
ｂをスパッタ堆積する。次に、４５０ｎｍの膜厚のアル
ミニウム合金膜１０３ｃ、２５ｎｍの膜厚の窒化チタン
膜１０３ｄを順にスパッタ堆積し、第１の配線１０３を
フォトリソグラフィとドライエッチングによりパターン
形成する。
【００１４】次いで、高密度プラズマＣＶＤ法によりシ
リコン酸化膜からなる層間絶縁膜１０４を１．８μｍ堆
積後、ＣＭＰ（Chemical Mechanical Polishing）技術
を用いて層間絶縁膜の平坦化を行う。平坦化後の層間膜
厚は７００ｎｍである。次いで、フォトリソグラフィに
より、スルーホール形成のためのフォトレジスト１０５
を形成する。
リコン酸化膜からなる層間絶縁膜１０４を１．８μｍ堆
積後、ＣＭＰ（Chemical Mechanical Polishing）技術
を用いて層間絶縁膜の平坦化を行う。平坦化後の層間膜
厚は７００ｎｍである。次いで、フォトリソグラフィに
より、スルーホール形成のためのフォトレジスト１０５
を形成する。
【００１５】次に、図１（ｂ）に示すように、フォトレ
ジスト１０５をマスクとして、層間絶縁膜１０４の選択
的ドライエッチングを行い、スルーホール１０６を形成
する。この時、スルーホール１０６の底部の窒化チタン
膜１０３ｄも、同時にエッチングする。
ジスト１０５をマスクとして、層間絶縁膜１０４の選択
的ドライエッチングを行い、スルーホール１０６を形成
する。この時、スルーホール１０６の底部の窒化チタン
膜１０３ｄも、同時にエッチングする。
【００１６】ドライエッチング工程の操作条件の一例を
示すと、Ｃ4Ｆ8ガスを用い、エッチングを行う装置に
は、平行平板型の反応性イオンエッチング装置を用いて
行うことができる。プラズマ発生用の高周波電源として
は、１３．５６ＭＨｚを用い、２０００Ｗの電力を投入
する。Ｃ4Ｆ8のガス流量は、２０ｓｃｃｍとし、またエ
ッチング処理圧力は、３０ｍＴｏｒｒとする。この条件
において得られるエッチング速度としては、シリコン酸
化膜からなる層間絶縁膜１０５が６００ｎｍ／ｍｉｎ、
また、窒化チタン膜１０３ｄのエッチング速度は５０ｎ
ｍ／ｍｉｎであり、２分３０秒間のエッチングにより、
酸化膜とスルーホール１０６の底部の窒化チタン１０３
ｄを除去することができる。この時、スルーホール１０
６の側壁部と底部には、アルミニウムとフッ素と炭素を
主な構成成分とする反応生成物１０７が堆積する。
示すと、Ｃ4Ｆ8ガスを用い、エッチングを行う装置に
は、平行平板型の反応性イオンエッチング装置を用いて
行うことができる。プラズマ発生用の高周波電源として
は、１３．５６ＭＨｚを用い、２０００Ｗの電力を投入
する。Ｃ4Ｆ8のガス流量は、２０ｓｃｃｍとし、またエ
ッチング処理圧力は、３０ｍＴｏｒｒとする。この条件
において得られるエッチング速度としては、シリコン酸
化膜からなる層間絶縁膜１０５が６００ｎｍ／ｍｉｎ、
また、窒化チタン膜１０３ｄのエッチング速度は５０ｎ
ｍ／ｍｉｎであり、２分３０秒間のエッチングにより、
酸化膜とスルーホール１０６の底部の窒化チタン１０３
ｄを除去することができる。この時、スルーホール１０
６の側壁部と底部には、アルミニウムとフッ素と炭素を
主な構成成分とする反応生成物１０７が堆積する。
【００１７】次いで、図１（ｃ）に示すように、反応生
成物１０７中のフッ素を還元して除去することが可能な
水素と、レジスト膜を除去することが可能な酸素との混
合ガスを用い、例えば１分間のプラズマ処理を行う。プ
ラズマ処理を行う装置には、平行平板型のプラズマ装置
を使用することができ、この場合の条件としては、プラ
ズマ発生用の高周波電源として１３．５６ＭＨｚを用
い、５００Ｗの電力を投入する。水素と酸素の流量は、
３００ｓｃｃｍ、３０００ｓｃｃｍで、プラズマ処理圧
力は、２Ｔｏｒｒとした。ウェハ温度は、２５０℃に保
持した。次いで、有機溶剤により、表面に残留した有機
成分を除去する。
成物１０７中のフッ素を還元して除去することが可能な
水素と、レジスト膜を除去することが可能な酸素との混
合ガスを用い、例えば１分間のプラズマ処理を行う。プ
ラズマ処理を行う装置には、平行平板型のプラズマ装置
を使用することができ、この場合の条件としては、プラ
ズマ発生用の高周波電源として１３．５６ＭＨｚを用
い、５００Ｗの電力を投入する。水素と酸素の流量は、
３００ｓｃｃｍ、３０００ｓｃｃｍで、プラズマ処理圧
力は、２Ｔｏｒｒとした。ウェハ温度は、２５０℃に保
持した。次いで、有機溶剤により、表面に残留した有機
成分を除去する。
【００１８】次いで、図２（ａ）に示すように、Ａｒ逆
スパッタによりエッチングした後、３０ｎｍの膜厚のチ
タン膜１０８と５０ｎｍの膜厚の窒化チタン膜１０９を
順にスパッタ堆積する。次いで、ブランケットタングス
テンＣＶＤ法により、４５０℃程度に基板を加熱して、
ＷＦ6、ＳｉＨ4、Ｈ2ガスにより、タングステン膜１１
０ａを堆積し、スルーホール１０６を埋設すると共に、
層間絶縁膜１０４の上を覆う。
スパッタによりエッチングした後、３０ｎｍの膜厚のチ
タン膜１０８と５０ｎｍの膜厚の窒化チタン膜１０９を
順にスパッタ堆積する。次いで、ブランケットタングス
テンＣＶＤ法により、４５０℃程度に基板を加熱して、
ＷＦ6、ＳｉＨ4、Ｈ2ガスにより、タングステン膜１１
０ａを堆積し、スルーホール１０６を埋設すると共に、
層間絶縁膜１０４の上を覆う。
【００１９】次いで、図２（ｂ）に示すように、スルー
ホール１０６を除く層間絶縁膜１０４上のタングステン
膜１１０ａと窒化チタン膜１０９とチタン膜１０８をＣ
ＭＰにより選択的に除去し、スルーホール１０６内にタ
ングステンプラグ１１０ｂを残す。次いで、３０ｎｍの
膜厚のチタン膜１１１ａ、５０ｎｍの膜厚の窒化チタン
膜１１１ｂ、４５０ｎｍの膜厚のアルミニウム合金膜１
１１ｃ、２５ｎｍの膜厚の窒化チタン膜１１１ｄを順に
堆積後、第２の配線１１１をフォトリソグラフィとドラ
イエッチングによりパターン形成する。
ホール１０６を除く層間絶縁膜１０４上のタングステン
膜１１０ａと窒化チタン膜１０９とチタン膜１０８をＣ
ＭＰにより選択的に除去し、スルーホール１０６内にタ
ングステンプラグ１１０ｂを残す。次いで、３０ｎｍの
膜厚のチタン膜１１１ａ、５０ｎｍの膜厚の窒化チタン
膜１１１ｂ、４５０ｎｍの膜厚のアルミニウム合金膜１
１１ｃ、２５ｎｍの膜厚の窒化チタン膜１１１ｄを順に
堆積後、第２の配線１１１をフォトリソグラフィとドラ
イエッチングによりパターン形成する。
【００２０】またプラズマ処理のガスとして、水素の代
わりに、水素を含んだ化合物であれば、同様の効果が得
られ、水や、メタノール等でもよい。水やメタノールの
流量も、水素と同様に、例えば３００ｓｃｃｍでよい。
わりに、水素を含んだ化合物であれば、同様の効果が得
られ、水や、メタノール等でもよい。水やメタノールの
流量も、水素と同様に、例えば３００ｓｃｃｍでよい。
【００２１】また、ドライエッチングの工程と、プラズ
マ処理の工程を、大気にさらさず、同一真空装置内で行
うことが望ましいが、ドライエッチングの工程とプラズ
マ処理の工程のインターバルが２４時間以内であれば、
同一真空中内でなく、一度大気にさらしてもよい。
マ処理の工程を、大気にさらさず、同一真空装置内で行
うことが望ましいが、ドライエッチングの工程とプラズ
マ処理の工程のインターバルが２４時間以内であれば、
同一真空中内でなく、一度大気にさらしてもよい。
【００２２】
【発明の効果】以上のように本発明によれば、フロロカ
ーボン系のガスを用いたスルーホールエッチング時に形
成される、アルミニウムとフッ素と炭素を主な構成物と
する堆積物を、フッ素が還元可能な水素を含有するガス
と、酸素の混合ガスにより、フッ素を水素還元、炭素を
酸化し、それぞれ、フッ化水素、一酸化炭素あるいは二
酸化炭素として、除去する。従って、プラズマ処理後
に、大気中に取り出しても、大気中の水分と反応せず、
スルーホール底部のアルミニウムが浸食されることもな
い。その結果、スルーホールの電気特性及び良品率を向
上させることができる。
ーボン系のガスを用いたスルーホールエッチング時に形
成される、アルミニウムとフッ素と炭素を主な構成物と
する堆積物を、フッ素が還元可能な水素を含有するガス
と、酸素の混合ガスにより、フッ素を水素還元、炭素を
酸化し、それぞれ、フッ化水素、一酸化炭素あるいは二
酸化炭素として、除去する。従って、プラズマ処理後
に、大気中に取り出しても、大気中の水分と反応せず、
スルーホール底部のアルミニウムが浸食されることもな
い。その結果、スルーホールの電気特性及び良品率を向
上させることができる。
【図１】(ａ)〜(ｃ)は、本発明の一実施の形態における
半導体装置の製造方法の工程を示す概略的断面図。
半導体装置の製造方法の工程を示す概略的断面図。
【図２】(ａ),(ｂ)は、図１（ｃ）の工程に続く工程を
示す概略的断面図。
示す概略的断面図。
【図３】(ａ)〜(ｃ)は、従来の半導体装置の製造方法の
工程を示す概略的断面図。
工程を示す概略的断面図。
フロントページの続き Ｆターム(参考） 5F004 AA09 AA11 BA04 BB13 BB26 BD05 CA04 DA00 DA23 DA24 DA26 DB03 DB09 DB12 DB26 EA10 EA13 EB01 EB02 EB03 5F033 HH09 HH18 HH33 JJ18 JJ19 JJ33 KK09 KK18 KK33 MM01 MM08 NN06 NN07 PP09 PP15 QQ08 QQ09 QQ10 QQ11 QQ12 QQ21 QQ37 QQ48 QQ92 QQ93 QQ95 QQ96 QQ98 RR04 SS15 TT02 XX09 XX18
Claims (2)
- 【請求項１】 フロロカーボン系のガスにより、スルー
ホールをドライエッチングにて開孔するドライエッチン
グ工程と、その後、スルーホール内に堆積した反応生成
物中のフッ素を還元除去可能な水素を含有するガスと酸
素との混合ガスを用いたプラズマ処理により、レジスト
並びにフッ素を除去するプラズマ処理工程とを備えてい
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ドライエッチング工程と前記プラズ
マ処理工程とを、同一真空装置内で、大気にさらすこと
なく、連続して行う請求項１記載の半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026446A JP2000223477A (ja) | 1999-02-03 | 1999-02-03 | 半導体装置の製造方法 |
| KR1020000004863A KR20000071322A (ko) | 1999-02-03 | 2000-02-01 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026446A JP2000223477A (ja) | 1999-02-03 | 1999-02-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223477A true JP2000223477A (ja) | 2000-08-11 |
Family
ID=12193744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11026446A Pending JP2000223477A (ja) | 1999-02-03 | 1999-02-03 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000223477A (ja) |
| KR (1) | KR20000071322A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156518A (ja) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2023516866A (ja) * | 2020-12-03 | 2023-04-21 | アプライド マテリアルズ インコーポレイテッド | トレンチ構造内の選択的タングステン堆積 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070036299A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | Ｈｄｐ-ｃｖｄ 공정을 이용한 절연막 형성방법 |
| KR100943489B1 (ko) * | 2007-11-30 | 2010-02-22 | 주식회사 동부하이텍 | 금속 블리스터 디펙트를 개선할 수 있는 반도체 소자의제조 방법 |
-
1999
- 1999-02-03 JP JP11026446A patent/JP2000223477A/ja active Pending
-
2000
- 2000-02-01 KR KR1020000004863A patent/KR20000071322A/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156518A (ja) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4643975B2 (ja) * | 2004-11-26 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2023516866A (ja) * | 2020-12-03 | 2023-04-21 | アプライド マテリアルズ インコーポレイテッド | トレンチ構造内の選択的タングステン堆積 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000071322A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693030B1 (en) | Reactive preclean prior to metallization for sub-quarter micron application | |
| US7125792B2 (en) | Dual damascene structure and method | |
| US6174796B1 (en) | Semiconductor device manufacturing method | |
| US6746962B2 (en) | Method for fabricating a semi-conductor device having a tungsten film-filled via hole | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| TW200421542A (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| US6987066B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| JP3111661B2 (ja) | ドライエッチング方法 | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US7014887B1 (en) | Sequential sputter and reactive precleans of vias and contacts | |
| JP2005116801A (ja) | 半導体装置の製造方法 | |
| US7091612B2 (en) | Dual damascene structure and method | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| US6235644B1 (en) | Method of improving etch back process | |
| JP2000223477A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| KR20000077193A (ko) | 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정 | |
| US6395631B1 (en) | Low dielectric constant dielectric layer fabrication method employing hard mask layer delamination | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 |