CN113394295B - P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 - Google Patents
P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 Download PDFInfo
- Publication number
- CN113394295B CN113394295B CN202110650073.5A CN202110650073A CN113394295B CN 113394295 B CN113394295 B CN 113394295B CN 202110650073 A CN202110650073 A CN 202110650073A CN 113394295 B CN113394295 B CN 113394295B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- sacrificial layer
- sacrificial
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 74
- 230000008569 process Effects 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 3
- 239000002064 nanoplatelet Substances 0.000 claims description 3
- 239000002070 nanowire Substances 0.000 claims description 3
- 229910006939 Si0.5Ge0.5 Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 160
- 230000000694 effects Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。
Description
技术领域
本发明涉及领域半导体领域，尤其涉及一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法。
背景技术
晶体管器件，可理解为用半导体材料制作的开关结构。随着半导体技术的发展，晶体管器件从平面晶体管发展到FinFE晶体管，再发展到环栅晶体管。环栅晶体管也可理解为GAA晶体管、GAAFET。其中，GAA的全称为：Gate-All-Around，表示一种全环绕式栅极技术。
对于N型晶体管与P型晶体管而言，其载流子的迁移率存在差异，从而使得N型晶体管与P型晶体管在相同尺寸下的电流能力存在差异。其中对于平面晶体管而言，N型晶体管的电子迁移率比P型晶体管的空穴迁移率大了几乎一倍，解决这一问题的方式为通过平面晶体管的源漏锗硅(SiGe)应力技术来调节N型晶体管沟道和P型晶体管沟道的载流子迁移率。发展到FinFE晶体管时，N型晶体管与P型晶体管的载流子迁移率相差不大。而发展到GAA晶体管时，N型晶体管的电子迁移率有了很大的提高，而P型晶体管的空穴迁移率反而降低了，导致N型GAA晶体管和P型GAA晶体管的载流子迁移率相差很大。从而当把N型GAA晶体管和P型GAA晶体管进行集成时，电流匹配问题非常突出。
而当晶体管发展到先进节点的FinFE、GAA器件时，源漏提供给沟道的应力大小已经趋于极限。
因而对于GAA晶体管技术而言，如何提高P型GAA晶体管的空穴迁移率是业界亟需解决的技术问题。
发明内容
本发明提供一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，以提高P型环栅器件的沟道应力，从而提高P型环栅器件的空穴迁移率。
根据本发明的一方面，提供给了一种用于P型环栅器件的堆叠结构，包括：
底层结构；
设置在所述底层结构上的堆叠件，所述堆叠件包括交替层叠的牺牲层与沟道层，所述牺牲层与所述底层结构接触；
其中，所述牺牲层的材料的晶格常数小于所述沟道层的材料的晶格常数，并且所述沟道层的材料的晶格常数等于所述底层结构的材料的晶格常数；以使得初始状态下，所述沟道层无应变，所述牺牲层具有初始的张应变；当所述牺牲层发生弛豫时，所述沟道层受到所述牺牲层因弛豫而诱导的压应变。
可选的，所述底层结构为硅衬底。
进一步地，所述沟道层的材料为Si，所述牺牲层的材料为SiC。
可选的，所述底层结构为应变弛豫的缓冲层(SRB，Strain Relaxed Buffer)。
进一步地，所述SRB层具体为Si0.5Ge0.5。
进一步地，所述沟道层的材料为Si0.5Ge0.5，所述牺牲层的材料为Si0.75Ge0.25。
可选的，所述沟道层为纳米线结构或者纳米片结构。
根据本发明的另一方面，提供了一种增强P型环栅器件的沟道应力的方法，包括：
提供底层结构；
在所述底层结构上形成堆叠件，所述堆叠件包括交替层叠的牺牲层与沟道层，所述牺牲层与所述底层结构接触；其中，所述牺牲层的材料的晶格常数小于所述沟道层的材料的晶格常数，并且所述沟道层的材料的晶格常数等于所述底层结构的材料的晶格常数；以使得初始状态下，所述沟道层无应变，所述牺牲层具有初始的张应变；
进行制备P型环栅器件的后续工艺，所述牺牲层在后续工艺的作用下发生弛豫，所述沟道层受到所述牺牲层因弛豫而诱导的压应变。
可选的，所述后续工艺包括但不限于：
对堆叠件进行鳍结构刻蚀以及鳍结构截断，形成鳍结构；
对鳍结构进行源/漏刻蚀，形成源/漏空腔；
在所述源/漏空腔内外延源/漏层，形成源/漏区；
去除所述鳍结构中的牺牲层，进行沟道释放。
可选的，所述底层结构为硅衬底。
进一步地，所述沟道层的材料为Si，所述牺牲层的材料为SiC。
可选的，所述底层结构为SRB层。
进一步地，所述SRB层具体为Si0.5Ge0.5。
进一步地，所述沟道层的材料为Si0.5Ge0.5，所述牺牲层的材料为Si0.75Ge0.25。
本发明提供的用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法中，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种堆叠件结构在后续工艺过程中应力变化的仿真示意图；
图2是本发明一实施例用于P型环栅器件的堆叠结构的示意图；
图3是采用SiGe与采用SiC作为牺牲层在经过后续工艺过程后的应力变化的仿真结果对比图；
图4是本发明一实施例中增强P型环栅器件的沟道应力的方法的流程示意图一；
图5是本发明一实施例中增强P型环栅器件的沟道应力的方法的流程示意图二；
图6-图14是本发明一实施例中增强P型环栅器件的沟道应力的方法各步骤对应的器件结构示意图；
附图标记说明：
101-底层结构；
102-牺牲层；
103-沟道层；
104-隔离氧化层；
105-伪栅极堆叠件；
106-伪栅极单元；
107-第一侧壁；
108-源/漏空腔；
109-第二侧壁；
110-源/漏层；
111-层间介质层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
在提出本发明之前，申请人对于先进节点的GAA器件的堆叠件进行了充分研究，目前针对P型GAA器件的堆叠件的结构设置主要为：牺牲层材料的晶格常数等于SRB或衬底材料的晶格常数，且SRB或衬底材料的晶格常数小于沟道层材料的晶格常数(即牺牲层材料的晶格常数＝SRB或衬底材料的晶格常数<沟道层材料的晶格常数)，从而使得在衬底上，沟道层材料受到初始的压应变，牺牲层材料无初始应变。在后续的工艺流程过程中，沟道层材料由于受到弛豫影响，弛豫掉了大部分的压应变。具体典型的方式例如为：Si0.75Ge0.25 SRB上堆叠的Si0.75Ge0.25/Si0.5Ge0.5被用于制备Si0.5Ge0.5沟道P型GAA器件。在SRB上，Si0.75Ge0.25牺牲层无应变，Si0.5Ge0.5沟道受到完全压应变。这种压应变是P型GAA器件所需要的，然而在器件工艺制备过程中，特别是鳍结构刻蚀(Fin Etch)、鳍结构截断(Fin Cut)、源/漏刻蚀(S/DCavity Etch)以及沟道释放(Channel Release)这些步骤中，会逐步造成Si0.5Ge0.5沟道中压应变弛豫，使得沟道层的压应变弛豫了大部分，从而空穴的迁移率提高有限，限制了P型GAA器件性能的提高。
上述做法的出发点实质上是若希望沟道层最后具有何种类型的应变，则在选择材料时，就让沟道层具有初始的对应类型的应变。
申请人进一步研究发现，上述类型的堆叠件结构在鳍结构的尺寸较大时，弛豫作用影响相对不大，几乎可以忽略，这正是现有技术之所以采用这种结构的原因。但是鳍结构的尺寸越小，弛豫的影响越厉害，尤其当鳍结构的尺寸达到10纳米级别及以下时，弛豫的作用非常显著，因而对P型GAA器件性能的影响很大。具体请参照图1，图1为上述现有的堆叠件结构在经过后续工艺过程中的应力仿真示意结果；其中图1中的线条a表示堆叠件结构在经过鳍结构刻蚀(Fin Etch)、鳍结构截断(Fin Cut)后沟道层的应力(由图可知具体应力大小为-2.5GPa)，线条b表示堆叠件结构在经过源/漏刻蚀(S/DCavity Etch)后沟道层的应力(由图可知具体应力大小为-1.4GPa)，线条c表示堆叠件结构在经过沟道释放(ChannelRelease)后沟道层的应力(由图可知具体应力大小为-0.7GPa)，由此可知，沟道层的压应力由于工艺的弛豫作用被损失掉了70％左右。且随着器件尺寸的微缩，该效应会更加严重。
基于此，申请人针对小尺寸(鳍结构的尺寸达到10纳米级别及以下时的尺寸)器件的需要，创造性地提出了一种新的用于P型环栅器件的堆叠结构，具体请参考图2，如图2所示，本发明实施例提供的用于P型环栅器件的堆叠结构，包括底层结构101以及设置在所述底层结构上的堆叠件，所述堆叠件包括交替层叠的牺牲层102与沟道层103，所述牺牲层102与所述底层结构101接触；
其中，所述牺牲层102的材料的晶格常数小于所述沟道层103的材料的晶格常数，并且所述沟道层103的材料的晶格常数等于所述底层结构101的材料的晶格常数；以使得初始状态下，所述沟道层103无应变，所述牺牲层102具有初始的张应变；当所述牺牲层102发生弛豫时，所述沟道层103受到所述牺牲层102因弛豫而诱导的压应变。
本发明创造性地利用牺牲层在工艺过程中的弛豫作用，巧妙地将牺牲层在工艺过程中的弛豫效果用来增强P型GAA器件的沟道层的压应力，打破了现有的希望沟道层具有何种应力就对其设置相应类型初始的应力的思维局限，取得了意外的技术效果。
在本发明的一个具体实施例中，所述底层结构101可以为硅衬底。作为一种实施方式，在底层结构101为硅衬底的情况下，沟道层103的材料为Si，牺牲层102的材料为SiC。
根据现有的半导体技术，当衬底结构为硅衬底时，牺牲层典型的为SiGe，若牺牲层采用SiGe，则牺牲层具有初始的压应变，在后续的器件工艺制备过程中，特别是鳍结构刻蚀(Fin Etch)、鳍结构截断(Fin Cut)、源/漏刻蚀(S/D Cavity Etch)以及沟道释放(ChannelRelease)这些步骤中，牺牲层的压应变发生弛豫，从而会在沟道层中引入张应变；然而对于P型GAA器件而言，张应变反而会降低空穴载流子迁移率的提高，对器件性能提升不利。
本发明考虑到P型GAA器件的特定要求，通过一系列模拟仿真并结合器件制备工艺的需求，比如刻蚀选择比等等，将牺牲层的材料由现有的SiGe替换为SiC，既满足了工艺的要求，又能够得到P型GAA器件所需要的沟道应力。具体地，由于SiC的晶格常数比Si小，因而SiC牺牲层具有初始的张应变，在后续器件工艺制备过程中，SiC牺牲层因弛豫而对沟道层引入压应变，该应变正是P型GAA器件所需的应变。其中，采用SiGe作为牺牲层与采用SiC作为牺牲层的应力对比请参考图3，其中线条d和线条e是分别采用SiGe和SiC作为牺牲层的堆叠结构在经过鳍结构刻蚀(Fin Etch)、鳍结构截断(Fin Cut)、源/漏刻蚀(S/D CavityEtch)以及沟道释放(Channel Release)后的沟道应力仿真结果，两者均采用Si作为衬底和沟道层材料，并且均采用Si0.65Ge0.35作为源/漏区。由图3可知，通过将牺牲层的材料由SiGe改变为SiC，引入了因牺牲层弛豫而导致的应力增强，最终沟道中的应力最大能有30％左右的提升，效果非常显著。
在本发明的另一具体实施例中，所述底层结构101为应变弛豫的缓冲层(SRB，Strain Relaxed Buffer)。SRB层具体例如可为Si0.5Ge0.5。作为一种实施方式，在底层结构101为Si0.5Ge0.5的情况下，沟道层103的材料为Si0.5Ge0.5，牺牲层102的材料为Si0.75Ge0.25。考虑到SiGe具有较好的刻蚀选择比，本实施例在SRB层和沟道层材料为Si0.5Ge0.5的情况下，也选用SiGe作为牺牲层材料，但是为了满足P型GAA器件所需的应变要求，将牺牲层的锗硅比例进行了调整，将牺牲层的材料设置为Si0.75Ge0.25，具体地在外延牺牲层的过程中调节通入的气体中的Ge的比例即可。由于Si0.75Ge0.25的晶格常数比Si0.5Ge0.5小，因而Si0.75Ge0.25牺牲层具有初始的张应变，在后续器件工艺制备过程中，Si0.75Ge0.25牺牲层因弛豫而对沟道层引入压应变，该应变正是P型GAA器件所需的应变。
在具体实施例种，所述沟道层103为纳米线结构或者纳米片结构。
需要说明的是，上述实施例以底层结构101为硅衬底、沟道层103的材料为Si、牺牲层102的材料为SiC；以及底层结构101为Si0.5Ge0.5、沟道层103的材料为Si0.5Ge0.5、牺牲层102的材料为Si0.75Ge0.25两种情况来进行说明，但是本发明并不以此为限，只要采用了本发明利用牺牲层具有初始张应变，在后续工艺的弛豫作用下对沟道层引入压应变的方式都不脱离本发明的构思，均在本发明的保护范围之内。
请继续参考图4-图14。如图4并结合图2所示，本发明实施例还提供了一种增强P型环栅器件的沟道应力的方法，包括：
S1：提供底层结构101；
S2：在所述底层结构101上形成堆叠件，如图2所示，所述堆叠件包括交替层叠的牺牲层102与沟道层103，所述牺牲层102与所述底层结构101接触；其中，所述牺牲层102的材料的晶格常数小于所述沟道层103的材料的晶格常数，并且所述沟道层103的材料的晶格常数等于所述底层结构101的材料的晶格常数；以使得初始状态下，所述沟道层103无应变，所述牺牲层102具有初始的张应变；
其中，作为一种实施方式，底层结构101为硅衬底、沟道层103的材料为Si、牺牲层102的材料为SiC；作为另一种实施方式，底层结构101为Si0.5Ge0.5、沟道层103的材料为Si0.5Ge0.5、牺牲层102的材料为Si0.75Ge0.25。
S3：进行制备P型环栅器件的后续工艺，所述牺牲层102在后续工艺的作用下发生弛豫，所述沟道层103受到所述牺牲层因弛豫而诱导的压应变。
其中，所述后续工艺包括但不限于：
对堆叠件进行鳍结构刻蚀以及鳍结构截断，形成鳍结构；
对鳍结构进行源/漏刻蚀，形成源/漏空腔；
在所述源/漏空腔内外延源/漏层，形成源/漏区；
去除所述鳍结构中的牺牲层，进行沟道释放。
本发明将结合上述工艺进行具体介绍，如图5所示，上述步骤S3中后续工艺具体包括：
S31:对堆叠件进行鳍结构刻蚀以及鳍结构截断，形成鳍结构；该步骤完成后的器件截面示意图如图6所示；图6中仅示出一个鳍结构，事实上该步骤完成后，会在底层结构上形成多个鳍结构；此外，实际工艺中，还会在所述鳍结构沿沟道方向的至少一侧的剩余底层结构上制作隔离氧化层104。
其中的隔离氧化层204，也可表征为STI氧化层，其中的STI具体为：ShallowTrench Isolation，进而，可理解为浅槽隔离。
S32:在鳍结构上形成横跨所述鳍结构的伪栅极单元，具体地，该步骤可包括以下子步骤：
先在鳍结构上形成伪栅极堆叠件105，如图7所示；
接着对伪栅极堆叠件105进行刻蚀，形成多个伪栅极单元106，如图8所示；其中，多个所述伪栅极单元106沿所述沟道层103的沟道方向依次分布。伪栅极单元可采用金属栅材料，具体的，可以根据对应区参杂的离子的类型，采用不同的金属栅材料。
然后，在所述伪栅极单元106的指定侧面形成第一侧壁。该步骤之后的器件结构截面图可例如图9所示，其中的第一侧壁107可覆盖伪栅极单元106左右两侧的侧面(即对应的指定侧面)，所述伪栅极单元的指定侧面的朝向匹配于所述沟道方向。
S33:对鳍结构进行源/漏刻蚀，形成源/漏空腔(S/D Cavity)108；该步骤完成后的器件结构截面图可例如图10所示；
S34:在所述源/漏空腔内外延源/漏层110，形成源/漏区，如图12所示。
其中，在实际工艺过程中，步骤S33和步骤S34之间还进一步包括：
S331：在牺牲层和沟道层的指定侧面形成第二侧壁109，如图11所示；其中的第二侧壁109可覆盖牺牲层102和沟道层103左右两侧的侧面(即对应的指定侧面)，所述牺牲层的指定侧面的朝向匹配于所述沟道方向。
以上所涉及的侧壁(包括以上第一侧壁107与第二侧壁109)可表征为Spacer，通过侧壁，可以为后续的刻蚀步骤提供保护，避免刻蚀过程对相应的沟道层、牺牲层产生影响，此外还可以保证器件的栅极与源漏之间的电学隔离。
S35:去除所述鳍结构中的牺牲层102，进行沟道释放，如图14所示。其中在实际工艺过程中，步骤S34和步骤S35之间还进一步包括：
S341：形成层间介质层(ILD)111并，如图13所示。其中，层间介质层111覆盖源/漏层110，且覆盖第二侧壁109的指定侧面(对应图13的左右两侧的侧面)；
S342：去除所述伪栅极单元106。
上述步骤实际上也是GAA器件的制备工艺。当然，P型GAA器件完整的工艺还包括其他步骤，例如金属栅的制备以及器件接触工艺，这些步骤参考现有的GAA器件的制备即可。本发明仅介绍P型GAA器件工艺中与牺牲层弛豫以向沟道层诱导压应力相关的步骤。其中鳍结构刻蚀、鳍结构截断、源/漏刻蚀、进行沟道释放这些步骤对牺牲层弛豫的影响最大，因而进行了重点的介绍。
可见，本发明在不改变P型GAA器件制备工艺的基础上，巧妙地利用牺牲层在工艺过程中的弛豫作用，创造性地将牺牲层在工艺过程中的弛豫效果用来增强P型GAA器件的沟道层的压应力，提升P型GAA器件的性能。打破了现有的希望沟道层具有何种应力就对其设置相应类型初始的应力的思维局限，取得了意外的技术效果。此外，需要说明的是，随着半导体先进工艺发展至今，器件性能的提升变得非常不容易。此外，由于半导体工艺是一个非常精细化的过程，任何器件结构、材料选型、工艺步骤的变化都需要经过非常严密地设计及验证，并不能通过简单的实验就能得出。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种用于P型环栅器件的堆叠结构，其特征在于，包括：
底层结构；
设置在所述底层结构上的堆叠件，所述堆叠件包括交替层叠的牺牲层与沟道层，所述牺牲层与所述底层结构接触；
其中，所述牺牲层的材料的晶格常数小于所述沟道层的材料的晶格常数，并且所述沟道层的材料的晶格常数等于所述底层结构的材料的晶格常数；以使得初始状态下，所述沟道层无应变，所述牺牲层具有初始的张应变；当所述牺牲层发生弛豫时，所述沟道层受到所述牺牲层因弛豫而诱导的压应变；
所述底层结构为SRB层；所述SRB层为Si0.5Ge0.5。
2.据权利要求1所述的用于P型环栅器件的堆叠结构，其特征在于，所述沟道层的材料为Si0.5Ge0.5，所述牺牲层的材料为Si0.75Ge0.25。
3.据权利要求1-2任一项所述的用于P型环栅器件的堆叠结构，其特征在于，所述沟道层为纳米线结构或者纳米片结构。
4.一种增强P型环栅器件的沟道应力的方法，其特征在于，包括：
提供底层结构；
在所述底层结构上形成堆叠件，所述堆叠件包括交替层叠的牺牲层与沟道层，所述牺牲层与所述底层结构接触；其中，所述牺牲层的材料的晶格常数小于所述沟道层的材料的晶格常数，并且所述沟道层的材料的晶格常数等于所述底层结构的材料的晶格常数；以使得初始状态下，所述沟道层无应变，所述牺牲层具有初始的张应变；
进行制备P型环栅器件的后续工艺，所述牺牲层在后续工艺的作用下发生弛豫，所述沟道层受到所述牺牲层因弛豫而诱导的压应变；
其中，所述底层结构为SRB层；所述SRB层具体为Si0.5Ge0.5。
5.如权利要求4所述的增强P型环栅器件的沟道应力的方法，其特征在于，所述后续工艺包括但不限于：
对堆叠件进行鳍结构刻蚀以及鳍结构截断，形成鳍结构；
对鳍结构进行源/漏刻蚀，形成源/漏空腔；
在所述源/漏空腔内外延源/漏层，形成源/漏区；
去除所述鳍结构中的牺牲层，进行沟道释放。
6.据权利要求4所述的增强P型环栅器件的沟道应力的方法，其特征在于，所述沟道层的材料为Si0.5Ge0.5，所述牺牲层的材料为Si0.75Ge0.25。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110650073.5A CN113394295B (zh) | 2021-06-10 | 2021-06-10 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110650073.5A CN113394295B (zh) | 2021-06-10 | 2021-06-10 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394295A CN113394295A (zh) | 2021-09-14 |
| CN113394295B true CN113394295B (zh) | 2023-12-19 |
Family
ID=77620342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110650073.5A Active CN113394295B (zh) | 2021-06-10 | 2021-06-10 | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394295B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964202B (zh) * | 2021-10-14 | 2023-01-24 | 上海集成电路制造创新中心有限公司 | 环栅器件制备的测试方法与系统 |
| WO2023108398A1 (zh) * | 2021-12-14 | 2023-06-22 | 复旦大学 | 环栅器件及其后栅单扩散隔断工艺方法以及器件制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571340A (zh) * | 2015-10-07 | 2017-04-19 | 台湾积体电路制造股份有限公司 | 应变纳米线cmos器件和形成方法 |
| CN110189997A (zh) * | 2019-04-28 | 2019-08-30 | 中国科学院微电子研究所 | 堆叠纳米片环栅晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490123B2 (en) * | 2014-10-24 | 2016-11-08 | Globalfoundries Inc. | Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer |
| US9831323B2 (en) * | 2016-03-11 | 2017-11-28 | Samsung Electronics Co., Ltd. | Structure and method to achieve compressively strained Si NS |
| US11450739B2 (en) * | 2018-09-14 | 2022-09-20 | Intel Corporation | Germanium-rich nanowire transistor with relaxed buffer layer |
| US11107836B2 (en) * | 2019-09-16 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
-
2021
- 2021-06-10 CN CN202110650073.5A patent/CN113394295B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571340A (zh) * | 2015-10-07 | 2017-04-19 | 台湾积体电路制造股份有限公司 | 应变纳米线cmos器件和形成方法 |
| CN110189997A (zh) * | 2019-04-28 | 2019-08-30 | 中国科学院微电子研究所 | 堆叠纳米片环栅晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394295A (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9892912B2 (en) | Method of manufacturing stacked nanowire MOS transistor | |
| US10998425B2 (en) | FinFET structure and method for fabricating the same | |
| TWI701723B (zh) | 閘極環繞奈米片場效應電晶體及其製造方法 | |
| CN107924946B (zh) | 使用选择性氮化硅覆盖对具有自对准内部间隔件和soi finfet的多沟道纳米线器件的制造 | |
| US8900956B2 (en) | Method of dual EPI process for semiconductor device | |
| TWI514580B (zh) | 半導體元件與其形成方法 | |
| CN104241134B (zh) | 具有替代鳍的非平面晶体管及其制造方法 | |
| KR20170109487A (ko) | 소오스/드레인 스트레서를 갖는 나노시트 및 나노와이어 장치와 그 제조 방법 | |
| US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
| CN106206314B (zh) | 修整鳍结构的方法 | |
| TW200525747A (en) | Transistor gate electrode having conductor material layer | |
| CN113394295B (zh) | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 | |
| TW200425525A (en) | Stress inducing spacers | |
| US10062617B2 (en) | Method and structure for SRB elastic relaxation | |
| JP2009200471A (ja) | 改良されたキャリア移動度を有するマルチゲート半導体デバイスの製造方法 | |
| JP2009200471A5 (zh) | ||
| WO2022048135A1 (zh) | 带自对准隔离部的纳米线/片器件及制造方法及电子设备 | |
| TW201714301A (zh) | 半導體元件及其製作方法 | |
| US10074577B2 (en) | Silicon germanium and silicon fins on oxide from bulk wafer | |
| TW201409711A (zh) | 積體電路裝置及其製造方法 | |
| CN106531632B (zh) | 堆叠纳米线mos晶体管制作方法 | |
| JP2009105163A (ja) | 半導体装置 | |
| US20090111238A1 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of pmos transistor | |
| CN105633152B (zh) | 半导体结构及其制作方法 | |
| CN115763256A (zh) | 一种半导体结构的制备方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |